JP2002516487A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法

Info

Publication number
JP2002516487A
JP2002516487A JP2000550145A JP2000550145A JP2002516487A JP 2002516487 A JP2002516487 A JP 2002516487A JP 2000550145 A JP2000550145 A JP 2000550145A JP 2000550145 A JP2000550145 A JP 2000550145A JP 2002516487 A JP2002516487 A JP 2002516487A
Authority
JP
Japan
Prior art keywords
gas
substrate
activated
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000550145A
Other languages
English (en)
Inventor
ウォルター リチャードソン メリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002516487A publication Critical patent/JP2002516487A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 半導体基板（２５）を処理する方法において、高分子エッチング剤付着物（１９０）、シリコン格子損傷（１９５）、及び自然二酸化シリコン層（１８５）を、連続プロセス工程で除去する。高分子エッチング剤付着物（１９０）は、無機フッ素化ガス及び酸素ガスを含む活性化されたクリーニングガスを使用して除去する。シリコン格子損傷（１９５）は、活性化されたエッチングガスを使用してエッチングする。その後、水素含有ガスを含む活性化された還元ガスを使用して、基板（２５）上の自然二酸化シリコン層（１８５）をシリコン層に還元する。次いで、金属層（２００）を基板（２５）の上に堆積し、この基板を熱処理して、金属ケイ化物層（２０５）を形成する。高分子エッチング剤付着物（１９０）、シリコン格子損傷（１９５）、及び自然二酸化シリコン層（１８５）を除去することにより、下にあるシリコン含有基板（２５）に対する金属ケイ化物層（２０５）の界面導電性が向上する。

Description

【発明の詳細な説明】
【０００１】 （技術分野） 本発明は、活性化されたプロセスガスを使用して半導体構造体を形成する方法
に関する。
【０００２】 （背景技術） 集積回路は、化学的及び物理的気相蒸着法によって半導体基板上に堆積されあ
るいは熱的に成長された導体層、誘電体層、及び半導体層を含む、バイポーラト
ランジスタまたは金属酸化膜シリコン電界効果型トランジスタ（ＭＯＳＦＥＴ）
を有している。フォトリソグラフィ法を使用して、基板上の層を覆っているフォ
トレジストの形態及び／またはマスクのパターン形成された層が形成され、この
層の露光された領域は、ＣＦ4／Ｏ2、ＣＦ4／ＮＦ3、ＮＦ3／Ｈｅ、及びＣＨＦ3 ／ＣＦ4／Ａｒなどの活性化されあるいはエネルギー付与されたガスによってエ
ッチングされる。この方法に伴うある問題が、アッシングプロセスまたはストリ
ッピングプロセスによって基板から残存フォトレジストを除去する間に生ずる。
従来のアッシングプロセスまたはストリッピングプロセスでは、酸素プラズマを
２００℃よりも高い温度で利用して、残存フォトレジストを灰化している。この
プロセスは、フォトレジストをストリッピングする際の選択性は高いが、高温に
よって可動イオンの拡散の増加がもたらされることによって、基板上の能動デバ
イスに損傷を与える。したがって、基板中のイオン及び他の物質の拡散をもたら
すことなくレジストを灰化する、レジスト除去プロセスを得ることが望まれてい
る。
【０００３】 他の問題が、基板上に形成された高分子エッチング剤付着物のクリーニングあ
るいは除去から生ずる。高分子エッチング剤付着物は、気化金属、シリコン、及
び炭素、水素、酸素、及び窒素を含むレジスト種の間で形成される、縮合反応の
副生物である。高分子エッチング剤付着物を基板から除去することは、その化学
組成から困難である。さらに、高分子エッチング剤付着物の組成は、エッチング
される材料、レジスト組成、及びエッチングガスの組成によって変るため、下に
あるシリコン層あるいはその他の層を過剰にエッチングすることなく全ての高分
子エッチング剤付着物をクリーニングすることは、困難であることが多い。
【０００４】 基板上の露出したシリコン含有層の上に、（特にＭＯＳＦＥＴ構造体の加工の
間に）「自然二酸化シリコン」膜が形成されるため、さらに他の問題が発生する
。例えば、基板上の残存レジストを灰化するのに使用される酸素プラズマは、基
板上の露出したシリコン部分の上に形成される、自然二酸化シリコンをもたらし
得る。自然二酸化ケイ素膜は、通常、酸化種または酸素含有ガスを含むプロセス
ガス中で、高温でシリコンが酸化されることによって形成された、約１０〜２０
オングストロームの厚さの二酸化シリコンの層を含む。二酸化シリコン膜は電気
的に絶縁性であり、高い電気的接触抵抗をもたらすため、端子電極との界面ある
いは接続電気経路において望ましくないものである。例えば、ＭＯＳＦＥＴ構造
体において、電極及び接続経路は、高融点金属層をベアシリコンの上に堆積し、
この層を熱処理して金属ケイ化物層を生成することによって形成される、自己整
合されたケイ化物層を含む。基板と高融点金属との間の界面における自然二酸化
シリコン膜は、金属ケイ化物層を形成する拡散化学反応を妨げることによって、
ケイ化物層の組成的な均質性を低下させる。この結果、電気的な接点における過
熱によって、基板の歩留りが低下し、故障率が増加する。自然二酸化シリコン膜
はまた、次いで基板上に堆積されるＣＶＤまたはスパッタリングされた層の接着
を妨げる。
【０００５】 基板上に形成された二酸化シリコン層をエッチングし、あるいはクリーニング
するため、様々な方法が使用されてきた。しかしながら、下にある層または周囲
にある層に損傷を与えることなく、自然二酸化シリコンの薄膜を除去するのは、
困難である。例えば、米国特許第５，０２２，９６１号明細書は、エネルギーを
付与したガス状の無水フッ化水素及びアルコールで基板をエッチングすることに
よって、自然二酸化シリコン膜を除去する方法を開示している。また、米国特許
第４，７４９，４４０号明細書には、水蒸気及びフッ化水素のプラズマを使用す
る同様の方法が記載されている。フッ素に富む含有物は、自然二酸化シリコンと
反応してガス状のＳｉＦ4副生物を形成し、またアルコールは、自然二酸化シリ
コン膜の再成長を妨げる、シリコン表面を被覆する層を形成する。しかしながら
、いずれの場合においても、基板表面上に過剰濃度のフッ素イオンが残存し、基
板表面を汚染する。プラズマイオンの基板への強力な衝突は、基板上の露出した
シリコン表面のシリコン格子構造に損傷を与えることが多いため、強力なプラズ
マによるエッチングプロセスも望ましくない。プラズマイオンによる衝突は、接
合漏出を増加させる格子欠陥及び転位を生成する。また、従来のエッチング方法
によって得られる高速のエッチングは、を基板上の自然二酸化シリコン薄膜をエ
ッチングする場合に、制御するのが困難であり、周囲にあるかあるいは下にある
シリコン含有層の過剰なエッチングをもたらし得る。また、エッチング剤のハロ
ゲンイオンは、基板を汚染する可能性があり、この汚染物質を除去するための追
加の水洗加工工程が必要となる。この追加の加工工程は、エッチングプロセスの
処理量を低下させ、また水の表面張力は高いことから、このクリーニング工程は
、高いアスペクト比を有するトレンチまたはホールからの汚染物質の除去には、
効果のないものとなる可能性がある。
【０００６】 したがって、周囲にあるかあるいは下にあるシリコン含有層をエッチングする
ことなく、残存レジスト、高分子エッチング剤付着物、及び自然二酸化シリコン
膜を、選択的に除去する方法に対する要求がある。また、その方法が、シリコン
格子構造の損傷部分を除去するのが望ましい。さらに、高い除去速度、良好な均
質性、及び周囲のシリコン含有層に対する高い選択性比率をもって、自然二酸化
シリコン膜を除去するのが望ましい。最後に、その方法におけるハロゲンイオン
汚染物質による基板の汚染が、低いレベルとなるのが望ましい。
【０００７】 （発明の開示） 本発明は、基板上の高分子エッチング剤付着物、シリコン格子損傷、及び自然
二酸化シリコン層を除去する方法を提供する。この方法では、基板を、加工領域
に置き、また、無機フッ素化ガス及び酸素ガスを含む活性化されたクリーニング
ガスに曝して、基板上の高分子エッチング剤付着物を除去する。その後、活性化
されたエッチングガスに基板を曝して、基板上のシリコン格子損傷を除去する。
次いで、活性化された還元ガスに基板を曝して、基板上の自然二酸化シリコン層
を除去する。クリーニングガス、エッチングガス、及び還元ガスを、離れた場所
あるいは原位置において、マイクロ波またはＲＦエネルギーによって活性化して
もよい。好ましくは、加工領域から離れた遠隔チャンバ中で、活性化されたガス
を活性化する。
【０００８】 本発明は、基板上に能動電子デバイスを形成する方法に対して、特に有用であ
る。この方法では、誘電体エッチングガスに基板を曝すことにより、酸化シリコ
ンまたは窒化シリコンの１種または２種以上を含む、基板上の誘電体層をエッチ
ングする。その後、第１の容積流量比の酸素ガス及び無機フッ素化ガスを含む活
性化されたクリーニングガスに基板を曝すことにより、基板上の高分子エッチン
グ剤付着物を除去する。次いで、第２の容積流量比の酸素ガス及び無機フッ素化
ガスを含む活性化されたエッチングガスに基板を曝す。水素含有ガスを含む活性
化された還元ガスは、水素種が自然二酸化シリコン層の酸素と反応して、揮発性
の水蒸気を形成し、これがチャンバから排気され、元素状シリコンを残すことに
より、自然二酸化シリコン層を除去する。次いで、このようにして露出させた基
板上のシリコン層の上に金属層を堆積させ、基板を熱処理して金属ケイ化物層を
形成する。
【０００９】 他の観点において、本発明は、基板上の自然二酸化シリコン層を、水素含有ガ
スを含む還元ガスを使用してこの層を還元することによって除去する方法に係る
ものである。この方法では、加工領域から離れた遠隔領域に還元ガスを導入し、
遠隔領域内でマイクロ波を結合することにより、マイクロ波で活性化された還元
ガスを形成する。次いで、マイクロ波で活性化された還元ガスを加工領域に導入
して、自然二酸化シリコン層をシリコン層に還元する。水素含有ガス及び無機フ
ッ素化ガスを含む還元ガスは、自然二酸化シリコン層を還元する、活性化された
ＨＦ種を形成することができる。好ましくは、水素含有ガスは、Ｈ2、ＣＨ3Ｆ、
Ｈ2Ｓ、ＮＨ3、ＣＨ4、Ｃ2Ｈ6、Ｃ3Ｈ8、及びＢ2Ｈ6の１種または２種以上を含
む。さらに好ましくは、還元ガスは、無機フッ素化ガス及び水素含有ガスを、約
１：５〜約５：１の容積流量比で含む。 本発明の他の特徴、観点、及び利点は、本発明の例を示す添付図面、発明の詳
細な説明及び特許請求の範囲から、よく理解されるであろう。
【００１０】 （発明を実施するための最良の形態） 図１は、基板２５の上の、残存レジスト及び高分子エッチング剤付着物をスト
リッピングし、結晶シリコン格子の損傷を受けた部分を除去し、また自然二酸化
シリコン層を還元する、装置２０を示す。装置２０は、容積が約５，０００ｃｍ 3 以上、さらに好ましくは約１０，０００〜約５０，０００ｃｍ3である加工領域
４０を有する加工チャンバ３０を備えている。支持体４５は、加工領域４０中で
の基板２５の支持を提供する。通常、基板２５は、基板２５の温度を制御するた
めのヘリウム等の熱伝達ガスが収容されている溝を有する、機械、真空、あるい
は静電チャックを使用して、支持体４５の上の所定の位置に支持される。プロセ
スガスは、プロセスガス供給５０、ガス流量制御バルブ５５、及びプロセスガス
分配器６０を含むガス分配システム４８を通って、チャンバ３０に供給される。
プロセスガス分配器６０は、図１に示されているように、基板２５の周囲に配置
されていてもよく、あるいは、図２ａに示されているように、チャンバ３０の天
井に取り付けられたシャワーヘッドであってもよい。使用済みのプロセスガス及
びエッチング剤の副生物は、加工チャンバ３０内の最小圧力約１０-3ミリトール
を達成することの可能な排気システム６５を通って、チャンバ３０から排気され
る。チャンバ３０内の圧力を制御するため、スロットルバルブ７０が排気システ
ム６５中に設けられている。
【００１１】 本願明細書に記載されている全ての方法において、プロセスガスを解離させ、
イオン化させ、またはこれにエネルギー付与することによって、（図１に示され
ているように）加工チャンバ３０の加工領域４０中の原位置で、あるいは、（図
２ａ〜２ｃに示されているように）遠隔チャンバ８０の遠隔領域７５で、プロセ
スガスを活性化するのに、ガス活性化装置８２が使用される。活性化プロセスで
は、プロセスガスはマイクロ波の適用によって解離し、解離した原子種を含む様
々なガス状のフラグメントを形成する。これに代えて、またはこれとともに、容
量結合または誘導結合したＲＦエネルギーを印加して、エネルギー付与したイオ
ン、電子及び中性子を形成して、プロセスガスをイオン化してもよい。
【００１２】 例えば、図１に示されている形態において、（ｉ）加工チャンバ３０をとりま
くインダクタアンテナ８５にＲＦ電流を印加することによる、誘導結合ＲＦエネ
ルギーによって、または（ii）支持体４５の加工電極９０及び加工チャンバ３０
の天井９５にＲＦ電圧を印加することによる、容量結合ＲＦエネルギーによって
、あるいは（iii）誘導結合ＲＦエネルギーと容量結合ＲＦエネルギーの両方に
よって、プロセスガスは加工領域４０内で直接活性化される。ソース電源１００
は、ＲＦポテンシャルをインダクタアンテナ８５に供給する。インダクタアンテ
ナ８５は、加工チャンバ３０の中心を通って延び、基板２５の面に垂直な、長さ
方向の垂直軸に一致する中心軸についての回転対称性を有する、１つまたは２つ
以上のインダクタコイル９８を備えている。電極電圧源１２０は、加工電極６５
と加工チャンバ３０の天井９５とを、相互に異なる電気的ポテンシャルに維持す
るＲＦポテンシャルを供給する。インダクタアンテナ８５または電極６５に印加
されるＲＦ電圧の周波数は、典型的には約５０ｋＨｚ〜約６０ＭＨｚであり、さ
らに典型的には約１３．５６ＭＨｚである。通常、電極６５に印加されるＲＦ電
圧は、約１００〜約２０００ワットの電力レベルにあり、かつ／あるいは、約７
５０〜約２０００ワットの電力レベルにあるＲＦ電流が、インダクタアンテナ８
５に印加される。
【００１３】 図２ａ〜２ｃは、エッチング装置２０の他の形態を示しており、ここでは、プ
ロセスガスは、エッチングチャンバ３０の加工領域４０に隣接しており、ガス導
管１０５を介してこれに接続されている遠隔チャンバ８０で活性化される。「遠
隔」の語は、遠隔領域７５の中心が、加工領域４０の中心から上流へ一定の距離
の所にあることを意味する。ガス活性化装置８２は、マイクロ波またはＲＦエネ
ルギーを遠隔チャンバ８０に結合して、プロセスガスをイオン化するか、あるい
は解離させることによって、プロセスガスを活性化するのに使用される。解離し
た種の少なくとも一部が再結合して非解離のガス分子を形成することを可能にす
ることによって、遠隔領域内で形成された活性化ガスの化学反応性を制御し得る
ように、遠隔領域７５を加工領域７０から十分な距離に配置するのが好ましい。
化学的に解離した種の非解離のあるいは再結合した化学種に対する比は、エッチ
ング速度に影響を及ぼす。なぜなら、高度に解離した種は、非解離の種よりも、
さらに化学的に活性なエッチングプロセスを提供するからである。したがって、
加工領域４０から離隔し、離れている遠隔領域７５は、活性化されたガスの化学
的活性を、さらに良好に制御することを可能にする。ただし、遠隔領域７５が加
工領域４０から離れすぎていると、活性化されたガス種が、遠隔領域７５から基
板２５まで移動する間に、過剰に再結合する原因となる。したがって、遠隔領域
７０が、加工領域４０から上流へ少なくとも５０ｍｍ、かつ１０００ｍｍを超え
ない距離に、キャビティを備えているのが好ましく、さらに好ましくは、その距
離は約１００〜６００ｍｍである。
【００１４】 一つの好ましい形態においては、図２ａに示されているように、遠隔チャンバ
８０は、キャビティまたはチャンバを介してマイクロ波を伝送するマイクロ波発
生器１１５を含む、ガス活性化装置８２を備えている。好ましくは、遠隔チャン
バ８０は、マイクロ波に対して透明であって、プロセスガスに対して活性でない
、水晶、酸化アルミニウム、または単結晶サファイアなどの誘電材料からなる、
円筒形の管を備えている。遠隔領域７５でマイクロ波によって活性化されたプロ
セスガスが、加工領域４０に流れ込むように、遠隔チャンバ８０は、加工領域４
０内に設置されたガス分配器６０に接続されている出口を有している。マイクロ
波発生器１１５は、任意の通常のマイクロ波発生装置、例えば、日本のダイヘン
社から市販されているマイクロ波発生装置を備えていてよい。通常、マイクロ波
発生器１１５は、マイクロ波アプリケータ１１０、マイクロ波同調アッセンブリ
１２５、及びマグネトロン１３０を備えている。マイクロ波アプリケータ１１０
は、マイクロ波エネルギーをプロセスガスに結合させるために、遠隔チャンバ８
０及びプロセスガスの経路に配置された、ショートさせた導波管である。マイク
ロ波同調アッセンブリ１２５は、プロセスガスの流速、圧力、及びエッチングプ
ロセスの間に変化する他のプロセス変数に伴って変り得る負荷インピーダンスに
、マイクロ波発生器１１５のインピーダンスを整合させる。インピーダンスマッ
チングは、遠隔領域７５において順方向のパワーと反射されるパワーとを測定し
、マグネトロン１３０とマイクロ波アプリケータ１１０との間に配置された別個
の同調アッセンブリ１２５の同調スタブを調節して、反射パワーを最小にするこ
とによって達成される。遠隔領域７５の形状及び寸法は、広範囲なインピーダン
ス値にわたって負荷インピーダンスをマッチングすることが可能となるように、
低いＱのキャビティを提供するものであるのが好ましい。マイクロ波発生器１１
５は、通常、約２００〜約３０００ワットのパワーレベル、及び約８００ＭＨｚ
〜約３０００ＭＨｚの周波数で、操作される。
【００１５】 図２ａ及び２ｃを参照して、プロセスガスは、遠隔チャンバ８０内でＲＦエネ
ルギーをプロセスガスに容量結合あるいは誘導結合する、ガス活性化装置８２に
よって活性化されてもよい。図２ｂに示されているように、好適なガス活性化装
置８２は、遠隔チャンバ８０の中心を通って延び、長さ方向の垂直軸に一致する
中心軸についての回転対称性を有する、１つまたは２つ以上のインダクタコイル
からなるインダクタアンテナ１３５を備えている。あるいは、図２ｃに示されて
いるように、ガス活性化装置８２は、遠隔チャンバ８０の内部に配置され、遠隔
チャンバ８０内のプロセスガスへの容量結合ＲＦエネルギーを形成する、一対の
電極１４０ａ、ｂをも備えていてよい。
【００１６】 本発明の方法は、シリコンまたはガリウムヒ素ウェーハなどの、半導体材料の
基板２５について行われる。好ましくは、基板２５は、＜１００＞の結晶学的配
向を有し、直径が１５０ｍｍ（６インチ）、２００ｍｍ（８インチ）、または３
００ｍｍ（１２インチ）の、シリコンウェーハである。本発明の方法を、図３ａ
〜３ｈに示されているように、シリコン基板２５上へのＭＯＳＦＥＴ等の能動電
子デバイスの製造との関連で説明する。通常、能動電子デバイスは、（ｉ）二酸
化シリコン、ホウケイ酸ガラス（ＰＳＧ）、ホウリンケイ酸ガラス（ＢＰＳＧ）
、窒化シリコン、またはこれらの組合せ等の誘電体層；（ii）ドープした多結晶
シリコン、及びｎ型またはｐ型にドープした単結晶シリコン等の半導体層；及び
、（iii）タングステン、ケイ化タングステン、またはケイ化チタン等の金属ま
たは金属ケイ化物の層から形成された、電気的接点及び接続線の組合せを含んで
いる。
【００１７】 能動電子デバイスの製造は、能動電子デバイスを他のデバイスから電気的に分
離する、電気的分離構造の形成によって始まる。Ｓ．Ｍ．Ｓｚｅ著「ＶＬＳＩテ
クノロジー」、第２版、第１１章（マグロウ−ヒル出版社（１９８８年））（こ
こでの記載は本願明細書に含まれるものとする。）に一般的に記載されているよ
うに、数種類の電気的分離構造が存在する。図３ａ〜３ｈを参照して、一形態に
おいて、厚さ約２０００オングストロームのフィールド酸化層（図示せず）を、
基板２５の全体にわたって最初に成長させ、酸化層の一部を除去して、デバイス
の電気的能動素子を形成する露出領域をとりまく、フィールド酸化バリヤ１４５
ａ、ｂを形成する。露出領域を熱的に酸化して、厚さ約５０〜３００オングスト
ロームのゲート酸化物薄膜１５０を形成する。次いで、多結晶シリコン層を基板
２５の上に堆積し、パターン形成し、エッチングして、ゲート電極１５５を作製
する。多結晶シリコンのゲート電極１５５の表面を再酸化して、絶縁性の誘電体
層１６０を形成し、図３ａに示されている構造を付与する。次に、好適なドーパ
ント原子を適切な領域にドープすることによって、ソース及びドレイン１７０ａ
、ｂを形成する。例えば、ｐ型の基板２５については、ヒ素またはリンを含むｎ
型のドーパント種を使用する。通常、ドーピングは、イオン注入装置によって行
い、例えば、リン（31Ｐ）を、約３０〜８０Ｋｅｖのエネルギーレベルにおいて
約１０13原子／ｃｍ2の濃度で、あるいは、ヒ素（75Ａｓ）を、１０〜１００Ｋ
ｅｖのエネルギーにおいて約１０15〜１０17原子／ｃｍの濃度で、含んでいてよ
い。注入プロセスの後に、基板２５を、例えば急速熱処理（ＲＴＰ）装置内で加
熱することによって、ドーパントを基板２５の内部に追い込む。その後、通常の
ストリッピングプロセスにおいて、ソース領域及びドレイン領域１７０ａ、ｂを
被覆している酸化物層１５０を剥離し、注入プロセスによってもたらされ、酸化
物層中に捕捉された全ての不純物を除去して、図３ｂに示されている構造を提供
する。
【００１８】 図３ｃを参照して、ＳｉＨ2Ｃｌ2とＮＨ3のガス混合物を使用した低圧化学気
相成長法（ＬＰＣＶＤ）によって、窒化シリコン層１７５を、ゲート電極１５５
及び基板２５の周囲の上に堆積する。次いで、図３ｄに示されているように、反
応性イオンエッチング（ＲＩＥ）手法を用いて、窒化シリコン層１７５をエッチ
ングし、ゲート電極１５５の側壁の上に、窒化物スペーサ１８０を形成する。ス
ペーサ１８０は、ゲート１５５の頂部表面上に形成されたケイ化物層を、ソース
１７０ａ及びドレイン１７０ｂの上に堆積された他のケイ化物層から電気的に分
離する。電気的分離のための側壁スペーサ１８０及びオーバーレイヤを、酸化シ
リコン等の他の材料から製造することも可能である点に留意すべきである。側壁
スペーサ１８０を形成するのに使用する酸化シリコンは、通常、テトラエトキシ
シラン（ＴＥＯＳ）のフィードガスから、約６００〜約１０００℃の範囲内の温
度で、ＣＶＤまたはＰＥＣＶＤによって堆積する。
【００１９】 図３ｅを参照して、堆積プロセス及びエッチングプロセスの間、プロセスの前
後に大気に曝されることによって、自然二酸化シリコン層１８５が、露出したシ
リコン表面の上に生成する。また、高分子エッチング剤付着物１９０が、基板２
５の上、特に、エッチングされた形態の底部及び側壁の上に、エッチングプロセ
スの間に堆積する。高分子エッチング剤付着物１９０は、チャンバ３０内の気化
されたガス状の種、例えば、炭素、水素、酸素、及び窒素の種であって、反応し
て複合高分子種を形成するものの間の、縮合反応の副生物である。導電性の金属
ケイ化物接点を、ゲート１５５、ソース１７０ａ、及びドレイン１７０ｂの上に
形成するに先立って、自然二酸化シリコン層１８５及び高分子エッチング剤付着
物１９０を除去して、形成される金属ケイ化物の合金反応及び電気伝導性を向上
させる必要がある。また、ＲＩＥプロセスの間の、ソース／ドレイン領域を含む
露出したシリコンのイオン衝突の結果として通常発生するシリコン格子損傷１９
５も、除去する必要がある。シリコン格子損傷１９５は、半導体材料の電気抵抗
を増加させ、次いで基板２５の上に堆積されるシリコン層及び金属層のケイ化反
応に悪影響を及ぼす可能性がある。したがって、基板２５の上の能動電子デバイ
スを接続するための導体あるいは金属ケイ化物の接点を形成するに先立って、こ
の自然二酸化シリコン層１８５、高分子エッチング剤付着物１９０、及びシリコ
ン格子損傷１９５を、除去する必要がある。
【００２０】 本発明の方法は、（図３ｃに示されている）スペーサをエッチングする工程の
後、及び／または（図３ｄに示されている）酸化物をストリッピングする工程の
後、及び（図３ｇに示されている）高融点金属の層の堆積の前に、ゲート、ソー
ス、及びドレインの上に形成するケイ化物の接点のケイ化反応及び電気伝導性を
改善するために使用する。この方法は、（ｉ）スペーサのエッチングの間に基板
２５の形態及び側壁の上に生成した高分子エッチング剤付着物１９０を除去する
、高分子エッチング剤付着物の除去工程、（ii）注入の間にイオン衝突によって
損傷されたソース／ドレイン領域の表面上のシリコン格子損傷１９５を除去する
、シリコン格子損傷のエッチング工程、及び（iii）自然二酸化シリコン層を元
素状シリコンに還元することによって自然二酸化シリコン層１８５を除去する、
自然二酸化シリコンの還元工程を含む。還元プロセス工程の間に、エッチングに
よって二酸化シリコンもいくらか還元される。
【００２１】 本発明の方法を行うため、加工領域４０内の支持体４５の上に基板２５を置き
、加工チャンバ３０を排気する。次いで、以下に記載する特定のガス組成を有す
る活性化したクリーニングガス、エッチングガス、及び還元ガスを、加工領域４
０内に供給し、これによって基板２５を活性化されたガスに曝す。図２ａ〜２ｃ
に示されているように、プロセスガスを、遠隔チャンバ８０の遠隔領域７５に導
入し、マイクロ波またはＲＦエネルギーによって活性化し、次いで加工領域４０
に移動させてよい。あるいは、プロセスガスを、加工領域４０に直接導入して、
そこでインダクタアンテナ８５、プロセス電極９０、あるいはその両方にＲＦパ
ワーを印加することによって、原位置で活性化してもよい。ただし、離れた場所
で活性化したガスを使用して、「よりソフト」であってより化学的に活性な、基
板２５のエッチングを提供するのが好ましい。これは、周囲のシリコン含有層に
損傷を与えることなく、高分子エッチング剤付着物１９０及び自然二酸化シリコ
ン層１８５等の薄膜を除去することに関して、原位置でのプラズマよりも制御が
容易である。
【００２２】 活性化されたクリーニングガスを使用して、基板２５の上の高分子エッチング
剤付着物１９０を除去する。活性化されたクリーニングガスは、酸素ガスを含み
、ここに、好適な無機フッ素化ガスが所定の割合で添加されており、該ガスがそ
のように添加されていない場合に可能な基板温度よりも低い温度で、高分子エッ
チング剤付着物１９０を除去するのが可能となっているのが好ましい。好ましい
無機フッ素化ガスには、ＣＦ4、ＮＦ3、あるいはＳＦ6等の、炭化水素基を有し
ないフッ素含有ガスが含まれる。無機フッ素化ガスが実質的にＣＦ4からなるの
が好ましい。ＣＦ4は、解離されるフッ素含有種の数が少なく、より制御された
付着物エッチングプロセスを提供する。あるいは、離れた場所でのガス活性化を
用いた加工チャンバ３０において、ＮＦ3等の、多数の解離されたフッ素含有種
が生成する無機フッ素化ガスを使用することもできる。これは、活性化されたガ
スが遠隔領域７５から加工領域４０へ移動する間に、解離したフッ素含有種が衝
突する結果、解離した原子状フッ素種が再結合して活性の低い非解離種となり、
よりソフトで制御されたエッチングを提供する。
【００２３】 好適なクリーニングガス組成物は、例えば表１の工程１に記載されているよう
に、酸素ガス及び無機フッ素化ガスを、約１０：１〜約２００：１の容積流量比
で含む。プロセスガスが、約１〜約１０容積％の無機フッ素化ガスを含むのがさ
らに好ましく、約３容積％の無機フッ素化ガスを含むのが最も好ましい。ここで
、残余は酸素である。遠隔チャンバ８０内の圧力は、約１０〜約５，０００ミリ
トール、さらに典型的には約１０００ミリトールに維持する。基板２５の裏面に
は、ヘリウムガスを、約２〜約２０トール、さらに典型的には約８トールの圧力
で収容して、基板２５の温度を、約２０〜約１２０℃、さらに好ましくは約３０
℃に調節する。
【００２４】 活性化されたクリーニングガスのエネルギーを調整して、基板２５から除去さ
れるべき高分子エッチング剤付着物１９０の種類について、高い化学反応性を提
供する。クリーニングガスは、無機フッ素化ガス及び酸素ガスを含み、遠隔領域
７５に結合されたマイクロ波によって、好ましくは約３００〜約３，０００ワッ
ト、さらに好ましくは５００〜２，０００ワットのパワーで活性化される。
【００２５】
【表１】 表１
【００２６】 高分子エッチング剤付着物１９０を除去した後、シリコン格子損傷１９５を有
する基板２５の表面上の露出したシリコンの層をエッチングして、損傷を受けた
シリコン格子サイトを除去し、次いで堆積される層の結合を強化し、また拡散プ
ロセスによるケイ化物層の形成を強化する、高密度の核形成サイトを提供する。
シリコン格子損傷のエッチング工程では、これもまた酸素ガスと無機フッ素化ガ
スの混合物を含む、活性化されたシリコンエッチングガスを使用する。ただし、
このガス組成物においては、（高分子エッチング剤付着物クリーニングガスに較
べて）酸素ガスの無機フッ素化ガスに対する容積流量比が実質的に低減されてお
り、したがってこのガスは、基板２５上のシリコン格子損傷をエッチングするの
に使用可能な無機フッ素化エッチング剤種を、高い割合で含んでいる。この工程
では、酸素ガス対無機フッ素化ガスの好ましい比率は約１０：１〜約５０：１で
あり、さらに典型的には約２０：１である。好適な無機フッ素化ガスには、前記
の通り、ＣＦ4、ＮＦ3、及びＳＦ6が含まれる。遠隔チャンバ８０内の圧力は、
約１０〜約１，０００ミリトール、さらに好ましくは約４００ミリトールに維持
する。マイクロ波発生器１１５は、約１００〜約２，０００ワット、さらに好ま
しくは４００〜１，０００ワットのパワーで操作する。ヘリウムガスを、基板２
５の裏面に約８トールの圧力で収容して、約３０℃の基板温度を提供する。
【００２７】 上記加工工程の間、特にＯ2を使用する工程の間、ガス状の酸化雰囲気に曝さ
れることによって、自然二酸化シリコン層１８５が、基板２５の露出したシリコ
ン表面の上に生成する。したがって、次の工程は、活性化された還元ガス（好ま
しくは水素含有還元ガス）を使用して、自然二酸化シリコン層１８５を除去する
ことに係るものである。好適な水素含有還元ガスには、Ｈ2、ＣＨ3Ｆ、Ｈ2Ｓ、
ＮＨ3、ＣＨ4、Ｃ2Ｈ6、Ｃ3Ｈ8、またはＢ2Ｈ6あるいはこれらの混合物が含まれ
る。５リットルの容積を有するチャンバ３０内の還元ガスの好適な流速は、約１
〜１０００ｓｃｃｍ、さらに典型的には１００〜５００ｓｃｃｍである。一つの
好ましい形態では、還元ガスを、遠隔領域７５に導入し、そこでガス活性化装置
８２によってマイクロ波エネルギーを用いて活性化する。還元ガスが遠隔領域７
５内にある間、マイクロ波発生器を通常約３００ワット〜３０００ワット、さら
に典型的には５００ワット〜２０００ワットのパワーで操作する。得られたマイ
クロ波によって活性化された還元ガスを、次いで加工領域４０に導入して、基板
２５の上の自然二酸化シリコン層１８５を非酸化シリコン層に還元する。化学的
な還元プロセスの間、基板２５を３０℃〜１２０℃の温度に維持する。基板２５
からの熱伝達は、ヘリウムを約８トールの圧力で基板の裏面に流すことによって
達成する。また、チャンバ３０を、通常は約１〜５０００ミリトール、さらに典
型的には約１０００ミリトールの圧力に維持する。
【００２８】 マイクロ波で活性化した還元ガスの水素種は、基板表面上の自然二酸化シリコ
ン層１８５を、この層中の酸素種と結合して、元素状シリコン及び後にチャンバ
３０から排気される揮発性の水蒸気を生成することによって、除去するものと考
えられる。化学的な攻撃またはプラズマイオンの強力な衝突によって、周囲のシ
リコン含有層をエッチングするかあるいはこれに損傷を与えることなく、自然二
酸化シリコン層１８５を化学的に還元するための加工条件は、最適化することが
可能である。ＲＩＥプラズマを使用する従来の酸化物エッチングプロセスでは、
プロセス中のイオン性の種または解離した中性の種の量を正確に制御することは
不可能である。さらに、ＲＩＥプロセスでは、基板２５に衝突してスパッタリン
グやエッチングによる損傷を与えるようなエネルギー付与されたイオン種をもた
らし得る電気的ポテンシャルに、基板２５を維持することが多い。これに対して
、離れた場所でマイクロ波によって活性化された還元ガスを使用するプロセスは
、自然二酸化シリコン層１８５を純粋に等方的に還元する。このような理由から
、マイクロ波で活性化された還元ガスは、先行技術に対して著しく有利なもので
ある。
【００２９】 従来の方法を使用して、側壁スペーサのエッチング工程の後に基板２５の上に
生成した自然二酸化シリコン層を除去する場合、シリコン格子損傷をもたらすこ
とが多い。本発明の方法は、周囲のシリコン含有層に損傷を与えることなく化学
的還元を行って、基板２５の上の自然二酸化シリコン層１８５を除去することに
より、このような損傷の発生を防止する。還元ガスの水素種は、自然二酸化シリ
コン層１８５中の酸素種と結合して、元素状シリコン及び水蒸気を生成する。ケ
イ化物を形成するのに使用されるケイ化物層または金属層は、自然二酸化シリコ
ン１８５あるいは高分子エッチング剤付着物１９０を実質的に含まず、またシリ
コン格子損傷１９５が実質的に存在しないさらに理想的な原子スケールの表面モ
ルホロジーを有するシリコン表面の上に堆積されるため、得られる接点構造体は
極めて導電性が高く、またほとんど故障がない。その結果、シリコン基板２５か
ら得られる集積回路チップの歩留りは、極めて高いものとなる。
【００３０】 本発明の好ましい形態において、不活性ガスを添加することによって還元ガス
の組成を改良し、解離したイオン性の種が再結合して非解離の分子種を生成する
ガス相の再結合反応の速度を低下させることによって、還元種の有用性を向上さ
せることができる。一般に、非解離の種よりも化学的に活性である解離した水素
種を、高い濃度に維持するのが望ましい。不活性ガスの添加は希釈効果あるいは
緩衝効果を有し、解離したイオン性の種が再結合して非解離の分子種を生成する
再結合反応の阻害をもたらす。これは、遠隔領域７５が加工領域４０から離れて
いる場合に、特に有用である。なぜなら、マイクロ波で活性化されたイオン性の
種が遠隔領域７５から加工領域４０まで移動する間の、再結合反応の速度を低下
させるからである。希釈用あるいは緩衝用の不活性ガスは、このような再結合反
応の速度を低下させ、これによって加工領域４０中の解離種の濃度をより高くし
、より早くかつ有効な自然二酸化シリコン層１８５の還元を可能にする。好適な
不活性ガスには、Ｎ2、Ａｒ、Ｈｅ、あるいはこれらの混合物が含まれる。水素
含有ガスの不活性ガスに対する容積流量比を選択して、解離したイオン性種の非
解離のイオン性種に対する比率を最適化することができる。好ましい還元ガス組
成物における水素含有ガス対不活性ガスの容積流量比は、約１：１〜約１：１０
である。
【００３１】 本発明の他の形態において、還元ガスは、さらに無機フッ素化ガスを含む。無
機フッ素化ガスはフッ素種を生成し、これは分子フッ化水素を形成し、これがさ
らに基板２５の上の自然二酸化シリコン層１８５の除去を補助する。還元ガスは
、遠隔領域７５内でマイクロ波によって活性化され、そこで水素種とフッ素種が
反応してＨＦ種を形成する。その後、マイクロ波により活性化されたＨＦ種を含
む活性化された還元ガスを、加工領域４０に導入して、基板２５の上の自然二酸
化シリコン層１８５を還元する。ＨＦ種は、直接的な水素還元よりもむしろ化学
的なエッチングプロセスにより、自然二酸化シリコン層１８５を除去する。水素
種による化学的な還元とＨＦ種による化学的なエッチングとの組合せは、基板２
５の周囲の層を損傷しあるいはエッチングすることなく、自然二酸化シリコン薄
膜を除去する際に、特に有効であると考えられる。好ましい還元ガス組成物にお
ける好適な無機フッ素化ガス対水素含有ガスの容積流量比は、約０．２：１〜約
５：１である。好適な無機フッ素化ガスには、ＣＦ4、ＮＦ3、またはＳＦ6、あ
るいはこれらの混合物が含まれる。また、無機フッ素化ガスは、望ましくないフ
ッ素含有物質を基板２５の上に付着させる可能性があるため、還元ガスは、その
ような付着を抑制する酸素ガスを含んでいてもよい。ＣＦ4またはＳＦ6等の炭素
または硫黄を含有する無機フッ素化ガスを使用する場合に、酸素ガスを添加する
のが特に望ましい。
【００３２】 上記の通り、本発明の方法は、高分子エッチング剤付着物１９０、損傷を受け
たシリコン格子損傷１９５及び自然二酸化シリコン層１８５を除去して、図３ｆ
に示されているように、ソース１７０ａ、ドレイン１７０ｂ、及びゲート電極１
５５の頂部表面を露出させる。その後、図３ｇに示されているように、ＰＶＤス
パッタリングプロセスを使用して、基板２５の全体にわたって金属の層２００を
堆積させる。次いで、通常のファーネスアニーリングを使用して、金属層及びシ
リコン層を熱処理し、金属層２００がシリコンと接触する領域内に金属ケイ化物
を形成する。熱処理は、通常、基板２５を、６００〜８００℃の間の温度まで、
窒素雰囲気中で約３０分加熱する工程を含む。あるいは、急速熱処理を利用し、
基板２５を約１０００℃まで、約３０秒間急速に加熱して、金属ケイ化物２０５
を形成してもよい。好適な導電性金属には、コバルト、チタン、ニッケル、及び
白金が含まれる。これらのうち、チタンは、ケイ化チタンが全ての高融点金属の
うち最も低い接触抵抗を有し、また多結晶シリコン及び単結晶シリコンのいずれ
についても信頼性のある金属ケイ化物接点を形成するため、好ましい。
【００３３】 王水、ＨＣｌ、及びＨＮＯ3を用いた湿式エッチングによって、金属ケイ化物
２５０、スペーサ１８０、あるいはフィールド酸化物１４５ａ、ｂを攻撃するこ
となく、金属を除去して、金属層２００の未反応部分を除去し、このようにして
、図３ｈに示されているように、自己整合された金属ケイ化物の接点を、ゲート
１５５、ソース１７０ａ、及びドレイン１７０ｂの上に残す。その後、例えば酸
化シリコン、ＢＰＳＧ、あるいはＰＳＧを含む、絶縁性被覆層を電極構造の上に
堆積してもよい。絶縁性被覆層は、例えば１９９６年３月１９日に発行された米
国特許第５，５００，２４９号明細書（その開示内容は本願明細書に含まれるも
のとする。）に記載されているように、ＣＶＤチャンバ中で、低圧または大気圧
でフィードガスから材料を凝縮させる化学気相成長法によって堆積する。その後
、基板２５をガラス転移温度で熱処理して、基板２５上に滑らかな平坦表面を形
成する。
【００３４】 本発明について、その好ましい形態との関連で、極めて詳細に記載したが、他
の形態も可能である。例えば、本発明の方法を使用して、他の金属層、絶縁層、
あるいは半導体層を堆積するに先立って、自然二酸化シリコン層１８５を除去し
てもよい。また、本発明の方法について、ＭＯＳＦＥＴデバイスの製造との関連
で記載したが、本発明の方法を使用して、ケイ化タングステン、ケイ化タンタル
、ケイ化モリブデンなどの他の金属ケイ化物層を有する、他の半導体構造体及び
デバイスを形成することも可能である。また、アルミニウム、銅、シリコン、チ
タン、パラジウム、ハフニウム、ホウ素、タングステン、タンタル、あるいはこ
れらの混合物等を含む他の金属の層の堆積に先立って、本発明の方法を使用する
こともできる。さらに、本願明細書に記載されている水素含有ガス、不活性ガス
、酸素ガス、及び無機フッ素化ガスと機能の点で等価なガスを使用することも可
能である。したがって、特許請求の範囲は、本願明細書に含まれている好ましい
形態についての記載に限定されるものではない。
【図面の簡単な説明】
【図１】 加工チャンバであって、該チャンバの加工領域内のプロセスガスを活性化する
ガス活性化装置を有するものの断面概略図である。
【図２ａ】 他の形態の加工チャンバであって、遠隔チャンバ内のプロセスガスを活性化す
るためのガス活性化装置を有するものの断面概略図である。
【図２ｂ】 他の形態の遠隔チャンバであって、遠隔領域においてＲＦエネルギーを誘導結
合するためのガス活性化装置を有するものの断面概略図である。
【図２ｃ】 他の形態の遠隔チャンバであって、遠隔領域においてＲＦエネルギーを容量結
合するためのガス活性化装置を有するものの断面概略図である。
【図３ａ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｂ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｃ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｄ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｅ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｆ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｇ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図３ｈ】 本発明の方法による基板上のＭＯＳＦＥＴ構造体の製造における連続工程の断
面概略図である。
【図４】 本発明のエッチングプロセスのフローチャートである。
【符号の説明】
２０ エッチング装置 ２５ 基板 ３０ 加工チャンバ ４０ 加工領域 ４５ 支持体 ５５ バルブ ６０ プロセスガス分配器 ６５ 排気システム ７０ スロットルバルブ ８２ ガス活性化装置 ８５ インダクタアンテナ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 BB01 BB20 BB21 BB22 BB25 DD02 DD22 DD23 DD78 DD84 FF14 5F004 AA07 AA09 AA14 BA03 BA04 BA20 BB13 BB14 DA00 DA01 DA17 DA18 DA22 DA23 DA24 DA25 DA26

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板を処理する方法であって、次の工程： （ａ）加工領域に基板を置く工程； （ｂ）酸素ガス及び無機フッ素化ガスを含む活性化されたクリーニングガスに
    基板を曝して、基板上の高分子エッチング剤付着物を除去する工程； （ｃ）活性化されたエッチングガスに基板を曝して、基板上のシリコン格子損
    傷を除去する工程；及び、 （ｄ）活性化された還元ガスに基板を曝して、基板上の自然二酸化シリコン層
    を除去する工程、 を含む、前記方法。
  2. 【請求項２】 前記活性化された還元ガスが、Ｈ2、ＣＨ3Ｆ、Ｈ2Ｓ、ＮＨ3 、ＣＨ4、Ｃ2Ｈ6、Ｃ3Ｈ8、またはＢ2Ｈ6の１種または２種以上を含有する水素
    含有ガスを含む、請求項１に記載の方法。
  3. 【請求項３】 前記活性化された還元ガスが、さらに、Ｎ2、Ａｒ、または
    Ｈｅの１種または２種以上を含有する不活性ガスを含む、請求項２に記載の方法
    。
  4. 【請求項４】 前記活性化された還元ガスが、さらに無機フッ素化ガスを含
    む、請求項３に記載の方法。
  5. 【請求項５】 前記無機フッ素化ガス対前記水素含有ガスの容積流量比が、
    約１：５〜約５：１である、請求項４に記載の方法。
  6. 【請求項６】 前記活性化された還元ガスが、還元ガスの合計容積流量の約
    １０容積％〜約１００容積％の流量の水素含有ガスを含む、請求項５に記載の方
    法。
  7. 【請求項７】 前記活性化されたクリーニングガスが、ＣＦ4、ＮＦ3、また
    はＳＦ6の１種または２種以上を含有する無機フッ素化ガスを含む、請求項１に
    記載の方法。
  8. 【請求項８】 前記酸素ガス対前記無機フッ素化ガスの容積流量比が、約１
    ０：１〜約２００：１である、請求項１に記載の方法。
  9. 【請求項９】 前記活性化されたエッチングガスが、酸素ガス及び無機フッ
    素化ガスを約１０：１〜約５０：１の容積流量比で含む、請求項１に記載の方法
    。
  10. 【請求項１０】 前記活性化されたクリーニングガス、前記活性化されたエ
    ッチングガス、および前記活性化された還元ガスが、加工領域から離れた遠隔チ
    ャンバ中で、マイクロ波またはＲＦエネルギーによって活性化される、請求項１
    に記載の方法。
  11. 【請求項１１】 半導体基板上に能動電子デバイスを形成する方法であって
    、次の工程： （ａ）誘電体エッチングガスに基板を曝すことにより、基板上の誘電体層をエ
    ッチングする工程であって、誘電体層が酸化シリコンまたは窒化シリコンの１種
    または２種以上を含む、前記工程； （ｂ）第１の容積流量比の酸素ガス及び無機フッ素化ガスを含む活性化された
    クリーニングガスに基板を曝すことにより、基板上の高分子エッチング剤付着物
    を除去する工程； （ｃ）第２の容積流量比の酸素ガス及び無機フッ素化ガスを含む活性化された
    エッチングガスに基板を曝すことにより、基板上のシリコン格子損傷をエッチン
    グする工程； （ｄ）水素含有ガスを含む活性化された還元ガスに基板を曝すことにより、基
    板上の自然二酸化シリコン層を還元して、下にある基板上のシリコン層を露出さ
    せる工程；及び、 （ｅ）基板上のシリコン層の上に金属層を堆積させ、基板を熱処理して金属ケ
    イ化物層を形成する工程、 を含む、前記方法。
  12. 【請求項１２】 前記水素含有ガスが、Ｈ2、ＣＨ3Ｆ、Ｈ2Ｓ、ＮＨ3、ＣＨ 4 、Ｃ2Ｈ6、Ｃ3Ｈ8、またはＢ2Ｈ6の１種または２種以上を含む、請求項１１に
    記載の方法。
  13. 【請求項１３】 前記活性化された還元ガスが、さらに、Ｎ2、Ａｒ、また
    はＨｅの１種または２種以上を含有する不活性ガスを含む、請求項１２に記載の
    方法。
  14. 【請求項１４】 前記活性化された還元ガスが、さらに無機フッ素化ガスを
    含む、請求項１３に記載の方法。
  15. 【請求項１５】 前記無機フッ素化ガスが、ＣＦ4、ＮＦ3、またはＳＦ6の
    １種または２種以上を含む、請求項１４に記載の方法。
  16. 【請求項１６】 前記無機フッ素化ガス対前記水素含有ガスの容積流量比が
    、約１：５〜約５：１である、請求項１５に記載の方法。
  17. 【請求項１７】 前記酸素ガス対前記無機フッ素化ガスの容積流量比が、約
    １０：１〜約２００：１である、請求項１１に記載の方法。
  18. 【請求項１８】 前記活性化されたクリーニングガス、前記活性化されたエ
    ッチングガス、および前記活性化された還元ガスが、加工領域から離れた遠隔チ
    ャンバ中で、マイクロ波またはＲＦエネルギーによって活性化される、請求項１
    １に記載の方法。
  19. 【請求項１９】 基板上の高分子エッチング剤付着物及びシリコン格子損傷
    を除去する方法であって、次の工程： （ａ）加工領域に基板を置く工程； （ｂ）第１の段階において、酸素ガス及び無機フッ素化ガスを含む活性化され
    たクリーニングガスを第１の容積流量比で加工領域に供給して、基板上の高分子
    エッチング剤付着物を除去する工程；及び （ｃ）第２の段階において、酸素ガス及び無機フッ素化ガスを含む活性化され
    たエッチングガスを第２の容積流量比で加工領域に供給して、基板上のシリコン
    格子損傷をエッチングする工程、 を含む、前記方法。
  20. 【請求項２０】 前記工程（ｂ）及び（ｃ）において、前記無機フッ素化ガ
    スがＣＦ4、ＮＦ3、ＳＦ6の１種または２種以上を含む、請求項１９に記載の方
    法。
  21. 【請求項２１】 前記第１の容積流量比が約１０：１〜約２００：１である
    、請求項１９に記載の方法。
  22. 【請求項２２】 前記第２の容積流量比が約１０：１〜約５０：１である、
    請求項１９に記載の方法。
  23. 【請求項２３】 基板上の自然二酸化シリコン層を還元する方法であって、
    次の工程： （ａ）加工領域に基板を置く工程； （ｂ）加工領域から離れた遠隔領域に、水素含有ガスを含む還元ガスを導入す
    る工程； （ｃ）遠隔領域内でマイクロ波を結合することにより、マイクロ波で活性化さ
    れた還元ガスを形成し、またマイクロ波で活性化された還元ガスを加工領域に導
    入して、自然二酸化シリコン層をシリコン層に還元する工程、 を含む、前記方法。
  24. 【請求項２４】 前記水素含有ガスが、Ｈ2、ＣＨ3Ｆ、Ｈ2Ｓ、ＮＨ3、ＣＨ 4 、Ｃ2Ｈ6、Ｃ3Ｈ8、またはＢ2Ｈ6の１種または２種以上を含む、請求項２３に
    記載の方法。
  25. 【請求項２５】 前記還元ガスが、さらにＮ2、Ａｒ、またはＨｅの１種ま
    たは２種以上を含む、請求項２４に記載の方法。
  26. 【請求項２６】 前記還元ガスが、還元ガスの合計容積流量の約１０容積％
    〜約１００容積％の流量の水素含有ガスを含む、請求項２５に記載の方法。
  27. 【請求項２７】 前記水素含有ガスが実質的にＨ2からなる、請求項２６に
    記載の方法。
  28. 【請求項２８】 前記還元ガスが、さらに無機フッ素化ガスを含む、請求項
    ２６に記載の方法。
  29. 【請求項２９】 前記無機フッ素化ガス対前記水素含有ガスの容積流量比が
    、約１：５〜約５：１である、請求項２７に記載の方法。
  30. 【請求項３０】 前記還元ガスが、さらに酸素ガスを含む、請求項２８に記
    載の方法。
JP2000550145A 1998-05-15 1999-04-29 半導体デバイスの製造方法 Pending JP2002516487A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/079,845 US6432830B1 (en) 1998-05-15 1998-05-15 Semiconductor fabrication process
US09/079,845 1998-05-15
PCT/US1999/009392 WO1999060620A1 (en) 1998-05-15 1999-04-29 Semiconductor device fabrication process

Publications (1)

Publication Number Publication Date
JP2002516487A true JP2002516487A (ja) 2002-06-04

Family

ID=22153169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000550145A Pending JP2002516487A (ja) 1998-05-15 1999-04-29 半導体デバイスの製造方法

Country Status (3)

Country Link
US (1) US6432830B1 (ja)
JP (1) JP2002516487A (ja)
WO (1) WO1999060620A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011500495A (ja) * 2007-10-17 2011-01-06 マイ ヤン−フィリプ ケイ素を製造する方法及び装置

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885275B1 (en) 1998-11-12 2005-04-26 Broadcom Corporation Multi-track integrated spiral inductor
US6554004B1 (en) * 2000-11-07 2003-04-29 Motorola, Inc. Method for removing etch residue resulting from a process for forming a via
WO2002045871A1 (en) * 2000-12-06 2002-06-13 Angstron Systems, Inc. System and method for modulated ion-induced atomic layer deposition (mii-ald)
US7115516B2 (en) * 2001-10-09 2006-10-03 Applied Materials, Inc. Method of depositing a material layer
US20030200835A1 (en) * 2002-04-02 2003-10-30 Snecma Services Diffusion-brazing filler powder for parts made of an alloy based on nickel, cobalt or iron
US20040157430A1 (en) * 2003-02-07 2004-08-12 Asml Netherlands B.V. Methods and apparatus for processing semiconductor wafers with plasma processing chambers in a wafer track environment
WO2005117507A2 (de) * 2004-05-28 2005-12-08 Plasmatreat Gmbh Verfahren zum entfernen mindestens einer anorganischen schicht von einem bauteil
JP4343798B2 (ja) * 2004-08-26 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2006114780A (ja) * 2004-10-15 2006-04-27 Tokyo Electron Ltd 薄膜形成装置の洗浄方法、薄膜形成装置及びプログラム
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
KR101251995B1 (ko) * 2006-01-27 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
US8129270B1 (en) 2008-12-10 2012-03-06 Novellus Systems, Inc. Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US9034768B2 (en) * 2010-07-09 2015-05-19 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US8124531B2 (en) 2009-08-04 2012-02-28 Novellus Systems, Inc. Depositing tungsten into high aspect ratio features
US10256142B2 (en) 2009-08-04 2019-04-09 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
KR101770008B1 (ko) * 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
US20110143548A1 (en) 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
JP5492574B2 (ja) * 2010-01-08 2014-05-14 東京エレクトロン株式会社 基板のクリーニング方法及び基板のクリーニング装置
GB2487716B (en) * 2011-01-24 2015-06-03 Memsstar Ltd Vapour Etch of Silicon Dioxide with Improved Selectivity
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
US11437269B2 (en) 2012-03-27 2022-09-06 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
US10381266B2 (en) 2012-03-27 2019-08-13 Novellus Systems, Inc. Tungsten feature fill with nucleation inhibition
CN104272441A (zh) 2012-03-27 2015-01-07 诺发系统公司 钨特征填充
US9082826B2 (en) 2013-05-24 2015-07-14 Lam Research Corporation Methods and apparatuses for void-free tungsten fill in three-dimensional semiconductor features
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
US9349637B2 (en) 2014-08-21 2016-05-24 Lam Research Corporation Method for void-free cobalt gap fill
US9748137B2 (en) 2014-08-21 2017-08-29 Lam Research Corporation Method for void-free cobalt gap fill
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
US10170320B2 (en) 2015-05-18 2019-01-01 Lam Research Corporation Feature fill with multi-stage nucleation inhibition
US9972504B2 (en) 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9978610B2 (en) 2015-08-21 2018-05-22 Lam Research Corporation Pulsing RF power in etch process to enhance tungsten gapfill performance
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US10566211B2 (en) 2016-08-30 2020-02-18 Lam Research Corporation Continuous and pulsed RF plasma for etching metals
US10211099B2 (en) 2016-12-19 2019-02-19 Lam Research Corporation Chamber conditioning for remote plasma process
WO2020118100A1 (en) 2018-12-05 2020-06-11 Lam Research Corporation Void free low stress fill

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112722A (en) * 1980-02-08 1981-09-05 Nec Kyushu Ltd Manufacture of semiconductor device
US4590091A (en) 1984-12-17 1986-05-20 Hughes Aircraft Company Photochemical process for substrate surface preparation
US4673456A (en) 1985-09-17 1987-06-16 Machine Technology, Inc. Microwave apparatus for generating plasma afterglows
US5298112A (en) 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
US4836902A (en) 1987-10-09 1989-06-06 Northern Telecom Limited Method and apparatus for removing coating from substrate
JP2768685B2 (ja) * 1988-03-28 1998-06-25 株式会社東芝 半導体装置の製造方法及びその装置
EP0376252B1 (en) 1988-12-27 1997-10-22 Kabushiki Kaisha Toshiba Method of removing an oxide film on a substrate
US5022961B1 (en) 1989-07-26 1997-05-27 Dainippon Screen Mfg Method for removing a film on a silicon layer surface
JP2814021B2 (ja) 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
JP3146561B2 (ja) 1991-06-24 2001-03-19 株式会社デンソー 半導体装置の製造方法
US5134089A (en) 1991-09-30 1992-07-28 Motorola, Inc. MOS transistor isolation method
JP3412173B2 (ja) 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
US5286344A (en) 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5413954A (en) 1992-11-10 1995-05-09 At&T Bell Laboratories Method of making a silicon-based device comprising surface plasma cleaning
JPH06188229A (ja) * 1992-12-16 1994-07-08 Tokyo Electron Yamanashi Kk エッチングの後処理方法
US5500249A (en) * 1992-12-22 1996-03-19 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
US5350480A (en) 1993-07-23 1994-09-27 Aspect International, Inc. Surface cleaning and conditioning using hot neutral gas beam array
US5425843A (en) * 1993-10-15 1995-06-20 Hewlett-Packard Corporation Process for semiconductor device etch damage reduction using hydrogen-containing plasma
US5382316A (en) 1993-10-29 1995-01-17 Applied Materials, Inc. Process for simultaneous removal of photoresist and polysilicon/polycide etch residues from an integrated circuit structure
DE4339465C2 (de) 1993-11-19 1997-05-28 Gold Star Electronics Verfahren zur Behandlung der Oberfläche eines einer Trockenätzung ausgesetzten Siliciumsubstrats
US5403434A (en) 1994-01-06 1995-04-04 Texas Instruments Incorporated Low-temperature in-situ dry cleaning process for semiconductor wafer
JP3328416B2 (ja) 1994-03-18 2002-09-24 富士通株式会社 半導体装置の製造方法と製造装置
US5413950A (en) 1994-04-22 1995-05-09 United Microelectronics Corporation Method of forming a DRAM stacked capacitor cell
US5460999A (en) 1994-06-06 1995-10-24 United Microelectronics Corporation Method for making fin-shaped stack capacitors on DRAM chips

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011500495A (ja) * 2007-10-17 2011-01-06 マイ ヤン−フィリプ ケイ素を製造する方法及び装置

Also Published As

Publication number Publication date
WO1999060620A1 (en) 1999-11-25
US6432830B1 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
JP2002516487A (ja) 半導体デバイスの製造方法
US6037263A (en) Plasma enhanced CVD deposition of tungsten and tungsten compounds
US5419805A (en) Selective etching of refractory metal nitrides
KR100316721B1 (ko) 실리사이드막을 구비한 반도체소자의 제조방법
US6013575A (en) Method of selectively depositing a metal film
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US7780793B2 (en) Passivation layer formation by plasma clean process to reduce native oxide growth
US8435895B2 (en) Methods for stripping photoresist and/or cleaning metal regions
EP0665583A2 (en) Method of etching titanium nitride and insulating oxide layers using a gas comprising carbon-fluoride and carbon-oxide.
US20070123051A1 (en) Oxide etch with nh4-nf3 chemistry
US20020064944A1 (en) Method of manufacturing a contact of a semiconductor device using cluster apparatus having at least one plasma pretreatment module
US20030199170A1 (en) Plasma etching of silicon carbide
JP2000236021A (ja) 半導体装置のコンタクトホール埋め込み方法
KR100656214B1 (ko) 플라즈마 처리 방법
JPH03261139A (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
TW202040799A (zh) 用於３ｄ ｎａｎｄ應用之記憶體單元製造
EP0328350A2 (en) Dry etching with hydrogen bromide or bromine
KR100747671B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP4910231B2 (ja) 半導体装置の製造方法
JP2790362B2 (ja) 半導体装置
US20030015496A1 (en) Plasma etching process
JP4058669B2 (ja) シリコン基板上への導電性珪化物層の形成方法および導電性珪化物接点の形成方法
JP3393465B2 (ja) 半導体装置の製造方法
US20030045113A1 (en) Fabrication method of semiconductor integrated circuit device
JPH11251294A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080603

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081110

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090820