JP2814021B2 - 半導体基板表面の処理方法 - Google Patents
半導体基板表面の処理方法Info
- Publication number
- JP2814021B2 JP2814021B2 JP3099365A JP9936591A JP2814021B2 JP 2814021 B2 JP2814021 B2 JP 2814021B2 JP 3099365 A JP3099365 A JP 3099365A JP 9936591 A JP9936591 A JP 9936591A JP 2814021 B2 JP2814021 B2 JP 2814021B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- silicon substrate
- layer
- oxide film
- referring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 102
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000000034 method Methods 0.000 title claims description 37
- 238000004381 surface treatment Methods 0.000 title claims description 16
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 17
- 238000001020 plasma etching Methods 0.000 claims description 16
- 229910052731 fluorine Inorganic materials 0.000 claims description 15
- 239000011737 fluorine Substances 0.000 claims description 15
- 125000001153 fluoro group Chemical group F* 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 238000006722 reduction reaction Methods 0.000 claims description 4
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 44
- 229910052710 silicon Inorganic materials 0.000 description 44
- 239000010703 silicon Substances 0.000 description 44
- 239000007789 gas Substances 0.000 description 33
- 238000012545 processing Methods 0.000 description 26
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- YZCKVEUIGOORGS-IGMARMGPSA-N Protium Chemical compound [1H] YZCKVEUIGOORGS-IGMARMGPSA-N 0.000 description 1
- 229910003691 SiBr Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、一般に、半導体基板
表面の処理方法に関するものであり、より特定的には、
半導体基板の表面に損傷層を残すことなく、該表面を清
浄な面にする方法に関するものである。
表面の処理方法に関するものであり、より特定的には、
半導体基板の表面に損傷層を残すことなく、該表面を清
浄な面にする方法に関するものである。
【０００２】
【従来の技術】信頼性の高い半導体デバイスを製造する
ためには、半導体基板（たとえばシリコン基板）の表面
を清浄な面にしなければならない。
ためには、半導体基板（たとえばシリコン基板）の表面
を清浄な面にしなければならない。
【０００３】図７は、従来の、半導体基板表面の処理方
法を断面図で示したものである。（１９８５年ドライプ
ロセスシンポジウム参照）図７（ａ）を参照して、シリ
コン基板１の表面には、通常、自然酸化膜２が形成され
ている。この自然酸化膜２を、ＣＨＦ3 ガスを用いる反
応性イオンエッチングにより除去する。このときに、図
７（ｂ）を参照して、シリコン基板１の表面にフロロカ
ーボン層（ＣＦx のポリマ層）３が形成される。また、
シリコン基板１の表面がプラズマ照射を受けるために、
シリコン基板１の表面に表面損傷層３１が形成される。
法を断面図で示したものである。（１９８５年ドライプ
ロセスシンポジウム参照）図７（ａ）を参照して、シリ
コン基板１の表面には、通常、自然酸化膜２が形成され
ている。この自然酸化膜２を、ＣＨＦ3 ガスを用いる反
応性イオンエッチングにより除去する。このときに、図
７（ｂ）を参照して、シリコン基板１の表面にフロロカ
ーボン層（ＣＦx のポリマ層）３が形成される。また、
シリコン基板１の表面がプラズマ照射を受けるために、
シリコン基板１の表面に表面損傷層３１が形成される。
【０００４】図７（ｃ）を参照して、フロロカーボン層
３を除去するために、Ｃｌ2 ガス雰囲気下で、紫外線を
シリコン基板１の表面に向けて照射する。これによっ
て、図７（ｄ）を参照して、シリコン基板１の表面に付
着していたフロロカーボン層３は除去される。
３を除去するために、Ｃｌ2 ガス雰囲気下で、紫外線を
シリコン基板１の表面に向けて照射する。これによっ
て、図７（ｄ）を参照して、シリコン基板１の表面に付
着していたフロロカーボン層３は除去される。
【０００５】しかしながら、この方法では、自然酸化膜
２を残さないでフロロカーボン層は３を除去できるが、
シリコン基板１の表面に形成された表面損傷層３１を除
去することができないという問題点があった。
２を残さないでフロロカーボン層は３を除去できるが、
シリコン基板１の表面に形成された表面損傷層３１を除
去することができないという問題点があった。
【０００６】図８は、他の従来例である、半導体基板表
面の処理方法を断面図で示したものである。
面の処理方法を断面図で示したものである。
【０００７】図８（ａ）を参照して、シリコン基板１の
表面に形成されている自然酸化膜２を、ＣＨＦ3 ガス、
またはＣm Ｆn とＨ2 等の混合ガスを用いる、反応性イ
オンエッチングにより除去する。
表面に形成されている自然酸化膜２を、ＣＨＦ3 ガス、
またはＣm Ｆn とＨ2 等の混合ガスを用いる、反応性イ
オンエッチングにより除去する。
【０００８】このときに、図８（ｂ）を参照して、シリ
コン基板１の表面にフロロカーボン層（ＣＦx のポリマ
層）３が形成される。また、シリコン基板１の表面がプ
ラズマ照射を受けるために、シリコン基板１の表面に表
面損傷層３１が形成される。図８（ｃ）および（ｄ）を
参照して、フロロカーボン層３と表面損傷層３１を除去
するために、ＣＦ4 とＯ2 の混合ガスを用いて、アフタ
ーグロー放電によって、軽く、シリコン基板１の表面を
エッチングする。従来は、この方法で、シリコン基板の
表面処理を行ない、それによって、基板の電気抵抗の低
下を図っていた。
コン基板１の表面にフロロカーボン層（ＣＦx のポリマ
層）３が形成される。また、シリコン基板１の表面がプ
ラズマ照射を受けるために、シリコン基板１の表面に表
面損傷層３１が形成される。図８（ｃ）および（ｄ）を
参照して、フロロカーボン層３と表面損傷層３１を除去
するために、ＣＦ4 とＯ2 の混合ガスを用いて、アフタ
ーグロー放電によって、軽く、シリコン基板１の表面を
エッチングする。従来は、この方法で、シリコン基板の
表面処理を行ない、それによって、基板の電気抵抗の低
下を図っていた。
【０００９】また、上述の方法は、自然酸化膜２の除去
の工程だけでなく、トランジスタを作成するための一工
程、すなわち、ゲートの側壁にサイドウォールスペーサ
を形成するために、基板の表面に覆われたシリコン酸化
膜を選択的にエッチングする工程にも適用されている。
の工程だけでなく、トランジスタを作成するための一工
程、すなわち、ゲートの側壁にサイドウォールスペーサ
を形成するために、基板の表面に覆われたシリコン酸化
膜を選択的にエッチングする工程にも適用されている。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た第２の従来例の表面処理方法は、図８（ｄ）を参照し
て、シリコン基板１の表面に、フッ素がＳｉＦx 層４と
なって残留するという問題点があった。
た第２の従来例の表面処理方法は、図８（ｄ）を参照し
て、シリコン基板１の表面に、フッ素がＳｉＦx 層４と
なって残留するという問題点があった。
【００１１】このようなＳｉＦx 層４がシリコン基板１
の表面に存在すると、次のような問題点があった。すな
わち、図９（ａ）を参照して、たとえばトランジスタを
形成するためのゲート酸化膜４１をシリコン基板１の上
に形成する工程において、フッ素により、酸化反応が異
常に加速されるという問題点があった。すなわち、図９
（ａ）に示すような膜圧ｄ1 のゲート酸化膜４１をシリ
コン基板１の上に形成しようとした場合、図９（ｂ）に
示すように、膜圧ｄ2 が異常に大きいゲート酸化膜４１
が得られる（ｄ2 》ｄ1 ）という問題点があった。ゲー
ト酸化膜４１の膜厚が厚くなると、ゲート酸化膜の界面
準位が高くなり、ひいてはゲート耐圧が低下するという
問題点を引き起こす。ゲート耐圧の低下は、電気特性の
悪化を招来し、ひいては半導体デバイスの信頼性の低下
につながるという問題点があった。
の表面に存在すると、次のような問題点があった。すな
わち、図９（ａ）を参照して、たとえばトランジスタを
形成するためのゲート酸化膜４１をシリコン基板１の上
に形成する工程において、フッ素により、酸化反応が異
常に加速されるという問題点があった。すなわち、図９
（ａ）に示すような膜圧ｄ1 のゲート酸化膜４１をシリ
コン基板１の上に形成しようとした場合、図９（ｂ）に
示すように、膜圧ｄ2 が異常に大きいゲート酸化膜４１
が得られる（ｄ2 》ｄ1 ）という問題点があった。ゲー
ト酸化膜４１の膜厚が厚くなると、ゲート酸化膜の界面
準位が高くなり、ひいてはゲート耐圧が低下するという
問題点を引き起こす。ゲート耐圧の低下は、電気特性の
悪化を招来し、ひいては半導体デバイスの信頼性の低下
につながるという問題点があった。
【００１２】それゆえに、この発明の目的は、半導体基
板の表面を清浄な面にする方法を提供することにある。
板の表面を清浄な面にする方法を提供することにある。
【００１３】
【課題を解決するための手段】この発明は、酸化膜がそ
の表面に形成された半導体基板の、表面処理方法にかか
るものである。上記酸化膜を除去するために、上記半導
体基板の表面をフッ素を含むガスを用いてプラズマエッ
チングする（工程（ａ））。上記工程（ａ）において形
成された表面損傷層とフロロカーボン層を除去するため
に、フッ素を含むガスを用いて、上記半導体基板の表面
を、再度プラズマエッチングする（工程（ｂ））。上記
工程（ｂ）で上記半導体基板の表面に化学的に吸着され
たフッ素原子を、還元反応により解離させ、かつ除去す
るために、減圧下で上記半導体基板の表面に紫外線を照
射する。
の表面に形成された半導体基板の、表面処理方法にかか
るものである。上記酸化膜を除去するために、上記半導
体基板の表面をフッ素を含むガスを用いてプラズマエッ
チングする（工程（ａ））。上記工程（ａ）において形
成された表面損傷層とフロロカーボン層を除去するため
に、フッ素を含むガスを用いて、上記半導体基板の表面
を、再度プラズマエッチングする（工程（ｂ））。上記
工程（ｂ）で上記半導体基板の表面に化学的に吸着され
たフッ素原子を、還元反応により解離させ、かつ除去す
るために、減圧下で上記半導体基板の表面に紫外線を照
射する。
【００１４】この発明の好ましい実施態様によれば、上
記紫外線の照射を、上記半導体基板を１００〜３００℃
に加熱しながら行なう。
記紫外線の照射を、上記半導体基板を１００〜３００℃
に加熱しながら行なう。
【００１５】また、上記紫外線の照射は、上記半導体基
板の表面に還元性ガスを供給しながら行なわれるのが好
ましい。
板の表面に還元性ガスを供給しながら行なわれるのが好
ましい。
【００１６】さらに、上記紫外線の照射は、上記半導体
基板の表面に還元性ラジカルを供給しながら行なわれる
のが好ましい。
基板の表面に還元性ラジカルを供給しながら行なわれる
のが好ましい。
【００１７】
【作用】この発明によれば、上記工程（ｂ）を経た後、
減圧下で上記半導体基板の表面に紫外線を照射するの
で、上記工程（ｂ）で上記半導体基板の表面に化学的に
吸着されたフッ素原子が、還元反応により解離し、かつ
除去される。
減圧下で上記半導体基板の表面に紫外線を照射するの
で、上記工程（ｂ）で上記半導体基板の表面に化学的に
吸着されたフッ素原子が、還元反応により解離し、かつ
除去される。
【００１８】この場合、還元性ガスまたは還元性ラジカ
ルを半導体基板の表面に供給すると、上述の解離したフ
ッ素は、効率的に除去されるようになる。
ルを半導体基板の表面に供給すると、上述の解離したフ
ッ素は、効率的に除去されるようになる。
【００１９】
【実施例】以下、この発明の実施例を図について説明す
る。
る。
【００２０】図１は、この発明の一実施例にかかる、半
導体基板表面の処理工程を断面図で示したものである。
図２は、この発明に使用する光反応室の具体的構成を示
した概念図である。
導体基板表面の処理工程を断面図で示したものである。
図２は、この発明に使用する光反応室の具体的構成を示
した概念図である。
【００２１】図１の処理工程を説明する前に、光反応室
の具体的構成を、図２を用いて説明する。
の具体的構成を、図２を用いて説明する。
【００２２】光反応室１７は、高真空下で半導体基板２
３の光による表面処理を行なう処理室２９を備えてい
る。処理室２９内には、半導体基板を固定するための試
料台２４が設けられている。処理室２９には、マイクロ
波放電等によりプラズマを発生させる、プラズマ発生室
２８が接続されている。プラズマ発生室２８には、該プ
ラズマ発生室２８内にガスを導入するためのガス導入口
２８ａが設けられている。
３の光による表面処理を行なう処理室２９を備えてい
る。処理室２９内には、半導体基板を固定するための試
料台２４が設けられている。処理室２９には、マイクロ
波放電等によりプラズマを発生させる、プラズマ発生室
２８が接続されている。プラズマ発生室２８には、該プ
ラズマ発生室２８内にガスを導入するためのガス導入口
２８ａが設けられている。
【００２３】処理室２９には、処理室２９内を高真空下
の状態にするためのガス排気口２７が設けられている。
処理室２９の外側であって、かつ、試料台２４の対向す
る位置に紫外線を照射する紫外線光源２０（低圧水銀ラ
ンプ）が配置されている。紫外線光源２０は、水平方向
に移動可能に設けられている。紫外線光源２０から照射
される光が処理室２９内に入るように、処理室２９に窓
２１が設けられている。処理室２９の上方部には、試料
を加熱するための光源である赤外線ランプ２５が配置さ
れている。処理室２９には、赤外線ランプ２５から照射
される赤外線を処理室２９内に導くための窓２６が設け
られている。
の状態にするためのガス排気口２７が設けられている。
処理室２９の外側であって、かつ、試料台２４の対向す
る位置に紫外線を照射する紫外線光源２０（低圧水銀ラ
ンプ）が配置されている。紫外線光源２０は、水平方向
に移動可能に設けられている。紫外線光源２０から照射
される光が処理室２９内に入るように、処理室２９に窓
２１が設けられている。処理室２９の上方部には、試料
を加熱するための光源である赤外線ランプ２５が配置さ
れている。処理室２９には、赤外線ランプ２５から照射
される赤外線を処理室２９内に導くための窓２６が設け
られている。
【００２４】次に、本発明の一実施例に係る処理工程を
説明する。図１（ａ）を参照して、シリコン基板１の表
面に形成された自然酸化膜２を、ＣＨＦ3 ガス、または
Ｃm Ｆn とＨ2 等の混合ガスを用いる、反応性イオンエ
ッチングにより除去する。このときに、図１（ｂ）を参
照して、シリコン基板１の表面にフロロカーボン層（Ｃ
Ｆx のポリマ層）３が形成される。このとき、また、シ
リコン表面がプラズマ照射を受けるため、シリコン基板
１の表面に表面損傷層３１が形成される。
説明する。図１（ａ）を参照して、シリコン基板１の表
面に形成された自然酸化膜２を、ＣＨＦ3 ガス、または
Ｃm Ｆn とＨ2 等の混合ガスを用いる、反応性イオンエ
ッチングにより除去する。このときに、図１（ｂ）を参
照して、シリコン基板１の表面にフロロカーボン層（Ｃ
Ｆx のポリマ層）３が形成される。このとき、また、シ
リコン表面がプラズマ照射を受けるため、シリコン基板
１の表面に表面損傷層３１が形成される。
【００２５】図１（ｃ）を参照して、これらのフロロカ
ーボン層３と表面損傷層３１を除去するために、ＣＦ4
とＯ2 の混合ガス、またはＮＦ3 ガスを用いて、ダウン
ストリームエッチング（アフタグロー放電による表面処
理）を行なう。このとき、図１（ｄ）を参照して、シリ
コン基板１の表面に、フッ素が、ＳｉＦx 層４となって
残留する。
ーボン層３と表面損傷層３１を除去するために、ＣＦ4
とＯ2 の混合ガス、またはＮＦ3 ガスを用いて、ダウン
ストリームエッチング（アフタグロー放電による表面処
理）を行なう。このとき、図１（ｄ）を参照して、シリ
コン基板１の表面に、フッ素が、ＳｉＦx 層４となって
残留する。
【００２６】次に、図１（ｅ）を参照して、本発明の特
徴である、紫外線照射による処理が行なわれる。
徴である、紫外線照射による処理が行なわれる。
【００２７】すなわち、図２を参照して、ダウンストリ
ームエッチング処理を行なった半導体基板２３を、試料
台２４に固定する。光反応室２９内の圧力が１×１０-5
〜１０-6Ｔｏｒｒになるまで、光反応室２９内の雰囲気
を排気口２７よりターボ分子ポンプにより排気する。赤
外線ランプ２５をＯＮし、赤外線を窓２６を通して試料
台２４に照射し、半導体基板２３を２５０℃まで昇温さ
せる。次に、Ｈ2 ガスまたはＮＨ3 ガス等の還元性の強
いガスを、２００ＳＣＣＭの流速でガス導入口２８ａか
らプラズマ発生室２８内に導入する。このプラズマ発生
室２８では、マイクロ波アフタグロー放電により、水素
ラジカルが生成し、この水素ラジカルは処理室２９内に
導入される。処理室２９内をこのような雰囲気下にして
おいて、低圧水銀ランプ２０をＯＮし、波長１８４．９
ｎｍの紫外線を処理室２９内に導入する。紫外線の照度
は１００ｍＷ／ｃｍ2 である。処理室２９内のガス圧力
は、０．３Ｔｏｒｒに保たれた。表面処理は１０分間行
われた。この処理では、次の反応が生じる。
ームエッチング処理を行なった半導体基板２３を、試料
台２４に固定する。光反応室２９内の圧力が１×１０-5
〜１０-6Ｔｏｒｒになるまで、光反応室２９内の雰囲気
を排気口２７よりターボ分子ポンプにより排気する。赤
外線ランプ２５をＯＮし、赤外線を窓２６を通して試料
台２４に照射し、半導体基板２３を２５０℃まで昇温さ
せる。次に、Ｈ2 ガスまたはＮＨ3 ガス等の還元性の強
いガスを、２００ＳＣＣＭの流速でガス導入口２８ａか
らプラズマ発生室２８内に導入する。このプラズマ発生
室２８では、マイクロ波アフタグロー放電により、水素
ラジカルが生成し、この水素ラジカルは処理室２９内に
導入される。処理室２９内をこのような雰囲気下にして
おいて、低圧水銀ランプ２０をＯＮし、波長１８４．９
ｎｍの紫外線を処理室２９内に導入する。紫外線の照度
は１００ｍＷ／ｃｍ2 である。処理室２９内のガス圧力
は、０．３Ｔｏｒｒに保たれた。表面処理は１０分間行
われた。この処理では、次の反応が生じる。
【００２８】ＳｉＦx ＋Ｈ→Ｓｉ＋ＨＦx なお、この工程では、水素ラジカルを処理室２９内に導
入する場合を例示したが、この発明は、これに限られる
ものでなく、上記還元性のガスをそのままで処理室２９
内に導入してもよい。
入する場合を例示したが、この発明は、これに限られる
ものでなく、上記還元性のガスをそのままで処理室２９
内に導入してもよい。
【００２９】以上のようにして、図１（ｆ）を参照し
て、清浄な面を有するシリコン基板１が得られる。
て、清浄な面を有するシリコン基板１が得られる。
【００３０】上述の処理を行なったシリコン基板を、評
価のために、Ｘ線光電子分光分析に供した。
価のために、Ｘ線光電子分光分析に供した。
【００３１】図３は、Ｓｉ2 p 軌道におけるＸ線光電子
分光分析の結果を示したものであり、縦軸はＳｉＦx 結
合のＳｉ（バルク）結合に対する相対値を示している。
図中、（ｃ）で示す点は、図１（ａ）〜（ｆ）までの工
程をすべて経由した、半導体基板のデータである。
（Ａ）で示す点は、図１（ａ）に示す工程（反応性イオ
ンエッチングだけを行なったもの）のみを経由した半導
体基板、すなわち、図１（ｂ）に示す半導体基板のデー
タである。（Ｂ）で示す点は、図1 （ａ）〜（ｄ）に示
す工程（反応性イオンエッチングとソフトエッチングを
行なったもの）を経由した半導体基板のデータである。
図より明らかなように、本発明の特徴である、図１
（ｅ）に示す紫外線処理を行なった場合には、ＳｉＦx
結合が減少し、シリコン基板の表面において、フッ素の
除去が効率よく行なわれていることが確認できた。
分光分析の結果を示したものであり、縦軸はＳｉＦx 結
合のＳｉ（バルク）結合に対する相対値を示している。
図中、（ｃ）で示す点は、図１（ａ）〜（ｆ）までの工
程をすべて経由した、半導体基板のデータである。
（Ａ）で示す点は、図１（ａ）に示す工程（反応性イオ
ンエッチングだけを行なったもの）のみを経由した半導
体基板、すなわち、図１（ｂ）に示す半導体基板のデー
タである。（Ｂ）で示す点は、図1 （ａ）〜（ｄ）に示
す工程（反応性イオンエッチングとソフトエッチングを
行なったもの）を経由した半導体基板のデータである。
図より明らかなように、本発明の特徴である、図１
（ｅ）に示す紫外線処理を行なった場合には、ＳｉＦx
結合が減少し、シリコン基板の表面において、フッ素の
除去が効率よく行なわれていることが確認できた。
【００３２】なお、上記実施例では紫外線の照度が１０
０ｍＷ／ｃｍ2 である場合を例示したが、この発明はこ
れに限られるものではなく、５０ｍＷ／ｃｍ2 以上なら
ば好ましい結果が得られる。
０ｍＷ／ｃｍ2 である場合を例示したが、この発明はこ
れに限られるものではなく、５０ｍＷ／ｃｍ2 以上なら
ば好ましい結果が得られる。
【００３３】また、上記実施例では半導体基板を２５０
℃に加熱する場合を例示したが、この発明はこれに限ら
れるものではなく、１００〜３００℃の範囲内で好まし
い結果が得られる。
℃に加熱する場合を例示したが、この発明はこれに限ら
れるものではなく、１００〜３００℃の範囲内で好まし
い結果が得られる。
【００３４】また、上記実施例では、マイクロ波アフタ
グロー放電によってラジカルを形成する場合を例示した
が、この発明はこれに限られるものでなく、ラジカルを
形成できる方法なら、いずれの方法も使用できる。
グロー放電によってラジカルを形成する場合を例示した
が、この発明はこれに限られるものでなく、ラジカルを
形成できる方法なら、いずれの方法も使用できる。
【００３５】また、上記実施例では、紫外線の波長を１
８４．９ｎｍにした場合を例示したが、この発明はこれ
に限られるものでなく、３００ｎｍ以下の波長を有する
紫外線はいずれも使用し得る。
８４．９ｎｍにした場合を例示したが、この発明はこれ
に限られるものでなく、３００ｎｍ以下の波長を有する
紫外線はいずれも使用し得る。
【００３６】さらに、上記実施例では、処理室内のガス
圧力を０．３Ｔｏｒｒに保った場合を例示したが、この
発明はこれに限られるものでなく、０．３〜５Ｔｏｒｒ
の範囲内で好ましい結果が得られる。
圧力を０．３Ｔｏｒｒに保った場合を例示したが、この
発明はこれに限られるものでなく、０．３〜５Ｔｏｒｒ
の範囲内で好ましい結果が得られる。
【００３７】図４は、この発明に係る光表面処理方法
を、ＬＤＤ構造のＭＯＳＦＥＴを含む半導体装置の製造
工程に適用した例を示す図である。
を、ＬＤＤ構造のＭＯＳＦＥＴを含む半導体装置の製造
工程に適用した例を示す図である。
【００３８】図４（ａ）を参照して、シリコン基板１の
上にゲート酸化膜４１を形成する。ゲート酸化膜４１の
上にゲート電極４２を形成する。ゲート電極４２をマス
クにして、ｎ- 不純物イオンをシリコン基板１の主表面
に注入し、それによって、シリコン基板１の主表面にｎ
- 不純物層４３を形成する。
上にゲート酸化膜４１を形成する。ゲート酸化膜４１の
上にゲート電極４２を形成する。ゲート電極４２をマス
クにして、ｎ- 不純物イオンをシリコン基板１の主表面
に注入し、それによって、シリコン基板１の主表面にｎ
- 不純物層４３を形成する。
【００３９】図４（ｂ）を参照して、ゲート電極４２を
覆うように、シリコン半導体基板１の上に、ＣＶＤ法に
より、ＳｉＯ2 膜４４を形成する。
覆うように、シリコン半導体基板１の上に、ＣＶＤ法に
より、ＳｉＯ2 膜４４を形成する。
【００４０】図４（ｃ）を参照して、ゲート電極４２の
側壁に、サイドウォールスペーサ４５を残すように、Ｓ
ｉＯ2 膜４４をＣＨＦ3 ガスを用いて、反応性イオンエ
ッチングする。このとき、シリコン基板１の上にフロロ
カーボン層３が形成され、かつシリコン基板１の主表面
に表面損傷層３１が形成される。
側壁に、サイドウォールスペーサ４５を残すように、Ｓ
ｉＯ2 膜４４をＣＨＦ3 ガスを用いて、反応性イオンエ
ッチングする。このとき、シリコン基板１の上にフロロ
カーボン層３が形成され、かつシリコン基板１の主表面
に表面損傷層３１が形成される。
【００４１】図４（ｄ）を参照して、フロロカボーン層
３と表面損傷層３１を除去するために、ＣＦ4 とＯ2 の
混合ガスを用いて、シリコン基板１の表面のダウンスト
リームエッチング（アフターグロー放電による表面処
理）を行なう。
３と表面損傷層３１を除去するために、ＣＦ4 とＯ2 の
混合ガスを用いて、シリコン基板１の表面のダウンスト
リームエッチング（アフターグロー放電による表面処
理）を行なう。
【００４２】このとき、図４（ｅ）を参照して、シリコ
ン基板１の表面に、フッ素が、ＳｉＦx 層４となって残
留する。
ン基板１の表面に、フッ素が、ＳｉＦx 層４となって残
留する。
【００４３】図４（ｆ）を参照して、ダウンストリーム
エッチング処理を行なったシリコン基板１の表面に、減
圧下で紫外線を照射する。
エッチング処理を行なったシリコン基板１の表面に、減
圧下で紫外線を照射する。
【００４４】これによって、図４（ｇ）を参照して、シ
リコン基板１の表面に化学的に吸着されたフッ素原子が
解離し、かつ除去される。
リコン基板１の表面に化学的に吸着されたフッ素原子が
解離し、かつ除去される。
【００４５】図４（ｈ）を参照して、サイドウォールス
ペーサ４５をマスクにして、シリコン基板１の主表面
に、ｎ+ 不純物イオンを注入する。これによって、ＬＤ
Ｄ構造のＭＯＳＦＥＴが得られる。光表面処理によっ
て、シリコン基板１の主表面からＳｉＦx 層が除去され
ているので、半導体特性の良好なＭＯＳＦＥＴが得られ
る。
ペーサ４５をマスクにして、シリコン基板１の主表面
に、ｎ+ 不純物イオンを注入する。これによって、ＬＤ
Ｄ構造のＭＯＳＦＥＴが得られる。光表面処理によっ
て、シリコン基板１の主表面からＳｉＦx 層が除去され
ているので、半導体特性の良好なＭＯＳＦＥＴが得られ
る。
【００４６】図５は、この発明に係る光表面処理方法
を、コンタクトホールを含む半導体装置の製造工程に適
用した例を示す図である。
を、コンタクトホールを含む半導体装置の製造工程に適
用した例を示す図である。
【００４７】図５（ａ）を参照して、シリコン基板１の
上にゲート電極４２を形成する。ゲート電極４２を覆う
ように、シリコン基板１の上に層間絶縁膜５０を形成す
る。層間絶縁膜５０の上に所定のパターンを有するレジ
スト５１を形成する。レジスト５１をマスクにして、層
間絶縁膜５０を反応性イオンエッチングし、それによっ
て、層間絶縁膜５０中に、シリコン基板１のコンタクト
面１ａを露出させるためのコンタクトホール５２を形成
する。以下の工程を、図中Ａで示した部分を拡大した図
を用いて説明する。
上にゲート電極４２を形成する。ゲート電極４２を覆う
ように、シリコン基板１の上に層間絶縁膜５０を形成す
る。層間絶縁膜５０の上に所定のパターンを有するレジ
スト５１を形成する。レジスト５１をマスクにして、層
間絶縁膜５０を反応性イオンエッチングし、それによっ
て、層間絶縁膜５０中に、シリコン基板１のコンタクト
面１ａを露出させるためのコンタクトホール５２を形成
する。以下の工程を、図中Ａで示した部分を拡大した図
を用いて説明する。
【００４８】図５（ｂ）を参照して、上述の層間絶縁膜
５０のプラズマエッチング中に、コンタクト面１ａにフ
ロロカーボン層３が形成される。このとき、また、コン
タクト面３がプラズマ照射を受けるため、コンタクト面
１ａの表面に表面損傷層３１が形成される。
５０のプラズマエッチング中に、コンタクト面１ａにフ
ロロカーボン層３が形成される。このとき、また、コン
タクト面３がプラズマ照射を受けるため、コンタクト面
１ａの表面に表面損傷層３１が形成される。
【００４９】図５（ｃ）を参照して、フロロカボーン層
３と表面損傷層３１を除去するために、ＣＦ4 とＯ2 の
混合ガスまたはＮＦ3 ガスを用いて、コンタクト面１ａ
のダウンストリームエッチング（アフタグロー放電によ
る表面処理）を行なう。このとき、図５（ｄ）を参照し
て、コンタクト面１ａの表面に、フッ素が、ＳｉＦx層
４となって残留する。
３と表面損傷層３１を除去するために、ＣＦ4 とＯ2 の
混合ガスまたはＮＦ3 ガスを用いて、コンタクト面１ａ
のダウンストリームエッチング（アフタグロー放電によ
る表面処理）を行なう。このとき、図５（ｄ）を参照し
て、コンタクト面１ａの表面に、フッ素が、ＳｉＦx層
４となって残留する。
【００５０】図５（ｅ）を参照して、減圧下で、コンタ
クト面に紫外線を照射する。これによって、コンタクト
面１ａに化学的に吸着されたフッ素原子は解離し、かつ
除去される。これによって、図５（ｆ）を参照して、清
浄なコンタクト面１ａを有する半導体装置が得られる。
クト面に紫外線を照射する。これによって、コンタクト
面１ａに化学的に吸着されたフッ素原子は解離し、かつ
除去される。これによって、図５（ｆ）を参照して、清
浄なコンタクト面１ａを有する半導体装置が得られる。
【００５１】図６は、この発明に係る光表面処理方法
を、トレンチを有する半導体装置の製造工程に適用した
例を示す図である。
を、トレンチを有する半導体装置の製造工程に適用した
例を示す図である。
【００５２】図６（ａ）を参照して、シリコン基板１の
上に、所定の開口部６１を有するシリコン酸化膜６０を
形成する。
上に、所定の開口部６１を有するシリコン酸化膜６０を
形成する。
【００５３】図６（ｂ）を参照して、シリコン酸化膜６
０をマスクにして、シリコン基板１をＨＢr またはＣｌ
2 またはＳＦ6 ガスを用いて、反応性イオンエッチング
し、それによって、シリコン基板１中にトレンチ６２を
形成する。トレンチ６２の側壁には、ＳｉＢr Ｏx 、Ｓ
ｉＣｌＯx 等のデポジション膜６３が形成される。ま
た、トレンチ６２の内壁面には、ＳｉＢｒx 、ＳｉＣｌ
x 等の層６４が形成される。
０をマスクにして、シリコン基板１をＨＢr またはＣｌ
2 またはＳＦ6 ガスを用いて、反応性イオンエッチング
し、それによって、シリコン基板１中にトレンチ６２を
形成する。トレンチ６２の側壁には、ＳｉＢr Ｏx 、Ｓ
ｉＣｌＯx 等のデポジション膜６３が形成される。ま
た、トレンチ６２の内壁面には、ＳｉＢｒx 、ＳｉＣｌ
x 等の層６４が形成される。
【００５４】図６（ｃ）を参照して、ＨＦを用いる湿式
エッチングを行なうと、シリコン酸化膜６０とデポジシ
ョン膜６３は除去される。
エッチングを行なうと、シリコン酸化膜６０とデポジシ
ョン膜６３は除去される。
【００５５】図６（ｄ）を参照して、減圧下で、トレン
チ６２の内壁面に紫外線を照射する。これによってトレ
ンチ６２の内壁面に化学的に吸着されたハロゲン原子が
解離し、かつ除去される。
チ６２の内壁面に紫外線を照射する。これによってトレ
ンチ６２の内壁面に化学的に吸着されたハロゲン原子が
解離し、かつ除去される。
【００５６】これによって図６（ｅ）を参照して、清浄
な面を有するトレンチ６２が得られる。
な面を有するトレンチ６２が得られる。
【００５７】以上、本発明を要約すると、次のとおりで
ある。 （１）請求の範囲第１項に記載の方法であって、前記紫
外線の照射強度は５０ｍＷ／ｃｍ2 以上である。 （２）請求項３に記載の方法であって、上記還元性ガス
は水素を含む。 （３）請求項４に記載の方法であって、上記還元性ラジ
カルは水素ラジカルを含む。 （４）請求項１に記載の方法であって、上記紫外線は２
００ｎｍ以下の波長を有する紫外線を含む。 （５）請求項１に記載の方法であって、前記紫外線の照
射は、０．３〜５Ｔｏｒｒ以下の減圧下で行なわれる。 （６）請求項１に記載の方法であって、前記半導体基板
はシリコン基板を含む。 （７）ＭＯＳＦＥＴを含む半導体装置の製造方法であっ
て、 （ａ）半導体基板の上にゲート電極を形成する工程と、 （ｂ）前記ゲート電極を覆うように、前記半導体基板の
上に酸化膜を形成する工程と、 （ｃ）前記ゲート電極の側壁に、サイドウォールスペー
サを残すように、前記酸化膜をフッ素を含むガスを用い
てプラズマエッチングする工程と、 （ｄ）前記工程（ｃ）で副産物として形成された表面損
傷層とフロロカーボン層を除去するために、フッ素を含
むガスを用いて、前記半導体基板の表面を、再度プラズ
マエッチングする工程と、 （ｅ）前記工程（ｄ）で前記半導体基板の表面に化学的
に吸着されたフッ素原子を解離させ、かつ除去するため
に、減圧下で前記半導体基板の表面に紫外線を照射する
工程と、を備える。 （８）コンタクトホールを含む半導体装置の製造方法で
あって、 （ａ）半導体基板の上に層間絶縁膜を形成する工程と、 （ｂ）前記層間絶縁膜をフッ素を含むガスを用いて選択
的にプラズマエッチングし、それによって前記層間絶縁
膜中に前記半導体基板のコンタクト面を露出させるため
のコンタクトホールを形成する工程と、 （ｃ）前記工程（ｂ）で副産物として形成された表面損
傷層とフロロカーボン層を除去するために、フッ素を含
むガスを用いて、前記半導体基板の前記コンタクト面を
プラズマエッチングする工程と、 （ｄ）前記工程（ｃ）において、前記半導体基板の前記
コンタクト面に化学的に吸着されたフッ素原子を解離さ
せ、かつ除去するために、減圧下で、前記コンタクト面
に紫外線を照射する工程と、を備える。 （９）トレンチを有する半導体装置の製造方法であっ
て、 （ａ）半導体基板の上に、開口部を有する酸化膜を形成
する工程と、 （ｂ）前記酸化膜をマスクにして、前記半導体基板をハ
ロゲンを含むガスを用いてプラズマエッチングし、それ
によって、前記半導体基板中にトレンチを形成する工程
と、 （ｃ）前記工程（ｂ）で、前記トレンチの内壁面に化学
的に吸着されたハロゲン原子を解離させ、かつ除去する
ために、減圧下で、前記トレンチの内壁面に紫外線を照
射する工程と、を備える。
ある。 （１）請求の範囲第１項に記載の方法であって、前記紫
外線の照射強度は５０ｍＷ／ｃｍ2 以上である。 （２）請求項３に記載の方法であって、上記還元性ガス
は水素を含む。 （３）請求項４に記載の方法であって、上記還元性ラジ
カルは水素ラジカルを含む。 （４）請求項１に記載の方法であって、上記紫外線は２
００ｎｍ以下の波長を有する紫外線を含む。 （５）請求項１に記載の方法であって、前記紫外線の照
射は、０．３〜５Ｔｏｒｒ以下の減圧下で行なわれる。 （６）請求項１に記載の方法であって、前記半導体基板
はシリコン基板を含む。 （７）ＭＯＳＦＥＴを含む半導体装置の製造方法であっ
て、 （ａ）半導体基板の上にゲート電極を形成する工程と、 （ｂ）前記ゲート電極を覆うように、前記半導体基板の
上に酸化膜を形成する工程と、 （ｃ）前記ゲート電極の側壁に、サイドウォールスペー
サを残すように、前記酸化膜をフッ素を含むガスを用い
てプラズマエッチングする工程と、 （ｄ）前記工程（ｃ）で副産物として形成された表面損
傷層とフロロカーボン層を除去するために、フッ素を含
むガスを用いて、前記半導体基板の表面を、再度プラズ
マエッチングする工程と、 （ｅ）前記工程（ｄ）で前記半導体基板の表面に化学的
に吸着されたフッ素原子を解離させ、かつ除去するため
に、減圧下で前記半導体基板の表面に紫外線を照射する
工程と、を備える。 （８）コンタクトホールを含む半導体装置の製造方法で
あって、 （ａ）半導体基板の上に層間絶縁膜を形成する工程と、 （ｂ）前記層間絶縁膜をフッ素を含むガスを用いて選択
的にプラズマエッチングし、それによって前記層間絶縁
膜中に前記半導体基板のコンタクト面を露出させるため
のコンタクトホールを形成する工程と、 （ｃ）前記工程（ｂ）で副産物として形成された表面損
傷層とフロロカーボン層を除去するために、フッ素を含
むガスを用いて、前記半導体基板の前記コンタクト面を
プラズマエッチングする工程と、 （ｄ）前記工程（ｃ）において、前記半導体基板の前記
コンタクト面に化学的に吸着されたフッ素原子を解離さ
せ、かつ除去するために、減圧下で、前記コンタクト面
に紫外線を照射する工程と、を備える。 （９）トレンチを有する半導体装置の製造方法であっ
て、 （ａ）半導体基板の上に、開口部を有する酸化膜を形成
する工程と、 （ｂ）前記酸化膜をマスクにして、前記半導体基板をハ
ロゲンを含むガスを用いてプラズマエッチングし、それ
によって、前記半導体基板中にトレンチを形成する工程
と、 （ｃ）前記工程（ｂ）で、前記トレンチの内壁面に化学
的に吸着されたハロゲン原子を解離させ、かつ除去する
ために、減圧下で、前記トレンチの内壁面に紫外線を照
射する工程と、を備える。
【００５８】
【発明の効果】以上説明したとおり、この発明によれ
ば、半導体基板の表面に形成された表面損傷層とフロロ
カーボン層を除去した後、減圧下で、上記半導体基板の
表面に紫外線を照射するので、半導体基板の表面に化学
的に吸着されたフッ素原子は、還元反応により解離し、
かつ除去される。その結果、清浄な面を有する半導体基
板が得られるという効果を奏する。
ば、半導体基板の表面に形成された表面損傷層とフロロ
カーボン層を除去した後、減圧下で、上記半導体基板の
表面に紫外線を照射するので、半導体基板の表面に化学
的に吸着されたフッ素原子は、還元反応により解離し、
かつ除去される。その結果、清浄な面を有する半導体基
板が得られるという効果を奏する。
【図１】本発明の一実施例に係る処理工程を示した断面
図である。
図である。
【図２】本発明の処理に用いられる光反応室の概念図で
ある。
ある。
【図３】本発明の処理を行なった半導体基板のＸ線光電
子分光分析の結果を、比較データと共に示した図であ
る。
子分光分析の結果を、比較データと共に示した図であ
る。
【図４】本発明に係る光表面処理方法を、ＬＤＤ型ＭＯ
ＳＦＥＴを含む半導体装置の製造工程に適用した例であ
る。
ＳＦＥＴを含む半導体装置の製造工程に適用した例であ
る。
【図５】本発明に係る光表面処理方法を、コンタクトホ
ールを含む半導体装置の製造工程に適用した例である。
ールを含む半導体装置の製造工程に適用した例である。
【図６】本発明に係る光表面処理方法を、トレンチを有
する半導体装置の製造工程に適用した例である。
する半導体装置の製造工程に適用した例である。
【図７】従来の、半導体基板表面の処理工程を示した断
面図である。
面図である。
【図８】他の従来例である、半導体基板表面の処理工程
を示した断面図である。
を示した断面図である。
【図９】半導体基板の表面にＳｉＦx 層が形成された場
合の問題点を示した図である。
合の問題点を示した図である。
１ シリコン基板 ２ 自然酸化膜 ３ フロロカーボン層 ４ ＳｉＦx 層 ３１ 表面損傷層
フロントページの続き (72)発明者 川井 健治 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (72)発明者 赤澤 守昭 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 昭61−160939（ＪＰ，Ａ) 特開 昭57−114235（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3065
Claims (4)
- 【請求項１】 酸化膜がその表面に形成された半導体基
板の、表面処理方法であって、 （ａ）前記酸化膜を除去するために、前記半導体基板の
表面をフッ素を含むガスを用いてプラズマエッチングす
る工程と、 （ｂ）前記工程（ａ）において形成された表面損傷層お
よびフロロカーボン層を除去するために、フッ素を含む
ガスを用いて、前記半導体基板の表面を、再度プラズマ
エッチングする工程と、 （ｃ）前記工程（ｂ）で前記半導体基板の表面に化学的
に吸着されたフッ素原子を、還元反応により解離させ、
かつ除去するために、減圧下で前記半導体基板の表面に
紫外線を照射する工程と、を備えた、半導体基板表面の
処理方法。 - 【請求項２】 前記紫外線の照射は、前記半導体基板を
１００〜３００℃に加熱しながら行なわれる、請求項１
に記載の方法。 - 【請求項３】 前記紫外線の照射は、前記半導体基板の
表面に還元性ガスを供給しながら行なわれる、請求項１
に記載の方法。 - 【請求項４】 前記紫外線の照射は、前記半導体基板の
表面に還元性ラジカルを供給しながら行なわれる、請求
項１に記載の方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3099365A JP2814021B2 (ja) | 1990-07-09 | 1991-05-01 | 半導体基板表面の処理方法 |
| US07/718,674 US5306671A (en) | 1990-07-09 | 1991-06-21 | Method of treating semiconductor substrate surface and method of manufacturing semiconductor device including such treating method |
| DE4122587A DE4122587C2 (de) | 1990-07-09 | 1991-07-08 | Verfahren zur Behandlung der Oberfläche eines Siliziumsubstrates |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18375190 | 1990-07-09 | ||
| JP2-183751 | 1990-07-09 | ||
| JP3099365A JP2814021B2 (ja) | 1990-07-09 | 1991-05-01 | 半導体基板表面の処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04229621A JPH04229621A (ja) | 1992-08-19 |
| JP2814021B2 true JP2814021B2 (ja) | 1998-10-22 |
Family
ID=26440501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3099365A Expired - Fee Related JP2814021B2 (ja) | 1990-07-09 | 1991-05-01 | 半導体基板表面の処理方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5306671A (ja) |
| JP (1) | JP2814021B2 (ja) |
| DE (1) | DE4122587C2 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3231426B2 (ja) * | 1992-10-28 | 2001-11-19 | 富士通株式会社 | 水素プラズマダウンフロー処理方法及び水素プラズマダウンフロー処理装置 |
| JPH06188229A (ja) * | 1992-12-16 | 1994-07-08 | Tokyo Electron Yamanashi Kk | エッチングの後処理方法 |
| JPH0864559A (ja) * | 1994-06-14 | 1996-03-08 | Fsi Internatl Inc | 基板面から不要な物質を除去する方法 |
| US6124211A (en) * | 1994-06-14 | 2000-09-26 | Fsi International, Inc. | Cleaning method |
| US5902134A (en) * | 1996-08-07 | 1999-05-11 | Matsushita Electronics Corporation | Dry etching post-treatment method and method for manufacturing a semiconductor device |
| US6310300B1 (en) * | 1996-11-08 | 2001-10-30 | International Business Machines Corporation | Fluorine-free barrier layer between conductor and insulator for degradation prevention |
| US5914280A (en) | 1996-12-23 | 1999-06-22 | Harris Corporation | Deep trench etch on bonded silicon wafer |
| US5882535A (en) * | 1997-02-04 | 1999-03-16 | Micron Technology, Inc. | Method for forming a hole in a semiconductor device |
| US6107192A (en) * | 1997-12-30 | 2000-08-22 | Applied Materials, Inc. | Reactive preclean prior to metallization for sub-quarter micron application |
| US6325078B2 (en) * | 1998-01-07 | 2001-12-04 | Qc Solutions, Inc., | Apparatus and method for rapid photo-thermal surface treatment |
| US5954888A (en) * | 1998-02-09 | 1999-09-21 | Speedfam Corporation | Post-CMP wet-HF cleaning station |
| US6432830B1 (en) * | 1998-05-15 | 2002-08-13 | Applied Materials, Inc. | Semiconductor fabrication process |
| US6714300B1 (en) * | 1998-09-28 | 2004-03-30 | Therma-Wave, Inc. | Optical inspection equipment for semiconductor wafers with precleaning |
| US6599829B2 (en) * | 1998-11-25 | 2003-07-29 | Texas Instruments Incorporated | Method for photoresist strip, sidewall polymer removal and passivation for aluminum metallization |
| US6372301B1 (en) * | 1998-12-22 | 2002-04-16 | Applied Materials, Inc. | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide |
| US6165905A (en) * | 1999-01-20 | 2000-12-26 | Philips Electronics, North America Corp. | Methods for making reliable via structures having hydrophobic inner wall surfaces |
| KR100322545B1 (ko) * | 1999-02-10 | 2002-03-18 | 윤종용 | 건식 세정 공정을 전 공정으로 이용하는 반도체 장치의콘택홀 채움 방법 |
| US6313042B1 (en) * | 1999-09-03 | 2001-11-06 | Applied Materials, Inc. | Cleaning contact with successive fluorine and hydrogen plasmas |
| US20020076917A1 (en) * | 1999-12-20 | 2002-06-20 | Edward P Barth | Dual damascene interconnect structure using low stress flourosilicate insulator with copper conductors |
| US6861619B1 (en) | 2000-02-07 | 2005-03-01 | Therma-Wave, Inc. | Method and apparatus for preparing semiconductor wafers for measurement |
| US6261853B1 (en) | 2000-02-07 | 2001-07-17 | Therma-Wave, Inc. | Method and apparatus for preparing semiconductor wafers for measurement |
| KR100585083B1 (ko) * | 2000-04-03 | 2006-05-30 | 삼성전자주식회사 | 초박막 게이트 산화막 형성 방법 |
| US6923525B2 (en) * | 2000-05-22 | 2005-08-02 | Seiko Epson Corporation | Head member ink repellence treating method and treating device |
| US6440864B1 (en) | 2000-06-30 | 2002-08-27 | Applied Materials Inc. | Substrate cleaning process |
| JP4731694B2 (ja) * | 2000-07-21 | 2011-07-27 | 東京エレクトロン株式会社 | 半導体装置の製造方法および基板処理装置 |
| US6756315B1 (en) | 2000-09-29 | 2004-06-29 | Cypress Semiconductor Corporation | Method of forming contact openings |
| KR100382725B1 (ko) * | 2000-11-24 | 2003-05-09 | 삼성전자주식회사 | 클러스터화된 플라즈마 장치에서의 반도체소자의 제조방법 |
| US6692903B2 (en) | 2000-12-13 | 2004-02-17 | Applied Materials, Inc | Substrate cleaning apparatus and method |
| JP4248882B2 (ja) * | 2001-04-26 | 2009-04-02 | エヌエックスピー ビー ヴィ | 半導体デバイスのピンチ活性領域における二珪化チタンの抵抗の改善方法 |
| KR20030049086A (ko) * | 2001-12-14 | 2003-06-25 | (주)에이피엘 | 기판 건식 세정 장치 및 방법 |
| US6992011B2 (en) * | 2003-01-15 | 2006-01-31 | Tokyo Electron Limited | Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma |
| US7374696B2 (en) * | 2003-02-14 | 2008-05-20 | Applied Materials, Inc. | Method and apparatus for removing a halogen-containing residue |
| US7083897B2 (en) * | 2003-05-15 | 2006-08-01 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a poly fuse |
| US7063992B2 (en) * | 2003-08-08 | 2006-06-20 | Solid State Measurements, Inc. | Semiconductor substrate surface preparation using high temperature convection heating |
| JP4343798B2 (ja) * | 2004-08-26 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2006040132A1 (en) * | 2004-10-12 | 2006-04-20 | Infineon Technologies Richmond, Lp | System and method for corrosive vapor reduction by ultraviolet light |
| US7384799B2 (en) * | 2005-01-26 | 2008-06-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method to avoid amorphous-si damage during wet stripping processes in the manufacture of MEMS devices |
| US20060228898A1 (en) * | 2005-03-30 | 2006-10-12 | Cory Wajda | Method and system for forming a high-k dielectric layer |
| US7501352B2 (en) * | 2005-03-30 | 2009-03-10 | Tokyo Electron, Ltd. | Method and system for forming an oxynitride layer |
| US7517814B2 (en) * | 2005-03-30 | 2009-04-14 | Tokyo Electron, Ltd. | Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently |
| US20070066084A1 (en) * | 2005-09-21 | 2007-03-22 | Cory Wajda | Method and system for forming a layer with controllable spstial variation |
| US20070065593A1 (en) * | 2005-09-21 | 2007-03-22 | Cory Wajda | Multi-source method and system for forming an oxide layer |
| US8399360B1 (en) | 2005-11-17 | 2013-03-19 | Cypress Semiconductor Corporation | Process for post contact-etch clean |
| US20070218691A1 (en) * | 2006-03-17 | 2007-09-20 | Tokyo Electron Limited | Plasma etching method, plasma etching apparatus and computer-readable storage medium |
| US7789965B2 (en) * | 2006-09-19 | 2010-09-07 | Asm Japan K.K. | Method of cleaning UV irradiation chamber |
| US20080289650A1 (en) * | 2007-05-24 | 2008-11-27 | Asm America, Inc. | Low-temperature cleaning of native oxide |
| US9335279B2 (en) * | 2011-04-26 | 2016-05-10 | Kla-Tencor Corporation | Pre and post cleaning of mask, wafer, optical surfaces for prevention of contamination prior to and after inspection |
| JP6086862B2 (ja) | 2013-08-30 | 2017-03-01 | 東京エレクトロン株式会社 | 酸化シリコンから構成された領域を選択的に除去する方法及びプラズマ処理装置 |
| US9396961B2 (en) * | 2014-12-22 | 2016-07-19 | Lam Research Corporation | Integrated etch/clean for dielectric etch applications |
| US9793104B2 (en) | 2015-01-29 | 2017-10-17 | Aixtron Se | Preparing a semiconductor surface for epitaxial deposition |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57114235A (en) * | 1981-01-08 | 1982-07-16 | Toshiba Corp | Cleaning of semiconductor substrate |
| JPS61160393A (ja) * | 1985-01-09 | 1986-07-21 | Mitsubishi Heavy Ind Ltd | 舶用推進装置 |
| JPS61160939A (ja) * | 1985-01-09 | 1986-07-21 | Nec Corp | ドライエツチング後Ｓｉ表面損傷の乾式による除去方法 |
| JP2545786B2 (ja) * | 1986-02-12 | 1996-10-23 | 富士通株式会社 | 光励起エッチング法 |
| JPS63117426A (ja) * | 1986-11-05 | 1988-05-21 | Semiconductor Energy Lab Co Ltd | 光処理装置 |
| US4886765A (en) * | 1988-10-26 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making silicides by heating in oxygen to remove contamination |
-
1991
- 1991-05-01 JP JP3099365A patent/JP2814021B2/ja not_active Expired - Fee Related
- 1991-06-21 US US07/718,674 patent/US5306671A/en not_active Expired - Lifetime
- 1991-07-08 DE DE4122587A patent/DE4122587C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5306671A (en) | 1994-04-26 |
| DE4122587A1 (de) | 1992-01-23 |
| JPH04229621A (ja) | 1992-08-19 |
| DE4122587C2 (de) | 1995-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2814021B2 (ja) | 半導体基板表面の処理方法 | |
| US5534107A (en) | UV-enhanced dry stripping of silicon nitride films | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US4923828A (en) | Gaseous cleaning method for silicon devices | |
| US7083991B2 (en) | Method of in-situ treatment of low-k films with a silylating agent after exposure to oxidizing environments | |
| JP4562813B2 (ja) | 半導体ウェハー表面のフォトレジストのクリーニング及びストリッピング | |
| KR100391840B1 (ko) | 반도체기판표면상의절연막형성방법및그형성장치 | |
| US6417080B1 (en) | Method of processing residue of ion implanted photoresist, and method of producing semiconductor device | |
| US6395650B1 (en) | Methods for forming metal oxide layers with enhanced purity | |
| US8716143B1 (en) | Plasma based photoresist removal system for cleaning post ash residue | |
| WO2005114715A1 (en) | Method for cleaning substrate surface | |
| US20050156286A1 (en) | Method for improving a physical property defect value of a gate dielectric | |
| JPH08264510A (ja) | シリコン窒化膜のエッチング方法およびエッチング装置 | |
| JP2000236021A (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| JP2626913B2 (ja) | シリコン表面の処理方法 | |
| US20040214448A1 (en) | Method of ashing a photoresist | |
| US5962345A (en) | Method to reduce contact resistance by means of in-situ ICP | |
| US4855015A (en) | Dry etch process for selectively etching non-homogeneous material bilayers | |
| JP3728165B2 (ja) | イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法 | |
| JP4124675B2 (ja) | シリコンウェハを低温酸化する方法およびその装置 | |
| US5110394A (en) | Apparatus for forming interconnection pattern | |
| KR940005281B1 (ko) | 반도체 기판 표면의 처리방법 | |
| JPH0521412A (ja) | 半導体基板の処理方法 | |
| US5418397A (en) | Semiconductor device having an interconnection pattern | |
| JPH0226025A (ja) | コンタクトホールの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19971104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980707 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |