KR940005281B1 - 반도체 기판 표면의 처리방법 - Google Patents

Abstract

내용 없음.

Description

반도체 기판 표면의 처리방법

제1a도∼제1e도는 이 발명의 한 실시예에 관한 처리공정을 보여주는 단면도.

제2도는 이 발명의 처리에 사용되는 광반응실의 개념도.

제3도는 이 발명의 처리를 행한 반도체 기판의 X선 광전자분광분석의 결과를 비교예와 아울러 도시한 도면.

제4a도∼제4c도는 종래의 반도체 기판 표면의 처리공정을 보여주는 단면도.

*도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 자연산화막

3 : 플로로카본층 4 : SiF_x층

(각도중 동일부호는 동일 또는 상당부분을 표시한다.)

이 발명은 일반적으로 반도체 기판 표면의 처리방법에 관한 것으로서, 구체적으로는 반도체 기판의 표면에 손상을 주는 일 없이 해당 표면을 청결한 면으로 하는 방법에 관한 것이다. 신뢰성이 높은 반도체 디바이스를 제조하기 위하여는 반도체 기판(예를 들면 실리콘 기판)의 표면을 청결한 면으로 하지 않으면 안된다.

제4A도∼제4C도는 종래의 반도체 기판 표면의 처리방법을 단면도를 표시한 것이다.

제4A도를 참조하여 실리콘 기판(1)의 표면에는 통상 자연산화막(2)이 형성되어 있다. 이 자연산화막(2)을 CHF₃가스, 또는 C_mF_m과 H₂등의 혼합가스를 사용하는 반응성 이온에칭에 의해 제거한다. 이때에 제4B도를 참조하여 실리콘 기판(1)의 표면에 플로로카본층(CF_x의 폴리머층)(3)이 형성된다. 또, 실리콘 기판(1)의 표면에 대미지(damage)층(도시하지 않음)이 형성된다. 이들의 플로로카본층(3) 및 대미지층을 제거하기 위하여 CF₄와 O₂의 혼합가스를 사용하여 라이트에칭(애프터글로우 방전에 의한 표면처리)을 행한다.

종래에는 상술한 것과 같은 방법으로 실리콘 기판의 표면 처리를 행하여 그것에 의하여 기판의 전기저항의 저하를 도모하고 있다. 또, 상술의 방법은 자연산화막의 제거공정 뿐 아니라 트랜지스터를 작성하기 위한 한공정 즉, 게이트의 측벽에 사이드월 스페이서를 형성하기 위하여 기판의 표면에 덮여진 실리콘 산화막을 선택적으로 에칭하는 공정에도 적용되어진다. 그러나 상술한 종래의 표면처리방법은, 제4C도를 참조하여 보면, 실리콘 기판(1)의 표면에 불소가 SiF_x층(4)으로 되어 잔류한다는 문제점이 있었다.

이와같은 SiF_x층(4)이 실리콘 기판(1)의 표면에 존재하면 예를들면 트랜지스터를 형성하기 위한 게이트 산화막의 형성 공정에 있어서 불소에 의하여 산화반응이 이상하게 가속된다는 문제점이 있었다.

또, 실리콘 기판의 표면에 잔류하는 불소의 영향에 의하여 게이트 산화막의 계면준위가 높게되어 나아가서는 게이트 내압이 저하한다는 문제점이 있었다.

게이트 내압의 저하는 전기특성의 악화를 초래하고 나아가서는 반도체 디바이스의 신뢰성의 저하와도 연결된다는 문제점이 있었다.

그러므로, 이 발명의 목적은 반도체 기판의 표면에 잔류하는 불소를 제거하는 공정을 포함하는 반도체 기판 표면의 처리 방법을 제공하는데 있다. 이 발명에 관한 반도체 기판 표면의 처리방법에 있어서는 우선 반도체 기판의 표면에 형성된 산화막이 제거된다.

상기 산화막을 제거한 후의 상기 반도체 기판의 표면을 불소를 함유하는 가스의 플라즈머를 사용하여 에칭한다. 에칭처리를 행한 상기 반도체 기판의 표면에 자외선을 조사한다.

이 발명의 바람직한 실시양상에 의하면 상기 자외선의 조사를 상기 반도체 기판의 표면에 환원성 라디컬을 공급하면서 행한다. 이 발명에 의하면 불소를 함유하는 가스의 플라즈머를 사용하여 반도체 기판의 표면을 에칭한 후 해당 반도체 기판의 표면에 자외선을 조사한다.

자외선의 에너지에 의하면 반도체 기판의 표면에 잔류하는 불소는 해리하여 제거된다.

이 경우 환원성 라디컬, 예를들면 수소 라디컬을 반도체 기판의 표면에 공급하면 상술의 해리한 불소를 HF로 되어 효율적으로 제거되도록 된다.

[실시예]

이하 이 발명의 실시예를 도면에 따라 설명한다.

제1a도∼제1e도는 이 발명의 한 실시예에 관한 반도체 기판 표면의 처리공정을 단면도로 표시한 것이다.

제2도는 이 발명에 사용하는 광반응실의 구체적 구성을 표시한 개념도이다.

제1a∼제1e도의 처리공정을 설명하기 전에 광반응실의 구체적 구성을 제2도를 사용하여 설명한다.

광반응실(17)은 고 진공하에 반도체 기판(23)의 빛에 의한 표면처리를 행하는 처리실(29)을 구비하고 있다. 처리실(29)내에는 반도체 기판을 고정하기 위한 시료대(24)가 설치되어 있다. 처리실(29)에는 마이크로파 방전등에 의하여 플라즈머를 발생시키는, 플라즈머 발생실(28)이 입속되어 있다.

플라즈머 발생실(28)에는 해당 반도체 발생실(28)내에 가스를 도입하기 위한 가스 도입구(28a)가 설치되어 있다. 처리실(29)에는 처리실(29)내를 고 진공하의 상태로 하기 위한 가스배기구(27)가 설치되어 있다. 처리실(29)의 외측이고, 아울러 시료대(24)의 대항하는 위치에 디프 UV광을 조사하는 자외선 광원(20)(저압 수은램프)이 배치되어 있다.

자외선광원(20)은 수평방향으로 이동가능하게 설치되어 있다. 자외선광원(20)으로 부터 조사되는 빛이 처리실(29)내에 들어가도록 처리실(29)에 창(21)이 설치되어 있다. 처리실(29)의 상방부에는 시료를 가열하기 위한 램프(25)가 배치되어 있다.

처리실(29)에는 적외선 램프(25)로 부터 조사되는 적외선을 처리실(29)내에 유도하기 위한 창(26)이 설치되어 있다. 다음에 본 발명의 한 실시예에 관한 처리공정을 설명한다.

제1a도를 참조하여 실리콘 기판(1)의 표면에 형성된 자연 산화막을 CHF₃가스 또는C_mF_m과 H₂등의 혼합가스를 사용하는 반응성 이온에칭에 의해 제거한다. 이때에 제1B도를 참조하여 실리콘 기판(1)의 표면에 플로로카본층(CF_x의 폴리머층)(3)이 형성된다. 이때 또 실리콘 표면이 플라즈머 조사를 받기 때문에 실리콘 기판(1)의 표면에 대미지층이 형성된다. 이들의 플로로카본층(3) 및 대미지층을 제거하기 위하여 CF₄와 O₂의 혼합가스를 사용하여 라이트에칭(에프터글로우 방전에 의한 표면처리)를 행한다. 이때, 제1c도를 참조하여 실리콘 기판(1)의 표면에 불소가 SiF_x층(4)이 되어서 잔류한다. 다음에 제1d도를 참조하여 본 발명의 특징인 자외선 조사에 의한 처리가 행하여진다. 즉, 제2도를 참조하여 라이트 에칭처리를 행한 반도체기판(23)을, 제2도를 참조하여 시료대(24)에 고정한다. 다음에 광반응실(29)내의 압력이 1×10^-5∼10^-6Torr로 될 때까지 배기구(27)에서 터보분자 펌프에 의하여 배기한다.

적외선 램프(25)를 온하여 적외선을 창(26)을 통하여 시료대(24)에 조사하고 반도체 기판(23)을 250℃까지 승온시킨다. 다음에 H₂가스 또는 NH₃가스등의 환원성 강한 가스를 200SCCM의 유속의 가스 도입구(28a)로 부터 플라즈머 발생실(28)내에 도입한다. 이 플라즈머 발생실(28)에서는 마이크로파 에프터글로우 방전에 의하여 수소 라디컬이 생성하고 이 수소 라디컬이 처리실(29)내에 도입된다.

처리실(29)내를 이와같은 분위기하에 있어서 저압 수은램프(20)를 온하고, 파장 184.9㎚의 자외선을 처리실(29)내에 도입한다.

자외선의 조도는 100mW/㎠이다.

처리실(29)내의 가스압력은 0.3Torr로 유지된다.

표면처리는 10분간 행하여졌다.

이와 같이하여 제1E도를 참조하여 청결한 면을 가지는 실리콘 기판(1)이 얻어졌다.

상술의 처리를 행한 실리콘 기판의 평가를 위하여 X선 광전자 분광분석법을 수행하였다.

제3도는 상기 실리콘 기판에 대한 Si_zp궤도에 있어서의 X선 광전자분광분석의 결과를 표시하는 것이며, 상기 X선은 전자파를 표시하고 그리고 세로축은 SiF_x결합의 Si(벌크) 결합에 대한 상대값을 표시하고 있다.

제3도에 도시된 바와 같이, 상기의 상대값이 작을수록 Si표면에 잔류하는 SiF_x가 적어져서 결국 불소의 제거효율이 좋아지는 것을 보여주고 있다.

도면중(C)로 표시하는 점은 제1a도∼제1d도까지의 공정을 모두 경유한 반도체 기판의 데이터이다.

(A)에 표시하는 점은 제1a도에 표시하는 공정(반응성 이온에칭만을 행하는 것)만을 경유한 반도체 기판의 데이터이다.

(B)에서 표시하는 점은 제1a도 및 제1b에 표시하는 공정(반응성 이온에칭과 라이트 에칭을 행한 것)을 경유할 반도체 기판의 데이터이다.

도면에서 명백한 것과 같이 본 발명의 특징인 제1d도에 표시하는 자외선 처리를 행한 경우에는 SiF_x결합이 감소하여 실리콘 기판의 표면에 있어서 불소의 제거가 효율좋게 행하여지고 있는 것이 확인되었다.

또한 상기 실시예에서는 불소의 제거를 예시하여 기술하였으나 자외선의 파장을 적당히 선택하므로써, Cl, Br의 제거를 하기 위하여도 본 발명은 유효하다.

또 상시 실시예에서는 자외선의 조도가 100mW/㎠인 경우를 예시하였으나 이 발명은 이것에 한정되는 것이 아니고 50mW/㎠ 이상이면 바람직한 결과가 얻어진다.

또 상기 실시예에서는 반도체 기판을 250℃로 가열하는 경우를 예시하였으나 이 발명은 이것에 한정되는 것이 아니고 100∼300℃의 범위내에서 바람직한 결과가 얻어진다.

또 상기 실시예에서는 마이크로파 애프터글로우 방전에 의하여 라디컬을 형성하는 경우를 예시하였으나 이 발명은 이것에 한정된 것이 아니고 라디컬을 형성할 수 있는 방법이면 어떤 방법도 사용할 수 있다.

또 상기 실시예에서는 자외선의 파장을 184.9㎚로 한 경우를 예시하였으나 이 발명은 이것에 한정되는 것이 아니고 200㎚ 이하의 파장을 가지는 자외선은 어느것이든 사용할 수 있다.

더욱이 상기 실시예에서는 처리실내의 가스압력을 0.3Torr로 유지한 경우를 예시하였으나 이 발명은 이것에 한정되는 것이 아니고 0.3∼5Torr의 범위내에서 바람직한 결과가 얻어진다.

또 상기 실시예에서는 본 발명을 자연 산화막의 제거의 공정에 적용하는 경우를 예시하였으나 이 발명은 이것에 한정되는 것이 아니고 트랜지스터를 작성하기 위한 한 공정 즉, 게이트의 측벽에 사이드윌 스페이서를 형성하기 위하여 실리콘 산화막을 선택적으로 에칭하는 공정등에도 적용될 수 있다.

이상 이 발명을 요약하면 다음과 같다.

1. 특허청구범위 제1항의 방법에 있어서, 상기 자외선의 조사를 상기 반도체 기판의 표면에 환원성 라디컬을 공급하면서 행한다.

2. 특허청구범위 제 1항의 방법에 있어서, 상기 자외선의 조사강도는 50mW/㎠ 이상이다.

3. 특허청구범위 상기 (1)의 방법에서 상기 환원성 라디컬은 수소 라디컬이다.

4. 특허청구범위 제1항의 방법에서 상기 자외선의 조사는 상기 반도체 기판을 100∼300℃의 온도로 가열하면서 행한다.

5. 특허청구범위 제1항의 방법에서 상기 자외선을 200㎚이하의 파장을 가지는 자외선을 포함한다.

6. 특허청구범위 제1항의 방법에서 상기 자외선의 조사는 0.3∼5Torr의 압력을 행하여진다.

7. 특허청구의범위 제1항의 방법에서 상기 반도체 기판은 실리콘 기판이다.

이상 설명한 것과 같이 이 발명에 의하면 불소를 함유하는 가스의 플라즈머를 사용하여 반도체 기판의 표면을 에칭한 후 해당 표면에 자외선을 조사한다.

자외선의 에너지에 의하여 반도체 기판의 표면에 잔류하는 불소는 해리하여 제거된다. 그 결과 반도체 기판의 표면은 청결한 면이되어 신뢰성 높은 반도체 디바이스를 부여한다는 효과가 있다.

Claims (1)

1. 반도체 기판 표면에 형성된 산화막을 제거하는 공정과, 상기 산화막을 제거한 후의 상기 반도체 기판의 표면을 불소를 함유하는 가스의 플라즈머를 사용하여 에칭하는 공정과, 상기 에칭처리를 행한 상기 반도체 기판의 표면에 파장이 200㎚ 이하이고 그리고 조사강도가 50mW/㎠ 이상인 자외선을 조사하는 공정과를 구비한 반도체 기판 표면의 처리방법.