JPWO2005083795A1 - 半導体装置の製造方法及びプラズマ酸化処理方法 - Google Patents

半導体装置の製造方法及びプラズマ酸化処理方法 Download PDF

Info

Publication number
JPWO2005083795A1
JPWO2005083795A1 JP2006510369A JP2006510369A JPWO2005083795A1 JP WO2005083795 A1 JPWO2005083795 A1 JP WO2005083795A1 JP 2006510369 A JP2006510369 A JP 2006510369A JP 2006510369 A JP2006510369 A JP 2006510369A JP WO2005083795 A1 JPWO2005083795 A1 JP WO2005083795A1
Authority
JP
Japan
Prior art keywords
layer
tungsten
flow rate
gas
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006510369A
Other languages
English (en)
Inventor
佐々木　勝
勝 佐々木
義郎 壁
義郎 壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2005083795A1 publication Critical patent/JPWO2005083795A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon

Abstract

シリコンウエハ１０１上のゲート酸化膜１０２上に、ポリシリコンを成膜して、ポリシリコン電極層１０３（第一電極層）を形成する。このポリシリコン電極層１０３上に、タングステン層１０５（第二電極層）を形成する。なお、タングステン層１０５を形成する前に、予め導電性のバリア層１０４をポリシリコン電極層１０３の上に形成しておく。その後、窒化シリコン層１０６をエッチングマスクとして、エッチング処理を行う。そして、剥き出しとなったポリシリコン層１０３の露出面に、酸素ガスと水素ガスとを含む処理ガスを用い処理温度を３００℃以上としたプラズマ酸化処理により、酸化絶縁膜１０７を形成する。これにより、タングステン層１０５を酸化させずに、ポリシリコン電極層１０３に対して選択的な酸化処理を行うことができる。

Description

本発明は、プラズマを用いて半導体基板を処理する半導体装置の製造方法及びプラズマ酸化処理方法に関する。
近年、トランジスタの高速化、デバイススケールダウンなどのために、ゲート酸化膜などが超薄膜化されてきている。トランジスタのゲートは、一般に、ウエル、ゲート絶縁膜、ゲート電極の順に形成される。ゲート電極形成後には、ゲート電極の側面に対してウェットエッチング処理を施す。これにより、ゲート電極が剥き出しになるため、ゲート電極に電圧を印加すると、この剥き出し部分で電界集中が生じ、リーク電流増大などの不良となる。このため、通常は、ゲート電極の露出部分に絶縁膜が形成される。
ゲート電極としては、ポリシリコンが通常用いられているが、ポリシリコンのシート抵抗が高いため、抵抗値の低い金属が積層される。積層される金属は、シリコン酸化膜やシリコン自体との密着性、加工性を考慮してタングステンなどの高融点金属あるいは、そのシリサイドが選択される。エッチングによって露出したゲート電極側面に絶縁膜を形成する際には、８００℃以上の高温で熱酸化処理するのが一般的である。
しかしながら、タングステンは約３００℃で急速に酸化するため、ゲート電極に対して熱酸化処理を行うと、タングステン層の抵抗値が上昇する。その結果、ゲート電極としての抵抗値が上がってしまう。また、タングステンとポリシリコンとが反応し、拡散防止層の窒化タングステン（ＷＮ）を拡散して比抵抗が上昇してしまうこともある。
また、熱酸化処理自体は、比較的長い時間を必要とする。このため、スループットを上げて生産性を向上させる妨げにもなる。
熱酸化処理以外の酸化膜の形成方法としては、例えば、特開平１１−２９３４７０号公報に記載されているように、プラズマを用いて酸化膜を形成する方法が提案されている。この方法は、処理室内にシリコン含有ガスおよび酸素含有ガスを導入してこれらガスのプラズマを生成し、基板にシリコン酸化膜を堆積して成膜するシリコン酸化膜の成膜方法において、前記シリコン含有ガスおよび酸素含有ガス以外に、水素ガスを処理室内に導入して、処理室内に水素を含有するプラズマを生成する。これにより、熱酸化膜に匹敵する良好な膜質を得ることができるとされている。
タングステンには酸化を防ぐため、３００℃以下でのプロセスが好ましいが、シリコンへの酸化膜形成においては、より高温のほうが、優れた膜質が得られる点、酸化レートが高い点、パターンの粗密により生じる酸化レートの差が小さくなる等において、好適な条件といえる。
本発明は、タングステン又はタングステンシリサイド層を酸化させずに、ポリシリコン等の他の層に対して選択的な酸化処理を、より高温で行うことが可能な半導体装置の製造方法及びプラズマ酸化処理方法を提供することを目的とする。
本発明の１つの態様は、半導体基板上に、タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とを形成することによって所定の半導体装置を製造する方法において、前記半導体基板上に、前記タングステンを主成分とする膜とは異なる成分の膜からなる第１の層を形成する工程と、前記半導体基板上に、タングステンを主成分とする膜からなる第２の層を形成する工程と、酸素ガスと水素ガスとを含む処理ガスを用い、処理温度を３００℃以上としたプラズマ処理により、前記第１の層の露出面に酸化膜を形成する工程とを含むことを特徴とする。
また、本発明の他の態様は、タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とが形成された半導体基板の、前記タングステンを主成分とする膜とは異なる成分の膜をプラズマ酸化処理する方法であって、酸素ガスと水素ガスとを含む処理ガスを用い、処理温度を３００℃以上としたプラズマ処理により、前記タングステンを主成分とする膜とは異なる成分の膜の露出面に酸化膜を形成することを特徴とする。
本発明はトランジスタのゲート電極形成に適用でき、ゲート電極側面をプラズマ酸化処理する。
図１は、本発明に係るプラズマ処理装置の構成の一例を示す概略図（断面図）。
図２は、本発明によりゲート電極に、選択的に酸化膜が形成される様子を模式的に示す図であり、（ａ）はプラズマ酸化処理前であり、（ｂ）はプラズマ酸化処理後の状態を示す。
図３は、積層ゲート電極側面に酸化膜を形成したゲート電極の様子を模式的に示す図であり、（ａ）はプラズマ酸化処理によるもの、（ｂ）は比較のために示された高温での酸化によるものを示す。
図４は、タングステン層の酸化が、プラズマ酸化処理によりどのように変化したかを示しているグラフであり、（ａ）はプラズマ処理をする前の酸素ラインプロファイルの状態、（ｂ）はプラズマ処理後の酸素ラインプロファイルの状態を示す。
図５は、水素ガスを導入する場合とその流量を変化させた場合に、タングステンがどの程度酸化されるかを示すグラフ。
図６は、プラズマ酸化により形成される、シリコンの酸化膜厚と、タングステンの酸化膜厚が、水素ガスと酸素ガスの流量比に応じて変化する様子を示すグラフ。
図７は、タングステン及び酸化タングステンを示すピークが、処理温度によってどのように変化するかを示すグラフ。
図８は、シリコン酸化膜をプラズマ酸化処理により６ｎｍ形成する場合の、処理温度を変化させたときの、酸化レート及び必要な処理時間を示すグラフ。
以下、本発明の詳細を、実施の形態について図面を参照して説明する。図１は、本発明の一実施形態に係るプラズマ処理装置１０の概略構成の例を示すものである。プラズマ処理装置１０は、被処理基板としてのシリコンウエハＷを保持する基板保持台１２が備えられた処理容器１１を有する。処理容器１１内の気体（ガス）は、排気ポート１１Ａおよび１１Ｂから図示されない排気ポンプを介して排気される。なお、基板保持台１２は、シリコンウエハＷを加熱するヒータ機能を有している。基板保持台１２の周囲には、アルミニウムからなるガスバッフル板（仕切り板）２６が配置されている。ガスバッフル板２６の上面には石英カバー２８が設けられている。
処理容器１１の装置上方には、基板保持台１２上のシリコンウエハＷに対応して開口部が設けられている。この開口部は、石英やＡｌ２Ｏ３からなる誘電体板１３により塞がれている。誘電体板１３の上部（処理容器１１の外側）には、平面アンテナ１４が配置されている。この平面アンテナ１４には、導波管から供給された電磁波が透過するための複数のスロットが形成されている。平面アンテナ１４の更に上部（外側）には、波長短縮板１５と導波管１８が配置されている。波長短縮板１５の上部を覆うように、冷却プレート１６が処理容器１１の外側に配置されている。冷却プレート１６の内部には、冷媒が流れる冷媒路１６ａが設けられている。
処理容器１１の内部側壁には、プラズマ処理の際にガスを導入するためのガス供給口２２が設けられている。このガス供給口２２は、導入されるガス毎に設けられていても良い。この場合、図示されていないマスフローコントローラが流量調整手段として供給口ごとに設けられている。一方、導入されるガスが予め混合されて送られ、供給口２２は一つのノズルとなっていても良い。この場合も図示されないが、導入されるガスの流量調整は、混合段階に流量調整弁などで為される。また、処理容器１１の内壁の内側には、容器全体を囲むように冷媒流路２４が形成されている。
プラズマ処理装置１０には、プラズマを励起するための数ギガヘルツの電磁波を発生する図示されない電磁波発生器が備えられている。この電磁波発生器で発生したマイクロ波が、導波管１８を伝播し処理容器１１に導入される。
半導体装置のゲート電極を形成する際には、まず、シリコンウエハにウエル領域を形成する。そのシリコンウエハ上に、プラズマ酸化処理または熱酸化処理により、ゲート酸化膜を形成する。その後、ＣＶＤによりポリシリコンを成膜する。ゲート電極の抵抗を下げる目的で、ポリシリコンより比抵抗の小さい高融点電極材料をポリシリコン上に積層して積層ゲート電極とする。この高融点電極材料としては、例えば、タングステンを用いることができる。ゲート電極の側面に対してはウェットエッチング処理が施される。
剥き出しとなった積層ゲート電極側面及び下部は、そのままだと、電界集中によりリーク電流の増大等の不良を引き起こす。そこで、本発明においては、ゲート電極の側面及び下部にプラズマ処理により絶縁膜を形成する。すなわち、ゲート絶縁膜の側面がエッチングされたシリコンウエハＷをプラズマ処理装置１０の処理容器１１中にセットする。その後、排気ポート１１Ａ，１１Ｂを介して処理容器１１内部の空気の排気が行われ、処理容器１１の内部が所定の処理圧に設定される。次に、ガス供給口２２から、不活性ガスと酸素ガスと水素ガスが供給される。
一方、電磁波発生器で発生された数ＧＨｚの周波数のマイクロ波は、導波管１８を通って処理容器１１に供給される。平面アンテナ１４、誘電体板１３を介して、このマイクロ波が処理容器１１中に導入される。このマイクロ波によりプラズマが励起され、ラジカルが生成される。処理容器１１内でのマイクロ波励起によって生成された高密度プラズマは、シリコンウエハＷに酸化膜を形成させる。
上述したように、タングステンは約３００℃、ＷＳｉについては、４００℃を超えると急速に酸化が始まる。本実施形態においては、酸素ガスと同時に水素ガスを導入することによって、雰囲気の還元性をコントロールし、３００℃以上においてもタングステンの酸化を防ぎつつシリコンのみを選択的に酸化させることが可能である。
なお、タングステン以外の他の高融点電極材料についても同様である。
以下、本発明の実施例について、半導体装置のＭＯＳトランジスタに形成されるゲート電極を例にとって説明する。
図２は、本発明の実施例においてゲート電極に、選択的に酸化膜が形成される様子を模式的に示すものである。図２（ａ）は、エッチング後のゲート電極１００を示している。１０１はシリコンウエハＷである。シリコンウエハ１０１には、Ｐ＋又はＮ＋がドープされウエル領域が形成されている。シリコンウエハ１０１上には、熱酸化処理により、ゲート酸化膜１０２が形成されている。ゲート酸化膜１０２上には、ＣＶＤによりポリシリコンを成膜して、ポリシリコン電極層１０３（第一電極層）が形成される。ゲート電極１００の比抵抗を下げるために、高融点電極材料として、例えばタングステン層１０５（第二電極層）をポリシリコン上にスパッタリングにより形成する。なお、タングステン層１０５を形成する前に、その界面のシリサイド化を防止するために、予め導電性のバリア層１０４をポリシリコン電極層１０３の上に形成しておく。この例では、窒化タングステンをバリア層１０４に用いている。タングステン層１０５の上に最上層には、エッチングマスクを兼ねた窒化シリコン層１０６を形成する。
その後、窒化シリコン層１０６をエッチングマスクとして、エッチング処理を行い、ゲート電極１００を形成する。この時、ゲート酸化膜１０２（絶縁膜）がエッチングされ、ゲート電極１００の側面及び下部は、剥き出しとなる。
剥き出しとなったゲート電極１００の側面及び下部には、プラズマ処理装置１０により、プラズマ酸化処理が行われる。これにより、酸化絶縁膜１０７が、シリコンウエハ１０１、ポリシリコン層１０３、窒化シリコン層１０６の表面に選択的に形成され、図２（ｂ）に示されるようなゲート電極１１０となる。このとき、タングステン層１０５及びバリア層１０４には、酸化膜は形成されない。
なお、タングステン層１０５に代えて、他の高融点電極材料、例えば、モリブデン、タンタル、チタン、それらのシリサイド、合金等を採用することができる。
図３（ａ）には、本実施例におけるプラズマ処理により、ＭＯＳトランジスタのゲート電極側面に酸化膜を形成したゲート電極１１０を示す。この積層されたゲート電極は、ポリシリコン層１０３から窒化シリコン層１０６までが２５０ｎｍの厚さである。このときのシリコン基板温度は２５０℃で、処理時間は５０秒である。図３（ｂ）には、比較のために酸素ガスのみによる熱酸化によるものを示す。このとときのシリコン基板温度は４００℃、処理時間は１１０秒である。この図で明らかなように、酸素ガスのみによる熱酸化では処理温度が高いためにタングステンが飛散（欠落）してしまっていることが分かる。タングステン飛散により基板が汚染されている可能性もある。本実施例においては、シリコン基板温度５００℃での酸化でも、このような現象はみられない。
図４の（ａ）、（ｂ）は、タングステン層１０５の酸化が、プラズマ酸化処理によりどのように変化したかを示している。５００℃でのプラズマ酸化処理を、処理時間５０秒行った。酸素のラインプロファイルは、ＥＥＬＳ（Ｅｌｅｃｔｒｏｎ Ｅｎｅｒｇｙ Ｌｏｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定される。図４（ａ）は、プラズマ処理をする前の酸素ラインプロファイルの状態を示している。図２（ａ）のＡ−Ａ´断面に沿ってタングステン層１０５を観測している。また図４（ｂ）は、プラズマ処理後の酸素ラインプロファイルの状態を示している。図２（ｂ）のＢ−Ｂ´断面に沿って同様にタングステン層１０５を観測している。縦軸は、酸素の量に比例した発光強度を示す。横軸は、Ａ−Ａ´断面又はＢ−Ｂ´断面部分の長さを規格化した数値により表している。これらの結果より、タングステン層１０５の酸化膜は、プラズマ酸化処理の前後では、ほとんど変化しておらず、タングステン層１０５の酸化が極めて微少であることがわかる。
本実施例に基づく半導体装置のゲート電極において、プラズマ酸化処理前後のポリシリコン層１０３側面の酸化膜厚をＴＥＭにより観察した。その結果、エッチング処理したウェット洗浄後のゲート電極側面の酸化膜厚が約２．０ｎｍなのに対し、プラズマ酸化処理後のゲート電極側面の酸化膜厚は、約３．３ｎｍであった。すなわち、本実施例によれば、ポリシリコン層に酸化膜がしっかりと選択的に形成される。
上記の結果から、本実施例により、ポリシリコン層には選択的に酸化膜が形成され、タングステン層には酸化膜が追加的に形成されないことが分かる。また、時間と処理温度等の条件により、酸化膜の生成をコントロールすることができる。
剥き出しとなったＭＯＳトランジスタのゲート電極１００の側面に前記のプラズマ処理装置１０により、プラズマ酸化処理する際に水素ガスを加える。こうすると、ラジカル酸化処理時に還元雰囲気が形成され、タングステンを酸化せずにポリシリコンだけをより酸化させる選択性が向上する。
図５は、水素ガスを導入する場合とその流量を変化させた場合に、タングステンがどの程度酸化されたかをＸＰＳ装置による表面分析で示している。縦軸はＷとＷＯ３のピーク強度であり、横軸は結合強度を示す。図中▲１▼、▲２▼、▲３▼はそれぞれ水素ガスを３０，２０，１０ｓｃｃｍの流量で導入した場合を示す。比較のため▲４▼にアルゴンと酸素のみの場合、▲５▼にＷの未処理（酸化処理）の場合を示す。▲１▼、▲２▼、▲３▼、▲４▼は、Ｓｉ基板上の酸化膜厚が同じで３ｎｍである。この結果から分かるように、タングステンのピークである３１〜３４付近の強度は、水素ガス流量が多いほど高い。一方で、酸化タングステンのピークである３５〜３９付近の強度は、▲４▼や▲５▼の水素ガスの無い処理方法で為されたものほど高い。これにより、水素ガスを入れて酸素ガスとの流量比において水素ガスが多いほどタングステンが酸化し難いことが分かる。
図６は、水素ガスと酸素ガスの流量比を変化させ、シリコン酸化膜と、酸化タングステン膜の形成膜厚を測定した結果を示している。縦軸は同一の処理時間で形成されたシリコン酸化膜及び、酸化タングステン膜の膜厚を示しており、横軸に水素ガス流量／酸素ガス流量の比を示している。シリコンの酸化レートは水素ガスの比が１〜２に最大になることを示し、タングステンについては、水素ガスを導入することによって酸化膜厚は減少し、流量比が２以上では、酸化タングステンがほとんど形成されないことがわかる。なお、この例における処理時の基板温度は２５０℃で酸素ガス流量が１００ＳＣＣＭ、圧力は６．７Ｐａ、プラズマへの供給パワーは２．２ＫＷである。
図５、６より、水素ガスを導入することにより、タングステンの酸化を抑制することができ、酸素ガスとの流量比を制御することにより、シリコンのみの選択的な酸化を制御できていることが分かる。タングステンの酸化抑制として、好ましいガス流量比としては１．５以上、より好ましくは２以上であり、シリコンの酸化レートより好ましいガス流量比としては、０．５以上かつ４以下である。これらから、水素ガス流量／酸素ガス流量の比は、１．５以上とすることが好ましく、２以上かつ４以下とすることが更に好ましい。
図７は、シリコン基板上で８ｎｍ酸化させる処理を、温度を振って行ったときに、タングステンがどの程度酸化されたかを、図５同様ＸＰＳ装置による表面分析で示している。このときのＡｒ／Ｈ２／Ｏ２流量は１０００／２００／１００ＳＣＣＭであり、圧力は８．０Ｐａ、プラズマへの供給パワーは２．２ｋＷである。この結果から分かるように、タングステンが酸化されたＷＯ３のピーク強度は、曲線Ａで示すＡｓ−デポ（ｄｅｐｏ）時が最も高く、水素ガスと酸素ガスを導入したプラズマ処理によって、デポ時やデポ後に表面が自然酸化されて形成された酸化タングステンが、還元されていることが分かる。なお、同図において、曲線Ｂは温度が２５０℃、曲線Ｃは温度が３００℃、曲線Ｄは温度が３５０℃、曲線Ｅは温度が４００℃、曲線Ｆは温度が６００℃の場合を示している。本発明では、タングステンが急激に酸化される温度である３００℃以上、６００℃においてもタングステンの酸化は進んでいないことがわかる。
図８は、シリコン基板を６ｎｍ酸化するときの、基板温度に対するシリコンの酸化レート及び酸化時間をプロットしたものを示している。この例における処理時のガス流量はＡｒ／Ｈ２／Ｏ２は，１０００／２００／１００ＳＣＣＭ、圧力は６．７Ｐａ、プラズマへの供給パワーは２．２ＫＷである。同図に示されるとおり、基板温度２５０℃の処理に対して、５００℃の処理は約２倍の酸化速度を有しており、同じ酸化量が必要な場合、高温ほど処理時間が短くて済むことが分かる。また、前述したとおり、シリコンへの酸化膜形成においては、より高温のほうが、優れた膜質が得られ、パターンの粗密により生じる酸化レートの差が小さくなる。このため、処理温度は、３００℃以上とすることが好ましい。
以上、本発明の実施形態及び実施例について幾つかの例に基づいて説明したが、本発明はこれらの実施例に何ら限定されるものではなく、特許請求の範囲の示された技術的思想の範疇において変更可能なものである。例えば、ゲート電極は、ポリシリコンとタングステンを積層したものについて説明しているが、タングステン、他の高融点電極材料またはそれらのシリサイドだけからなる単層でもよい。また、トランジスタのゲート電極以外にも適用可能であり、タングステン層以外のメタル層への酸化を抑制しつつシリコンを含む層、例えばポリシリコン等の層を選択的に酸化させる必要のある種々の半導体製造に適用可能である。
以上説明したように、プラズマ処理によってゲート電極等の表面を酸化処理するため、タングステン又はタングステンシリサイド層を酸化させずに、ポリシリコン等の他の層を選択的に酸化することが可能となる。
本発明に係る半導体装置の製造方法及びプラズマ酸化処理方法は、半導体装置の製造を行う半導体製造産業等において使用することが可能である。したがって、産業上の利用可能性を有する。
【０００３】
導体基板上に、前記タングステンを主成分とする膜とは異なる成分の膜からなる第１の層を形成する工程と、前記半導体基板上に、タングステンを主成分とする膜からなる第２の層を形成する工程と、酸素ガスと水素ガスとを含む処理ガスであって、酸素ガスに対する水素ガスの流量比（水素ガス流量／酸素ガス流量）が２以上４以下の処理ガスを用い、処理温度を３００℃以上としたプラズマ処理により、前記第１の層の露出面に酸化膜を形成する工程とを含むことを特徴とする。
また、本発明の他の態様は、タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とが形成された半導体基板の、前記タングステンを主成分とする膜とは異なる成分の膜をプラズマ酸化処理する方法であって、酸素ガスと水素ガスとを含む処理ガスであって、酸素ガスに対する水素ガスの流量比（水素ガス流量／酸素ガス流量）が２以上４以下の処理ガスを用い、処理温度を３００℃以上としたプラズマ処理により、前記タングステンを主成分とする膜とは異なる成分の膜の露出面に酸化膜を形成することを特徴とする。
本発明はトランジスタのゲート電極形成に適用でき、ゲート電極側面をプラズマ酸化処理する。
【図面の簡単な説明】
図１は、本発明に係るプラズマ処理装置の構成の一例を示す概略図（断面図）。
図２は、本発明によりゲート電極に、選択的に酸化膜が形成される様子を模式的に示す図であり、（ａ）はプラズマ酸化処理前であり、（ｂ）はプラズマ酸化処理後の状態を示す。
図３は、積層ゲート電極側面に酸化膜を形成したゲート電極の様子を模式的に示す図であり、（ａ）はプラズマ酸化処理によるもの、（ｂ）は比較のために示された高温での酸化によるものを示す。
図４は、タングステン層の酸化が、プラズマ酸化処理のよりどのよう

Claims (9)

  1. 半導体基板上に、タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とを形成することによって所定の半導体装置を製造する方法において、
    前記半導体基板上に、前記タングステンを主成分とする膜とは異なる成分の膜からなる第１の層を形成する工程と、
    前記半導体基板上に、タングステンを主成分とする膜からなる第２の層を形成する工程と、
    酸素ガスと水素ガスとを含む処理ガスを用い、処理温度を３００℃以上としたプラズマ処理により、前記第１の層の露出面に酸化膜を形成する工程と
    を含むことを特徴とする半導体装置の製造方法。
  2. 前記半導体装置はトランジスタであり、前記第１の層及び第２の層によってゲート電極が形成されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２の層は、タングステン層又はタングステンシリサイド層であることを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記第１の層は、シリコン層であることを特徴とする請求項１〜３いずれか１項記載の半導体装置の製造方法。
  5. 前記処理ガスの酸素ガスに対する水素ガスの流量比（水素ガス流量／酸素ガス流量）を１．５以上とすることを特徴とする請求項１〜４いずれか１項記載の半導体装置の製造方法。
  6. 前記処理ガスの酸素ガスに対する水素ガスの流量比（水素ガス流量／酸素ガス流量）を２以上４以下とすることを特徴とする請求項１〜４いずれか１項記載の半導体装置の製造方法。
  7. タングステンを主成分とする膜と、このタングステンを主成分とする膜とは異なる成分の膜とが形成された半導体基板の、前記タングステンを主成分とする膜とは異なる成分の膜をプラズマ酸化処理する方法であって、
    酸素ガスと水素ガスとを含む処理ガスを用い、処理温度を３００℃以上としたプラズマ処理により、前記タングステンを主成分とする膜とは異なる成分の膜の露出面に酸化膜を形成することを特徴とするプラズマ酸化処理方法。
  8. 前記処理ガスの酸素ガスに対する水素ガスの流量比（水素ガス流量／酸素ガス流量）を１．５以上とすることを特徴とする請求項７記載のプラズマ酸化処理方法。
  9. 前記処理ガスの酸素ガスに対する水素ガスの流量比（水素ガス流量／酸素ガス流量）を２以上４以下とすることを特徴とする請求項７記載のプラズマ酸化処理方法。
JP2006510369A 2004-03-01 2004-03-01 半導体装置の製造方法及びプラズマ酸化処理方法 Pending JPWO2005083795A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/002488 WO2005083795A1 (ja) 2004-03-01 2004-03-01 半導体装置の製造方法及びプラズマ酸化処理方法

Publications (1)

Publication Number Publication Date
JPWO2005083795A1 true JPWO2005083795A1 (ja) 2008-01-17

Family

ID=34897943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006510369A Pending JPWO2005083795A1 (ja) 2004-03-01 2004-03-01 半導体装置の製造方法及びプラズマ酸化処理方法

Country Status (4)

Country Link
US (1) US7981785B2 (ja)
JP (1) JPWO2005083795A1 (ja)
CN (1) CN1926692A (ja)
WO (1) WO2005083795A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060068535A1 (en) * 2004-09-04 2006-03-30 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US7645709B2 (en) * 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
WO2009114617A1 (en) * 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US9190495B2 (en) 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
US8691649B2 (en) * 2008-09-22 2014-04-08 Samsung Electronics Co., Ltd. Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices
KR20100033918A (ko) * 2008-09-22 2010-03-31 삼성전자주식회사 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
US9401396B2 (en) * 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
US8728832B2 (en) 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
JP6295429B2 (ja) * 2014-07-11 2018-03-20 パナソニックＩｐマネジメント株式会社 反応性スパッタリング形成方法
KR20240024327A (ko) 2018-03-01 2024-02-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US11456177B2 (en) * 2020-09-22 2022-09-27 Nanya Technology Corporation Method of manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2002026317A (ja) * 2000-07-10 2002-01-25 Fujitsu Ltd 半導体装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3248222B2 (ja) * 1991-06-18 2002-01-21 ソニー株式会社 ドライエッチング方法
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
US6001718A (en) * 1997-09-30 1999-12-14 Kabushiki Kaisha Toshiba Semiconductor device having a ternary compound low resistive electrode
JP4069966B2 (ja) 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6177334B1 (en) * 1998-12-01 2001-01-23 United Microelectronics Corp. Manufacturing method capable of preventing corrosion of metal oxide semiconductor
JP3406265B2 (ja) * 2000-01-20 2003-05-12 松下電器産業株式会社 半導体装置およびその製造方法
WO2002073696A1 (fr) * 2001-03-12 2002-09-19 Hitachi, Ltd. Procede pour fabriquer un dispositif semi-conducteur a circuit integre
US20030045098A1 (en) * 2001-08-31 2003-03-06 Applied Materials, Inc. Method and apparatus for processing a wafer
US6699777B2 (en) * 2001-10-04 2004-03-02 Micron Technology, Inc. Etch stop layer in poly-metal structures
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
WO2004006303A2 (en) * 2002-07-02 2004-01-15 Applied Materials, Inc. Method for fabricating an ultra shallow junction of a field effect transistor
JPWO2004073073A1 (ja) * 2003-02-13 2006-06-01 東京エレクトロン株式会社 半導体装置の製造方法および半導体製造装置
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices
KR101088233B1 (ko) * 2004-08-13 2011-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 플라즈마 산화 처리 방법 및 플라즈마 처리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPH08102534A (ja) * 1994-09-30 1996-04-16 Toshiba Corp 半導体装置の製造方法
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2002026317A (ja) * 2000-07-10 2002-01-25 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2005083795A8 (ja) 2006-02-16
US20070224836A1 (en) 2007-09-27
US7981785B2 (en) 2011-07-19
WO2005083795A1 (ja) 2005-09-09
CN1926692A (zh) 2007-03-07

Similar Documents

Publication Publication Date Title
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
US20060003565A1 (en) Method and apparatus for manufacturing semiconductor device
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
US8546271B2 (en) Method of improving oxide growth rate of selective oxidation processes
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP5073645B2 (ja) プラズマ酸化処理方法および半導体装置の製造方法
TWI388004B (zh) A semiconductor device manufacturing method, a plasma oxidation treatment method, and a plasma processing apparatus
US7981785B2 (en) Method for manufacturing semiconductor device and plasma oxidation method
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2007034871A1 (ja) 選択的プラズマ処理方法
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
KR20070110943A (ko) 플라즈마 처리 장치
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2007132913A1 (ja) 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
KR100935380B1 (ko) 반도체 장치의 제조 방법 및 플라즈마 산화 처리 방법
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
WO2004070815A1 (ja) プラズマ酸化処理方法及び半導体基板
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
TW200531123A (en) Manufacturing method of semiconductor device, and plasma oxidation treatment method

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201