JPH0648683B2 - 薄膜酸化物用の成長修正熱酸化方法 - Google Patents

薄膜酸化物用の成長修正熱酸化方法

Info

Publication number
JPH0648683B2
JPH0648683B2 JP1329793A JP32979389A JPH0648683B2 JP H0648683 B2 JPH0648683 B2 JP H0648683B2 JP 1329793 A JP1329793 A JP 1329793A JP 32979389 A JP32979389 A JP 32979389A JP H0648683 B2 JPH0648683 B2 JP H0648683B2
Authority
JP
Japan
Prior art keywords
oxide
silicon
annealing
growth
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1329793A
Other languages
English (en)
Other versions
JPH03129735A (ja
Inventor
クマー ロイ プラディップ
Original Assignee
アメリカン テレフォン アンド テレグラフ カムパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフォン アンド テレグラフ カムパニー filed Critical アメリカン テレフォン アンド テレグラフ カムパニー
Publication of JPH03129735A publication Critical patent/JPH03129735A/ja
Publication of JPH0648683B2 publication Critical patent/JPH0648683B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Silicon Compounds (AREA)

Description

【発明の詳細な説明】 本発明の背景 技術分野 本発明はシリコン集積回路用の薄い（たとえば＜２５n
m）酸化物を形成するための成長修正熱酸化方法に関す
る。
従来技術の説明 越大規模（＞１千万デバイス／チップ）シリコン集積回
路を実現するための主要な障害は、サブミクロン設計則
に基く場合、必要な低欠陥密度（Ｄ０）、低電荷捕獲密
度（Ｑｉｔ）及び、原子的に鋭く、応力のないSiSiO2界
面を示すきわめて薄い酸化物を成長させることができな
いことであった。シリコン核生成表面の特性は、成長し
た酸化物の特性を決める重要な部分を果すことが確認さ
れている。ダヴリュ・カーン（Ｗ，Ken）らによる“シ
リコン半導体技術用過酸化水素を基礎とした浄化液”と
題する論文、アールシーエーレビュー（RCA Revie
w）、第３１巻、１９７０年６月、１８７−２０６頁に
詳細に述べられているように、シリコン表面の事前酸化
浄化は、核生成表面を改善することがわかった。特に、
カーンらの論文は酸化のためのシリコン表面を用意する
ため、H2O2−NH4OH及びH2−HClを含む各種の溶液の使用
について議論している。この事前酸化浄化は酸化技術の
不可欠の部分となっている。しかし、そのような浄化方
法は、成長導入酸化物欠陥及びシリコン基板と成長酸化
物間の界面応力の問題を軽減することができない。
酸化物の品質を改善する別の方法においては、成長中塩
素を含む少量の気体を添加してもよい。この具体的な研
究については、イー・ジェイ・ジャンセンス（Ｅ．Ｊ．
Janssens）らによる“シリコン熱酸化技術を改善するた
めの最適添加物としての１，１，１−トリクロルエタン
の使用”と題する参照文献、ジャーナル エレクトロケ
ミカル ソサイアティ（Journal Eleotrochem．Societ
y）、第１２５巻、第１０号、１９７８年１０月、１６
９６−１７０３頁中に詳細に述べられている。塩素を含
む物質（たとえば塩酸（ＨＣｌ）、トリクロルエタン
（ＴＣＡ）トリクロルエテン（ＴＣＥ）を加えることに
より、可動イオンの密度、酸化物欠陥及び酸化物中の表
面電荷密度を減らすことがわかっている。しかし、その
ような酸化物はなお成長誘導欠陥、アルカリ金属汚染及
び界面応力の問題を示す。
全体の厚さが１０−２０nmであるSiO2／Si3N4／SiO2の
集積薄膜では、比較的低欠陥密度（Ｄ０＝0.5cm-2）が
得られることが示されている。たとえば、ティーワタナ
ベ（Ｔ．Watanabe）らによる“メモリ容量用１００Å厚
積層SiO2／Si3N4／SiO2誘電体層”プロシーディング・
オブ・ザ・インターナショナル・リライアビリティ、フ
ィジックス・シンポジウム（Proceedings of the In
ternational Reliability Physics Symposium）１９
８５年、１８−２３頁を参照のこと、しかし、Si3N4／S
iO2界面は、高密度の界面電荷トラップ状態、Ｑｉｔを
示すことが示られており、窒化物が酸化物質を通さない
ため、アニーリングによって除去されない。この三層構
造はＭＯＳ集積回路中のゲート誘電体としては使用きな
い。これらの界面準位がデバイス動作中チャネルコンダ
クタンスを下げるとともに、閾値電圧を電荷誘導により
シフトさせてしまうためである。
従って、サブミクロンＭＯＳデバイス構造中のゲート誘
電体として使用するのに必要な特性を示す薄い酸化物を
形成するための従来技術には、問題が残っている。
本発明の概要 従来技術に残っている問題は、本発明により軽減され
る。本発明は薄い（たとえば＜２５nm）酸化物を形成す
るための成長修正熱酸化方法、特に成長中の酸化物中の
成長異常を最小にする事前酸化シリコン表面処理を同時
に行うことを含み、それによって酸化物構造及び基板／
酸化物界面の品質を改善する方法に関する。
本発明によれば、シリコン表面上の欠陥を捕獲するか又
は熱的に成長させた酸化物の応力を解放するか、あるい
は両方の働きのある任意の適切な同時処理を用いてよ
い。そのような方法の具体的な例には、（たとえば６０
０−７５０℃の範囲の温度において）同時Ｃｌ−（たと
えばＨＣｌ、ＴＣＡ又はＴＣＥ）捕獲及び高温（〜９０
０−９５０℃）応力解放アニールがそれぞれ含まれる。
以下で詳細に述べるように、これらの捕獲とアニーリン
グ工程は、それぞれ独立で用いてもよく、組合せて用い
てもよいが、最善の結果は、組合せた工程に伴う。
以下の図面に関連して、各種の型及び適切な事前酸化シ
リコン表面処理の組合せについて、以下で詳細に述べ
る。
詳細な記載 本発明の成長修正酸化方法は、以下で詳細に述べるよう
に、熱的に成長させた酸化物の形成に関する。シリコン
の熱酸化は、成長した酸化物を通した酸化種のフィック
則による拡散と、一次の化学工程によるSi／SiO2界面で
のシリコンと酸化種との反応により起る。この工程によ
り界面の内部への移動が生じ、シリコン層の最善の可能
な不活性化ができる。他の型の工程、たとえば化学気相
堆積（ＣＶＤ）は比較的質の低い不活性化しかできず、
堆積させた酸化物層は半導体集積回路の大規模集積（Ｕ
ＬＳＩ）に用いるゲート酸化物としては相対的に質の低
い密電体である。
第１図を参照すると、この図は従来技術による熱酸化方
法と、本発明の成長修正方法の工程の概略を示す。従来
技術の方法の場合、シリコンウエハは時刻ｔ１′−
ｔ２′間（典型的な場合、１０分）に炉中に移される。
この時間中の炉温度Ｔｉ′は、約７５０℃である。その
次の時刻ｔ２′−ｔ３′の間、炉の温度は約９００℃の
その最終値Ｔｆ′まで上げられる。５゜／分の典型的な
上昇温度を用いてもよく、その場合炉を温度Ｔｆ′にす
るには、約４０分を必要とする。次にウエハを酸素雰囲
気に露出させ、酸化物層の形成を開始させる。成長する
酸化物層の質を改善するため、この酸化雰囲気に塩素を
含む物質（上で引用したジャンセンらの文献参照）を含
めてもよい。酸素への露出は時間ｔ３′−ｔ４′続き、
この時間の長さは、所望の酸化物層の厚さに依存する。
たとえば、２０−３０分の露出で約２５０nm厚の酸化物
が成長する。
ｔ４′からｔ５′への事前酸化アニールを次に行い、成
長した酸化物薄膜から捕獲した電荷を除く。炉の温度は
時間ｔ５′−ｔ６′で最初の値Ｔｉ′まで、ゆっくり下
げられる。次にウエハは時間ｔ６′−ｔ７′で炉からゆ
っくりとり出される。
この従来技術の方法は成長させた約２５nmの厚さの酸化
物層は、約0.35／cm2の欠陥密度Ｄ０、1.5×１０１０／
cm2の可動イオン濃度、5.0×１０１０／cm2の界面捕獲
電荷密度Ｑｉｔ及び1.58×１０９dyn／cm2のシリコン基
板応力を生じた。約１５nmのより薄い酸化物は以下の特
性を示した。Ｄ０＝0.74／cm2、Ｎｍｉ＝4.05×１０
１０／cm2、Ｑｉｔ＝9.0×１０１０／cm2、及び2.72×
１０９dyncm2のシリコン応力。２５nmの層の場合に生じ
た応力が第２図にグラフで示されており、第２図に関連
して以下で詳細に述べる。
上で詳細に述べたように、従来技術で熱的に成長させた
薄い酸化物のこれらの測定された特性は、そのような酸
化物がサブミクロンサイズのデバイス（ＵＬＳＩ用）の
ゲート誘電体として、あるいは欠陥密度、可動イオン濃
度、界面捕獲電荷密度又は界面付近のシリコン応力が重
要である他の用途（たとえば電荷結合デバイス）に用い
るには許容されない。
本発明の成長修正酸化方法は、熱的に成長させた薄い酸
化物のこれら及び他の特性を改善することがわかってい
る。上で述べた従来技術と容易に比較できる方法の例
が、第１図に示されている。工程は従来技術の工程と同
様、ｔ１−ｔ２（１０分）間に炉中にウエハを移動させ
ることから始る。この点における炉の最初の温度Ｔ
ｉは、約７５０℃である。この移動時間に続いて、稀釈
塩素を含む雰囲気（たとえばＨＣｌ又はＴＣＡ又はＴＣ
Ｅ）中で、シリコン表面のゲッタリングを行う最初の表
面処理が行われる。時間ｔ２−ｔ３（たとえば３０分）
中のゲッタリングは、シリコン核生成表面上に存在しう
るあらゆる金属イオン汚染を除去するために用いられ
る。このゲッタリング操作を行うことにより、可動イオ
ンの濃度Ｎｍｉは、従来技術の構造と比べて成長させた
酸化物中で、著しく減少する。この操作に続いて、炉の
温度は時間ｔ２−ｔ４中に９００℃のＴｆに上げられ
る。（同じ５℃／分の上昇速度を用いてもよい。） この時点で時間ｔ４−ｔ５に第２の表面処理である応力
解放アニールが導入される。シリコン表面付近の応力場
の局部的な変化を最小にするため、不活性雰囲気中（た
とえば１００％Ａｒ）のアニールを（約３０分間）行
う。シリコン表面付近の応力は、実際の酸化工程が始る
前でも、核生成表面上に形成し始る少量のそれ自身の酸
化物の結果である。それ自身の酸化物は不連続であるた
め、SiとSiO2の熱膨張係数の不整合及びSi→SiO2変換に
伴う体積率の大きな変化により、シリコン中に常に局部
的な応力勾配を発生させる。これらの局部的な応力を含
む領域は、酸化成長熱機構及びSi／SiO2界面構造に影響
を与える。成長した酸化物の品質に対するこれらの局部
的な応力勾配の影響は、複雑な工程又はデバイス形状に
より、更に増幅される。アルゴンアニールはこれらの局
部的な応力領域の少くともいくつかを緩和させ、それに
よって成長させた酸化物層中のある種の成長異常を減少
させると考えられる。
このアニールに続く工程は上で述べた従来技術の工程と
同じでよい。具体的にはシリコン表面の酸化は時間ｔ５
−ｔ６に行われ、（時間は酸化物の所望の厚さに関連す
る）、続いて時間ｔ６−ｔ７にアニールが行われる。次
に炉の温度を時間ｔ７−ｔ８で下げられ、酸化させたウ
エハを炉から取り出す。
本発明のこの具体的な工程により成長させた約２５nmの
厚さの酸化物層は、約0.15／cm2の欠陥密度Ｄ０、0.2×
１００１０／cm2以下の可動イオン濃度Ｎｍｉ、2.5×１
０１０／cm2以下の界面捕獲電荷密度Ｑｉｔ及び0.4×１
０９dyn／cm2のシリコン基板応力を生じる。１５nmオー
ダーのより薄い酸化物は、以下の特性を示した。Ｄ０＝
0.43／cm2、Ｎｍｉ＝2.0×１０１０／cm2、Ｑｉｔ＝5.0
×１０１０／cm2及び0.90×１０９dyn／cm2のシリコン
応力を示した。。シリコン応力のデータが、第２図にグ
ラフの形で示されている。これらの結果を従来技術の熱
酸化物のそれらと比較すると、本発明の事前酸化シリコ
ン表面処理を用いた時の薄い酸化物の品質が著しく改善
されることが示される。
以下に示す第１表は、４つの異なる酸化物の場合につい
て、上で述べたこれら各種の特性を要約したものであ
る。
(1) 従来技術による熱酸化物； (2) 事前酸化汚染ゲッタリングと事前酸化応力解放ア
ニールの両方を用い成長させた成長修正酸化物； (3) 事前酸化汚染ゲッタリングのみを用いて成長させ
た成長修正酸化物；及び (4) 事前酸化応力解放アニールのみを用いて成長させ
た成長修植酸化物。
これらの結果が明らかに示すように、ゲッタリング操作
及びアニールの両方を含む成長修正方法は、最も高品質
の薄い酸化物を得るために好ましい。
上で参照した第２図は、更にこれらの結果を示す。第２
図は以下のものに対するシリコン （４００）Χ線マイクロ回析（ＸＦＭＤ）ピーク分布を
示す。
(1)従来技術による熱酸化物を含む構造； (2)成長修正酸化物を含む構造；及び (3)いずれの酸化物を有しない名目上のシリコン基板。
後者は比較のためにのみ含まれている。Si／SiO2界面付
近のシリコン層中の応力は、成長した酸化物層中の応力
の状態、特に薄い酸化物層中の状態も反映することがよ
く知られている。従って、基板応力を測定することによ
り、熱酸化物中の応力のレベルを求めることができる。
シリコン（４００）２θピーク位置は、シリコンの（４
００）面の面間隔（ｄ）を直接測定するものである。応
力のかかっていないときの応力からのピーク位置の変化
２θ０は、格子の広がり（ｄ−ｄ０又は△ｄ）の尺度
で、それは周知のシリコンの弾性スティフネスの値か
ら、シリコン中の応力（σｓｉ）に変換できる。加え
て、βで示されるるシリコン（４００）ピーク分布のピ
ーク幅は、Si／SiO2界面付近のシリコン構造についての
情報を与える。
第２図を特に参照すると、名目的に（１００）単結晶シ
リコンのピーク分布は、比較的狭くみえ、ピーク位置は
69.1975゜の２θ、約0.7000゜の幅β０である。それに
対して、従来技術による熱酸化物を有する構造のピーク
分布は、はるかに広く、約0.7300゜の幅を有する。上で
述べたように、この広がりは界面付近のシリコン欠陥密
度の増加に関連する。また、２θ′ピーク位置は69.140
0゜の値まで変化しているように見え、従来技術による
熱酸化物を含む構造中の応力の増加を示している。
本発明の成長修正構造に付随するピーク分布は、ピーク
位置２θ及びピーク幅の両方が改善されていることを示
している。上で述べたように、同時ゲッタリングの形の
事前酸化シリコン表面処理は、シリコン核生成表面から
金属イオン汚染を除去し、従って酸化物層中の成長異常
を減じ、欠陥密度を下げることがわかっている。従っ
て、ゲッタリング操作は２θピーク位置の変化を、（１
００）単結晶シリコンに付随した名目上の値に近づけ
る。この場合、第２図を参照するとわかるように、69.1
820゜の２θの値が得られた。上で述べたように、ピー
ク幅βの減少は、酸化物との界面付近のシリコン基板中
の応力を解放することにより得られる。応力の解放は、
高温アニールの形の事前酸化シリコン表面処理により実
現される。第２図に示されるように、そのような工程は
ピーク幅βを約0.7180゜と縮め、（１００）単結晶シリ
コン基板に付随した名目上の幅0.7000゜に比較的近づけ
ることがわかっている。
第３図は、従来技術による熱酸化物を有する構造（左側
の像）と、本発明に従って形成された成長修正酸化物を
有する構造（右側の像）の両方の透過電子顕微鏡（ＴＥ
Ｍ）で得られた格子像を示す。従来技術による熱酸化物
中の界面付近のシリコン層の格子像における（より暗い
領域で示される）比較的大きなコントラスト変調は、局
在化した歪場による。シリコン層中のそのような歪場
は、事前酸化応力解放アニールを、熱酸化成長方法を始
める前に用いた時の本発明の成長修正方法で形成した構
造中で本質的に減少する。この歪の減少は構造の均一
性、特に基板／酸化物界面において明らかな均一性によ
る成長修正酸化物の格子像で表わされている。加えて、
汚染を除去するための同時事前酸化ゲッタリングは、こ
のコントラスト変調を更に減少させることがわかってい
る。
上で述べたように、本発明の事前酸化シリコン表面処理
による改善は、独立で累積的であり、それらは薄い酸化
物の構造を改善するため、一方のみあるいは組合せて用
いてもよいことを意味しいてる。もちろん、最適な結果
は事前酸化汚染ゲッタリング及び事前酸化応力解放アニ
ールの両方を用いたとき得られる。また、これらの操作
を行う順序は重要でないことにも注意すべきである。す
なわち、応力解放アニールは汚染ゲッタリングの前に行
ってもよい。（事実、ゲッタリング操作は９００℃のＴ
ｆで行ってもよい。）しかし、アニーリングは高温で行
わなければならないから、第１図に概略が示される方法
は、標準的な製造方法にこれらの事前酸化シリコン表面
処理を組込む最も論理的なものと考えられる。
加えて、本発明を実施するのに使用してよい多くの他の
事前酸化シリコン表面処理がある。他のそのような処理
には以下のものが含まれるが、それらには限られない。
(1) 事前酸化高温水素ベーク； (2) 高真空、高温アニール；又は (3) 事前酸化プラズマエッチング及び酸化雰囲気中で
のＵＶ処理。
最初の２つの工程はシリコン基板表面からあらゆる一貫
性のないそれ自身の酸化物を除去することにより、シリ
コン基板の応力を減すために用いられ、後者はその後の
酸化物成長のため相対的に均一で汚染のないシリコン核
生成表面を生成するために用いられる。
本発明の成長修正方法についてのここでの記述は標準的
な高温壁雰囲気炉酸化方法に関連したものであるが、酸
化はレーザー、電子ビーム又は非可干渉性ハロゲンラン
プを、この熱的に行わす表面反応を制御する目的で非常
に短い高温処理を行うための加熱源として用いる急速熱
酸化（ＲＴＯ）方法によって行ってもよい。更に、成長
中の酸化物層を貫く酸化種の輸送は、通常熱エネルギー
により推進されるが、酸化はフォトン流又は電界により
促進された雰囲気中で比較的低温において行ってもよ
い。この場合、これらの条件は、酸化種を基板界面まで
輸送し、酸化を起こさせることが知られている。
実験結果 本発明に従って形成された成長修植薄膜酸化物の欠陥密
度Ｄ０を測定するために使用した方法の例は、実際のデ
バイス構造（たとえば１Mbit DRAM）の使用を必要とし
た。デバイス構造は容量構造を形成するような局部酸
化、ポリシリコン堆積及びドーピング工程によって製作
した。次にデバイスは第４図に示されるように、チップ
全体上に単一電極を形成するためパターン形成した。試
験は漏れ電流レベルが１μＡに達するまで、電極に負電
圧（たとえば印加バイアスにおいて−１Ｖ／秒）を印加
することにより行った。試験構造の概略的なダイアグラ
ムが、第５図に示されている。Ｐ形基板に対する負極性
は容量構造を蓄積にするため、表面空乏とシリコン領域
中の電圧損失を最小にする。同様な技術についてはティ
ー・エヌ・ニューエン（Ｔ．Ｎ．Nguyen）らにより、エ
ム・アール・エス・シンポジア・プロシーディングズ
（MRS Symposia Proceedings）、Ｖ−７１、５０５−
１２頁、１９８６年に発表された“シリコンＩＣ工程に
おける材料論”と題する論文中で詳細に述べられてい
る。高いレベルの信頼性を確保するため、試験は、各ラ
ンに対し典型的な場合２０００の容量について行った。
そのような多数の測定は、各種のゲート酸化物での非常
に小さなＤ０の変化を決定及び検知するためには本質的
である。測定されたデータは、１μＡの漏れ電流におい
て測定された降伏電圧の累積確率分布としてプロットし
た。従来技術による熱酸化物及び本発明による成長修正
酸化物の両方についてのデータが、第６図に示されてい
る。試験した容量位置のクループの歩留り（Ｙ）を、与
えられた降伏電圧（たとえばＦｂｄ＝6.67ＭＶcm-1）に
おいて１μＡ以下の漏れ電流を示す位置の割合として定
義する。欠陥密度Ｄ０は歩留りのデータから以下の関係
に従い計算できる。
Ｙ＝ｅｘｐ（−ＡＤ０） ここで、Ａは試験される面積と定義される。第６図を参
照するとわかるように、歩留りＹは従来技術による熱酸
化物の場合の約８２％から、本発明による成長修正酸化
物の場合の約９６％まで増加した。上の関係を用いる
と、欠陥密度Ｄ０は従来成長修正酸化物の場合の約0.2c
m-2のレベルまで減少した。成長修正酸化物薄膜で歩留
りとＤ０の両方が改善されることは明らかである。
成長修正酸化物の容量−電圧（Ｃ−Ｖ）安定性を、２Ｍ
Ｖ／cmの電界下１０分間の２５０℃における酸化物のバ
イアス−温度−ストレス（ＢＴＳ）及び高周波Ｃ−Ｖ曲
線におけるフラットバンド電圧シフト（△ＶＦＢ）のモ
ニターにより評価した。ストレス後のより負の値へのフ
ラットバンドのシフトは、Si／SiO2界面における正電荷
の蓄積を示し、それは通常酸化物中の可動イオン汚染及
び／又は基板からの正孔注入による。同様に、ストレス
後のより正の△ＶＦＢは、恐らく基板からのホットエレ
クトロン注入による。第７図は従来技術による熱酸化膜
を含むＭＯＳ容量のＣ−Ｖ特性に対するＢＴＳ効果を示
す。成長修正酸化物薄膜を含むＭＯＳ容量のＣ−Ｖ特性
が、第８図に示されている。成長修正酸化物薄膜はバイ
アス−温度−ストレスの後実質的な不安定さを示さない
が、従来技術による酸化物薄膜は第６(a)図に示される
ように、わずかなフラットバンド電圧シフト（△ＶＦＢ
＝−0.03Ｖ）を示した。等価な厚さの従来技術による熱
酸化膜と比べた時、これらの結果はより低い捕獲電荷
（Ｑｉｔ）、フラットバンドシフト（△ＶＦＢ）及び可
動イオン濃度（Ｎｍｉ）を示す。
第９図−第１１図は３つの異なる酸化物の場合の高周波
及び低周波Ｃ−Ｖプロットの組合せを示す。。
(a) 従来技術のSiO2／Si3N4構造を含む積層酸化物（第
９図）； (b) 従来技術による熱酸化構造（第１０図）；及び (c) 本発明の成長修正酸化物。
第９図の積層酸化物プロットの場合、文字“Ａ”で示さ
れた反転開始時における容量の大きな差は、SiO2及びSi
3N4層間の界面における高密度の界面トラップＱｉｔに
よる。これらのトラップはまた、低周波プロットの反転
領域に存在する変調も説明する。比較すると、従来技術
の熱酸化物及び成長修正酸化物は、容量に実質的な差を
示す。第１１図を参照するとわかるように、第１０図の
従来技術の熱酸化物のプロットと比較した時、容量の線
形状の点で、成長修正酸化物は低周波反転領域でのわず
かな改善を示す。
【図面の簡単な説明】
第１図は比較のため示した従来技術の熱酸化物方法とと
もに本発明による事前酸化シリコン表面処理を含む熱酸
化方法の例を示す図である。 第２図は各種の事前酸化シリコン表面処理を用いて製作
した（１００）Si／SiO2構造中のSi（４００）Ｘ線マイ
クロ回折（ＸＲＭＤ）ピーク分布を示す図である。 第３図は従来技術による熱酸化薄膜及び本発明の成長修
正薄膜酸化物の両方のSi（１１１）格子像を示す図にか
わる写真である。 第４図は本発明により形成された成長修正薄膜酸化物中
の欠陥密度Ｄ０を測定するために用いてよいデバイス試
験構造の例を示す図である。 第５図は第４図に示された構造の等価回路表示を示す図
である。 第６図は従来技術による酸化物と成長修正酸化物の両方
の場合の欠陥密度を比較した分布をプロットした図であ
る。 第７図は従来技術による酸化物に対するバイアス−温度
−ストレス（ＢＴＳ）の効果を表すＣ−Ｖ曲線を示す図
である。 第８図は本発明の成長修正酸化物に対するバイアス−温
度−ストレス（ＢＴＳ）の効果を表すＣ−Ｖ曲線を示す
図である。 第９図−第１１図は従来技術によるSiO2／Si3N4積層酸
化物（第９図）、従来技術による熱酸化物（第１０図）
及び本発明による成長修正酸化物（第１１図）に対する
高周波及び低周波波数Ｃ−Ｖプロットの組合せを示す図
である。

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】ａ）第１の雰囲気温度にシリコン基板を置
    く工程； ｂ）雰囲気温度を酸化に必要なあらかじめ決められた第
    ２の値に上昇させる工程； ｃ）成長する酸化物の所望の厚さに関連したあらかじめ
    決められた時間、酸素雰囲気に基板を置くことにより、
    酸化物成長を開始及び維持する工程；及び ｄ）酸化物成長を停止させるため、酸素雰囲気を除去す
    る工程を含むシリコン基板上に成長させた比較的薄い熱
    酸化物層を含む半導体構造の製作方法において、 更にシリコン核生成表面を改善するため、工程ｃ）の酸
    化物成長を開始させる前に、同時事前酸化シリコン表面
    処理を実施する工程 を含むことを特徴とする方法。
  2. 【請求項２】事前酸化シリコン表面処理は、シリコン基
    板表面の同時ゲッタリングを含む請求項１記載の方法。
  3. 【請求項３】ゲッタリングは塩素を含む雰囲気を用いる
    請求項２記載の方法。
  4. 【請求項４】塩素を含む雰囲気は塩酸、トリクロルエタ
    ン及びトリクロルエテンから成るグループから選択され
    る請求項３記載の方法。
  5. 【請求項５】塩酸ゲッタリングが用いられる請求項４記
    載の方法。
  6. 【請求項６】事前酸化シリコン表面処理は、シリコン基
    板中の局部歪勾配を最少にするのに十分な温度におい
    て、不活性雰囲気中でシリコン基板をアニールすること
    を含む請求項１記載の方法。
  7. 【請求項７】アニールはアルゴン雰囲気中で行われる請
    求項６記載の方法。
  8. 【請求項８】アニールは８５０−９５０℃の範囲の温度
    で行われる請求項６記載の方法。
  9. 【請求項９】アニールはアルゴン雰囲気中で行われる請
    求項８記載の方法。
  10. 【請求項１０】事前酸化シリコン表面処理は、シリコン
    基板表面の同時汚染ゲッタリング操作と高温応力解放ア
    ニールの両方を含む請求項１記載の方法。
  11. 【請求項１１】同時ゲッタリング操作は高温アニール操
    作に先立ち行われる請求項１０記載の方法。
  12. 【請求項１２】塩素を含む雰囲気中のゲッタリングと８
    ５０−９５０℃の範囲の温度におけるアルゴン雰囲気中
    でのアニールが用いられる請求項１０記載の方法。
  13. 【請求項１３】方法は工程（Ｃ）に続く成長酸化物の表
    面をアニールする工程を更に含む請求項１記載の方法。
JP1329793A 1988-12-21 1989-12-21 薄膜酸化物用の成長修正熱酸化方法 Expired - Lifetime JPH0648683B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28797688A 1988-12-21 1988-12-21
US287,976 1988-12-21

Publications (2)

Publication Number Publication Date
JPH03129735A JPH03129735A (ja) 1991-06-03
JPH0648683B2 true JPH0648683B2 (ja) 1994-06-22

Family

ID=23105207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1329793A Expired - Lifetime JPH0648683B2 (ja) 1988-12-21 1989-12-21 薄膜酸化物用の成長修正熱酸化方法

Country Status (6)

Country Link
US (1) US5132244A (ja)
EP (1) EP0375232B1 (ja)
JP (1) JPH0648683B2 (ja)
CA (1) CA2005785A1 (ja)
DE (1) DE68925879T2 (ja)
ES (1) ES2084606T3 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors
JPH0745603A (ja) * 1993-07-27 1995-02-14 Shin Etsu Handotai Co Ltd 半導体装置の製造方法及びその製造工程の管理方法
JP3417665B2 (ja) * 1994-07-07 2003-06-16 株式会社東芝 半導体装置の製造方法
KR100187674B1 (ko) * 1994-07-07 1999-06-01 김주용 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6548854B1 (en) 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US5981403A (en) * 1997-11-24 1999-11-09 Lucent Technologies, Inc. Layered silicon nitride deposition process
US6147388A (en) * 1997-11-24 2000-11-14 Lucent Technologies, Inc. Polycide gate structure with intermediate barrier
US6271153B1 (en) 1998-07-22 2001-08-07 Micron Technology, Inc. Semiconductor processing method and trench isolation method
US6177363B1 (en) * 1998-09-29 2001-01-23 Lucent Technologies Inc. Method for forming a nitride layer suitable for use in advanced gate dielectric materials
US6221790B1 (en) * 1998-11-19 2001-04-24 Taiwan Semiconductor Manufacturing Company Stable thin film oxide standard
US6748994B2 (en) * 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US7144822B1 (en) * 2002-02-06 2006-12-05 Novellus Systems, Inc. High density plasma process for optimum film quality and electrical results
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
JP5996217B2 (ja) * 2012-03-02 2016-09-21 アルプス電気株式会社 ガラス複合体、ガラス複合体を用いた入力装置、及び、電子機器
RU2539801C1 (ru) * 2013-07-01 2015-01-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления тонкого слоя диоксида кремния
RU2688864C1 (ru) * 2018-03-12 2019-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2688881C1 (ru) * 2018-04-18 2019-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2680989C1 (ru) * 2018-05-07 2019-03-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide
US3698948A (en) * 1968-07-26 1972-10-17 Motorola Inc Fabrication of a silicon-silicon dioxide interface of predetermined space charge polarity
US3770498A (en) * 1971-03-01 1973-11-06 Teledyne Semiconductor Passivating solution and method
US4007297A (en) * 1971-09-20 1977-02-08 Rca Corporation Method of treating semiconductor device to improve its electrical characteristics
US3800411A (en) * 1972-05-22 1974-04-02 Litton Systems Inc Method of forming a stable mnos igfet
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
US4048350A (en) * 1975-09-19 1977-09-13 International Business Machines Corporation Semiconductor device having reduced surface leakage and methods of manufacture
JPS5297666A (en) * 1976-02-12 1977-08-16 Hitachi Ltd Production of semiconductor device containing pn junctions
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4159917A (en) * 1977-05-27 1979-07-03 Eastman Kodak Company Method for use in the manufacture of semiconductor devices
US4149905A (en) * 1977-12-27 1979-04-17 Bell Telephone Laboratories, Incorporated Method of limiting stacking faults in oxidized silicon wafers
US4140548A (en) * 1978-05-19 1979-02-20 Maruman Integrated Circuits Inc. MOS Semiconductor process utilizing a two-layer oxide forming technique
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
DE3516611A1 (de) * 1985-05-08 1986-11-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen eines halbleiterschaltkreises
US4687682A (en) * 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
FR2605647B1 (fr) * 1986-10-27 1993-01-29 Nissim Yves Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis
NL8603111A (nl) * 1986-12-08 1988-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
US4806202A (en) * 1987-10-05 1989-02-21 Intel Corporation Field enhanced tunnel oxide on treated substrates
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4920076A (en) * 1988-04-15 1990-04-24 The United States Of America As Represented By The United States Department Of Energy Method for enhancing growth of SiO2 in Si by the implantation of germanium
US4894353A (en) * 1988-04-29 1990-01-16 Advanced Micro Devices, Inc. Method of fabricating passivated tunnel oxide

Also Published As

Publication number Publication date
EP0375232A2 (en) 1990-06-27
EP0375232B1 (en) 1996-03-06
JPH03129735A (ja) 1991-06-03
CA2005785A1 (en) 1990-06-21
DE68925879D1 (de) 1996-04-11
DE68925879T2 (de) 1996-10-02
US5132244A (en) 1992-07-21
ES2084606T3 (es) 1996-05-16
EP0375232A3 (en) 1990-08-22

Similar Documents

Publication Publication Date Title
JPH0648683B2 (ja) 薄膜酸化物用の成長修正熱酸化方法
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
KR930003271B1 (ko) 집적회로 제조방법
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP4521327B2 (ja) 半導体装置の製造方法
EP0258394B1 (en) Fabrication of solid-state devices having thin dielectric layers
US5506178A (en) Process for forming gate silicon oxide film for MOS transistors
JPH10229080A (ja) 酸化物の処理方法、アモルファス酸化膜の形成方法およびアモルファス酸化タンタル膜
JP3417665B2 (ja) 半導体装置の製造方法
US5854505A (en) Process for forming silicon oxide film and gate oxide film for MOS transistors
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JP3757566B2 (ja) シリコン酸化膜の形成方法及び酸化膜成膜装置
JP3533377B2 (ja) 半導体基板表面の酸化膜の形成方法及び半導体装置の製造方法
KR100621542B1 (ko) 미세 전자 소자의 다층 유전체막 및 그 제조 방법
JP3210510B2 (ja) 半導体装置の製造方法
JP2000164592A (ja) 界面に窒素を取り込む積層型又は複合型ゲ―ト誘電体
JP2834344B2 (ja) 半導体装置の絶縁膜の製造方法
JPH11176828A (ja) シリコン酸化膜の形成方法
US4840917A (en) Method of interface state reduction in MNOS capacitors
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JPH11135508A (ja) 半導体装置の製造方法
JP3234054B2 (ja) 半導体デバイス用シリコンウェーハおよびその製造方法
JPH09223668A (ja) 半導体基板および半導体基板の処理方法
JP2594702B2 (ja) シリコン酸化膜及びそれを備えた半導体装置
JPH03201434A (ja) 酸化シリコン膜の形成方法