JPH09223668A - 半導体基板および半導体基板の処理方法 - Google Patents

Abstract

(57)【要約】 【課題】 半導体単結晶膜が形成される半導体基板の表
面の析出物を効果的に減少させ、長い絶縁破壊寿命の酸
化膜の形成を可能とする半導体基板の処理方法を提供す
ること。 【解決手段】 半導体基板の表面に、半導体基板はエッ
チングされず、半導体基板表面に露出する析出物がエッ
チングされる条件で、選択的にエッチング処理を施す工
程、および前記半導体基板表面に半導体基板を構成する
半導体の単結晶膜を形成する工程とを具備することを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、半導体基板および
半導体基板の処理方法に関する。

【０００２】

【従来の技術】近年、コンピューターや通信機器の重要
部分には、ＬＳＩが多用されている。ＬＳＩの作成に用
いられる単結晶のシリコン基板（シリコンウェハ）は、
例えばチョクラルスキ法（ＣＺ法）で形成される。

【０００３】ＣＺ法で形成されたシリコン基板（ＣＺシ
リコン基板）の表面部や内部には、酸素析出物（Ｂｕｌ
ｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ：ＢＭＤ）が多数存在し
ている。このＢＭＤは、シリコン単結晶の引き上げ工程
中に石英ルツボから溶け出した酸素がシリコン基板中に
過飽和に固溶した後、熱処理工程中にシリコン基板中で
析出した結果として生じるものと考えられている。この
ため、ＢＭＤは、酸素とシリコンの化合物（ＳｉＯ_x ）
と言われている。なお、ＢＭＤには、シリコン基板中の
ボイド（穴）の内面に脱水して形成された析出物である
場合と、ボイド（穴）を完全に埋める析出物である場合
とがあると言われている。

【０００４】また、シリコン基板の表面を熱酸化して形
成される熱酸化膜の信頼性は、このシリコン基板の表面
部のＢＭＤ密度と関係があると報告されている。具体的
には、シリコン基板の表面部のＢＭＤ密度が高いシリコ
ン基板を用いた場合、キャパシタゲート酸化膜の耐圧不
良（偶発不良）が増加する。

【０００５】この種の耐圧不良を改善するために、従来
より、以下の二つの対策がなされている。一つは、シリ
コン基板を水素やアルゴンなどの不活性ガス雰囲気中で
例えば１２００℃相当の高温でアニールすることであ
る。この高温アニールにより、シリコン基板の表面部の
酸素はシリコン基板から外方に拡散するとともに、表面
から約５０μｍの深さの領域においては、ＢＭＤがシリ
コン単結晶中に再固溶する結果、無欠陥層であるＤＺ
（Ｄｅｎｕｄｅｄ Ｚｏｎｅ）層が形成される。

【０００６】このようなＤＺ層が形成されたシリコン基
板（ＤＺシリコン基板）の表面に熱酸化によりシリコン
酸化膜を形成することにより、耐圧不良率を大幅に低減
させることができる。

【０００７】もう一つの対策として、シリコン基板上に
エピタキシャルシリコン膜を形成した基板（エピタキシ
ャルシリコン基板）を用いる方法がある。エピタキシャ
ルシリコン膜には、一般的には酸素を意図的に添加しな
いため、エピタキシャルシリコン膜の表面基板にはＢＭ
Ｄは形成されない。

【０００８】従って、このエピタキシャルシリコン膜の
表面に熱酸化によりシリコン酸化膜を形成した場合は、
ＤＺシリコン基板にシリコン酸化膜を形成した場合と同
様に、未処理のＣＺシリコン基板よりも耐圧不良率を低
減させることができる。しかしながら、これらの対策を
施すことによって，酸化膜の耐圧不良（偶発不良）を改
善することはできても、摩耗破壊寿命（真性不良）は未
処理のＣＺシリコン基板とほとんど変わらず、改善され
ない。

【０００９】このため、上述した対策を施したＣＺシリ
コン基板に形成したシリコン酸化膜は、例えば、高電界
のＦｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ型電流ストレスが与
えられ、長い絶縁破壊寿命が望まれるＥＥＰＲＯＭのト
ンネルゲート酸化膜としては、信頼性が不十分であると
いう問題があった。

【００１０】

【発明が解決しようとする課題】上述の如く、従来のＤ
Ｚ層を形成したシリコン基板やエピタキシャル層を形成
したシリコン基板を用いることにより、シリコン酸化膜
の偶発不良を改善することはできたが、真性不良は改善
できないという問題があった。

【００１１】本発明の目的は、半導体単結晶膜が形成さ
れる半導体基板の表面の析出物を効果的に減少させ、長
い絶縁破壊寿命の酸化膜の形成を可能とする半導体基板
の処理方法を提供することにある。本発明の他の目的
は、上記半導体基板を用いた半導体装置を提供すること
にある。

【００１２】

【課題を解決するための手段】上記課題を解決するた
め、本発明（請求項１）は、半導体基板の表面に、半導
体基板はエッチングされず、半導体基板表面に露出する
析出物がエッチングされる条件で、選択的にエッチング
処理を施す工程、および前記半導体基板表面に半導体基
板を構成する半導体の単結晶膜を形成する工程とを具備
することを特徴とする半導体基板の処理方法を提供す
る。

【００１３】本発明（請求項２）は、上述の半導体基板
の処理方法（請求項１）において、前記エッチング処理
を施す工程の後、半導体の単結晶膜を形成する工程の前
に、アニーリングを施す工程を更に具備することを特徴
とする。

【００１４】本発明（請求項３）は、半導体基板の表面
に第１のアニーリングを施す工程、半導体基板の表面
に、半導体基板はエッチングされず、半導体基板表面に
露出する析出物がエッチングされる条件で、選択的にエ
ッチング処理を施す工程、および前記半導体基板表面に
半導体基板を構成する半導体の単結晶膜を形成する工程
とを具備することを特徴とする半導体基板の処理方法を
提供する。

【００１５】本発明（請求項４）は、上述の半導体基板
の処理方法（請求項１または３）において、前記エッチ
ング処理は、希フッ酸水溶液による処理であることを特
徴とする。

【００１６】本発明（請求項５）は、上述の半導体基板
の処理方法（請求項１または３）において、前記エッチ
ング処理は、ＨＦガスおよび水蒸気の混合ガス雰囲気で
の処理であることを特徴とする請求項１または３に記載
の半導体基板の処理方法。

【００１７】本発明（請求項６）は、上述の半導体基板
の処理方法（請求項３）において、前記第１のアニーリ
ングを施す工程は、８５０℃以上の温度で、非酸化性雰
囲気で大気圧下で行われることを特徴とする。

【００１８】本発明（請求項７）は、上述の半導体基板
の処理方法（請求項３）において、前記第１のアニーリ
ングを施す工程は、８５０℃以上の温度で、２．０×１
０¹²ｅｘｐ（−３．８３／ｋＴ）以下の酸素分圧の減圧
下で行われることを特徴とする。

【００１９】本発明（請求項８）は、上述の半導体基板
の処理方法（請求項３）において、前記エッチング処理
を施す工程の後、半導体の単結晶膜を形成する工程の前
に、第２のアニーリングを施す工程を更に具備すること
を特徴とする。

【００２０】本発明（請求項９）は、半導体下地基板
と、この半導体下地基板表面に形成された、半導体下地
基板を構成する半導体の単結晶膜とを具備し、前記半導
体下地基板と単結晶膜との界面に全面に均一に、弗素原
子が１×１０¹⁰atoms ／ｃｍ²以上の密度で存在するこ
とを特徴とする半導体基板を提供する。

【００２１】本発明（請求項１０）は、上述の半導体基
板の処理方法（請求項９）において、前記弗素原子が１
×１０¹⁰／ｃｍ² 〜３×１０¹²／ｃｍ² の密度で存在す
ることを特徴とする。

【００２２】本発明の方法は、基本的には、以下のよう
な原理の下に実施される。すなわち、まずエピタキシャ
ル成長が行われる半導体基板の表面が、半導体基板がエ
ッチングされない条件でエッチング処理され、それによ
って表面に露出した析出物のみが選択的に除去される。
その後、エッチング処理表面に半導体のエピタキシャル
成長が行われる。その結果、表面が平坦化された単結晶
半導体層が得られる。この単結晶半導体層上にゲート酸
化膜を形成することにより、絶縁破壊寿命が向上した高
耐圧のＭＯＳキャパシタの熱酸化膜が得られる。

【００２３】本発明の方法には、次の４つの態様があ
る。以下、その詳細を説明する。 １．選択エッチング＋エピタキシャル成長 上述のように、半導体基板がエッチングされない条件で
エッチング処理を行って、表面に露出した析出物のみを
選択的に除去し、次いでエピタキシャル成長を行う。

【００２４】選択エッチングは、溶液による場合とガス
による場合とがある。選択エッチングおよびエピタキシ
ャル成長の条件は、実用的な範囲では、次の通りであ
る。

【００２５】選択エッチングＡ（溶液） 温度：室温 時間：１〜３０分 雰囲気：濃度０．１〜１０％の希フッ酸水溶液 選択エッチングＢ（ガス） 温度：室温〜９０℃ 時間：１〜６０分 雰囲気：濃度３７．７％のＨＦガスと水蒸気との混合ガ
ス エピタキシャル成長 温度：６００℃以上 時間：２〜１００分 雰囲気：Ｓｉ₂ Ｈ₆ ガス、減圧 ２．選択エッチング＋アニーリング＋エピタキシャル成
長 半導体基板がエッチングされない条件でエッチング処理
を行って、表面に露出した析出物のみを選択的に除去
し、次いで、エピタキシャル成長の前処理としてのアニ
ーリングを行い、表面の自然酸化膜を除去するととも
に、表面の半導体原子のマイグレーションを生ぜしめ
て、析出物の除去により形成された凹部を埋めて表面を
平坦にする。その後、エピタキシャル成長を行う。

【００２６】選択エッチング、アニーリングおよびエピ
タキシャル成長の条件は次の通りである。 選択エッチング 上述と同様 アニーリング 温度：８５０℃以上 時間：自然酸化膜が除去されるまで（終点観察） 雰囲気：２．０×１０¹²ｅｘｐ（−３．８３／ｋＴ）以
下の酸素分圧下減圧 エピタキシャル成長：上述と同じ なお、アニーリングは、３．で後述する常圧高温アニー
リングを用いることも可能である。

【００２７】３．アニーリング＋選択エッチング＋エピ
タキシャル成長 半導体基板にアニーリングを施すことにより、酸素析出
物は縮体され、例えば０．１μｍ以下のサイズとされ
る。その後、半導体基板がエッチングされない条件でエ
ッチング処理を行って、表面に露出し、アニーリングに
より縮体された析出物のみを選択的に除去し、次いで、
エピタキシャル成長を行う。

【００２８】アニーリングには、常圧高温アニーリング
と、減圧高温アニーリングとがある。アニーリング、選
択エッチングおよびエピタキシャル成長の条件は次の通
りである。

【００２９】常圧高温アニーリング 温度：８５０℃以上、好ましくは１０００℃以上 時間：１〜６０分 雰囲気：非酸化性雰囲気（水素ガス、不活性ガス）、好
ましい不活性ガスは、Ａｒのような希ガスである。

【００３０】大気圧 減圧高温アニーリング 温度：８５０℃以上、好ましくは１０００℃以上 時間：１〜６０分 雰囲気：２．０×１０¹²ｅｘｐ（−３．８３／ｋＴ）以
下の酸素分圧下減圧 選択エッチング：上述と同じ エピタキシャル成長：上述と同じ ４．アニーリング＋選択エッチング＋アニーリング＋エ
ピタキシャル成長 半導体基板にアニーリングを施すことにより、酸素析出
物は縮体され、例えば０．１μｍ以下のサイズとされ
る。その後、半導体基板がエッチングされない条件でエ
ッチング処理を行って、表面に露出し、アニーリングに
より縮体された析出物のみを選択的に除去し、次いで、
エピタキシャル成長の前処理としてのアニーリングを行
い、表面の自然酸化膜を除去するとともに、表面の半導
体原子のマイグレーションを生ぜしめて、析出物の除去
により形成された凹部を埋めて表面を平坦にする。その
後、エピタキシャル成長を行う。アニーリング、選択エ
ッチング、アニーリングおよびエピタキシャル成長の条
件は上述と同様である。

【００３１】

【発明の実施の形態】以下、図面を参照しながら本発明
の種々の実施例を説明する。 実施例１ 図１は、本発明の第１の実施例に係る半導体基板の処理
方法を示す工程断面図である。

【００３２】まず、図１（ａ）に示すように、チョクラ
ルスキー法よりシリコンバルク酸素濃度が例えば１．３
〜１．５×１０¹⁸ａｔｏｍｓ／ｃｍ³ 程度のシリコン基
板１１を形成する。この段階では、シリコン基板１１の
表面部のＢＭＤ１２の密度は、従来と同様にまだ高い。

【００３３】次に、図１（ｂ）に示すように、例えば、
３％ＨＦ水溶液を用いて３０分程度のエッチング処理を
シリコン基板１１表面に施す。このとき、シリコン基板
１１の表面に析出していたＢＭＤ１２が、ＨＦによって
選択的にエッチング除去されるため、シリコン基板１１
の表面には窪み１３が形成される。この窪み１３内に
は、ＢＭＤ１２はもちろんのこと、他の析出物も存在し
ない。

【００３４】この窪み１３の直径は、大きいものでは、
０．２〜０．５μｍ程度、あるいはそれ以上である。ま
た、窪み１３の深さは、同様に、大きいものでは、０．
２〜０．５μｍ程度、あるいはそれ以上である。したが
って、約３％ＨＦ水溶液を用いた場合、シリコン基板１
１の表面に析出していたＢＭＤ１２を、シリコン基板１
１を過剰にエッチングすることなく選択的に除去するに
は、エッチングレートを考慮すると、少なくとも２０分
以上の処理時間が必要となる。また、約３％未満のＨＦ
水溶液を用いた場合には、処理時間は、約１０倍以上も
かかる場合もある。

【００３５】図２に、シリコン基板の表面に存在するＢ
ＭＤを選択エッチング除去するための希フッ酸水溶液の
濃度と時間との関係を示す。エッチング時間は、ＢＭＤ
のサイズに依存する。図２では、０．２μｍのサイズと
０．０２μｍのサイズの２種類のＢＭＤの場合を示し
た。なお、いずれもＢＭＤも、ボイドの内壁に酸素析出
物が形成されているものではなく、ボイドがすべて酸素
析出物で埋まっているものである。ボイドがすべて酸素
析出物で埋まっているＢＭＤの場合は、ボイドの内壁に
酸素析出物が形成されているＢＭＤの場合よりも、長い
エッチング時間と高いＨＦ水溶液の濃度が必要である。

【００３６】従来、エピタキシャルシリコン膜の成膜前
に行う希フッ酸水溶液による処理では、シリコン基板表
面の自然酸化膜を除去するための処理しか行っていな
い。すなわち、本発明のような、酸素析出物をすべて除
去することを目的とした処理は行っていない。従って、
通常は、シリコン基板上に、膜厚１〜２ｎｍあるいはそ
れ以下の自然酸化膜が形成されているため、そのような
膜厚の自然酸化膜を除去する程度の時間、濃度で、処理
が行われている。

【００３７】次に、図１（ｃ）に示すように、シリコン
基板１１上に厚さ約２μｍのエピタキシャルシリコン膜
１４を形成する。このとき、窪み１３内には析出物が存
在しないので、窪み１３内でもシリコンはエピタキシャ
ル成長する。したがって、窪み１３はシリコンにより埋
め込まれるので、エピタキシャルシリコン膜１４の表面
に凹凸は発生せず、エピタキシャルシリコン膜１４の表
面は平坦になる。

【００３８】シリコン基板１１とエピタキシャルシリコ
ン膜１４との界面には、弗素原子が存在する。シリコン
基板１１とエピタキシャルシリコン膜１４との界面全面
における弗素原子の密度は、ＳＩＭＳ（二次イオン質量
分析法）により測定した値で、１×１０¹⁰〜３×１０¹²
／ｃｍ² 、好ましくは１×１０¹¹〜３×１０¹²／ｃｍ
² 、例えば１×１０¹²／ｃｍ² である。この弗素原子の
密度が３×１０¹²／ｃｍ² を越えると、シリコン基板１
１へのエピタキシャル成長が困難となる。

【００３９】最後に、エピタキシャルシリコン膜１４の
表面にシリコン酸化膜を形成して、所望の半導体素子を
形成する。以上説明した本実施例によれば、真性寿命の
劣化原因であるＢＭＤは基板表面に露出していないの
で、エピタキシャルシリコン膜１４上に形成したシリコ
ン酸化膜の真性寿命は改善される。さらに、基板とし
て、従来と同様に偶発寿命の改善処理が施されたＣＺシ
リコン基板１１を使用しているので、偶発寿命も改善さ
れる。

【００４０】図３は、従来の未処理のＣＺシリコン基板
１１ａ上にエピタキシャルシリコン膜１４ａを形成した
状態を示す断面図である。従来の場合、エピタキシャル
シリコン膜１４ａを形成する前に、希フッ酸水溶液を用
いて、基板上の自然酸化膜を除去することが行われてい
るが、基板表面に析出したＢＭＤ１２のエッチング除去
を目的とした、最適条件による処理は行なわれていない
ばかりか、そのような提案さえもなされていない。この
ため、基板表面に析出したＢＭＤ１２の直上では、エピ
タキシャル成長が起こらず、多結晶シリコン膜１５ａや
多結晶シリコン粒１５ｂが形成される。ここで、多結晶
シリコン粒１５ｂはレーザー散乱体として働くと考えら
れる。

【００４１】図４は、従来の他の未処理のＣＺシリコン
基板１１ａ上にエピタキシャルシリコン膜１４ａを形成
した状態を示す断面図である。これは、図３において、
ＨＦ処理した後、エピタキシャルシリコン膜１４ａを形
成する直前に、１２００℃程度の高温下でＨＣｌガスや
水素ガスにより、シリコン基板１１ａをドライクリーニ
ングした場合の断面図である。この場合、ドライクリー
ニングにより、シリコン基板１１ａの表面がエッチング
されるが、たとえ数分間のドライクリーニングであって
も、シリコン基板１１ａの表面は数原子層以上がエッチ
ングされる。

【００４２】このため、ドライクリーニング前に、ＨＦ
処理によって一旦シリコン基板１１ａの表面に析出して
いたＢＭＤが除去されたとしても、同時にシリコン基板
１１ａもエッチングされて、基板表面に新たなＢＭＤ１
２が析出してしまう。

【００４３】そこで、本実施例では、エピタキシャルシ
リコン膜１４を形成する直前には、シリコン基板１１の
エッチングを伴う強いドライクリーニングは行なわず、
シリコン基板１１の表面に再形成される自然酸化膜の除
去される程度の弱いドライクリーニングを行なう。

【００４４】このドライクリーニングは、図５に示すよ
うな、エッチングモードの処理条件（８５０℃以上の不
活性ガス雰囲気）で行うことが望ましく、そのような条
件であれば、シリコン基板上の自然酸化膜のみを除去す
ることが可能である。特に、シリコン基板１１自体がエ
ッチングされてはいけないため、基本的には、自然酸化
膜（ＳｉＯ₂ ）がエッチングされる際に分解するＳｉＯ
（質量数４４）を質量分析器によって観察し、基板から
除去される過程を把握して、除去が完了する終点を把握
するのが望ましい。通常は、時間の管理により、自然酸
化膜のエッチングを把握する。

【００４５】なお、不活性ガス雰囲気に限らず、実質的
にシリコン基板１１のエッチングが起こらない条件下で
あれば、水素ガスなど他のガス雰囲気中でのアニールで
もよい。

【００４６】望ましくは、基板表面に析出したＢＭＤ１
２を除去した後、ドライクリーニングを行なわずに自然
酸化膜を再成長させることなく、エピタキシャルシリコ
ン膜１４を形成する。具体的には、例えば、湿式洗浄装
置と減圧エピタキシャル成長装置とを組合せたクラスタ
ー装置を用いる方法がある。これらの装置は、一般的に
用いられているが、前述したような最適化された条件は
提案されていない。

【００４７】すなわち、まず、湿式洗浄装置において、
ＨＦ水溶液によるＢＭＤ除去および超超純水による水洗
を行なう。次いで、大気中に放置することなく、汚染物
質（自然酸化膜、有機物汚染、金属不純物など）を極力
抑えた環境下で、湿式洗浄装置内のシリコン基板１１を
減圧エピタキシャル成長装置に搬送する。

【００４８】次に、減圧エピタキシャル成長装置におい
て、シリコンエピタキシャル膜１４を形成する。このと
き、シリコン基板１１の汚染は防止されているので、シ
リコン基板１１を再びエッチングを伴うドライクリーニ
ングにより処理する必要はない。

【００４９】なお、ＨＦ水溶液によりＢＭＤを除去する
代わりに、ＨＦガスを含むガス雰囲気でＢＭＤを除去す
る方法もある。図６は、ＨＦガスに水蒸気が混入した共
沸状態のＨＦ−水蒸気混合ガス雰囲気中で、基板表面の
ＢＭＤを除去する場合のエッチング条件（ウエハ温度、
エッチング時間）の一例を示す。

【００５０】図６から、０．２μｍのサイズのＢＭＤで
は、基板温度が３５℃である場合には、３分以上の処理
を行う必要があることがわかる。基板温度が４０℃以上
になると、１時間以上の処理が必要になる。また、一旦
高温下での熱処理によりＢＭＤサイズを小さくした場
合、例えば０．０２μｍサイズのＢＭＤに縮体させた場
合には、基板温度が３５℃ではもちろん、図中の境界線
以上のエッチング時間と基板温度であれば、基板表面に
あるＢＭＤを完全に除去することができる。

【００５１】また、ＨＦ水溶液によりＢＭＤを除去した
場合、ＢＭＤがエッチング除去された際に形成される
「シリコン窪み」と「シリコン平面領域」の各々のシリ
コン基板表面を水素ターミネイト処理することにより、
シリコン基板表面を安定化させることが好ましい。

【００５２】上述のように、ＨＦガスに水蒸気を含んだ
系でエッチング処理を行ってもよい。更に、例えば、無
水ＨＦガスによるドライエッチング処理を行なうことも
可能である。このときの温度は、シリコン基板がエッチ
ングされないようにするため、２００℃以下が望まし
く、特に１００℃以下が望ましい。

【００５３】実施例２ 図７は、本発明の第２の実施例に係る半導体基板の処理
方法を示す工程断面図である。

【００５４】まず、図７（ａ）に示すように、チョクラ
ルスキー法よりシリコンバルク酸素濃度が例えば１．３
〜１．５×１０¹⁸ａｔｏｍｓ／ｃｍ³ 程度のシリコン基
板２１を形成する。この段階では、シリコン基板２１の
表面部のＢＭＤ２２の密度は、従来と同様にまだ高い。

【００５５】次いで、図７（ｂ）に示すように、シリコ
ン基板２１を１２００℃の希ガス、例えば、アルゴンガ
ス雰囲気中で２時間アニールして、シリコン基板２１の
表面から深さ約２０μｍまでの領域にＤＺ層２３を形成
する。アニール条件は図５に示す通りである。図５から
わかるように、シリコン基板は非酸素雰囲気下で高温熱
処理されると、基板がエッチングされる。基板がエッチ
ングされるためには、約８５０℃以上の温度が必要であ
る。基板表層部のＢＭＤを縮体させ、ＢＭＤのサイズを
０．１μｍ以下にするためには、１０００℃以上の温度
が必要である。

【００５６】本実施例に係る方法のポイントは、基本的
に、シリコン基板が酸化されない酸素分圧以下の条件下
でアニールすることである。従って、常圧高温アニール
でも、減圧高温アニールでもどちらでもよい。

【００５７】次に、例えば、３％ＨＦ水溶液を用いて、
シリコン基板２１に、３分程度のエッチング処理を施
す。このとき、図７（ｃ）に示すように、シリコン基板
２１の表面には微小な窪み２４が観察された。

【００５８】図８に、この微小な窪み２４を原子間力顕
微鏡（ＡＦＭ）で観察した結果を示す。ＡＦＭによる観
察の結果、シリコン基板２１の表面にはシリコン原子の
テラスとステップが形成され、表面の一部には直径約８
〜１０ｎｍ相当、深さが約２ｎｍ以上の窪み２４があ
り、その密度は約１×１０⁸個／ｃｍ² 程度であること
が分かった。

【００５９】なお、この窪み２４の最大粒径は０．１μ
ｍ以下、望ましくは０．０７〜０．０８μｍ以下になる
ようにすることが好ましく、これによりその後のエピタ
キシャルシリコン膜を好適に平坦性良く形成することが
可能である。

【００６０】従来より、ＤＺ層は、ＢＭＤアナライザー
と呼ばれるレーザー散乱体測定器などの測定器によって
評価されているが、ＤＺ層の欠陥は観察されておらず、
ＤＺ層は無欠陥層だと考えられている。

【００６１】しかしながら、上述した本発明者等が行な
ったＡＦＭ測定の結果から、実際には、ＤＺ層の表面に
はＨＦ水溶液でエッチングされる微小なＢＭＤが存在し
ていることが明らかになった。

【００６２】次に図７（ｄ）に示すように、シリコン基
板２１上に厚さ約５００ｎｍのエピタキシャルシリコン
膜２５を形成する。このシリコン膜２５は、減圧ＣＶＤ
を用い、分圧２５ｍＰａのＳｉ₂ Ｈ₆ ガス雰囲気で形成
した。所定の膜厚のエピタキシャルシリコン膜を得るた
めの堆積温度と堆積時間の関係を図１１に示す。図１１
において、曲線ａは５０ｎｍの膜厚を得る場合、曲線ｂ
は５００ｎｍの膜厚を得る場合をそれぞれ示す。

【００６３】このとき、第１の実施例と同様に、窪み２
４はシリコンにより埋め込まれるため、エピタキシャル
シリコン膜２５の表面に凹凸は発生せず、エピタキシャ
ルシリコン膜２５の表面は平坦になる。

【００６４】さらに、ＤＺ層２３を形成する際のアニー
ルにより、ＢＭＤの一部は消滅し、一部は縮体化するの
で、ＢＭＤ密度は低くなり、ＢＭＤサイズは小さくな
る。このようにＢＭＤサイズが小さくなる結果、窪み２
４は第１の実施例の窪み１３よりも小さくなる。したが
って、窪み２４の埋め込みに必要なシリコン量を低減で
き、第１の実施例よりも、エピタキシャルシリコン膜２
５の薄膜化を容易に行なえるようになる。つまり、エピ
タキシャルシリコン膜２５を５０ｎｍにまで、またはそ
れ以下にまで薄膜化することができ、それによってプロ
セス時間を短縮することができる。

【００６５】また、ＢＭＤ密度が低くなり、ＢＭＤサイ
ズが小さくなる結果、第１の実施例よりも、ＨＦ溶液処
理の時間を短くできる。例えば、３％ＨＦ溶液処理の場
合であれば、２〜３分でＢＭＤを除去できる。

【００６６】最後に、エピタキシャルシリコン膜２５の
表面にシリコン酸化膜を形成して、所望の半導体素子を
形成する。本実施例でも第１の実施例と同様な効果が得
られる。

【００６７】なお、上述の第１、第２の実施例におい
て、エピタキシャルシリコン膜１４，２５に形成する半
導体素子については具体的には説明しなかったが、例え
ば、半導体素子が特にエピタキシャルシリコン膜１４，
２５の表面に形成したシリコン酸化膜をトンネルゲート
酸化膜とするＥＥＰＲＯＭの場合に、本発明の効果が顕
著に現れる。

【００６８】これはトンネルゲート酸化膜には高電界の
Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ型電流ストレスが与え
られるため、高い信頼性を実現するためには、偶発不良
および真性不良の両方が要求されるからである。

【００６９】実際に本発明のシリコン基板を用いて形成
したＥＥＰＲＯＭのトンネルゲート酸化膜は、従来のシ
リコン基板を用いて形成したトンネルゲート酸化膜より
も、信頼性が高くなることを確認した。

【００７０】すなわち、ゲート面積Ｓ＝０．１２５ｍｍ
² 、酸化膜厚Ｔ_OX＝７ｎｍのキャパシタを形成し、スト
レス電流密度Ｊ_st＝０．１Ａ／ｃｍ² Ｖ、ゲート電極か
ら電子を注入する測定条件にて、定電流ストレスによる
絶縁破壊寿命測定（Ｑｂｄ）を行なったところ、図９に
示すように、本発明のトンネルゲート酸化膜は、従来の
未処理のＤＺシリコン基板やエピタキシャルシリコン基
板上に形成したトンネルゲート酸化膜と比較して、Ｑｂ
ｄが飛躍的に向上していることが分かる。

【００７１】図１０に、異なるシリコン基板にキャパシ
タを形成し、絶縁破壊寿命を比較した例を示す。図１０
に示すように、従来法によるＣＺシリコン基板に単純に
エピタキシャル成長させた場合と、ＣＺシリコン基板に
一旦ＨＦ処理を施し、シリコン基板表面部のＢＭＤを完
全に除去した後、エピタキシャル成長させた場合（本発
明の方法Ａ）と、ＣＺシリコン基板に一旦１０００℃以
上の非酸化性雰囲気下の高温でアニール処理を施した
後、ＨＦ処理を行って、シリコン基板表面部のＢＭＤを
完全に除去した後、エピタキシャル成長させた場合（本
発明の方法Ｂ）とを比較した結果、ＢＭＤ除去のための
ＨＦ処理を含む、後者の２つの方法（Ａ，Ｂ）では、従
来の方法に比べ、Ｑ_bdが向上していることがわかる。

【００７２】本発明の方法Ａと方法Ｂの相違は、熱処理
によりシリコン基板の表面部のＢＭＤのサイズが方法Ａ
の場合よりも方法Ｂの場合のほうが小さくなっており、
そのため、方法Ｂの場合のほうが短時間のＨＦ処理でも
特性が向上している。なお、方法Ａのように高温熱処理
を行っていない場合でも、長時間のＨＦ処理によりＢＭ
Ｄを除去することにより、Ｑ_bdを向上させることができ
る。

【００７３】第１、第２の実施例において、エピタキシ
ャルシリコン膜１４，２５の原料ガスとしては、例え
ば、トリクロロシラン、ジクロロシラン、モノシラン等
が主成分のガスを使用する。

【００７４】また、エピタキシャルシリコン膜１４，２
５の成膜温度が１２００℃程度の高温処理の場合には、
シリコン原子の堆積と同時にシリコン原子のマイグレー
ションが起こるため、シリコン基板表面に残存した窪み
は埋め込まれ、凹凸のない原子レベルでシリコン原子の
テラスとステップしか存在しない平坦なエピタキシャル
シリコン層を形成することができる。

【００７５】更に、６００℃程度の低温でエピタキシャ
ルシリコン膜１４，２５を形成することもできる。この
場合、シリコン原子のマイグレーションによる平坦性向
上効果が低いため、９００℃以上の高温にてマイグレー
ションを促進するためのアニールを追加処理することが
望ましい。

【００７６】更にまた、エピタキシャルシリコン膜１
４，２５の形成工程は、気相成長による形成方法だけで
なく、アモルファスシリコン膜等を固相、または液相に
て堆積した後にエピタキシャル成長させることによって
も形成することができる。

【００７７】この場合もシリコン原子のマイグーレーシ
ョンによる平坦性向上効果が低いため、９００℃以上の
高温にてマイグレーションを促進するためのアニールを
行なったり、エピタキシャル成長させるアニール温度自
体を９００℃以上の高温にすることが望ましい。

【００７８】なお、エピタキシャルシリコン膜を形成す
るためのアニール雰囲気は、基本的には、酸素、炭素、
水分などの不純物が抑えられた雰囲気であれば、真空中
でも常圧雰囲気中、例えばアルゴン、ヘリウム等の希ガ
ス、あるいは窒素、水素などのガス雰囲気でも良い。

【００７９】また、上記実施例では、シリコン基板上に
露出した析出物を酸素析出物（ＢＭＤ）として例に示し
たが、本発明は、析出物が金属不純物や金属シリサイド
の場合にも有効である。また、析出物は基板表面から突
出している場合もある。

【００８０】また、上記実施例では、本発明を半導体装
置を形成する前に適用したが、半導体装置のプロセス中
に適用しても良い。例えば、ＭＯＳトランジスタを形成
する場合であれば、シリコン基板に素子分離絶縁膜を形
成した後、ゲート酸化膜を形成する直前に適用しても良
い。その他、本発明の要旨を逸脱しない範囲で、種々変
形して実施できる。

【００８１】

【発明の効果】以上詳述したように、本発明によれば、
半導体単結晶膜が形成される半導体基板の表面の析出物
を効果的に減少させることができ、それによって半導体
基板上に、絶縁破壊寿命の長いＭＯＳキャパシタの酸化
膜を形成することが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る半導体基板の処理
工程を示す断面図。

【図２】シリコン基板を選択エッチング除去するための
希フッ酸水溶液の濃度と時間との関係を示す特性図。

【図３】従来の未処理のＣＺシリコン基板上にエピタキ
シャルシリコン膜を形成した状態を示す断面図

【図４】従来の他の未処理のＣＺシリコン基板上にエピ
タキシャルシリコン膜を形成した状態を示す断面図。

【図５】アニーリング条件としての温度と酸素分圧との
関係を示す特性図。

【図６】エッチング条件としての温度とエッチング時間
との関係を示す特性図。

【図７】本発明の第２の実施例に係る半導体基板の処理
工程を示す断面図。

【図８】図７（ａ）のシリコン基板の表面の微小な窪み
を原子間力顕微鏡（ＡＦＭ）で観察した結果を示す図。

【図９】従来のシリコン基板に形成したゲ−ト酸化膜と
本発明の方法により処理されたシリコン基板に形成した
ゲ−ト酸化膜の絶縁破壊寿命を比較して示す特性図。

【図１０】従来のシリコン基板に形成されたキャパシタ
と本発明の方法により処理されたシリコン基板に形成し
たキャパシタの絶縁破壊寿命を比較して示すガラフ。

【図１１】エピタキシャル成長の温度と時間との関係を
示す特性図。

【符号の説明】

１１，２１…シリコン基板 １２，２２…ＢＭＤ １３，２４…窪み １４，２５…エピタキシャルシリコン膜 １５ａ…多結晶シリコン膜 １５ｂ…多結晶シリコン粒

Claims (10)

【特許請求の範囲】
1. 【請求項１】 半導体基板の表面に、半導体基板はエッ
   チングされず、半導体基板表面に露出する析出物がエッ
   チングされる条件で、選択的にエッチング処理を施す工
   程、および前記半導体基板表面に半導体基板を構成する
   半導体の単結晶膜を形成する工程とを具備することを特
   徴とする半導体基板の処理方法。
2. 【請求項２】 前記エッチング処理を施す工程の後、半
   導体の単結晶膜を形成する工程の前に、アニーリングを
   施す工程を更に具備することを特徴とする請求項１に記
   載の半導体基板の処理方法。
3. 【請求項３】 半導体基板の表面に第１のアニーリング
   を施す工程、 半導体基板の表面に、半導体基板はエッチングされず、
   半導体基板表面に露出する析出物がエッチングされる条
   件で、選択的にエッチング処理を施す工程、および前記
   半導体基板表面に半導体基板を構成する半導体の単結晶
   膜を形成する工程とを具備することを特徴とする半導体
   基板の処理方法。
4. 【請求項４】 前記エッチング処理は、希フッ酸水溶液
   による処理であることを特徴とする請求項１または３に
   記載の半導体基板の処理方法。
5. 【請求項５】 前記エッチング処理は、ＨＦガスおよび
   水蒸気の混合ガス雰囲気での処理であることを特徴とす
   る請求項１または３に記載の半導体基板の処理方法。
6. 【請求項６】 前記第１のアニーリングを施す工程は、
   ８５０℃以上の温度で、非酸化性雰囲気で大気圧下で行
   われる請求項３に記載の半導体基板の処理方法。
7. 【請求項７】 前記第１のアニーリングを施す工程は、
   ８５０℃以上の温度で、２．０×１０¹²ｅｘｐ（−３．
   ８３／ｋＴ）以下の酸素分圧の減圧下で行われる請求項
   ３に記載の半導体基板の処理方法。
8. 【請求項８】 前記エッチング処理を施す工程の後、半
   導体の単結晶膜を形成する工程の前に、第２のアニーリ
   ングを施す工程を更に具備する請求項３に記載の半導体
   基板の処理方法。
9. 【請求項９】 半導体下地基板と、この半導体下地基板
   表面に形成された、半導体下地基板を構成する半導体の
   単結晶膜とを具備し、前記半導体下地基板と単結晶膜と
   の界面に全面に均一に、弗素原子が１×１０¹⁰個／ｃｍ
   ² 以上の密度で存在する半導体基板。
10. 【請求項１０】 前記弗素原子が１×１０¹⁰個／ｃｍ²
    〜３×１０¹²個／ｃｍ² の密度で存在する請求項９に記
    載の半導体基板。