JP2004535685A - 表面状態を改善する方法 - Google Patents

表面状態を改善する方法 Download PDF

Info

Publication number
JP2004535685A
JP2004535685A JP2003514611A JP2003514611A JP2004535685A JP 2004535685 A JP2004535685 A JP 2004535685A JP 2003514611 A JP2003514611 A JP 2003514611A JP 2003514611 A JP2003514611 A JP 2003514611A JP 2004535685 A JP2004535685 A JP 2004535685A
Authority
JP
Japan
Prior art keywords
wafer
annealing
pitting
rapid thermal
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003514611A
Other languages
English (en)
Inventor
クリストフ、マルビル
エリック、ネイレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2004535685A publication Critical patent/JP2004535685A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本発明は、半導体材料製ウェハーの自由表面の状態を改善するための、該自由表面を平滑にする急速熱アニーリング工程を含んでなる方法に関する。本発明は、急速熱アニーリングの前に、急速熱アニーリングの際の点食開始を阻止するためのウェハー表面区域の前処理を行い、急速熱アニーリングを非還元雰囲気中で行うことができることを特徴とする。本発明は、該方法により製造される構造にも関する。

Description

【0001】
本発明は、一般的には材料の表面処理に、特にマイクロエレクトロニクスおよび/またはオプトエレクトロニクス用途の部品を製造するための基材の処理に関する。
【0002】
より詳しくは、本発明は、半導体材料製ウェハーの自由表面の状態を改善するための、該自由表面を平滑にする急速熱アニーリング工程を含んでなる方法に関する。
【0003】
「自由表面」とは、ウェハーの、外部環境(別のウェハーまたは別の部品の表面と接触するインターフェース表面に対して)に露出される表面を意味する。
【0004】
「急速熱アニーリング」とは、Rapid Thermal Annealing(急速熱アニーリング)の略号であるRTA法と通常呼ばれる方法に従う、調整された雰囲気中での急速アニーリングを意味する。
【0005】
本説明の残りの部分で、この方法は急速熱アニーリングまたはRTAと呼ぶものとする。
【0006】
材料ウェハーのRTAアニーリングを達成するには、ウェハーを高温、場合により1100℃〜1300℃の範囲、で1〜60秒間アニーリングする。
【0007】
RTAアニーリングは、調整された雰囲気中で行う。本発明の好ましい用途では、この雰囲気は例えば水素およびアルゴンを含む雰囲気、または純粋なアルゴン雰囲気でよい。
【0008】
本発明のこの好ましい用途では、該発明は、特許第FR2881472号に記載されているタイプの半導体材料の薄膜または層の製造方法との組合せで、特に有利に実行される。
【0009】
上記特許の開示を再現する一方法は、SMARTCUT(登録商標)法と呼ばれる。該方法の主な工程を概略すると、下記の様になる。
−半導体材料(特にシリコン)製基材の埋込区域で、基材表面の下に原子を埋め込む原子埋込工程、
−埋め込まれた基材を剛化剤(stiffener)と緊密に接触させる接触工程、および
−埋め込まれた基材を埋込区域で分割し、基材の、埋込に供した表面と埋込区域の間に位置する部分を剛化剤上に移行させ、それによって半導体の薄膜または層を剛化剤上に形成する工程。
【0010】
原子埋込とは、原子またはイオン化学種をウェハー材料中に打ち込み、埋め込まれた化学種の濃度が、打ち込んだ表面に対するウェハーの特定の深さで最大になる様にし、弱体化区域を限定する方法を意味する。
【0011】
弱体化区域の深さは、埋め込まれる化学種のタイプおよびそれらの埋込エネルギーにょつて異なる。
【0012】
本明細書では、一般的な用語「ウェハー」は該SMARTCUT(登録商標)タイプの方法により移行させた皮膜または層を意味するものとする。
【0013】
従って、ウェハー(半導体材料製の)は、剛化剤および所望により他の中間層と結合していてよい。
【0014】
本明細書では、用語「ウェハー」は、そのウェハーがSMARTCUT(登録商標)型の方法によって製造されていても、いなくても、半導体材料、例えばシリコン、のすべてのウェハー、層または皮膜を包含し、すべての場合における目的はウェハーの自由表面の状態を改善することである。
【0015】
本説明の冒頭で述べた用途には、ウェハーの自由表面に関連する粗さの規格は非常に厳格であり、ウェハーの自由表面の粗さは、このウェハー上に製造すべき部品の品質をある程度決定するパラメータである。
【0016】
従って、粗さ規格は、rms(rmsは2乗平均を意味する)値で5オングストロームを超えないことが多い。
【0017】
粗さの測定は、一般的に原子力顕微鏡(Atomic Force Microscope)(AFM)を使用して行うことが規定されている。
【0018】
このタイプの装置では、粗さは、AFM顕微鏡のチップにより走査される表面上で測定され、1x1μm〜10x10μm、より一般的には50x50μm、場合によっては100x100μmである。
【0019】
粗さは、特に2つの様式により特徴付けられる。
【0020】
第一の様式では、粗さは高頻度であり、1x1μmのオーダーで走査した表面に関連すると云われている。
【0021】
第二の様式では、粗さは低頻度であり、10x10μm以上のオーダーで走査した表面に関連すると云われている。従って、指針として上に記載した5オングストローム規格は、10x10μmの走査表面に対応する粗さである。
【0022】
公知の方法(SMARTCUT(登録商標)または他の方法)を使用して製造したウェハーは、特別な処理、例えば研磨、をウェハー表面に行わない場合、上記の値より大きな値を有する表面粗さを有する。
【0023】
ウェハー表面の粗さを下げる公知の方法の第一のタイプは、ウェハーを「従来の」熱処理(例えば犠牲酸化)にかけることからなる。
【0024】
しかし、この種の処理は、ウェハーの粗さを上記規格のレベルまで下げることができない。
【0025】
実際、該従来の熱処理工程を繰り返すこと、および/またはこれらの処理を他のタイプの公知の方法と組み合わせ、表面粗さをさらに下げることは考えられるが、これには長い複雑な製法が必要である。
【0026】
表面粗さを下げるための第二のタイプの公知の方法は、ウェハーの自由表面を化学的−機械的に研磨することである。
【0027】
このタイプの方法により、ウェハーの自由表面の粗さを効果的に下げることができる。
【0028】
ウェハーの自由表面の方向で欠陥濃度が増加する勾配を有する場合、この第二のタイプの公知の方法で、該ウェハーを妥当な欠陥濃度を有する区域まで研磨することもできる。
【0029】
しかし、この第二のタイプの公知の方法には、ウェハーの有効層、すなわち部品を造り出すのに効果的に使用できる層、の厚さの一様性を犠牲にするという欠点がある。
【0030】
さらに、この欠点は、上に記載した値の様な粗さ値を達成する場合の様に、ウェハー表面の主要な研磨を行った場合に増大する。
【0031】
第三のタイプの方法では、ウェハーを調整された雰囲気中でRTAアニーリングにかける。
【0032】
この第三のタイプの方法は、一般的に満足のできる様式で、(特に有効層の厚さの一様性を損なうことなく)ウェハーの表面粗さを下げることができ、従って、重要な解決策を提供する。
【0033】
しかし、この第三タイプの方法で、全体的に満足できる高頻度および低頻度粗さ値を実際に達成できるが、本出願者は、ウェハーをRTAアニーリングにかけることにより、不具合が生じることがあることを見出した。
【0034】
その様な処理を受けたウェハー(特にシリコンウェハー)の表面状態を細かく分析することにより、本出願者は、表面の全体的な粗さは十分であるが、非常に小さなサイズを有する孔が表面上に重なっていることを知見した。
【0035】
その様な分析は、原子力顕微鏡を通した観察により行うことができる。
【0036】
これらの小孔は、典型的にはサイズが深さ数nmおよび直径数十nmのオーダーにある。
【0037】
これらの孔には、材料、例えばシリコン、の表面上に観察されることがある、いわゆる「点食」現象に帰せられる孔との類似性がある。
【0038】
用語「点食」は、実用性の理由から本説明で使用するが、これらの孔の深さ/直径比は、通常の点食の場合に見られる比よりも小さい
【0039】
より詳しくは、ここで我々が問題とする「点食」は、先行技術で一般的に記載される「点食」現象とは異なった原因を有する。
【0040】
先行技術で云う点食は、一般的にウェハー材料の厚さ中に埋め込まれた欠陥によるものである。
【0041】
これらの欠陥は、熱処理(例えばウェハーの表面状態を改良するための熱処理)により攻撃されることがある。
【0042】
従って、先行技術では、点食の現象は、埋め込まれた欠陥の攻撃により発生した孔に関連する。
【0043】
これに関して、これらの埋め込まれた欠陥、特に「COP」タイプの欠陥(COPは、結晶に由来する粒子を意味する)、の特徴を記載する特許出願第EP1158581号を参照するとよい。例えば、この特許出願の1頁、48〜54行を参照するとよい。
【0044】
また、この出願は、低頻度粗さ(10x10μmのオーダーにおける走査表面)に関連する、粗さの「長期間」成分だけを記載しており、粗さの高頻度成分は処理していない(特にこの出願の10頁、54〜55行参照)ことも分かる。これに対して、本説明で「点食」と呼ばれる現象は、高頻度粗さにも関連する。
【0045】
他の特許、例えばEP1045448またはFR2797713、では、先行技術により規定される「点食」に関するこの同じ処理目的も見られる。
【0046】
これらの特許で述べられている「点食」は、本発明で云う「点食」ではない。
【0047】
例えば、EP1045448は、標的とする欠陥が「COP」タイプの欠陥であることを規定しているが、これらの欠陥は、我々の見る所、埋め込まれた欠陥であり、その攻撃はかなり深い孔を生じると思われる。
【0048】
従って、EP1045448は、COPSがSOIタイプ構造の埋め込まれた酸化物層まで下方に伸びることがある(第2欄、55行など)[すなわち、これらの欠陥は、材料の厚さ中に、シリコンの有効層(厚さが典型的には数千オングストロームに達することがある)の下に位置するこの埋め込まれた酸化物層まで伸びることがある]と規定している。
【0049】
従って、対応する「点食」孔の深さは、EP1045448の場合、これらの数千オングストロームの値に達することがある。
【0050】
従って、先行技術で理解されている「点食」が指定している孔は、
−ウェハー層の厚さ中に埋め込まれた欠陥の攻撃により発生し、
−これらの孔は場合により数千オングストロームのオーダーの深さを有する。
【0051】
これに対して、本発明が問題とする「点食」は、予め存在する欠陥の攻撃により生じるものではない。
【0052】
この点食は、ウェハー表面上の、RTAアニーリングによる再構築平滑化が完全に達成されていない場所にのみ関連し、上記小孔の開始を引き起こす。
【0053】
従って、本発明で問題とする「点食」は、純粋に表面的な現象である。
【0054】
これに関して、シリコンウェハー10の断面図を示す単一の図であって、分割による移行工程により最初に限定されたその表面100を、それに続くRTAアニーリングにかけた図を参照するとよい。
【0055】
この図は、厚さが100nm未満であり、シリコン構造が最早結晶性ではない表面区域101を示す。
【0056】
本説明で考察する点食を生じるのは、厚さが非常に小さいこの区域101である。
【0057】
この図は、先行技術の「点食」および本発明の「点食」のそれぞれの異なった性質を示す。
【0058】
本説明の残りの部分では、用語「点食」は、特に上に定義されたものであり、(他に指示がない限り)先行技術で理解されているものではない。
【0059】
従って、本出願者は、RTAアニーリングをウェハー(特にシリコンウェハー)に応用することにより、この点食の開始が促進されることを知見した。
【0060】
これは、SMARTCUT(登録商標)タイプの方法に由来するSOIウェハー(Silicon-On-Insulatorウェハー)またはSOAウェハー(Silicon-On-Anything)で特に観察される。
【0061】
RTAアニーリングが、ウェハーの表面状態を改良する処理の最終工程である限り、RTAアニーリング後のウェハー表面の点食は、RTAアニーリングにより発生した「点食された」表面が最終製品中に存在するので、問題を引き起こす。
【0062】
無論、RTAアニーリングから得たウェハーを再処理し、この現象を修正し、点食されたウェハーの十分な厚さを研磨することにより点食を除去しようとすることは可能である。
【0063】
しかし、これによって上に記載した(FR2797713の開示による)研磨の欠点が再び生じ、この場合、RTAアニーリングに伴う有益性が失われる。
【0064】
本発明の目的の一つは、RTAアニーリングにより半導体材料製のウェハーの自由表面の状態を改善する方法を改良することである。
【0065】
より詳しくは、本発明の目的の一つは、その様な方法を、上記の点食に関連する欠点から解放することである。
【0066】
すでに説明した様に、本発明は、分割による移行方法(例えばSMARTCUT(登録商標)タイプの方法)により得られるSOI(またはSOA)タイプのウェハーの表面に特に適用される。
【0067】
本発明の別の目的は、研磨工程を含んでなる方法に代わる方法を提供することである。
【0068】
上記の目的を達成するために、本発明は、半導体材料製ウェハーの自由表面の状態を改善するための、該自由表面を平滑にする急速熱アニーリング工程を含んでなる方法であって、急速熱アニーリングの前に、急速熱アニーリングの際の点食開始を阻止するためのウェハー表面区域の前処理を含んでなり、急速熱アニーリングを非還元雰囲気中で行うことができることを特徴とする方法を提案する。
【0069】
本発明の幾つかの好ましい態様を以下に記載するが、これらの態様に限定するものではない。
−該前処理は、表面区域を再構築するための高温アニーリングであり、
−該高温アニーリングは中性の雰囲気中で行い、
−該高温アニーリングの温度は600℃〜1300℃であり、
−該高温アニーリングの温度は800℃〜1100℃であり、
−該前処理により、表面区域の攪乱された部分を除去することができ、
−該前処理が化学的攻撃であり、
−該前処理が湿式エッチングまたは乾式エッチングタイプの処理であり、
−該前処理が犠牲酸化であり、
−急速熱アニーリング工程の後に犠牲酸化を行う。
【0070】
本発明は、上記請求項の一つによる方法を使用して得られるSOIまたはSOA構造も提案する。
【0071】
本発明の他の態様、目的および優位性は、下記の本発明の好ましい実施態様の説明を読むことにより、より明確に理解される。
【0072】
本説明は、SMARTCUT(登録商標)法に由来するSOIまたはSOAウェハーの表面状態の改善に関する本発明の好ましい応用を参照しながら行う。しかし、ウェハーは異なったタイプのウェハーでもよい。
【0073】
本発明の様々な実施態様に共通した特徴の一つは、ウェハーの表面を、ウェハーの表面粗さを下げるために行うRTAアニーリングの前に調製することである。
【0074】
RTAアニーリングは、特に、水素/アルゴン混合物または純粋なアルゴンの雰囲気中で行うことができる。
【0075】
従って、RTAアニーリングは非還元性雰囲気中で行うことができる。
【0076】
これは、特許EP1045448およびEP954014(これらの特許は、本説明で定義する「点食」ではなく、先行技術で定義される様な「点食」に関するものであるので、記録のためにのみ記載した)の開示と比較して、さらなる相違点を形成することが分かる。
【0077】
EP1045448が、いずれにしても、点食開始を阻止するための処理を開示しているのではなく、既存の欠陥を修復するための修復処理を記載していることも明らかである。
【0078】
EP954014が、特にRTAアニーリングの前にあらゆる点食の開始を阻止するための処理の、ウェハーに対する応用を開示していないことも明らかである。上記の特許は、その開示をRTAアニーリングの応用に限定している。このことは、特許FR2761526にも当てはまる。
【0079】
ウェハーがSMARTCUT(登録商標)法を使用する分割により製造されている場合、ウェハーの表面は「分割された状態の」表面であり、この表面はRTAアニーリングにより低減させるべき不規則性を有する。
【0080】
本発明の第一の実施態様の一つにより、ウェハー表面のこの調製は、RTAアニーリング前に中性雰囲気中での高温アニーリングにより行う。
【0081】
この先行アニーリングの雰囲気は、アルゴンまたは窒素雰囲気でよい。
【0082】
この先行アニーリングは、処理すべき表面がアニーリングに露出される様に配置されているウェハーに対して行われる。
【0083】
この先行アニーリングの際、温度は600℃〜1300℃でよい。
【0084】
好ましくは、この温度は800℃〜1100℃である。
【0085】
この先行アニーリングは真空中で行うこともでき、圧力は、場合により1気圧までのいずれかの値を有する。
【0086】
該先行アニーリングにより、ウェハー表面の攪乱された区域を再構築し、RTAアニーリングの際に点食を引き起こすことがある欠陥を除去することができる。
【0087】
本出願者は、SMARTCUT(登録商標)法に由来するウェハーの表面上で、ウェハーの表面区域における空洞の形態にあるこれらの欠陥、特に分割の際に発生した欠陥を、1原子の等級のオーダーで細部を見ることができる電子透過顕微鏡を使用して観察した。
【0088】
これらの空洞は、厚さが数十nmのオーダーにあるウェハーの表面区域に寄せ集められている。
【0089】
これらの空洞が存在するために、問題とする区域は、ウェハーの、結晶構造が攪乱されていない下側区域に対して攪乱された区域である。
【0090】
これらの空洞は、直径が10〜20nmのオーダーでよい。
【0091】
先行アニーリングは、従来の炉の中で行う(表面を平滑化するためのRTAアニーリングは続いて特殊な炉中で行う)か、またはRTAアニーリングと同じ炉中で行うことができる。
【0092】
本発明の第二の実施態様により、ウェハーの先行処理は、ウェハー表面の化学的攻撃を行うことからなる。
【0093】
この化学的攻撃は、湿式または乾式エッチングタイプの攻撃でよい。この場合、先行処理の効果は、上記の空洞を含み、RTAアニーリングの際に点食現象の原因となるウェハーの表面区域を除去することである。
【0094】
本発明のすべての実施態様で、RTAアニーリングに先行する処理の目的は、構造が空洞の存在により攪乱されている表面区域を処理することである。
【0095】
この区域の処理は、この区域の空洞を減少させるか、または除去すること(これは第一の実施態様の場合である)、またはこの区域を直接攻撃し、この区域自体を減少させること/除去すること(第二の実施態様および後述する様に第三の実施態様でも)からなる。
【0096】
本発明の第三の実施態様では、RTAアニーリングの前にウェハーを犠牲酸化にかける。
【0097】
この第三の実施態様では、先行処理の効果は、やはり、空洞を含む攪乱された表面区域の空洞を減少させるか、または除去することのみならず、この攪乱された表面区域自体を減少させること/除去することである。
【0098】
従って、RTAアニーリングの前にウェハーを犠牲酸化にかけることは、攪乱された区域の減少/除去に貢献する(この犠牲酸化が、この区域の空洞を減少させるか、または除去することにも貢献できることは明らかである)。
【0099】
この第三の実施態様の好ましい変形の一つでは、酸化工程を酸化工程および脱酸素工程に分割し、酸化工程と脱酸素工程の間に熱処理を挿入する。
【0100】
酸化工程は、好ましくは温度700℃〜1100℃で行う。
【0101】
酸化工程は乾式経路または湿式経路で行うことができる。
【0102】
乾式経路では、酸化工程は、例えば気体状酸素の下でウェハーを加熱することにより行う。
【0103】
湿式経路では、酸化工程は、例えば水蒸気を含む雰囲気中でウェハーを加熱することにより行う。
【0104】
乾式経路でも湿式経路でも、当業者には公知の従来方法により、酸化雰囲気は塩酸を含むこともできる。
【0105】
酸化工程により、ウェハーの表面上に酸化物が形成される。
【0106】
熱処理工程は、ウェハーの表面区域を形成する材料の品質を改良するためのいずれかの加熱操作を使用して行う。
【0107】
この熱処理は、一定または変化する温度で行うことができる。
【0108】
後者の場合、熱処理は例えば温度を2つの値の間で徐々に上げる、または2つの値の間で周期的に上下させる、等の方法で行う。
【0109】
好ましくは、熱処理工程は少なくとも部分的に1000℃を超える温度で、特に約1100〜1200℃で行う。
【0110】
好ましくは、熱処理工程は非酸化雰囲気中で行う。
【0111】
熱処理の雰囲気はアルゴン、窒素、水素、等を含むか、またはこれらのガスの混合物を含むこともできる。熱処理は真空中で行ってもよい。
【0112】
本発明の第三の実施態様のこの好ましい変形では、酸化工程は熱処理工程の前に行う。
【0113】
特にその様な犠牲酸化の熱処理工程による点食を減少させるための考慮はなされているが、本発明が解決しようとする、その後に続くRTAアニーリング工程のために生じる点食を阻止する問題には対処されていないことに注意すべきである。
【0114】
さらに、これに関して、犠牲酸化によって引き起こされることがある「点食」は「真の」点食(孔が広いよりも深い)であるのに対し、問題とする孔(その開始をRTAアニーリングの後に阻止しようとする)は一般的に深いよりも広い。
【0115】
有利な変形の一つでは、酸化工程を、熱処理のための温度上昇の開始と共に開始し、温度上昇が終わる前に終了する。
【0116】
熱処理により、先行する製造工程およびウェハー処理工程の際に発生した欠陥を少なくとも部分的に修復することができる。
【0117】
より詳しくは、熱処理は、酸化工程の際にウェハーの表面層に発生した結晶性欠陥、例えば、積重欠陥、「HF」欠陥、等を修復できる時間および温度で行うことができる。
【0118】
「HF」欠陥とは、ウェハーをフッ化水素酸浴中で処理した後、ウェハーの厚さ中に埋め込まれた酸化物層の様な層における装飾性ハロによりその存在が示される欠陥である。
【0119】
脱酸素工程は、好ましくは溶液中で行う。
【0120】
この溶液は、例えば10%または20%のフッ化水素酸溶液である。一千〜数千オングストロームの酸化物を除去するのは、ウェハーをこの溶液に数分浸漬することで、十分である。
【0121】
本発明の様々な実施態様で、RTAアニーリング工程の後に、上記の様な犠牲酸化を行うことができる(この場合、本発明の第三の実施態様を使用する場合、2回の犠牲酸化操作を行うことになる)。
【0122】
RTAアニーリングの後にこの犠牲酸化を加えることにより、ウェハーの有効層の厚さを所望の厚さに下げることができる。
【0123】
主として酸化時間を操作することにより、ウェハーの有効層から除去すべき厚さを決定することができる。
【0124】
従って本発明により、その様々な実施態様で、本出願者が強調する表面区域(特にSMARTCUT(登録商標)法に由来するSOIまたはSOA構造の場合)を処理し、その後のRTAアニーリングの際の点食の開始を阻止できることが分かる。
【0125】
これらの実施態様のそれぞれで、本発明は、RTAアニーリングを行ったウェハーの表面形態に大きな改良をもたらし、このアニーリングがウェハーの粗さを改善し、より微細な尺度では、本発明は点食開始を阻止するという他の優位性を与える。
【図面の簡単な説明】
【0126】
【図1】RTAアニーリングにかけたシリコンウェハーの断面図を示す。

Claims (11)

  1. 半導体材料製ウェハーの表面状態を改善するための、前記自由表面を平滑にする急速熱アニーリング工程を含んでなる方法であって、急速熱アニーリングの前に、急速熱アニーリングの際の点食開始を阻止するためのウェハー表面区域の前処理を含んでなり、前記急速熱アニーリングを非還元雰囲気中で行うことができる、方法。
  2. 前記前処理が、前記表面区域を再構築するための高温アニーリングである、請求項1に記載の方法。
  3. 前記高温アニーリングが中性の雰囲気中で行われる、請求項2に記載の方法。
  4. 前記高温アニーリングの温度が600℃〜1300℃である、請求項2または3に記載の方法。
  5. 前記高温アニーリングの温度が800℃〜1100℃である、請求項4に記載の方法。
  6. 前記前処理により、前記表面区域の攪乱された部分を除去することができる、請求項1に記載の方法。
  7. 前記前処理が化学的攻撃である、請求項6に記載の方法。
  8. 前記前処理が湿式エッチングまたは乾式エッチングタイプの処理である、請求項7に記載の方法。
  9. 前記前処理が犠牲酸化である、請求項6に記載の方法。
  10. 前記急速熱アニーリング工程の後に犠牲酸化を行う、請求項1〜9のいずれか一項に記載の方法。
  11. 請求項1〜10のいずれか一項に記載の方法を使用して得られる、SOIまたはSOA構造。
JP2003514611A 2001-07-16 2002-07-16 表面状態を改善する方法 Pending JP2004535685A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0109495A FR2827423B1 (fr) 2001-07-16 2001-07-16 Procede d'amelioration d'etat de surface
PCT/FR2002/002543 WO2003009366A1 (fr) 2001-07-16 2002-07-16 Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice

Publications (1)

Publication Number Publication Date
JP2004535685A true JP2004535685A (ja) 2004-11-25

Family

ID=8865580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003514611A Pending JP2004535685A (ja) 2001-07-16 2002-07-16 表面状態を改善する方法

Country Status (7)

Country Link
US (1) US6903032B2 (ja)
EP (1) EP1407483A1 (ja)
JP (1) JP2004535685A (ja)
KR (1) KR100803811B1 (ja)
CN (1) CN1291464C (ja)
FR (1) FR2827423B1 (ja)
WO (1) WO2003009366A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP2012212906A (ja) * 2012-06-14 2012-11-01 Soytec 低いホール密度を有する薄層を得るための方法
JP2013522896A (ja) * 2010-03-18 2013-06-13 ソイテック セミコンダクタオンインシュレータ型の基板の仕上げ処理方法
JP2014232806A (ja) * 2013-05-29 2014-12-11 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) * 2014-10-17 2016-04-21 信越半導体株式会社 貼り合わせウェーハの製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749910B2 (en) 2001-07-04 2010-07-06 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
US7883628B2 (en) 2001-07-04 2011-02-08 S.O.I.Tec Silicon On Insulator Technologies Method of reducing the surface roughness of a semiconductor wafer
WO2005055308A1 (en) * 2003-12-03 2005-06-16 S.O.I.Tec Silicon On Insulator Technologies Process for improving the surface roughness of a wafer
DE60323098D1 (de) * 2003-09-26 2008-10-02 Soitec Silicon On Insulator Verfahren zur Herstellung vonn Substraten für epitakitisches Wachstum
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Sumco Soiウェーハの作製方法
KR100914898B1 (ko) * 2004-12-28 2009-08-31 에스오아이테크 실리콘 온 인슐레이터 테크놀로지스 낮은 홀들의 밀도를 가지는 박막을 구현하는 방법
FR2895563B1 (fr) 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
KR100831447B1 (ko) 2006-07-03 2008-05-21 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 반도체 웨이퍼의 표면 거칠기 개선 방법
FR2907966B1 (fr) * 2006-10-27 2009-01-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat.
EP2097923A1 (en) * 2006-12-28 2009-09-09 MEMC Electronic Materials, Inc. Methods for producing smooth wafers
FR2912259B1 (fr) 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Soi基板の表面処理方法
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
CN102292810A (zh) * 2008-11-26 2011-12-21 Memc电子材料有限公司 用于处理绝缘体上硅结构的方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223668A (ja) * 1995-12-15 1997-08-26 Toshiba Corp 半導体基板および半導体基板の処理方法
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
EP0954014A1 (en) * 1998-04-23 1999-11-03 Shin-Etsu Handotai Company Limited A method of fabricating an SOI wafer by hydrogen ion delamination method and SOI wafer fabricated thereby
JP2000040812A (ja) * 1998-07-22 2000-02-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
WO2001015215A1 (fr) * 1999-08-20 2001-03-01 S.O.I.Tec Silicon On Insulator Technologies Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
JP2002503400A (ja) * 1998-04-07 2002-01-29 コミッサリア・ア・レナージ・アトミク 半導体基板の熱処理方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
US6566198B2 (en) * 2001-03-29 2003-05-20 International Business Machines Corporation CMOS structure with non-epitaxial raised source/drain and self-aligned gate and method of manufacture

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223668A (ja) * 1995-12-15 1997-08-26 Toshiba Corp 半導体基板および半導体基板の処理方法
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
JPH10275905A (ja) * 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
JP2002503400A (ja) * 1998-04-07 2002-01-29 コミッサリア・ア・レナージ・アトミク 半導体基板の熱処理方法
EP0954014A1 (en) * 1998-04-23 1999-11-03 Shin-Etsu Handotai Company Limited A method of fabricating an SOI wafer by hydrogen ion delamination method and SOI wafer fabricated thereby
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000040812A (ja) * 1998-07-22 2000-02-08 Semiconductor Energy Lab Co Ltd Soi基板の作製方法及び半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
EP1045448A1 (en) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Method of producing soi wafer by hydrogen ion implanting separation method and soi wafer produced by the method
WO2001015215A1 (fr) * 1999-08-20 2001-03-01 S.O.I.Tec Silicon On Insulator Technologies Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
WO2001028000A1 (fr) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Procede de fabrication d'une tranche de soi, et tranche de soi
EP1158581A1 (en) * 1999-10-14 2001-11-28 Shin-Etsu Handotai Co., Ltd Method for manufacturing soi wafer, and soi wafer
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Soiの熱処理方法及び製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526010A (ja) * 2004-12-28 2008-07-17 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ 低いホール密度を有する薄層を得るための方法
JP2013522896A (ja) * 2010-03-18 2013-06-13 ソイテック セミコンダクタオンインシュレータ型の基板の仕上げ処理方法
JP2012212906A (ja) * 2012-06-14 2012-11-01 Soytec 低いホール密度を有する薄層を得るための方法
JP2014232806A (ja) * 2013-05-29 2014-12-11 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) * 2014-10-17 2016-04-21 信越半導体株式会社 貼り合わせウェーハの製造方法
JP2016082093A (ja) * 2014-10-17 2016-05-16 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
FR2827423B1 (fr) 2005-05-20
WO2003009366A1 (fr) 2003-01-30
KR100803811B1 (ko) 2008-02-14
CN1552095A (zh) 2004-12-01
US20040161948A1 (en) 2004-08-19
KR20040017315A (ko) 2004-02-26
CN1291464C (zh) 2006-12-20
WO2003009366A9 (fr) 2004-04-08
FR2827423A1 (fr) 2003-01-17
US6903032B2 (en) 2005-06-07
EP1407483A1 (fr) 2004-04-14

Similar Documents

Publication Publication Date Title
JP2004535685A (ja) 表面状態を改善する方法
KR100752467B1 (ko) 마이크로 전자 부품용 기판 처리 방법 및 이 방법에 의해얻어진 기판
US7029993B1 (en) Method for treating substrates for microelectronics and substrates obtained according to said method
JP4479010B2 (ja) 半導体基板の熱処理方法
US8173521B2 (en) Method for manufacturing bonded wafer
US6962858B2 (en) Method for reducing free surface roughness of a semiconductor wafer
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
US7745306B2 (en) Method for producing bonded wafer
US7939427B2 (en) Process for fabricating a substrate of the silicon-on-insulator type with reduced roughness and uniform thickness
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
JP2009176860A (ja) 貼り合わせウェーハの製造方法
JPH11111674A (ja) シリコンウエーハの表面粗さを改善する方法および表面粗さを改善したシリコンウエーハ
JP2007516586A (ja) ウェハの表面粗さを改善する方法
JP2007527604A (ja) ウェハの表面粗さを改善する方法
WO2007071787A1 (en) Process for simplification of a finishing sequence and structure obtained by the process
JP4442090B2 (ja) Soi基板の製造方法
JPH09223668A (ja) 半導体基板および半導体基板の処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090130

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100614

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100809

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101015