JP2014232806A - 貼り合わせウェーハの製造方法 - Google Patents

貼り合わせウェーハの製造方法 Download PDF

Info

Publication number
JP2014232806A
JP2014232806A JP2013113307A JP2013113307A JP2014232806A JP 2014232806 A JP2014232806 A JP 2014232806A JP 2013113307 A JP2013113307 A JP 2013113307A JP 2013113307 A JP2013113307 A JP 2013113307A JP 2014232806 A JP2014232806 A JP 2014232806A
Authority
JP
Japan
Prior art keywords
wafer
temperature
holding
rta
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013113307A
Other languages
English (en)
Other versions
JP6086031B2 (ja
Inventor
徹 石塚
Toru Ishizuka
徹 石塚
徳弘 小林
Norihiro Kobayashi
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2013113307A priority Critical patent/JP6086031B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US14/787,647 priority patent/US9735045B2/en
Priority to SG11201509256XA priority patent/SG11201509256XA/en
Priority to PCT/JP2014/001680 priority patent/WO2014192207A1/ja
Priority to KR1020157033535A priority patent/KR102022504B1/ko
Priority to CN201480028918.5A priority patent/CN105264641B/zh
Priority to EP14804151.0A priority patent/EP3007204B1/en
Priority to TW103118642A priority patent/TWI549192B/zh
Publication of JP2014232806A publication Critical patent/JP2014232806A/ja
Application granted granted Critical
Publication of JP6086031B2 publication Critical patent/JP6086031B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

【課題】ＲＴＡ処理と犠牲酸化処理を組み合わせて、貼り合わせウェーハの薄膜表面の平坦化と薄膜の減厚化を行う際に、ＢＭＤ密度の増加を抑制し、かつ、薄膜表面を十分に平坦化することができる貼り合わせウェーハの製造方法を提供する。【解決手段】貼り合わせウェーハを構成するボンドウェーハを剥離した後の貼り合わせウェーハに対し、水素含有雰囲気下でＲＴＡ処理を行った後、犠牲酸化処理を行って前記薄膜を減厚する工程を有し、前記ＲＴＡ処理の保持開始温度を１１５０℃よりも高い温度とし、前記ＲＴＡ処理の保持終了温度を１１５０℃以下とした条件で、前記ＲＴＡ処理を行う貼り合わせウェーハの製造方法。【選択図】図１

Description

本発明は、イオン注入剥離法による貼り合わせウェーハの製造方法に関する。
ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを接合後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。
このイオン注入剥離法は、二枚のシリコンウェーハの内、少なくとも一方に酸化膜（絶縁膜）を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンまたは希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層）を形成させた後、該イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハとする技術である（特許文献１等参照）。この段階では、劈開面（剥離面）がＳＯＩ層の表面となり、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られる。なお、このイオン注入剥離法では絶縁膜を介さず、直接ボンドウェーハとベースウェーハを貼り合わせ、貼り合わせウェーハを製造することもできる。
しかし、剥離後のＳＯＩウェーハ表面にはイオン注入によるダメージ層が存在し、また、表面粗さが通常のシリコンウェーハの鏡面に比べて大きなものとなっている。したがって、イオン注入剥離法では、このようなダメージ層と表面粗さを除去することが必要になる。
従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨代の極めて少ない鏡面研磨（取り代：１００ｎｍ程度）が行われていた。ところが、ＳＯＩ層に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入と剥離によって達成されたＳＯＩ層の膜厚均一性が悪化してしまうという問題が生じる。
このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。
例えば、特許文献２では、剥離熱処理後（または結合熱処理後）に、ＳＯＩ層の表面を研磨することなく水素を含む還元性雰囲気下の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ処理、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ））を加えることを提案している。さらに、特許文献３の請求項２等では、剥離熱処理後（又は結合熱処理後）に、酸化性雰囲気下の熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去（犠牲酸化処理）し、次に還元性雰囲気の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ処理））を加えることを提案している。
また、特許文献４では、剥離面を直接酸化する際に発生しやすいＯＳＦ（Ｏｘｉｄａｔｉｏｎ ｉｎｄｕｃｅｄ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔｓ）を回避するため、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下での平坦化熱処理の後に犠牲酸化処理を行うことにより、剥離面の平坦化とＯＳＦの回避を同時に達成している。
特許文献５では、剥離後の貼り合わせウェーハの結合強度を高めるための結合熱処理を酸化性雰囲気で行う際、剥離面に発生しやすいＯＳＦを確実に回避するため、結合熱処理として、９５０℃未満の温度で酸化熱処理を行った後に、５％以下の酸素を含む不活性ガス雰囲気で、１０００℃以上の温度で熱処理を行うことが開示されている。
さらに、特許文献６では、ＲＴＡ処理と犠牲酸化処理を組み合わせて貼り合わせウェーハの薄膜表面の平坦化と薄膜の減厚を行う際に、ＢＭＤ密度の増加を抑制し、かつ、薄膜表面を十分に平坦化することができる貼り合わせウェーハの製造方法を提供することを目的とし、ボンドウェーハを剥離させた後の貼り合わせウェーハに対し、水素含有雰囲気下で第一のＲＴＡ処理を行った後、犠牲酸化処理を行って薄膜を減厚し、その後、水素含有雰囲気下で、第一のＲＴＡ処理よりも高い温度で第二のＲＴＡ処理を行う貼り合わせウェーハの製造方法が開示されている。
特開平５−２１１１２８号公報 特開平１１−３０７４７２号公報 特開２０００−１２４０９２号公報 国際公開第ＷＯ２００３／００９３８６号／パンフレット 特開２０１０−９８１６７号公報 特開２０１２−２２２２９４公報
イオン注入剥離法によりＳＯＩウェーハ等の貼り合わせウェーハを作製する場合において、剥離直後の薄膜表面（剥離面であり、ＳＯＩウェーハではＳＯＩ層の表面である。）の平坦化やイオン注入によるダメージ層を除去するために、水素を含む還元性雰囲気下において高温のＲＴＡ処理を加えることや、そのＲＴＡ処理の前後に犠牲酸化処理を行うことは前記文献により知られていた。
ところが、ＲＴＡ処理と犠牲酸化処理を組み合わせることによって薄膜表面の平坦化と薄膜の減厚化（ダメージ除去と膜厚調整）を行うと、ベースウェーハ中の酸素析出物（ＢＭＤ、Ｂｕｌｋ Ｍｉｃｒｏ Ｄｅｆｅｃｔ（バルク微小欠陥））の密度が増大する場合があることが明らかとなった。一般にはＲＴＡ処理によってＢＭＤは溶解する為、ＢＭＤ密度は減少することが知られている。しかし、ＲＴＡ処理によって一旦は大きいサイズのＢＭＤが減少したとしても、小さなサイズのＢＭＤ核が新たに高密度に発生し、この核がその後の犠牲酸化処理によって大きなサイズのＢＭＤに成長して、その結果、ＢＭＤ密度がかえって増大してしまう、という現象が明らかとなった。更に、ＲＴＡ処理を高い温度にすればするほど、後続の酸化熱処理によるＢＭＤ密度がより増大する関係があることが明らかになった。
ＢＭＤ密度が高い場合には、デバイスプロセスの熱処理を受けて貼り合わせウェーハ（例えばＳＯＩウェーハ）が大きく変形してしまい、フォトリソグラフィー工程でパターンがずれる不良となるという問題が発生する場合があることが知られており、特に微細なフォトリソグラフィーを必要とする高性能な先端集積回路の製造に供される貼り合わせウェーハにおいては、ＢＭＤ密度の増加を抑制することは重要な品質項目と考えられる。
本発明は前述のような問題に鑑みてなされたもので、ＲＴＡ処理と犠牲酸化処理を組み合わせて、貼り合わせウェーハの薄膜表面の平坦化と薄膜の減厚化を行う際に、ＢＭＤ密度の増加を抑制し、かつ、薄膜表面を十分に平坦化することができる貼り合わせウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する、貼り合わせウェーハの製造方法において、前記ボンドウェーハを剥離した後の貼り合わせウェーハに対し、水素含有雰囲気下でＲＴＡ処理を行った後、犠牲酸化処理を行って前記薄膜を減厚する工程を有し、前記ＲＴＡ処理の保持開始温度を１１５０℃よりも高い温度とし、前記ＲＴＡ処理の保持終了温度を１１５０℃以下とした条件で、前記ＲＴＡ処理を行うことを特徴とする貼り合わせウェーハの製造方法を提供する。
このような保持開始温度及び保持終了温度とすれば、薄膜の表面を十分に平坦化することができる。それとともに、保持終了温度を上記温度とすることによって、貼り合わせウェーハにおける小さいサイズの新たなＢＭＤ核の形成を十分に抑制することができる。その結果、ＲＴＡ処理の後に犠牲酸化処理を行って、薄膜の減厚を行っても、ＢＭＤ密度の増加を抑制することができる。
また、前記保持開始温度から前記保持終了温度までの保持時間中は、温度下降を伴うが温度上昇を伴わないことが好ましい。
このように保持時間中の温度を調節することにより、ＲＴＡ処理の最初の段階において、十分に薄膜表面の平坦化をすることができる高温にしたとしても、ＲＴＡ処理の最後の段階で、より確実に１１５０℃以下とすることができ、処理時間も短縮できる。
また前記保持開始温度を１１７５℃以上１２５０℃以下とし、前記保持終了温度を１１００℃以上１１５０℃以下とすることが好ましい。
このような保持開始温度及び保持終了温度とすれば、より薄膜の表面を平坦化することができる。それとともに、保持終了温度を上記範囲とすることによって、小さいサイズの新たなＢＭＤ核の形成を十分に抑制することができる。
本発明の貼り合わせウェーハの製造方法に従い、保持温度の最初で温度が高く最後で温度が低いＲＴＡ処理をし、その後犠牲酸化処理を行うことにより、表面粗さが小さく、ＢＭＤ密度の低い貼り合わせウェーハを製造することができる。このようにＢＭＤ密度の小さい貼り合わせウェーハあれば、デバイスプロセスの熱処理を受けても貼り合わせウェーハが大きく変形するようなこともなく、フォトリソグラフィー工程でパターンがずれる不良となるという問題が発生し難い。
実施例１の貼り合わせウェーハを製造する際のＲＴＡ処理の温度プロファイルを示すグラフである。 実施例２の貼り合わせウェーハを製造する際のＲＴＡ処理の温度プロファイルを示すグラフである。 実施例３の貼り合わせウェーハを製造する際のＲＴＡ処理の温度プロファイルを示すグラフである。 実施例４の貼り合わせウェーハを製造する際のＲＴＡ処理の温度プロファイルを示すグラフである。 比較例１の貼り合わせウェーハを製造する際のＲＴＡ処理の温度プロファイルを示すグラフである。 比較例２の貼り合わせウェーハを製造する際のＲＴＡ処理の温度プロファイルを示すグラフである。 本発明の貼り合わせウェーハの製造方法の実施態様の一例を示すフロー図である。
以下、本発明の貼り合わせウェーハの製造方法について、実施態様の一例として、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明の貼り合わせウェーハの製造方法は以下ではＳＯＩウェーハを製造する態様を中心に説明するが、本発明の方法は絶縁膜を形成しないで直接２枚のウェーハを貼り合わせる直接貼り合わせウェーハの製造にも適用することができる。
図７は本発明の貼り合わせウェーハの製造方法のフロー図である。
まず、図７の工程（ａ）に示したように、ボンドウェーハ１０及び支持基板となるベースウェーハ１１を準備する。ボンドウェーハ１０及びベースウェーハ１１は鏡面研磨されたシリコン単結晶ウェーハとすることができる。
この際、工程（ａ）において、貼り合わせウェーハの支持基板となるベースウェーハ１１として、その後の熱処理において耐スリップ転位特性を発揮できるように、比較的高い酸素濃度の基板を選択する場合がある。また、ベースウェーハ１１としてゲッタリングによってデバイス活性層から不純物の影響を低減する目的で、酸素濃度、窒素濃度又はホウ素濃度が高い基板を選択する場合がある。このように、貼り合わせウェーハに用いる基板の種類によって、潜在的に貼り合わせウェーハのＢＭＤ密度がより増加しやすい状況を選択する場合があるが、本発明であれば、これらのような基板を用いてもＢＭＤ密度の増加を効果的に抑制できる。
次に、図７の工程（ｂ）に示したように、例えば熱酸化やＣＶＤ酸化等によりボンドウェーハ１０に埋め込み酸化膜となる酸化膜１２を形成する。酸化膜の代わりに、窒化膜や酸窒化膜等の公知の絶縁膜を形成することができる。この酸化膜（絶縁膜）１２は、ベースウェーハ１１のみに形成してもよいし、両ウェーハに形成してもよく、また、直接貼り合わせウェーハを製造する場合には形成しなくてもよい。
次に、図７の工程（ｃ）に示したように、ボンドウェーハ１０の表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層１３を形成する。例えばボンドウェーハ１０の表面に形成した酸化膜１２の表面から、イオン注入機により水素イオン及び希ガスイオンのうち少なくとも一種類のガスイオンを注入して、ボンドウェーハ１０の内部にイオン注入層１３を形成する。この工程（ｃ）では、目標とする厚さの薄膜を得ることができるように、イオン注入加速電圧を選択することができる。
次に、図７の工程（ｄ）に示したように、ボンドウェーハ１０のイオン注入した表面とベースウェーハ１１の表面とを直接あるいは絶縁膜１２を介して貼り合わせる。なお、貼り合わせる前に、ウェーハの表面に付着しているパーティクルや有機物を除去するため、両ウェーハに貼り合わせ前洗浄を行ってもよく、また、貼り合わせ界面の結合強度を高めるため、ウェーハ表面にプラズマ処理を施してもよい。
次に、図７の工程（ｅ）に示したように、イオン注入層１３でボンドウェーハ１０を剥離させる。これにより、ベースウェーハ１１上に薄膜１６を有する貼り合わせウェーハ１５を作製する。この工程（ｅ）では、例えば不活性ガス雰囲気下、３５０℃〜５００℃の温度で貼り合わせウェーハを保持してイオン注入層１３において微小気泡層を発生させる熱処理を含む熱処理を施し、イオン注入層（微小気泡層）１３を境界としてボンドウェーハ１０を剥離させ、ベースウェーハ１１上に埋め込み酸化膜（埋め込み絶縁膜）１４と薄膜１６を有する貼り合わせウェーハ１５を得る。
工程（ａ）〜（ｅ）の後、図７の工程（ｆ）に示したように、ボンドウェーハ１０を剥離した後の貼り合わせウェーハ１５に対し、水素含有雰囲気下でＲＴＡ処理を行って、薄膜１６の剥離面を平坦化する。このＲＴＡ処理の保持開始温度を１１５０℃よりも高い温度とし、ＲＴＡ処理の保持終了温度を１１５０℃以下とする。このＲＴＡ処理は、ランプ加熱方式の枚葉式熱処理炉を用いることができ、また、さらにエピタキシャル成長まで行うことが可能ないわゆるエピタキシャル成長炉を用いることもできる。
このような保持開始温度及び保持終了温度とすれば、高温保持中の平均温度を高くすることができ、薄膜の表面を十分に平坦化することができる。それとともに、保持終了温度を上記温度に下げることによって、貼り合わせウェーハにおける小さいサイズの新たなＢＭＤ核の形成を十分に抑制することができる。
一般的には、ＲＴＡ処理によって、ＢＭＤは一旦は溶解して減少するが、逆により小さいサイズのＢＭＤ核を高密度に形成していると考えられる。しかし、本発明の貼り合わせウェーハの製造方法におけるＲＴＡ処理によって、上記のように、小さいサイズの新たなＢＭＤ核の形成を十分に抑制することができる。
本発明における保持開始温度、保持終了温度とは、急速昇温（１０℃／秒以上（５０℃／秒以下が一般的））、高温保持、急速降温（１０℃／秒以上（５０℃／秒以下が一般的））するＲＴＡ処理において急速昇温と急速降温の間にはさまれた高温保持時間の最初と最後の温度である。
本発明における保持開始温度は、急速昇温が終わる点の温度である。すなわちＲＴＡ処理では急速昇温により保持温度まで昇温していくのであるが、本発明における保持開始温度は、その昇温速度が急激に低下する点の温度である。特には、高温保持開始温度から温度は一定になるか、低下する。
本発明における保持終了温度は、急速降温が始まる点であり、降温速度が急激に速くなる点の温度である。例えば温度が１１５０℃以下となったときに、降温速度を急激に速くし例えば降温速度が１０℃／秒以上となった点を保持終了温度と定めることができる。
また、保持開始温度から保持終了温度までの保持時間中は、温度下降を伴うが温度上昇を伴わないＲＴＡ処理とすることが好ましい。このように保持時間中の温度を調節することにより、ＲＴＡ処理の最初の段階において、十分に薄膜表面の平坦化をすることができる高温にしたとしても、ＲＴＡ処理の最後の段階で、より確実に１１５０℃以下とすることができる。また、高温保持時間も短縮できる。高温保持時間中の温度の降温は特に限定されないが、例えば、図１〜図４のようなパターンで行うことができ、一定速度で降温させてもよいし、保持開始温度で一定時間維持した後に降温してもよい。降温速度は例えば０．１〜５℃／秒とすることができる。
また、ＲＴＡ処理における保持開始温度を１１７５℃以上１２５０℃以下とし、保持終了温度を１１００℃以上１１５０℃以下とすることが好ましい。さらにＲＴＡ処理においてより表面粗さの改善効果を高める為には、保持開始温度はできれば高温、例えば１２００℃以上であることが望ましい。
このような保持開始温度及び保持終了温度とすれば、高温保持中の平均温度を高くすることができ、より薄膜の表面を平坦化することができる。それとともに、保持終了温度を上記範囲とすることによって、小さいサイズの新たなＢＭＤ核の形成を十分に抑制することができる。
工程（ｆ）のＲＴＡ処理を行った後、図７の工程（ｇ）に示したように、犠牲酸化処理を行って薄膜１６を減厚する。例えば、バッチ式縦型炉を用いた酸化熱処理により、薄膜１６の表面を熱酸化して酸化膜を形成し、その酸化膜をＨＦを含有する水溶液等で除去することにより、薄膜１６を減厚する。
上記犠牲酸化処理を行うときは、調整したい膜厚に応じて酸化膜厚さを選択する。ただし、剥離面に発生しやすいＯＳＦを確実に回避するため、ボンドウェーハ１０とベースウェーハ１１の結合力を高める結合熱処理として、９５０℃未満の温度で酸化熱処理を行った後に５％以下の酸素を含む不活性ガス雰囲気で１０００℃以上の温度で熱処理を行い、その後成長した酸化膜を除去する場合がある。
上記の工程（ｆ）のＲＴＡ処理及び工程（ｇ）の犠牲酸化処理は、複数回繰返されることがある。従来の条件では、ＲＴＡ処理及び犠牲酸化処理を繰り返す度に、ＲＴＡ処理ではＢＭＤが消去される一方で小さいＢＭＤ核は生成され、犠牲酸化ではＢＭＤのサイズが成長することになる。しかし、本発明におけるＲＴＡ処理では、上記のように小さいサイズの新たなＢＭＤ核の形成を十分に抑制することができるため、犠牲酸化処理によるＢＭＤ密度の増加を抑制することができる。
このように本発明では、ボンドウェーハを剥離した後の貼り合わせウェーハに対し、水素含有雰囲気下でＲＴＡ処理を行う際に、処理の最初の段階においては十分に表面を平坦化しうる高い温度まで上昇させて薄膜表面の平坦化を実行したのち、処理の最後の段階においては小さいサイズの新たなＢＭＤ核の形成がほとんど発生しない上限の温度以下まで温度を低下するような、温度保持のプロファイルを持つ、熱処理方法にてＲＴＡ処理を行うことができる。ＲＴＡ処理において新たなＢＭＤ核の形成がほとんどないので、ＲＴＡ処理後に犠牲酸化処理により薄膜１６を減厚しても、ＢＭＤ密度の増加を抑制できる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらによって限定されるものではない。
（実施例１）
ボンドウェーハとしてＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）の無いシリコン単結晶ウェーハ（直径３００ｍｍ、結晶方位＜１００＞）を準備した。このボンドウェーハに１９０ｎｍの酸化膜を成長した後、イオン注入機にて、５０ｋｅＶの加速エネルギーでＨ＋イオンを５×１０１６ａｔｏｍｓ／ｃｍ２注入してイオン注入層を形成した。
ベースウェーハとして酸素濃度が２２．４ｐｐｍａ（ＡＳＴＭ’７９）のシリコン単結晶ウェーハ（酸化膜なし、直径３００ｍｍ、結晶方位＜１００＞）を用意し、ボンドウェーハの注入面を接合面としてベースウェーハに密着させた。その後、この密着させたウェーハに対してバッチ式横型熱処理炉にて、投入温度２００℃、最高温度５００℃の熱処理を施し、ボンドウェーハをイオン注入層から剥離して、ベースウェーハ上にＳＯＩ層を形成した。
このＳＯＩ層の表面に、枚葉式ＲＴＡ装置により水素５０％アルゴン５０％混合ガスの雰囲気で、急速昇温（３０℃／秒）／急速降温（３０℃／秒）にはさまれた温度保持時間のステップの保持開始時の温度を１１７５℃とし、保持時間の３０秒間で温度を単調に減少して、保持終了時の温度を１１５０℃とした、ＲＴＡ処理を実施した。その際の熱処理の温度プロファイルは図１である。その後、バッチ式縦型熱処理炉にて、９００℃のパイロ酸化及び１０５０℃の酸素１％を含むＡｒガス熱処理を行い、ＳＯＩ表面（ＳＯＩ層の表面）に酸化膜成長を施した。その後ＨＦ洗浄にて酸化膜を除去することで、ＳＯＩ膜厚を９０ｎｍに調整した。
このＳＯＩウェーハについて、赤外線トモグラフ装置によりベースウェーハの裏面から２００μｍまでの深さ領域に存在するＢＭＤの密度を測定したところ、１．１×１０７カウント／ｃｍ３の密度を得た。更に、このウェーハの表面粗さをＡＦＭ（原子間力顕微鏡）において３０μｍ角の領域で測定を行った所、ＲＭＳ（二乗平均平方根）値は０．３８ｎｍであった。
（実施例２）
実施例１と同一条件でボンドウェーハをイオン注入層から剥離して、ベースウェーハ上にＳＯＩ層を形成した。このＳＯＩ層の表面に、枚葉式ＲＴＡ装置により水素５０％アルゴン５０％混合ガスの雰囲気で、急速昇温（３０℃／秒）／急速降温（３０℃／秒）にはさまれた温度保持時間のステップの保持開始時の温度を１１７５℃とし、保持時間の初めの１０秒間は１１７５℃を維持し、１０秒後から２０秒間で温度を単調に減少して、保持終了時の温度を１１５０℃としたＲＴＡ処理を実施した。その際の熱処理の温度プロファイルは図２である。その後、バッチ式縦型熱処理炉にて、９００℃のパイロ酸化及び１０５０℃の酸素１％を含むＡｒガス熱処理を行い、ＳＯＩ表面に酸化膜成長を施した。その後ＨＦ洗浄にて酸化膜を除去することで、ＳＯＩ膜厚を９０ｎｍに調整した。
このＳＯＩウェーハについて、赤外線トモグラフ装置によりベースウェーハの裏面から２００μｍまでの深さ領域に存在するＢＭＤの密度を測定したところ、１．２×１０７カウント／ｃｍ３の密度を得た。更に、このウェーハの表面粗さをＡＦＭにおいて３０μｍ角の領域で測定を行った所、ＲＭＳ値は０．３６ｎｍであった。
（実施例３）
実施例１と同一条件でボンドウェーハをイオン注入層から剥離して、ベースウェーハ上にＳＯＩ層を形成した。このＳＯＩ層の表面に、枚葉式ＲＴＡ装置により水素５０％アルゴン５０％混合ガスの雰囲気で、急速昇温（３０℃／秒）／急速降温（３０℃／秒）にはさまれた温度保持時間のステップの保持開始時の温度を１２００℃とし、保持時間の３０秒間で温度を単調に減少して、保持終了時の温度を１１００℃としたＲＴＡ処理を実施した。その際の熱処理の温度プロファイルは図３である。その後、バッチ式縦型熱処理炉にて、９００℃のパイロ酸化及び１０５０℃の酸素１％を含むＡｒガス熱処理を行い、ＳＯＩ表面に酸化膜成長を施した。その後ＨＦ洗浄にて酸化膜を除去することで、ＳＯＩ膜厚を９０ｎｍに調整した。
このＳＯＩウェーハについて、赤外線トモグラフ装置によりベースウェーハの裏面から２００μｍまでの深さ領域に存在するＢＭＤの密度を測定したところ、９．０×１０６カウント／ｃｍ３の密度を得た。更に、このウェーハの表面粗さをＡＦＭにおいて３０μｍ角の領域で測定を行った所、ＲＭＳ値は０．３５ｎｍであった。
（実施例４）
実施例１と同一条件でボンドウェーハをイオン注入層から剥離して、ベースウェーハ上にＳＯＩ層を形成した。このＳＯＩ層の表面に、枚葉式ＲＴＡ装置により水素５０％アルゴン５０％混合ガスの雰囲気で、急速昇温（３０℃／秒）／急速降温（３０℃／秒）にはさまれた温度保持時間のステップの保持開始時の温度を１１６０℃とし、保持時間の３０秒間で温度を単調に減少して、保持終了時の温度を１１００℃としたＲＴＡ処理を実施した。その際の熱処理の温度プロファイルは図４である。その後、バッチ式縦型熱処理炉にて、９００℃のパイロ酸化及び１０５０℃の酸素１％を含むＡｒガス熱処理を行い、ＳＯＩ表面に酸化膜成長を施した。その後ＨＦ洗浄にて酸化膜を除去することで、ＳＯＩ膜厚を９０ｎｍに調整した。
このＳＯＩウェーハについて、赤外線トモグラフ装置によりベースウェーハの裏面から２００μｍまでの深さ領域に存在するＢＭＤの密度を測定したところ、８．０×１０６カウント／ｃｍ３の密度を得た。更に、このウェーハの表面粗さをＡＦＭにおいて３０μｍ角の領域で測定を行った所、ＲＭＳ値は０．４２ｎｍであった。
（比較例１）
実施例１と同一条件でボンドウェーハをイオン注入層から剥離して、ベースウェーハ上にＳＯＩ層を形成した。このＳＯＩ層の表面に、枚葉式ＲＴＡ装置により水素５０％アルゴン５０％混合ガスの雰囲気で、急速昇温（３０℃／秒）／急速降温（３０℃／秒）にはさまれた温度保持時間のステップの保持開始温度を１１７５℃とし、保持時間の３０秒間で温度を維持したまま、保持終了時の温度を１１７５℃のままとしたＲＴＡ処理を実施した。その際の熱処理の温度プロファイルは図５である。その後、バッチ式縦型熱処理炉にて、９００℃のパイロ酸化及び１０５０℃の酸素１％を含むＡｒガス熱処理を行い、ＳＯＩ表面に酸化膜成長を施した。その後ＨＦ洗浄にて酸化膜を除去することで、ＳＯＩ膜厚を９０ｎｍに調整した。
このＳＯＩウェーハについて、赤外線トモグラフ装置によりベースウェーハの裏面から２００μｍまでの深さ領域に存在するＢＭＤの密度を測定したところ、３．０×１０７カウント／ｃｍ３の密度を得た。更に、このウェーハの表面粗さをＡＦＭにおいて３０μｍ角の領域で測定を行った所、ＲＭＳ値は０．３７ｎｍであった。
（比較例２）
実施例１と同一条件でボンドウェーハをイオン注入層から剥離して、ベースウェーハ上にＳＯＩ層を形成した。このＳＯＩ層の表面に、枚葉式ＲＴＡ装置により水素５０％アルゴン５０％混合ガスの雰囲気で、急速昇温（３０℃／秒）／急速降温（３０℃／秒）にはさまれた温度保持時間のステップの保持開始時の温度を１１００℃とし、保持時間の３０秒間で温度を維持したまま、保持終了時の温度を１１００℃のままとしたＲＴＡ処理を実施した。その際の熱処理の温度プロファイルは図６である。その後、バッチ式縦型熱処理炉にて、９００℃のパイロ酸化及び１０５０℃の酸素１％を含むＡｒガス熱処理を行い、ＳＯＩ表面に酸化膜成長を施した。その後ＨＦ洗浄にて酸化膜を除去することで、ＳＯＩ膜厚を９０ｎｍに調整した。
このＳＯＩウェーハについて、赤外線トモグラフ装置によりベースウェーハの裏面から２００μｍまでの深さ領域に存在するＢＭＤの密度を測定したところ、８．０×１０６カウント／ｃｍ３の密度を得た。更に、このウェーハの表面粗さをＡＦＭにおいて３０μｍ角の領域で測定を行った所、ＲＭＳ値は０．５５ｎｍであった。
実施例１〜実施例４、比較例１及び比較例２の条件及び結果を表１にまとめた。
Figure 2014232806
表１に示すように、表面粗さは、主に高温保持中の平均温度に依存し、ＢＭＤ密度は、主に高温保持の終了温度に依存すると考えられる。実施例１、２と比較例１を比較すると、表面粗さには大きな差異はないが、保持終了温度が低い実施例１、２のＢＭＤ密度は、比較例１に比べて１／３程度に低減することができた。
また、実施例３のように、更に保持終了温度を低温化することによって、ＢＭＤ密度を更に低減することができると同時に、保持終了温度を低温化しても保持開始温度を高めたことによって高温保持中の平均温度を高めたことによって、表面粗さの悪化を防ぐことができた。
実施例４では、保持終了温度を１１００℃と低くすることによってＢＭＤ密度を低減し、かつ、保持開始温度はやや低めであるが１１５０℃よりも高くしたことによって、１１００℃の一定温度で保持した比較例２に比べて表面粗さの悪化を防ぐことができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１０…ボンドウェーハ、 １１…ベースウェーハ、 １２…酸化膜（絶縁膜）、 １３…イオン注入層、 １４…埋め込み酸化膜（埋め込み絶縁膜）、 １５…貼り合わせウェーハ、 １６…薄膜。

Claims (3)

  1. ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する、貼り合わせウェーハの製造方法において、
    前記ボンドウェーハを剥離した後の貼り合わせウェーハに対し、水素含有雰囲気下でＲＴＡ処理を行った後、犠牲酸化処理を行って前記薄膜を減厚する工程を有し、
    前記ＲＴＡ処理の保持開始温度を１１５０℃よりも高い温度とし、前記ＲＴＡ処理の保持終了温度を１１５０℃以下とした条件で、前記ＲＴＡ処理を行うことを特徴とする貼り合わせウェーハの製造方法。
  2. 前記保持開始温度から前記保持終了温度までの保持時間中は、温度下降を伴うが温度上昇を伴わないことを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
  3. 前記保持開始温度を１１７５℃以上１２５０℃以下とし、前記保持終了温度を１１００℃以上１１５０℃以下とすることを特徴とする請求項１または請求項２に記載の貼り合わせウェーハの製造方法。
JP2013113307A 2013-05-29 2013-05-29 貼り合わせウェーハの製造方法 Active JP6086031B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013113307A JP6086031B2 (ja) 2013-05-29 2013-05-29 貼り合わせウェーハの製造方法
SG11201509256XA SG11201509256XA (en) 2013-05-29 2014-03-25 Method of manufacturing bonded wafer
PCT/JP2014/001680 WO2014192207A1 (ja) 2013-05-29 2014-03-25 貼り合わせウェーハの製造方法
KR1020157033535A KR102022504B1 (ko) 2013-05-29 2014-03-25 접합 웨이퍼의 제조방법
US14/787,647 US9735045B2 (en) 2013-05-29 2014-03-25 Method of fabricating SOI wafer by ion implantation
CN201480028918.5A CN105264641B (zh) 2013-05-29 2014-03-25 贴合晶圆的制造方法
EP14804151.0A EP3007204B1 (en) 2013-05-29 2014-03-25 Method for manufacturing bonded wafer
TW103118642A TWI549192B (zh) 2013-05-29 2014-05-28 Method of manufacturing wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013113307A JP6086031B2 (ja) 2013-05-29 2013-05-29 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2014232806A true JP2014232806A (ja) 2014-12-11
JP6086031B2 JP6086031B2 (ja) 2017-03-01

Family

ID=51988262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013113307A Active JP6086031B2 (ja) 2013-05-29 2013-05-29 貼り合わせウェーハの製造方法

Country Status (8)

Country Link
US (1) US9735045B2 (ja)
EP (1) EP3007204B1 (ja)
JP (1) JP6086031B2 (ja)
KR (1) KR102022504B1 (ja)
CN (1) CN105264641B (ja)
SG (1) SG11201509256XA (ja)
TW (1) TWI549192B (ja)
WO (1) WO2014192207A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126746A (ja) * 2016-01-14 2017-07-20 ソイテックＳｏｉｔｅｃ 構造の表面を平滑化するためのプロセス

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985204B2 (en) * 2016-02-16 2021-04-20 G-Ray Switzerland Sa Structures, systems and methods for electrical charge transport across bonded interfaces
US20220048762A1 (en) * 2020-08-14 2022-02-17 Beijing Voyager Technology Co., Ltd. Void reduction on wafer bonding interface

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
JP2004535685A (ja) * 2001-07-16 2004-11-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 表面状態を改善する方法
JP2009032972A (ja) * 2007-07-27 2009-02-12 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2012520579A (ja) * 2009-03-18 2012-09-06 ソイテック 「シリコン−オン−インシュレーター」ｓｏｉ型の基板のための表面処理方法
JP2012222294A (ja) * 2011-04-13 2012-11-12 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307472A (ja) 1988-06-03 1989-12-12 Matsushita Electric Ind Co Ltd 押出コーティング装置
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6884696B2 (en) 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
KR20060030911A (ko) 2003-07-29 2006-04-11 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 공동-임플란트 및 열적 아닐링에 의한 개선된 품질의 박층제조방법
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
TWI483350B (zh) * 2008-03-21 2015-05-01 Shinetsu Chemical Co SOI wafer manufacturing method and glass cleaning method
KR101541940B1 (ko) 2008-04-01 2015-08-04 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 기판의 제조 방법
JP4666189B2 (ja) 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2010098167A (ja) 2008-10-17 2010-04-30 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
US8043938B2 (en) * 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000294754A (ja) * 1999-04-07 2000-10-20 Denso Corp 半導体基板及び半導体基板の製造方法並びに半導体基板製造装置
JP2004535685A (ja) * 2001-07-16 2004-11-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 表面状態を改善する方法
JP2009032972A (ja) * 2007-07-27 2009-02-12 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法
JP2010062532A (ja) * 2008-09-03 2010-03-18 Soitec Silicon On Insulator Technologies 低減されたｓｅｃｃｏ欠陥密度を有するセミコンダクタ・オン・インシュレータ基板を製造する方法。
JP2012520579A (ja) * 2009-03-18 2012-09-06 ソイテック 「シリコン−オン−インシュレーター」ｓｏｉ型の基板のための表面処理方法
JP2012222294A (ja) * 2011-04-13 2012-11-12 Shin Etsu Handotai Co Ltd 貼り合わせウェーハの製造方法
JP2013143407A (ja) * 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126746A (ja) * 2016-01-14 2017-07-20 ソイテックＳｏｉｔｅｃ 構造の表面を平滑化するためのプロセス
KR20170085443A (ko) * 2016-01-14 2017-07-24 소이텍 구조의 표면을 평활화하는 프로세스
CN107039269A (zh) * 2016-01-14 2017-08-11 索泰克公司 用于平滑结构体表面的方法
KR102583420B1 (ko) * 2016-01-14 2023-10-04 소이텍 구조의 표면을 평활화하는 프로세스

Also Published As

Publication number Publication date
KR20160013037A (ko) 2016-02-03
TWI549192B (zh) 2016-09-11
EP3007204A4 (en) 2017-03-01
EP3007204B1 (en) 2021-09-29
WO2014192207A1 (ja) 2014-12-04
JP6086031B2 (ja) 2017-03-01
KR102022504B1 (ko) 2019-09-18
TW201445636A (zh) 2014-12-01
EP3007204A1 (en) 2016-04-13
US9735045B2 (en) 2017-08-15
US20160079114A1 (en) 2016-03-17
CN105264641A (zh) 2016-01-20
CN105264641B (zh) 2018-01-12
SG11201509256XA (en) 2015-12-30

Similar Documents

Publication Publication Date Title
KR102509310B1 (ko) 접합 soi 웨이퍼의 제조방법
US20080124929A1 (en) Process for Regenerating Layer Transferred Wafer and Layer Transferred Wafer Regenerated by the Process
US20130089968A1 (en) Method for finishing silicon on insulator substrates
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
KR20140121392A (ko) 접합 soi 웨이퍼의 제조방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
JPWO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
JP2008016534A (ja) 貼り合わせウェーハの製造方法
JP6086031B2 (ja) 貼り合わせウェーハの製造方法
JP2003347176A (ja) 貼り合わせウェーハの製造方法
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP5541136B2 (ja) 貼り合わせｓｏｉウエーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP2011029594A (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP2008166516A (ja) 半導体基板の製造方法
JP5055671B2 (ja) Ｓｏｉ基板の製造方法
JP2008028415A (ja) Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170117

R150 Certificate of patent or registration of utility model

Ref document number: 6086031

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250