JPH03129735A - 薄膜酸化物用の成長修正熱酸化方法 - Google Patents

薄膜酸化物用の成長修正熱酸化方法

Info

Publication number
JPH03129735A
JPH03129735A JP1329793A JP32979389A JPH03129735A JP H03129735 A JPH03129735 A JP H03129735A JP 1329793 A JP1329793 A JP 1329793A JP 32979389 A JP32979389 A JP 32979389A JP H03129735 A JPH03129735 A JP H03129735A
Authority
JP
Japan
Prior art keywords
silicon
oxide
gettering
stress
annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1329793A
Other languages
English (en)
Other versions
JPH0648683B2 (ja
Inventor
Pradip K Roy
クマー ロイ プラディップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH03129735A publication Critical patent/JPH03129735A/ja
Publication of JPH0648683B2 publication Critical patent/JPH0648683B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシリコン集積回路用の薄い（たとえば＜２５ｎ
ｍ）酸化物を形成するための成長修正熱酸化プロセスに
関する。
藍来技歪坐箆国 超大規模（〉１千万デバイス／チツプ）シリコン集積回
路を実現するための主要な障害は、サブミクロン設計則
に基く場合、必要な低欠陥密度（Ｄ、）　、低電荷捕獲
密度（ｃｔｔｔ）及び、原子的に鋭＜、応力のないＳｔ
／５ｉ０２界面を示すきわめて薄い酸化物を成長させる
ことができないことであった。シリコン核生成表面の特
性は、成長した酸化物の特性を決める重要な部分を果す
ことが確認されている。ダヴリュ・カーノ（ｉ＋ｌ、Ｋ
ｅｎ）らに、よる“シリコン半導体技術用過酸化水素を
基礎とした浄化液”と題する論文、アールシーニーレビ
ュー（Ｒ（Ｊ　Ｒｅｖｉｅｗ）　、第３１巻、１９７０
年６月、１８７−２０６頁に詳細に述べられているよう
に、シリコン表面の事前酸化浄化は、核生成表面を改善
することがわかった。特に、カーノらの論文は酸化のた
めのシリコン表面を用意するため、Ｈ，０□−ＮＨ４０
）１及びＨｚ−１ｈ（ｈ　　ｌＩＣ１を含む各種の溶液
の使用について議論している。この事前酸化浄化は酸化
技術の不可欠の部分となっている。しかし、そのような
浄化プロセスは、成長導入酸化物欠陥及びシリコン基板
と成長酸化物間の界面応力の問題を軽減することができ
ない。
酸化物の品質を改善する別の方法においては、成長中塩
素を含む少量の気体を添加してもよい。
この具体的な研究については、イー・ジェイ・ジャンセ
ンス（Ｅ、Ｊ、　Ｊａｎｓｓｅｎｓ）らによる“シリコ
ン熱酸化技術を改善するための最適添加物としての１．
１．１−トリクロルエタンの使用”と題する参照文献、
ジャーナル　エレクトロケミカルソサイアテ４　　（Ｊ
ｏｕｒｎａｌ　Ｅｌｅｃｔｒｏｃｈｅｍ、　５ｏｃｉｅ
ｔｙ）、第１２５巻、第１０号、１９７８年１０月、１
６９６−１７０３真中に詳細に述べられている。
塩素を含む物質（たとえば塩酸（ＨＣＩり　、）リクロ
ルエタン（ＴＣＡ）Ｉ−リクロルエテン（ＴＣＥ）を加
えることにより、可動イオンの密度、酸化物欠陥及び酸
化物中の表面電荷密度を減らすことがわかっている。し
かし、そのような酸化物はなお成長誘導欠陥、アルカリ
金属汚染及び界面応力の問題を示す。
全体の厚さが１０　２０ｎｍであるＳｉＯ２／Ｓｉ３Ｎ
。
／Ｓｉｎｇの集積薄膜では、比較的低欠陥密度（Ｄ。
＝　０．５　ａｍ−”）が得られることが示されている
。たとえば、ティーワタナベ（Ｔ、　Ｗａｔａｎａｂｅ
）らによる“メモリ容量用１００人厚＋ｉ層５ｔ（ｈ／
Ｓｉ３Ｎ４／５ｉ０２誘電体層”プロシーディング・オ
ブ・ザ・インターナショナル・リライアビリティ、フィ
ジックス・シンポジウム（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏ
ｆ　ｔｈｅ　Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｒｅ１ｉａ
ｂｉｌｉｔｙ　Ｐｈｙｓｉｃｓ　Ｓｙｍｐｏｓｉｕｍ）
　１９８５年、１８−２３頁を参照のこと、しかし、Ｓ
ｉ３Ｎ４／５ｉＯｔ界面は、高密度の界面電荷トラップ
状態、Ｑ、ｔを示すことが示られており、窒化物が酸化
物質を通さないため、アニーリングによって除去されな
い。この三層構造はＭＯ３集積回路中のゲ−ト誘電体と
しては使用できない。これらの界面準位がデバイス動作
中チャネルコンダクタンスヲ丁ケろとともに、闇値電圧
を電荷誘導によりシフトさせてしまうためである。
従って、サブξクロンＭＯＳデバイス構造中のゲート誘
電体として使用するのに必要な特性を示す薄い酸化物を
形成するための従来技術には、問題が残っている。
本見班立既叉 従来技術に残っている問題は、本発明により軽減される
。本発明は薄い（たとえば＜２５ｎｍ）酸化物を形成す
るための成長修正熱酸化プロセス、特に成長中の酸化物
中の成長異常を最小にする事前酸化シリコン表面処理を
同時に行うことを含み、それによって酸化物構造及び基
板／酸化物界面の品質を改善するプロセスに関する。
本発明によれば、シリコン表面上の欠陥を捕獲するか又
は熱的に成長させた酸化物の応力を解放するか、あるい
は両方の働きのある任意の適切な同時処理を用いてよい
。そのようなプロセスの具体的な例には、（たとえば６
００−７５０℃の範囲の温度において）同時Ｃ１−（た
とえばＨＣｌ。
ＴＣＡ又はＴＣＥ）捕獲及び高温（〜９００−９５０℃
〉応力解放アニールがそれぞれ含まれる。
以下で詳細に述べるように、これらの捕獲とアニーリン
グプロセスは、それぞれ独立で用いてもよく、組合せて
用いてもよいが、最善の結果は、組合せたプロセスに伴
う。
以下の図面に関連して、各種の型及び適切な事前酸化シ
リコン表面処理の組合せについて、以下で詳細に述べる
。
韮豊亙星豊 本発明の成長修正酸化プロセスは、以下で詳細に述べる
ように、熱的に成長させた酸化物の形成に関する。シリ
コンの熱酸化は、成長した酸化物を通した酸化種のフイ
ンク別による拡散と、−次の化学プロセスによるＳｉ／
５ｔ（ｈ界面でのシリコンと酸化種との反応により起る
。このプロセスにより界面の内部への移動が生じ、シリ
コン層の最善の可能な不活性化ができる。他の型のプロ
セス、たとえば化学気相堆積（ＣＶ　Ｄ）は比較的質の
低い不活性化しかできず、堆積させた酸化物層は半導体
集積回路の大規模集積（ＵＬＳＩ）に用いるゲート酸化
物としては相対的に質の低い誘電体である。
第１図を参照すると、この図は従来技術による熱酸化プ
ロセスと、本発明の成長修正プロセスの例のプロセス工
程の概略を示す。従来技術のプロセスの場合、シリコン
ウェハは時刻ｔｌ′−ｔ２′間（典型的な場合、１０分
）に炉中に移される。この時間中の炉温度Ｔ、′は、約
７５０℃である。
その次の時刻ｔｚ　ｌ　　ｔ３ｒの間、炉の温度は約９
００℃のその最終値Ｔｆ　　’まで上げられる。５°／
分の典型的な上昇温度を用いてもよく、その場合炉を温
度Ｔｆ　　’にするには、約４０分を必要とする。
次にウェハを酸素雰囲気に露出させ、酸化物層の形成を
開始させる。成長する酸化物層の質を改善するため、こ
の酸化雰囲気に塩素を′含む物質（上で引用したジャン
センらの文献参照）を含めてもよい。酸素への露出は時
１’Ｊｓ　’−ｔ４”ａき、この時間の長さは、所望の
酸化物層の厚さに依存する。
たとえば、２０−３０分の露出で約２５０ｎｍ厚の酸化
物が成長する。
ｔ、ｌからｔ、Ｊへの事前酸化アニールを次に行い、成
長じた酸化物薄膜から捕獲した電荷を除く。炉の温度は
時間ｔｓ　ｌ　　ｔ、　ｌで最初の値Ｔｉ　　’まで、
ゆっくり下げられる。次にウェハは時間１　、／−ｔ、
１で炉からゆっくりとり出される。
この従来技術のプロセスで成長させた約２５ｎｍの厚さ
の酸化物層は、約０．３５／ｃＪの欠陥密度Ｄｏ　、１
．５　Ｘ　１０”／ｃｉの可動イオン濃度、５．ＯＸ　
１０　ＩＯ／Ｊの界面捕獲電荷密度０口及び１．５８Ｘ
　１０９ｄｙｎ／ｃ４のシリコン基板応力を生じた。約
１５ｎｎ＋のより薄い酸化物は以下の特性を示した。
Ｄ、＝０．７４／Ｃ４、Ｎ５ｉｉ＝　４．０５　Ｘ　１
０　′″／　ｃｔＡ、Ｑ＋ｔ＝　９．　ＯＸ　１０　”
／ｃｔ、及び２．７２　Ｘ　１０９ｄｙｎ／　ｃａｌの
シリコン応力、２５ｎｍの層の場合に生じた応力が第２
図にグラフで示されており、第２図に関連して以下で詳
細に述べる。
上で詳細に述べたように、従来技術で熱的に戒長させた
薄い酸化物のこれらの測定された特性はそのような酸化
物がサブミクロンサイズのデバイス（ＵＬＳＩ用）のゲ
ート誘電体として、あるいは欠陥密度、可動イオン濯度
、界面捕獲電荷密度又は界面付近のシリコン応力が重要
である他の用途（たとえば電荷結合デバイス）に用いる
には許容されない。
本発明の成長修正酸化プロセスは、熱的に成長させた薄
い酸化物のこれら及び他の特性を改善することがわかっ
ている。上で述べた従来技術と容易に比較できるプロセ
ス工程の例が、第１図に示されている。プロセスは従来
技術のプロセスと同様、ｔ＋ｔｚ（１０分）間に炉中に
ウェハを移動させることから始る。この点における炉の
最初の温度Ｔｉは、約７５０℃である。この移動時間に
続いて、稀釈塩素を含む雰囲気（たとえばＨＣＩ又はＴ
ＣＡ又はＴＣＥ）中で、シリコン表面のゲッタリングを
行う最初の表面処理が行われる。時間ｔ＊−ｔｓ　（た
とえば３０分）中のゲッタリングは、シリコン核生成表
面上に存在しうるあらゆる金属イオン汚染を除去するた
めに用いられる。このゲッタリング操作を行うことによ
り、可動イオンの濃度Ｎ、は、従来技術の構造と比べて
成長させた酸化物中で、著しく減少する。この操作に続
いて、炉の温度は時間１．−１．中に９００℃のＴｆに
上げられる。（同じ５℃／分の上昇速度を用いてもよい
。） この時点で時間ｔ４−ｔｓに第２の表面処理である応力
解放アニールが導入される。シリコン表面付近の応力場
の局部的な変化を最小にするため、不活性雰囲気中（た
とえば１００％Ａｒ）のアニールを（約３０分間）行う
。シリコン表面付近の応力は、実際の酸化工程が始る前
でも、核生成表面上に形威し始る少量のそれ自身の酸化
物の結果である。それ自身の酸化物は不連続であるため
、ＳｔとＳｉｎｇの熱膨張係数の不整合及び５ｉ−４Ｓ
ｉＯ□変換に伴う体積率の大きな変化により、シリコン
中に常に局部的な応力勾配を発生させる。これらの局部
的な応力を含む領域は、酸化成長熱機構及びＳｉ／Ｓｉ
ｎｇ界面構造に影響を与える。成長した酸化物の品質に
対するこれらの局部的な応力勾配の影響は。
複雑なプロセス又はデバイス形状により、更に増幅され
る。アルゴンアニールはこれらの局部的な応力領域の少
くともいくつかを緩和させ、それによって成長させた酸
化物層中のある種の成長異常を減少させると考えられる
。
このアニールに続くプロセスは上で述べた従来技術の工
程と同じでよい。具体的にはシリコン表面の酸化は時間
１．−１＆に行われ、（時間は酸化物の所望の厚さに関
連する）、続いて時間ｔ１ｋにアニールが行われる。次
に炉の温度を時間ｔ−＋　−ｔｓで下げられ、酸化させ
たウェハを炉から取り出す。
本発明のこの具体的なプロセスにより成長させた約２５
ｎ＋＊の厚さの酸化物層は、約０．１５／ｃｄの欠陥密
度Ｄｏ　、０．２　Ｘ　１０１０／−以下の可動イオン
濃度Ｎ　ｓ　１．２．５Ｘ１０’０／ｃｄ以下の界面捕
獲電荷密度Ｑ１．及び０．４　Ｘ　１０　ｑｄｙｎ／　
ｃａｌのシリコン基板応力を生じる。１５ｎｍオーダー
のより薄い酸化物は、以下の特性を示した。Ｄ、＝０．
４３／ｃｄ、Ｎｍ＋−２，ＯＸ　１０　’°／　ｃｎｌ
ＳＱｔｔ＝　５．　ＯＸ　１０１０／ｃｎｌ及び０．９
０　Ｘ　１０９ｄｙｎ／ｃｒＡのシリコン応力を示した
。シリコン応力のデータが、第２図にグラフの形で示さ
れている。これらの結果を従来技術の熱酸化物のそれら
と比較すると、本発明の事前酸化シリコン表面処理を用
いた時の薄い酸化物の品質が著しく改善されることが示
される。
以下に示す第１表は、４つの異なる酸化物の場合につい
て、上で述べたこれら各種の特性を要約したものである
。
（１１従来技術による熱酸化物； （２）事前酸化汚染ゲッタリングと事前酸化応力解放ア
ニールの両方を用い成長させた成長修正酸化物； （３）　　事前酸化汚染ゲッタリングのみを用いて成長
さ廿た成長修正酸化物；及び （４）事前酸化応力解放アニールのみを用いて成長させ
た成長修正酸化物。
これらの結果が明らかに示すように、ゲッタリング操作
及びアニールの両方を含む成長修正プロセスは、最も高
品質の薄い酸化物を得るために好ましい。
上で参照した第２図は、更にこれらの結果を示す。第２
図は以下のものに対するシリコン（４００）Ｘ線マイク
ロ回折（ＸＲＭＤ）ピーク分布を示す。
（１１従来技術による熱酸化物を含む構造；（２）成長
修正酸化物を含む構造；及び（３）いずれの酸化物を有
しない名目上のシリコン基板。
後者は比較のためにのみ含まれている。Ｓｉ／ＳｉＯ。
界面付近のシリコン層中の応力は、成長した酸化物層中
の応力の状態、特に薄い酸化物層中の状態も反映するこ
とがよく知られている。従って、基板応力を測定するこ
とにより、熱酸化物中の応力のレベルを求めることがで
きる。シリコン（４００）２／ピ一ク位置は、シリコン
の（４００）面の面間隔（ｄ）を直接測定するものであ
る。応力のかかっていないときの応力からのピーク位置
の変化２θ。は、格子の広がり（ｄ−ｄｏ又はΔｄ）の
尺度で、それは周知のシリコンの弾性スティフネスの値
から、シリコン中の応力（σ、）に変換できる。加えて
、βで示されるシリコン（４００）ピーク分布のピーク
幅は、Ｓｉ／ＳｉＯ□界面付近のシリコン構造について
の情報を与える。
第２図を特に参照すると、名目的に（１００）単結晶シ
リコンのピーク分布は、比較的狭くみえ、ピーク位置は
６９．１９７５　”の２０、約０．７０００°の幅β。
である。それに対して、従来技術による熱酸化物を有す
る構造のピーク分布は、はるかに広く、約０．７３００
　’の幅を有する。上で述べたように、この広がりは界
面付近のシリコン欠陥密度の増加にの値まで変化してい
るように見え、従来技術による熱酸化物を含む構造中の
応力の増加を示している。
本発明の成長修正構造に付随するピーク分布は、ピーク
位置２θ及びピーク幅の両方が改善されていることを示
している。上で述べたように、同時ゲッタリングの形の
事前酸化シリコン表面処理は、シリコン核生成表面から
金属イオン汚染を除去し、従って酸化物層中の成長異常
を減じ、欠陥密度を下げることがわかっている。従って
、ゲッタリング操作は２θピ一ク位置の変化を、（１０
０）単結晶シリコンに付随した名目上の値に近づける。
この場合、第２図を参照するとわかるように、６９、１
８２０　’の２θの値が得られた。上で述べたように、
ピーク幅βの減少は、酸化物との界面付近のシリコン基
板中の応力を解放することにより得られる。応力の解放
は、高温アニールの形の事前酸化シリコン表面処理によ
り実現される。第２図に示されるように、そのようなプ
ロセスはピーク幅βを約０．７１８０°と縮め、（１０
０）単結晶シリコン基板に付随した名目上の幅０．７０
００°に比較的近づけることがわかっている。
第３図は、従来技術による熱酸化物を有する構造（左側
の像）と、本発明に従って形成された成長修正酸化物を
有する構造（右側の像）の両方の透過電子顕微鏡（ＴＥ
Ｍ）で得られた格子像を示す。従来技術による熱酸化物
中の界面付近のシリコン層の格子像における（より暗い
領域で示される）比較的大きなコントラスト変調は、局
在化した歪場による。シリコン層中のそのような歪場は
、事前酸化応力解放アニールを、熱酸化成長を始める前
に用いた時の本発明の成長修正プロセスで形成した構造
中で本質的に減少する。この歪の減少は構造の均一性、
特に基板／酸化物界面において明らかな均一性による成
長修正酸化物の格子像で表わされている。加えて、汚染
を除去するための同時事前酸化ゲッタリングは、このコ
ントラスト変調を更に減少させることがわかっている。
上で述べたように、本発明の事前酸化シリコン表面処理
による改善は、独立で累積的であり、それらは薄い酸化
物の構造を改善するため、一方のみあるいは組合せて用
いてもよいことを意味しいてる。もちろん、最適な結果
は事前酸化汚染ゲッタリング及び事前酸化応力解放アニ
ールの両方を用いたとき得られる。また、これらの操作
を行う順序は重要でないことにも注意すべきである。す
なわち、応力解放アニールは汚染ゲッタリングの前に行
ってもよい。（事実、ゲッタリング操作は９００℃のＴ
ｔで行ってもよい。〉しかし、アニーリングは高温で行
わなければならないから、第１図に概略が示されるプロ
セスは、標準的な製造プロセスにこれらの事前酸化シリ
コン表面処理を組込む最も論理的なものと考えられる。
加えて、本発明を実施するのに使用してよい多くの他の
事前酸化シリコン表面処理がある。他のそのような処理
には以下のものが含まれるが、それらには限られない。
＋１）　　事前酸化高温水素ベーク； （２）高真空、高温アニール；又は （３）　　事前酸化プラズマエツチング及び酸化雰囲気
中でのＵＶ処理。
最初の２つのプロセスはシリコン基板表面からあらゆる
一貫性のないそれ自身の酸化物を除去することにより、
シリコン基板の応力を減らすために用いられ、後者はそ
の後の酸化物成長のため相対的に均一で汚染のないシリ
コン核生成表面を生成するために用いられる。
本発明の成長修正プロセスについてのここでの記述は標
準的な高温壁雰囲気炉酸化プロセスに関連したものであ
るが、酸化はレーザー、電子ビーム又は非可干渉性ハロ
ゲンランプを、この熱的に行わす表面反応を制御する目
的で非常に短い高温処理を行うための加熱源として用い
る急速熱酸化（ＲＴＯ）プロセスによって行ってもよい
。更に、成長中の酸化物層を貫く酸化種の輸送は、通常
熱エネルギーにより推進されるが、酸化はフォトン流又
は電界により促進された雰囲気中で比較的低温において
行ってもよい。この場合、これらの条件は、酸化種を基
板界面まで輸送し、酸化を起こさせることが知られてい
る。
裏簾値来 本発明に従って形成された成長修正薄膜酸化物の欠陥密
度Ｄ０を測定するために使用した方法の例は、実際のデ
バイス構造（たとえばＩ　ＭｂｉｔＤＲＡＭ）の使用を
必要とした。デバイス構造は容量構造を形成するような
局部酸化、ポリシリコン堆積及びドーピング工程によっ
て製作した。次にデバイスは第４図に示されるように、
チップ全体上に単一電極を形成するためパターン形成し
た。試験は漏れ電流レベルが１μＡに達するまで、電極
に負電圧（たとえば印加バイアスにおいて−ＩＶ／秒）
を印加することにより行った。試験構造の概略的なダイ
アグラムが、第５図に示されている。
Ｐ形基板に対する負極性は容量構造を蓄積にするため、
表面空乏とシリコン領域中の電圧損失を最小にする。同
様な技術についてはティー・エヌ・ニューエン（Ｔ、　
Ｎ、　Ｎｇｕｙｅｎ）らにより、エム・アール・ニス・
シンボジア・プロシーデイングズ（ＭＲ３Ｓｙｍｐｏｓ
ｉａ　　Ｐｒｏｃｅｅｄｉｎｇｓ）　ＳＶ　−７１５５
０５−１２頁、１９８６年に発表された“シリコンＩＣ
プロセスにおける材料論”と題する論文中で詳細に述べ
られている。高いレベルの信頼性を確保するため、試験
は、各ランに対し典型的な場合２０００の容量について
行った。そのような多数の測定は、各種のゲート酸化物
での非常に小さなり０の変化を決定及び検知するために
は本質的である。測定されたデータは、１μＡの漏れ電
流において測定された降伏電圧の累積確率分布としてプ
ロットした。従来技術による熱酸化物及び本発明による
成長修正酸化物の両方についてのデータが、第６図に示
されている。試験した容量位置のクループの歩留り　（
Ｙ）を、与えられた降伏電圧（たとえばＦｂｄ＝６．６
７ＭＶｃｍ−’）において１μＡ以下の漏れ電流を示す
位置の割合として定義する。欠陥密度Ｄ０は歩留りのデ
ータから以下の関係に従い計算できる。
Ｙ＝ｅｘｐ　　（−ＡＤｏ　） ここで、Ａは試験される面積と定義される。第６図を参
照するとわかるように、歩留りＹは従来技術による熱酸
化物の場合の約８２％から、本発明による成長修正酸化
物の場合の約９６％まで増加した。上の関係を用いると
、欠陥密度Ｄ０は従来技術による熱酸化物の場合の０．
７ｃｍ−２の値から、成長修正酸化物の場合の約０．２
ｃｍ−”のレベルまで減少した。成長修正酸化物薄膜で
歩留りとＤｏの両方が改善されることは明らかである。
成長修正酸化物の容量−電圧（Ｃ−Ｖ）安定性を、２　
Ｍ　Ｖ　／　ａｍの電界下１０分間の２５０℃における
酸化物のバイアス−温度−ストレス（ＢＴＳ）及び高周
波Ｃ−■曲線におけるフラットバンド電圧シフト（△Ｖ
ＦＩ）のモニターにより評価した。
ストレス後のより負の値へのフラットバンドのシフトは
、Ｓｔ／５ｔ（ｈ界面における正電荷の蓄積を示し、そ
れは通常酸化物中の可動イオン汚染及び／又は基板から
の正孔注入による。同様に、ストレス後のより正の△Ｖ
ＦＩＩは、恐らく基板からのホットエレクトロン注入に
よる。第７図は従来技術による熱酸化膜を含むＭＯ３容
量のＣ−Ｖ特性に対するＢＴＳ効果を示す。成長修正酸
化物薄膜を含むＭＯ３容量のＣ−■特性が、第８図に示
されている。成長修正酸化物薄膜はバイアス−温度−ス
トレスの後実質的な不安定さを示さないが、従来技術に
よる酸化物薄膜は第６（ａ）図に示されるように、わず
かなフラットバンド電圧シフト（△ＶＦＩＩ＝−０，０
３Ｖ）を示した。等価な厚さの従来技術による熱酸化膜
と比べた時、これらの結果はより低い捕獲電荷（Ｑ、ｔ
）、フラットバンドシフト（ΔＶ　Ｆｉｌ）及び可動イ
オン濃度（Ｎ　＊’ｉ　）を示す。
第’ｌｍ−４１１図は３つの異なる酸化物の場合の高周
波及び低周波Ｃ−■プロットの組合せを示す。
（ａ）　　従来技術のｓｔｏ、／５ｉＪａ構造を含む積
層酸化物（第９図）； （ｂ）　　従来技術による熱酸化構造（第１０図）：及
び （Ｃ）　　本発明の成長修正酸化物。
第９図の積層酸化物プロットの場合、文字“Ａ”で示さ
れた反転開始時における容量の大きな差は、Ｓｉｎｇ及
び５ｉＪａ　７１間の界面における高密度の界面トラッ
プＱ五、による。これらのトラップはまた、低周波プロ
ットの反転領域に存在する変調も説明する。比較すると
、従来技術の熱酸化物及び成長修正酸化物は、容量に実
質的な差を示す。第１１図を参照するとわかるように、
第１０図の従来技術の熱酸化物のプロットと比較した時
、容量の線形性の点で、成長修正酸化物は低周波反転領
域でのわずかな改善を示す。
【図面の簡単な説明】
第１図は比較のため示した従来技術の熱酸化物プロセス
とともに本発明による事前酸化シリコン表面処理を含む
熱酸化プロセス工程の例を示す図である。 第２図は各種の事前酸化シリコン表面処理を用いて製作
した（　１００　）　Ｓｔ／ＳｉＯ□構造中の５ｉ（４
００）ＸｖＡマイクｏ回折（ＸＲＭＤ）　ピー１分布を
示す図である。 第３図は従来技術による熱酸化薄膜及び本発明の成長修
正薄膜酸化物の両方の５ｉ（１１１）格子像を示す図で
ある。 第４図は本発明により形成された成長修正薄膜酸化物中
の欠陥密度Ｄ０を測定するために用いてよいデバイス試
験構造の例を示す図である。 第５図は第４図に示された構造の等価回路表示を示す図
である。 第６図は従来技術による酸化物と成長修正酸化物の両方
の場合の欠陥密度を比較した分布をプロットした図であ
る。 第７図は従来技術による酸化物に対するバイアス−温度
−ストレス（ＢＴＳ）の効果を表すＣ−■曲線を示す図
である。 第８図は本発明の成長修正酸化物に対するバイアス−温
度−ストレス（ＢＴＳ）の効果を表すＣ−■曲線を示す
図である。 第９１Ｄ−４１１図は従来技術による５ｉ（ｈ／Ｓｉ３
Ｎ＜積層酸化物（第９図）、従来技術による熱酸化物（
第１０図）及び本発明による成長修正酸化物（第１１図
）に対する高周波及び低周波数Ｃ−Ｖプロットの組合せ
を示す図である。 図面の浄書（内容に変更なし） ＦＩＧ、２ Ｓｉ　（４００１ ピーク位置２θ（度） Ｆｌ（５，４ Ｆｌに、５ ＦＩＧ、６ Ｆｌに、７ ＦＩＧ、θ Ｆｌに、９ Ｆｌに、１０ 図面の浄書（内容に変更なし） ′÷：］　　− 綽を 手続菊口正（！；ン（方式） ％式％ ・外性の表示 マ成１４Ｆ特許願第３２９７９３号 発明の名称 薄膜酸化物用の成長修正熱酸化プロセス補１「をする者 ４を件との関係・　特許出願人 住　所　　アメリカ合衆国、　　１００２２　　ニュー
ヨーク。 ニューヨーク、マディソン　アウェニュー名　称　　ア
メリカン　テレフォン　アントチレフラフ　カムパニー ５０ 代 埋入 手続ネｊｔｆｆｉ正丑） （方式） ％式％ 発明の名称 薄膜酸化物用の成長修正熱酸化プロセス補正をする者 ４ｉ件との関係：

Claims (1)

  1. 【特許請求の範囲】 １、ａ）第１の雰囲気温度にシリコン基板を置く工程； ｂ）雰囲気温度を酸化に必要なあらかじめ決められた第
    ２の値に上昇させる工程； ｃ）成長する酸化物の所望の厚さに関連したあらかじめ
    決められた時間、酸素雰囲気に 基板を置くことにより、酸化物成長を開始 及び維持する工程；及び ｄ）酸化物成長を停止させるため、酸素雰囲気を除去す
    る工程 を含むシリコン基板上に成長させた比較的薄い熱酸化物
    層を含む半導体構造の製作方法において、 プロセスは更に シリコン核生成表面を改善するため、工程 ｃ）の酸化物成長を開始させる前に、同時事前酸化シリ
    コン表面処理を実施する工程 を含むことを特徴とする方法。 ２、事前酸化シリコン表面処理は、シリコン基板表面の
    同時ゲッタリングを含む請求項１記載の方法。 ３、ゲッタリングは塩素を含む雰囲気を用いる請求項２
    記載の方法。 ４、塩素を含む雰囲気は塩酸、トリクロルエタン及びト
    リクロルエテンから成るグループから選択される請求項
    ３記載の方法。 ５、塩酸ゲッタリングが用いられる請求項４記載の方法
    。 ６、事前酸化シリコン表面処理は、シリコン基板中の局
    部歪勾配を最少にするのに十分な温度において、不活性
    雰囲気中でシリコン基板をアニールすることを含む請求
    項１記載の方法。 ７、アニールはアルゴン雰囲気中で行われる請求項６記
    載の方法。 ８、アニールは８５０−９５０℃の範囲の温度で行われ
    る請求項６記載の方法。 ９、アニールはアルゴン雰囲気中で行われる請求項８記
    載の方法。 １０、事前酸化シリコン表面処理は、シリコン基板表面
    の同時汚染ゲッタリング操作と高温応力解放アニールの
    両方を含む請求項１記載の方法。 １１、同時ゲッタリング操作は高温アニール操作に先立
    ち行われる請求項１０記載の方法。 １２、塩素を含む雰囲気中のゲッタリングと８５０−９
    ５０℃の範囲の温度におけるアルゴン雰囲気中でのアニ
    ールが用いられる請求項１０記載の方法。 １３、方法は工程（Ｃ）に続く成長酸化物の表面をアニ
    ールする工程を更に含む請求項１記載の方法。
JP1329793A 1988-12-21 1989-12-21 薄膜酸化物用の成長修正熱酸化方法 Expired - Lifetime JPH0648683B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US28797688A 1988-12-21 1988-12-21
US287,976 1988-12-21

Publications (2)

Publication Number Publication Date
JPH03129735A true JPH03129735A (ja) 1991-06-03
JPH0648683B2 JPH0648683B2 (ja) 1994-06-22

Family

ID=23105207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1329793A Expired - Lifetime JPH0648683B2 (ja) 1988-12-21 1989-12-21 薄膜酸化物用の成長修正熱酸化方法

Country Status (6)

Country Link
US (1) US5132244A (ja)
EP (1) EP0375232B1 (ja)
JP (1) JPH0648683B2 (ja)
CA (1) CA2005785A1 (ja)
DE (1) DE68925879T2 (ja)
ES (1) ES2084606T3 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745603A (ja) * 1993-07-27 1995-02-14 Shin Etsu Handotai Co Ltd 半導体装置の製造方法及びその製造工程の管理方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US6714625B1 (en) 1992-04-08 2004-03-30 Elm Technology Corporation Lithography device for semiconductor circuit pattern generation
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors
KR100187674B1 (ko) * 1994-07-07 1999-06-01 김주용 반도체 소자 제조용 반응로 및 그를 이용한 게이트 산화막 형성방법
JP3417665B2 (ja) * 1994-07-07 2003-06-16 株式会社東芝 半導体装置の製造方法
JP3542189B2 (ja) * 1995-03-08 2004-07-14 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6548854B1 (en) 1997-12-22 2003-04-15 Agere Systems Inc. Compound, high-K, gate and capacitor insulator layer
JPH10209168A (ja) * 1997-01-24 1998-08-07 Nec Corp 半導体装置の製造方法
US5915167A (en) 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US5981403A (en) * 1997-11-24 1999-11-09 Lucent Technologies, Inc. Layered silicon nitride deposition process
US6147388A (en) * 1997-11-24 2000-11-14 Lucent Technologies, Inc. Polycide gate structure with intermediate barrier
US6271153B1 (en) 1998-07-22 2001-08-07 Micron Technology, Inc. Semiconductor processing method and trench isolation method
US6177363B1 (en) * 1998-09-29 2001-01-23 Lucent Technologies Inc. Method for forming a nitride layer suitable for use in advanced gate dielectric materials
US6221790B1 (en) * 1998-11-19 2001-04-24 Taiwan Semiconductor Manufacturing Company Stable thin film oxide standard
US6748994B2 (en) * 2001-04-11 2004-06-15 Avery Dennison Corporation Label applicator, method and label therefor
US7144822B1 (en) * 2002-02-06 2006-12-05 Novellus Systems, Inc. High density plasma process for optimum film quality and electrical results
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7084048B2 (en) * 2004-05-07 2006-08-01 Memc Electronic Materials, Inc. Process for metallic contamination reduction in silicon wafers
JP5996217B2 (ja) * 2012-03-02 2016-09-21 アルプス電気株式会社 ガラス複合体、ガラス複合体を用いた入力装置、及び、電子機器
RU2539801C1 (ru) * 2013-07-01 2015-01-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления тонкого слоя диоксида кремния
RU2688864C1 (ru) * 2018-03-12 2019-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2688881C1 (ru) * 2018-04-18 2019-05-22 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора
RU2680989C1 (ru) * 2018-05-07 2019-03-01 Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" Способ изготовления полупроводникового прибора

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447238A (en) * 1965-08-09 1969-06-03 Raytheon Co Method of making a field effect transistor by diffusion,coating with an oxide and placing a metal layer on the oxide
US3698948A (en) * 1968-07-26 1972-10-17 Motorola Inc Fabrication of a silicon-silicon dioxide interface of predetermined space charge polarity
US3770498A (en) * 1971-03-01 1973-11-06 Teledyne Semiconductor Passivating solution and method
US4007297A (en) * 1971-09-20 1977-02-08 Rca Corporation Method of treating semiconductor device to improve its electrical characteristics
US3800411A (en) * 1972-05-22 1974-04-02 Litton Systems Inc Method of forming a stable mnos igfet
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
US4048350A (en) * 1975-09-19 1977-09-13 International Business Machines Corporation Semiconductor device having reduced surface leakage and methods of manufacture
JPS5297666A (en) * 1976-02-12 1977-08-16 Hitachi Ltd Production of semiconductor device containing pn junctions
NL7604986A (nl) * 1976-05-11 1977-11-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting, en inrichting vervaardigd door toe- passing van de werkwijze.
US4159917A (en) * 1977-05-27 1979-07-03 Eastman Kodak Company Method for use in the manufacture of semiconductor devices
US4149905A (en) * 1977-12-27 1979-04-17 Bell Telephone Laboratories, Incorporated Method of limiting stacking faults in oxidized silicon wafers
US4140548A (en) * 1978-05-19 1979-02-20 Maruman Integrated Circuits Inc. MOS Semiconductor process utilizing a two-layer oxide forming technique
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
DE3206376A1 (de) * 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
DE3516611A1 (de) * 1985-05-08 1986-11-13 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen eines halbleiterschaltkreises
US4687682A (en) * 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
FR2605647B1 (fr) * 1986-10-27 1993-01-29 Nissim Yves Procede de depot en phase vapeur par flash thermique d'une couche isolante sur un substrat en materiau iii-v, application a la fabrication d'une structure mis
NL8603111A (nl) * 1986-12-08 1988-07-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij een siliciumplak aan zijn oppervlak wordt voorzien van veldoxidegebieden.
US4806202A (en) * 1987-10-05 1989-02-21 Intel Corporation Field enhanced tunnel oxide on treated substrates
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4920076A (en) * 1988-04-15 1990-04-24 The United States Of America As Represented By The United States Department Of Energy Method for enhancing growth of SiO2 in Si by the implantation of germanium
US4894353A (en) * 1988-04-29 1990-01-16 Advanced Micro Devices, Inc. Method of fabricating passivated tunnel oxide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745603A (ja) * 1993-07-27 1995-02-14 Shin Etsu Handotai Co Ltd 半導体装置の製造方法及びその製造工程の管理方法

Also Published As

Publication number Publication date
EP0375232B1 (en) 1996-03-06
DE68925879D1 (de) 1996-04-11
DE68925879T2 (de) 1996-10-02
EP0375232A2 (en) 1990-06-27
EP0375232A3 (en) 1990-08-22
ES2084606T3 (es) 1996-05-16
US5132244A (en) 1992-07-21
JPH0648683B2 (ja) 1994-06-22
CA2005785A1 (en) 1990-06-21

Similar Documents

Publication Publication Date Title
JPH03129735A (ja) 薄膜酸化物用の成長修正熱酸化方法
KR930003271B1 (ko) 집적회로 제조방법
US7371697B2 (en) Ion-assisted oxidation methods and the resulting structures
US5153701A (en) Semiconductor device with low defect density oxide
JPH0997789A (ja) 半導体装置の製造方法
JP3417665B2 (ja) 半導体装置の製造方法
JP3536618B2 (ja) シリコンウエーハの表面粗さを改善する方法および表面粗さを改善したシリコンウエーハ
US5854505A (en) Process for forming silicon oxide film and gate oxide film for MOS transistors
JP3210510B2 (ja) 半導体装置の製造方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
JPH11176828A (ja) シリコン酸化膜の形成方法
KR20020051283A (ko) 듀얼 게이트 산화막의 제조 방법
JPS61135128A (ja) 半導体装置の製造方法
JPH11135508A (ja) 半導体装置の製造方法
KR100227641B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
JP3041114B2 (ja) 酸窒化膜層の絶縁膜形成方法
JPH02113527A (ja) 無機誘電薄層の形成方法
JPH03201434A (ja) 酸化シリコン膜の形成方法
JPH03266434A (ja) 半導体装置の製造方法
JPH09223668A (ja) 半導体基板および半導体基板の処理方法
JPH09266304A (ja) ゲート絶縁膜の形成方法
JPS6214942B2 (ja)
JP2001223220A (ja) 半導体ウェーハの熱処理方法及び半導体ウェーハ
JPS63229742A (ja) 半導体装置の製造方法
JPH02260638A (ja) 熱酸化膜の形成方法