JPH02113527A - 無機誘電薄層の形成方法 - Google Patents

無機誘電薄層の形成方法

Info

Publication number
JPH02113527A
JPH02113527A JP1212138A JP21213889A JPH02113527A JP H02113527 A JPH02113527 A JP H02113527A JP 1212138 A JP1212138 A JP 1212138A JP 21213889 A JP21213889 A JP 21213889A JP H02113527 A JPH02113527 A JP H02113527A
Authority
JP
Japan
Prior art keywords
substrate
silicon
layer
ions
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1212138A
Other languages
English (en)
Other versions
JPH0691185B2 (ja
Inventor
Wolfgang Euen
ヴオルフガンク・オイエン
Dieter Hagmann
デイエター・ハグマン
Hans-Jurgen Wildau
ハンス―ユルゲン・ヴイルダウ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH02113527A publication Critical patent/JPH02113527A/ja
Publication of JPH0691185B2 publication Critical patent/JPH0691185B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、欠陥密度の低い薄い無機誘電層と、このよう
な層を・形成する方法に関するものである。
Ｂ、従来技術及びその問題点 特に半導体技術の分野では、常に、局所的でなく層の表
面全体で破壊電圧が十分に高い薄い誘電層を作成するこ
とが問題となっている。したがって、高品質の誘電層を
形成し、または既存の届の誘電特性を改善する方法を開
発するために、莫大な経費が費やされてきた。
西ドイツ特許Ａ２３１４７４ｅ号明細書には、シリコン
の熱酸化の間に、塩素化合物すなわちＣＣｕ＋を酸化剤
とともに注入することが記載されている。この方法によ
って成長させた層の厚みは５０ｎｍ程度である。この方
法は、破壊電圧を増大させ、フラットバンド電圧を安定
させる。
同様の方法が、Ｍ、ブリスカ（）１．　Ｂｒ１ｓｋａ）
の論文「塩素イオン注入の使用による二酸化シリコン層
中の電荷の減少（Ｒｅｄｕｃｔｉｏｎ　ｏｆ　Ｃｈａｒ
ｇｅ　ｉｎ５ｉｌｉｃｏｎ　　Ｄｉｏｘｉｄｅ　　Ｌａ
ｙｅｒｓ　　ｂｙ　　Ｕｓｅ　　ｏｆ　　Ｃｈｌｏｒｉ
ｎｅＩｏｎ　Ｉｍｐｌａｎｔａｔｉｏｎ）　Ｊ　、Ｉ　
ＢＭテクニカル・ディスクロージー？’プルテン、ｖｏ
ｌ、２３、Ｎｏ。
７Ａ、１９８０年１２月、ｐ、２７８８に記載されてい
る。塩素を２Ｘ１０１３イオン／ｃｍ２の注入量で、厚
み２２０ｎｍの陽極二酸化シリコン層に注入した後、窒
素中で１０００℃で１０分間アニーリングを行なう。こ
の方法により、二酸化シリコン層中のナトリウム、アル
ミニウム、鉄等の正の金属イオンがかなり減少し、その
結果破壊電圧が増大し、洩れの問題が軽減される。
Ａ、Ｂ、ファウラー（Δ、　Ｂ、　Ｆｏｗｌｅｒ）の論
文「ゲート誘電保全性の高いＭＯ８ＦＥＴデバイス（Ｍ
ＯＳＦＥＴ　Ｄｅｖｉｃｅｓ　ｗｉｔｈ　ｌｌｉｇｈ−
Ｇａｔｅ　ＤｉｅｌｅｃｔｒｉｃＩｎｔｅｇｒｉｔｙ）
　Ｊ、ＩＢＭテクニカル・ディスクロージ＋”プルテン
、Ｖｏｌ、１７、Ｎｏ、１．１９７４年６月、ｐ、２７
０には、高温（１１００〜１３００°Ｃ）水素アニーリ
ングにより、後で成長させた、厚みが限定されない二酸
化シリコンの薄い層中の破壊欠陥密度が大幅に減少する
ことが記載されている。この論文には、薄い二酸化シリ
コン層の下の領域のドーピングを高めるため、代替方法
として薄い酸化物層を介したイオン注入が使用できるこ
とも述べられている。
特に情報処理技術における超小型化の進行に適合させる
ために、誘電層の厚みをさらに減少させると、欠陥密度
を低レベルに保つことが、加速度的に困難になることが
わかった。この理由ははっきりわかっていないが、一方
では、薄い誘電層を介してのイオン注入が悪影響を与え
るのではないかと疑われている。他方、米国特許第４０
０１０４９号明細書には、たとえばアルゴンまたは水素
イオンを１．８Ｘ１０１３イオン／ｃｍ２（アルゴン）
以上または３．４Ｘ１０１６イオン／ｃｍ２（水素）以
上の注入量で注入した後、２００ないし８００℃の温度
でアニーリングすることにより、たとえば厚み２０ｎｍ
の５ｉ０２層の絶縁破壊を改善する方法が記載されてい
る。しかしこの特許では、イオンは二酸化シリコン層を
完全に透過するには十分でないエネルギーのものでなけ
ればならず、この方法によれば確かに平均破壊電圧は上
昇するが、得られる欠陥密度はまだ滴定なものではない
。
論文「極小面積キャパシタ用絶縁体皮膜スタック（Ｉｎ
ｓｕｌａｔｏｒ　Ｆｉｌｍ　５ｔａｃｋ　ｆｏｒ　Ｖｅ
ｒｙ　Ｓｍａｌｌ　ＡｒｅａＣａｐａｃｉｔｏｒｓ）　
Ｊ、ＩＢＭテクニカル・ディスクロージ＋’プルテン、
Ｖｏｌ、２８、Ｎ００３．１９８５年８月、ｐ、１３６
１に記載された別の方法では、誘電体皮膜の３層スタッ
クに酸化ハフニウム等の遷移金属の酸化物を挿入して、
実際のスタックの合計厚みが１２ないし１８ｎｍで、熱
酸化Ｓｉｏ２の厚み６ないし１０ｎｍに相当する静電容
量が形成され、破壊電圧が改善され、単位面積当たりの
電荷貯蔵容量が５ｉ０２より高くなったキャパシタが得
られる。しかしこの方法は比較的複雑で、特別な目的に
しか用いられない上、極めて薄い誘電層の欠陥密度が高
い問題を完全には解決できない。
したがって、本発明の目的の１つは、厚みが２０ｎｍ程
度より薄く、予め定めた最小破壊電圧に基づく欠陥密度
が低い誘電層を提供することにある。
本発明の他の目的は、予め定めた超えなければならない
最小破壊電圧に関して欠陥密度が低く、極めて薄い誘電
層を形成する方法を提供することにある。
本発明の他の目的は、上記の層を、製造環境において再
現性良く形成する方法を提供することにある。
本発明の他の目的は、上記の層を比較的低コストで形成
する方法を提供することにある。
Ｃ０問題点を解決するための手段 本明細書では、欠陥密度とは、欠陥の１ｃｍ２当たりの
数を意味し、欠陥とは、短絡またはＥ［、Ｄ値が９ＭＶ
／ｃｍより小さなものである。
本発明の層は厚みに比較して欠陥密度が極めて低い。実
際に、本発明の層は、明らかに厚みを２０ｎｍより薄く
することが可能で、たとえば厚みを１０ｎｍ未満にして
も、欠陥密度はＩｃｍ２当たり０．２である。本発明の
層はシリコン上だけでなく、他の材料、特に金属上にも
付着させることができる。本発明の層はこれらの特性に
より、ＶＬＳ　Ｉ用途だけでなり、トレンチ・キャパシ
タやスクリーンを形成するのにも適する。これらのスク
リーンは平坦な光学表示装置を形成するもので、ＭＩＭ
（金属・絶縁体・金属）薄膜陰極を電子源として使用す
る。電極は、たとえばセシウムからなる。一方の電極は
連続し、他方はドツトで構成される。これらの電極は、
高品質の極めて薄い誘？′ｉ層で分離する必要がある。
特に、本発明の方法の２つの態様は驚異的である。すな
わち、イオン注入によって、危惧に反して欠陥密度が改
善され、比較的注入量が高く、すなわち１ＱＩ５原子／
ｃｍ”より高い場合にのみこのような結果が得られる。
本発明の方法は、イオン注入用に一般的に用いられる１
０種類のイオンのすべてについて実施することができる
。たとえばＢｌＰｌＡｓｌＳ　ｉＮ　ＡｒまたはＢＦ２
イオンで有利に使用することができる。当然、ホウ素、
ヒ素、リン・イオンを誘電層を介して半導体基板に注入
すると、その導電特性が変化する。したがって、基板が
シリコンで、その導電性の変化を避ける必要のある場合
は、シリコン・イオンを注入するのが適当である。
本発明の方法のもう１つの利点は、本発明が薄層の形成
に使用する方法に関係なく効果を示すこと、すなわち、
層はたとえばスパッタリングでも、湿式または乾式の熱
酸化でも、化学蒸着でも成長させることができることで
ある。
本発明の有利な実施例の１つによれば、シリコン・イオ
ンを１０１６原子／ｃｍ２以上の注入量で、成長させた
ゲート酸化物層を介して基板に注入した後、１１５０℃
以上の温度でアニールして、欠陥密度が０．２／ｃｍ２
より低く厚みが１０ｎｍ以下のゲート酸化物層を形成す
ることができる。
高温でアニーリングを行なうことにより、デバイスのフ
ラットバンド電圧が移動しないことが保証される。この
アニーリングは、非常に短時間、すなわち１０秒程度で
行なえるので、デバイスが前の工程でドーピングされ、
このドーピングのプロファイルが変化してはならない場
合でも、高いアニーリング温度が影響を与えることはな
い。
Ｄ、実施例 本発明に使用する基板の種類は重要ではない。
たとえば、基板はシリコン、ゲルマニウム、ガリウムヒ
素またはアルミニウムとすることができる。
また、半導体基板の場合、基板はドーピングを施すこと
ができ、たとえばｐｎ接合を含む異種のドーピングを行
なった領域を含むものでもよい。基板の表面は平坦であ
る必要はなく、たとえば段差や溝を含んだものでもよい
。この基板上に、本発明による誘電層を形成する。二酸
化シリコン、一酸化シリコン、窒化シリコンまたは上記
化合物の混合物からなる層、及び上記の化合物またはそ
れらの混合物から選択した組成の、少なくとも２種類の
組成の異なる層を含む層のスタックについて研究した。
層は、通常の方法、すなわちスパッタリング、湿式及び
乾式の熱酸化（基板がシリコンで、成長させる層が二酸
化シリコンの場合）及び化学蒸着を使用して成長させた
。層の厚みは、従来のようにエリプソメータで測定して
８ないし２０ｎｍであった。成長させたままの層の欠陥
密度（欠陥密度の測定方法は下記に示す）は均一ではな
い。
図から分かるように、シリコン基板上に湿式熱酸化法で
成長させた厚み１０ｎｍの二酸化シリコン層の収率は、
３６％及び６４％などの値となる。
３６％及び６４％の収率は、それぞれ１０．６及び４．
６の欠陥密度に相当する。
層を成長させたシリコン°・ウェーハ等の基板ニ、イオ
ン注入を行なった。実験では、従来の中電流注入装置で
あるパリアン（Ｖａｒｉａｎ）社のイオン注入装置３５
０Ｄ型を使用した。注入したイオンは、ホウ素、リン、
ヒ素、シリコン、アルゴン及びＢＦ２であった。イオン
のエネルギーは、ｒｐ（投影範囲）が成長させる誘電層
の厚みを超えるように選定した。たとえば、１００ｍの
二酸化シリコン層を介して注入するシリコン・イオンの
エネルギーは１０ｋｅＶ以上であった。注入量は、すべ
てのイオンについて　１Ｑ１３ないし１０１Ｂイオン／
ｃｍ２とした。
次に、誘電層を成長させた基板を、不活性雰囲気中でア
ニールした。アニーリングの目的は、イオン注入によっ
て生じた損傷を補修することである。これを行なうには
、不活性雰囲気中で５００℃より高い温度で処理すれば
十分である。時間はあまり重要ではないが、低温（８０
０℃以下）の場合では３０分ないし約２時間が好ましい
。誘電層を後にゲート分離として使用する場合、アニー
リング温度は約５００℃では低過ぎる。この温度は破壊
電圧を改善するには十分であるが、しきい電圧が移動し
て不安定になる。これを避けるためには１１５０℃以上
の温度でのアニーリングが必要である。この温度では、
ｐｎ接合は比較的速く移動するので、前工程で基板中に
ｐｎ接合を形成した場合は、高温のアニーリングは極め
て短時間で行なう必要がある。実際、上述のように、ア
ニーリング時間はそれほど重要ではなく、１０秒程度で
十分である。このようなアニーリングはＲＴＰ（高速熱
処理装置）たとえばＡＧアソシエーツ（ＡＧ　Ａｓ５ｏ
ｃｉａｔｅｓ）のＡＧ８１０型またはＡＧ４１００型な
ど、タングステン・ランプから放射される熱輻射に基板
を露出し、毎秒２００ないし４００℃の速度で基板温度
を上昇させることのできる装置を用いて行なうことがで
きる。基板温度を急速に下げるには、タングステン・ラ
ンプのスイッチを切るだけで十分である。短時間のアニ
ーリングに使用する不活性雰囲気は、窒素でよいが、ア
ニーリング・サイクルが長時間かかる場合には、窒素の
代りにアルゴンを用いる必要がある。
上記の処理の結果を、シリコンまたはＢＦ２イオンをそ
れぞれ厚みが１０ｎｍの二酸化シリコン層に注入した後
、１０００℃で３０分間アニーリングした場合について
、図に示す。図かられかるように、注入量が１０１５イ
オン／Ｃｍ２以下の場合は、使用するイオンに関係なく
、収率が減少またはほぼ一定となり、注入量が１０１５
イオン／ｃｍ２を超えると、収率は急激に上昇し、注入
量が１０１６イオン／Ｃｍ２のとき収率は約９３％にな
る。
欠陥密度または収率は、それぞれダブル・ランプ法で測
定する。測定には直径１００ｍｍ程度のシリコン・ウェ
ーハ等のサンプルを作成し、成長させた誘電層の上に１
１０個のアルミニウムのドツトを形成させる。このドツ
トはそれぞれ直径が３゜５ｍｍ厚みが０．７μｍで、ウ
ェーハ表面に均一に分布させる。アルミニウムのドツト
上で次のようにして、破壊電圧を測定する。すなわち、
基板とアルミニウムのドツトの間に電圧を印加し、毎秒
ＩＶの速度で電圧を上昇させる。電界が９ＭＶ／　ｃ　
ｍで電流が１μＡ以下の場合、そのアルミニウム・ドツ
トの位置での破壊電圧は十分であるとみなす。発生して
いるが、最初の電圧上昇で検出されなかった障害を追跡
するため、電圧上昇を反復して行なう（このため「ダブ
ル・ランプ法」という）。測定により１０！５イオン／
Ｃｍ２より高いイオン注入では、欠陥密度が著しく減少
することが判明した。また、あまり重要なことではない
が、本発明の方法では破壊電圧の絶対値が増大しないこ
とも判明した。高濃度イオン注入の効果についてはまだ
説明ができない。米国特許第４００１０４９号明細書に
開示された処理後に見られるような、誘電層の屈折率や
密度の変化は起こらないことが判明した。
本発明による層は誘電特性にすぐれているため、半導体
技術分野のＶＬＳＩ応用例やスクリーンに適する。ＶＬ
ＳＩ応用例は主として、小型化が進むにつれて誘電分離
の厚みを薄くしなければならないが、欠陥密度が増大し
ないことが重要であるゲート分離や、トレンチ・キャパ
シタに関するものである。トレンチ・キャパシタはトレ
ンチ内にあり、その壁面及び底面が、多結晶シリコンを
付着させた非常に薄い誘電層で覆われている。この構造
により、面積の大きいキャパシタを、ウェーハ面積のご
く小さい部分しか使用しないように配列することが可能
になり、そのためトレンチ・キャパシタが集積密度の非
常に高い回路に適したものになる。スクリーンは、本明
細書の最初の部分で述べた種類のものである。ＭＩＭ薄
膜陰極がガラス板等の基板上に付着されている。これら
のスクリーンは、平坦なテレビジョン用スクリーンとし
て使用することができる。本発明の方法によって製作し
た薄い誘電層は、破壊電圧が均一で所定の値をもつため
、これらのスクリーンの性能を大幅に改善させる。
本発明の方法の第２の実施例、すなわちゲート分離の形
成について、次に例によって詳細に説明する。
５枚のシリコン・ウェーハを、全く同じ方法で加工した
。これらのウェーハに、４×１０１５ないし６Ｘ１０１
５原子／ｃｍ２のホウ素を均一にドーピングした。この
５枚のウェーハと別のもう１枚のウェーハとを、空気及
び水蒸気を含有する雰囲気中で７５０°Ｃの温度で熱酸
化して、厚みが１０ｎｍの二酸化シリコン層をブランケ
ット成長させた。層の厚みが均一なことを、エリプソメ
ータを使って検証した。
追加した６番目のウェーハについて、この状態で、欠陥
密度の測定を行なった。測定は、上述のダブル・ランプ
法、すなわち、１１０個のアルミニウムのドツトを形成
した後、破壊電圧または電界を測定する方法で行なった
。収率は４９％であった。さらにこの６番目のウェーハ
について、通常の方法を用いてフラットバンド電圧を測
定した。
５枚のウェーハ上の薄い二酸化シリコン層に、パリアン
（Ｖａｒｉａｎ）社製の３５０Ｄ型イオン注入装置を使
用して、注入ｆｆ１ｌｏ１６イオン／Ｃｍ２イオンのエ
ネルギー約１０ｋｅＶでシリコン・イオンのブランケッ
ト注入を行なった。次に、このウェーハを、急速熱処理
装置（ＡＧアソシエーツ製のＡＣ３１０型）で、温度を
毎秒的３５０℃の速度で約１１５０℃まで上昇させ、約
１０秒間保持することによりアニーリングを行なった。
次に、加熱スイッチを切ってウェーハを急速冷却した。
アニーリング中はＮ２を毎分３弘の割合で急速熱処理装
置中を流した。この５枚のウェーハを、追加した６番目
のウェーハについて説明したのとまったく同じ方法で破
壊電圧測定用に調製し、最後に上記のダブル・ランプ法
を用いて５枚のウェーハのそれぞれについて破壊電圧を
測定した。欠陥密度は０．５±０．２／ｃｍ２で、９５
±２％の収率に相当し、結果はきわめて均一で再現性が
あった。さらに、６番目のウェーハと同様にフラットバ
ンド電圧の測定も行なった。しきい電圧は、イオン注入
及びアニーリングによって変化しなかったことが判明し
た。
Ｅ０発明の効果 厚みに比較して欠陥密度が極端に低い、極薄の誘電層を
、再現性よく且つ比較的低コストで提供できる。
【図面の簡単な説明】
図は、厚み約１０ｎｍの二酸化シリコン層の欠陥密度を
、この二酸化シリコン層を介してシリコン及びＢＦ２イ
オンを注入し、注入後１０００℃で３０分間アニーリン
グした場合の注入量に対してプロットしたグラフである
。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション

Claims (2)

    【特許請求の範囲】
  1. （１）二酸化シリコン、一酸化シリコン、窒化シリコン
    及び上記化合物の混合物から成る群から選んだ材料の薄
    層であって、２０ｎｍ以下の厚さ及び０、６／ｃｍ＾２
    以下の欠陥密度を有することを特徴とする無機誘電薄層
    。
  2. （２）二酸化シリコン、一酸化シリコン、窒化シリコン
    及び上記化合物の混合物から成る群から選んだ材料を、
    基板上に２０ｎｍ以下の厚さに付着して薄層を形成し、 上記の薄層を通して上記基板中にイオンを １０＾１＾５／ｃｍ＾２以上の注入量で注入し、上記の
    薄層を５００℃以上の温度でアニーリングすることを特
    徴とする無機誘電薄層形成方法。
JP1212138A 1988-09-01 1989-08-19 無機誘電薄層の形成方法 Expired - Lifetime JPH0691185B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88114239A EP0356557B1 (en) 1988-09-01 1988-09-01 Thin dielectric layer on a substrate and method for forming such a layer
EP88114239.2 1988-09-01

Publications (2)

Publication Number Publication Date
JPH02113527A true JPH02113527A (ja) 1990-04-25
JPH0691185B2 JPH0691185B2 (ja) 1994-11-14

Family

ID=8199252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1212138A Expired - Lifetime JPH0691185B2 (ja) 1988-09-01 1989-08-19 無機誘電薄層の形成方法

Country Status (4)

Country Link
US (1) US5051377A (ja)
EP (1) EP0356557B1 (ja)
JP (1) JPH0691185B2 (ja)
DE (1) DE3852543T2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268311A (en) * 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5438022A (en) * 1993-12-14 1995-08-01 At&T Global Information Solutions Company Method for using low dielectric constant material in integrated circuit fabrication
US6025280A (en) * 1997-04-28 2000-02-15 Lucent Technologies Inc. Use of SiD4 for deposition of ultra thin and controllable oxides
GB0013619D0 (en) * 2000-06-06 2000-07-26 Glaxo Group Ltd Sample container

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229372A (ja) * 1984-04-27 1985-11-14 Hitachi Ltd Ｍｉｓ型半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE146877C (ja) *
US3540925A (en) * 1967-08-02 1970-11-17 Rca Corp Ion bombardment of insulated gate semiconductor devices
DE2314746C2 (de) * 1973-03-24 1983-11-17 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum thermischen Oxydieren von Silicium unter Zusatz einer Chlorkohlenstoffverbindung
US3852120A (en) * 1973-05-29 1974-12-03 Ibm Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices
US4001049A (en) * 1975-06-11 1977-01-04 International Business Machines Corporation Method for improving dielectric breakdown strength of insulating-glassy-material layer of a device including ion implantation therein
JPS5585041A (en) * 1978-12-22 1980-06-26 Hitachi Ltd Semiconductor device and its preparation
JPS56125846A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Surface treatment of semiconductor
JPS56125847A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Surface treatment of semiconductor
US4701422A (en) * 1986-04-07 1987-10-20 Rockwell International Corporation Method of adjusting threshold voltage subsequent to fabrication of transistor
US4725560A (en) * 1986-09-08 1988-02-16 International Business Machines Corp. Silicon oxynitride storage node dielectric

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229372A (ja) * 1984-04-27 1985-11-14 Hitachi Ltd Ｍｉｓ型半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5051377A (en) 1991-09-24
EP0356557B1 (en) 1994-12-21
DE3852543T2 (de) 1995-07-06
EP0356557A1 (en) 1990-03-07
DE3852543D1 (de) 1995-02-02
JPH0691185B2 (ja) 1994-11-14

Similar Documents

Publication Publication Date Title
US5268311A (en) Method for forming a thin dielectric layer on a substrate
Oehrlein et al. Some properties of crystallized tantalum pentoxide thin films on silicon
US8227356B2 (en) Method of forming semiconductor device and semiconductor device
CA1297764C (en) Fabrication of devices having thin dielectric layers
JPH01204435A (ja) 集積回路の製造方法
JP2001077111A (ja) アルミニウムをドープしたジルコニウム誘電体膜のトランジスタ構造およびその堆積方法
JPH0648683B2 (ja) 薄膜酸化物用の成長修正熱酸化方法
JP2003179049A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
US7208360B2 (en) Semiconductor device and method of manufacturing the same
JP3805825B2 (ja) 絶縁膜の形成方法
JPH02113527A (ja) 無機誘電薄層の形成方法
Dadabhai et al. Reduction of silicon dioxide by aluminum in metal–oxide–semiconductor structures
US5139869A (en) Thin dielectric layer on a substrate
KR100743618B1 (ko) 반도체 소자의 게이트 및 그 제조방법
JPS628512B2 (ja)
JPH06216377A (ja) Ｍｏｓ型半導体装置の製造方法
JP2834344B2 (ja) 半導体装置の絶縁膜の製造方法
Chen et al. Snapback behaviour and its similarity to the switching behaviour in ultra-thin silicon dioxide films after hard breakdown
JP3210510B2 (ja) 半導体装置の製造方法
KR20030005778A (ko) Ｍｏｓ 트랜지스터 게이트 절연막 및 그 제조방법
Sedgwick et al. Dielectric films for Ge planar devices
Lo et al. Thickness Dependence of Charge‐Trapping Properties in Ultrathin Thermal Oxides Prepared by Rapid Thermal Oxidation
JPH08330302A (ja) シリコン酸化膜の形成方法
Lin et al. Effects of NO Annealing and GaO x N y Interlayer on GaN Metal-Insulator-Semiconductor Capacitor with SiO2 Gate Dielectric
Dori et al. Sputtered tungsten for deep submicroncomplementary metal-oxide-semiconductor technology