DE69127953T2 - Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung - Google Patents

Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung

Info

Publication number
DE69127953T2
DE69127953T2 DE69127953T DE69127953T DE69127953T2 DE 69127953 T2 DE69127953 T2 DE 69127953T2 DE 69127953 T DE69127953 T DE 69127953T DE 69127953 T DE69127953 T DE 69127953T DE 69127953 T2 DE69127953 T2 DE 69127953T2
Authority
DE
Germany
Prior art keywords
region
electrode
mos transistor
power mos
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69127953T
Other languages
English (en)
Other versions
DE69127953D1 (de
Inventor
Frederick Peter Jones
John Manning Savidge Neilson
Paul Joseph Wodarczyk
Joseph Andrew Yedinak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Application granted granted Critical
Publication of DE69127953D1 publication Critical patent/DE69127953D1/de
Publication of DE69127953T2 publication Critical patent/DE69127953T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Leistungs-Metalloxidhalbleiter-Transistorschaltkreis und spezieller eines Leistungs-MOSFET-Transistor mit einer intergral mit diesem ausgebildeten Schaltung zum Schützen des MOSFET-Transitors gegen direkte Kurzschlüsse über einer Last zur Leistungsversorgung, gegen Drain-Überspannungsbedingungen und gegen elektrostatische Entladungen (ESD; electrostatic discharge). Ein MOS-Transistor gemäß dem Oberbegriff von Anspruch 1 ist aus der EP-A-0 372 820 bekannt.
  • Ein Typ eines Leistungs-MOSFET-Transistors ist als Vertikaldiffusions-NOS-Transistor (VDMOS-Transistor) bekannt. Ein Transistor dieses Typs ist in der US-A-4,631&sub1;564 von J.M.S. Neilson et al. beschrieben, die am 23. Dezember 1986 erteilt wurde, mit dem Titel "Gate Shield Structure for Power MOS Device", und auf die hier Bezug genommen wird.
  • Bei bestimmten Anwendungen können Leistung-MOS-Transistoren direkten Kurzschlüssen über der Last zur Leistungsversorgung ausgesetzt sein. Um einen Schutz gegen die Folgen eines solchen Kurzschlusses vorzusehen, wurden Strombegrenzungsschaltungen für die Leistungs-MOSFETS eingesetzt. Ein Beispiel einer solchen Schutzschaltung ist in der PCT-WO 91/09424 beschrieben, die nach dem Prioritätsdatum der vorliegenden Anmeldung veröffentlicht wurde.
  • Aus der JP-A-1,124,251 ist ein MOS-Transistor mit einem Schutzschaltkreis bekannt, bei dem ein Strombegrenzungswiderstand mit dem Gate des MOS-Transistors verbunden ist, und erste und zweite Konstantspannungs-Klemmelemente sind zwischen dem Gate und der Source des MOS-Transistors angeschlossen. Ein Konstantspannungs-Klemmelement umfaßt einen zweiten MOS-Transistor, und das andere Konstantspannungs-Klemmelement umfaßt eine Diode. Ferner offenbart die EP-A-0 372 820 eine Schutzschaltung für einen Leistungs-MOSFET in Form eines Drain-Gate- Klemmelements mit einer Reihe aus in Serie gegeneinander geschalteten Zenerdioden zwischen dem Drain und dem Gate des MOSFET.
  • Bei Betrieb einer solchen Schutzschaltung wurde erkannt, daß es günstig wäre, einen weiteren Schutz gegen Drain-Überspannungsbedingungen mit einem präzise arbeitenden Klemmelement oder Begrenzerelement vorzusehen und den Leistungs-MOSFET gegen kurzzeitige überspannungen zu schützen. Es ist wünschenswert, die Schutzschaltung in den Leistungs-MOSFET zu integrieren und mit demselben Verfahren wie den Leistungs-MOSFET aufzubauen.
  • Die obige Aufgabe wird durch eine Leistungs-MOS-Transistorschaltung mit den Merkmalen von Anspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen 2 bis 18 angegeben.
  • In den Figuren zeigt:
  • Figur 1 eine schematische Schaltungsdarstellung des MOSFET gemäß der vorliegenden Erfindung;
  • Figur 2 zeigt eine Draufsicht auf den MOSFET gemäß der vorliegenden Erfindung;
  • Figur 3 zeigt eine isometrische Schnittdarstellung (nicht maßstäblich) eines Teils eines Leistungs-MOSFET des Standes der Technik, die hilfreich für das Verständnis der vorliegenden Erfindung ist;
  • Figur 4 zeigt eine vergrößerte Draufsicht eines Teils der Draufsicht von Figur 2;
  • Figur 5 zeigt eine vergrößerte Draufsicht eines weiteren Teils der Draufsicht von Figur 2;
  • Figur 6A zeigt eine Draufsicht eines Teils des MOSFET gemäß der vorliegenden Erfindung; und
  • Figur 6B zeigt eine Schnittdarstellung durch den Spannungsklemmabschnitt des MOSFET gemäß der vorliegenden Erfindung.
  • Bei dem Ausführungsbeispiel der Figur 1 ist Q&sub2; ein Leistüngs- MOSFET mit Source-, Drain- und Gateelektroden. Die Draineleketrode ist mit einem DRAIN-Anschluß verbunden, und die Sourceelektrode ist mit einem SOURCE-Anschluß über eine Widerstand Rlim verbunden. Ein GATE-Anschluß ist mit der Kathodenelektrode einer Zenerdiode D&sub1; verbunden, die eine Durchbruchsspannung hat, welche unter der Spannung liegt, welche die GATE-Isolierung beschädigen könnte. Der GATE-Anschluß ist mit der Gateelektrode über eine Reihenschaltung aus einem Widerstand Rg1 und einem Widerstand Rg2 verbunden. Der DRAIN-Anschluß ist ferner mit dem Verbindungspunkt von Rg2 und der Gateelektrode über eine Reihenschaltung aus einer Zenerdiode D&sub4; und einer weiteren Diode D&sub3; verbunden, die antiparallel zur Diode D&sub4; geschaltet ist. Ein bipolarer NPN-Transistor Q&sub1; hat eine Kollektorelektrode, die mit dem Verbindungspunkt der Widerstände Rg1 und Rg2 verbunden ist, seine Emitter- und Basiselektroden sind mit den jeweiligen Enden des Widerstandes Rum 50 gepolt verbunden, daß ein Strom in der normalen Flußrichtung durch Rum den Transistor Q&sub1; vorspannen kann, so daß dieser leitet. Die Anodenelektrode der Zenerdiode D&sub1; ist mit der Basiselektrode des Transistors Q&sub1; verbunden. Eine parasitäre oder Stördiode D&sub2; wird durch die Struktur des Q&sub2; gebildet und ist zwischen der Drain- und der Sourcelektrode von Q&sub2; angeschlossen.
  • Im Betrieb wird ein Schutz gegen elektrostatische Entladungen (ESD) vorgesehen, wenn die ESD das Potential des GATE-Anschlusses soweit anheben, daß D&sub1; durchbricht und leitend wird. Bei dem vorliegenden Ausführungsbeispiel geschieht dies bei einem Wert von etwa 8 Volt. Das Leiten von D&sub1; bewirkt einen Stromnebenschluß von dem GATE-Anschluß durch D&sub1;, wodurch die an die Gateelektrode des Leistungs-MOSFET-Transistors Q&sub2; angelegte Spannung auf einen sicheren Wert begrenzt wird.
  • In dem Fall, daß eine mit dem DRAIN-Anschluß verbundene Last zu der Versorgung kurzgeschlossen wird, kann ein relativ großer Strom durch den Widerstand Rum fließen, wodurch über diesem ein erheblicher Spannungsabfall entsteht. Dieser Spannungsabfall liegt über dem Emitter-Basis-Übergang des Transistors Q&sub1;, wodurch dieser vorgespannt wird und leitet und somit den Strom von der Gateelektrode des Leistungs-MOSFET-Transistors Q&sub2; wegleitet und dadurch dessen Gate-Vorspannung auf einen Pegel begrenzt&sub1; bei dem sein Drainstrom auf einen sicheren Wert begrenzt wird.
  • In dem Fall, daß bei dem DRAIN-Anschluß eine Überspannung auftritt, kann es geschehen, daß die Spannung an dem DRAIN-Anschluß die Summe aus der Durchbruchsspannung der Zenerdiode D&sub4;, dem Vorwärtsspannungsabfall der Diode D&sub3; und der Schwellspannung des Leistungs-MOSFET-Transistors Q&sub2; überschreitet. Der durch die Zenerdiode D&sub4; fließende Strom lädt das Gate des Transistors Q&sub2; und bewirkt dann, daß ein Strom durch den Transistor Q&sub2; fließt, der dadurch in einem sicheren Betriebsbereich gehalten wird, im Gegensatz. zu einem Vorspannzustand mit offenem Stromkreis oder einem sogenannten nichtverriegelten (unclamped) induktiven Schaltzustand, bei dem er der Überspannung ausgesetzt wäre.
  • Während des Betriebs kann es geschehen, daß die Gatespannung über die Spannung der Drainelektrode ansteigt. Wenn dies geschieht und die Diode D&sub3; fehlt, kann ein Strom von der Gateelektrode zu der Drainelektrode über die Diode D&sub4; fließen, die dadurch vorwärtsgespannt wird; diese Bedingung wird dadurch verhindert, daß die Diode D&sub3; rückwärts-vorgespannt wird.
  • Der Serienwiderstand aus den Widerständen Rg&sub1; und Rg&sub2; arbeitet in Verbindung mit der GATE-Kapazität, um die Schaltgeschwindigkeit des Leistungs-MOSFET-Transistors Q&sub2; zu reduzieren, der anderenfalls relativ schnell ist. Eine geringere Schaltgeschwindigkeit ist bei einigen Anwendungen vorteilhaft, um die Menge der Hochfrequenzinterferenzen (HFI) zu reduzieren. Die relativen Werte der Widerstände Rg1 und Rg2 werden abhängig von den gewünschten Spezifikationen in Bezug auf die Gerätegeschwindigkeit gewählt.
  • Figur 2 zeigt in Draufsicht einen Leistungs-MOSFET-Transistor gemäß der vorliegenden Erfindung, der die Schaltung der Figur 1 enthält. Die Matrix der punktähnlichen hexagonal geformten Elemente bildet den Leistungs-MOSFET-Transistor, wie unten mit weiteren Einzelheiten erläutert ist. Der allgemein als 2 bezeichnete Bereich umfaßt die Strombegrenzungsschaltung gemäß der Erfindung. Die ESD-Schutzschaltung ist allgemein als ein Bereich 4 gezeigt, und der Spannungsklemmabschnitt ist allgemein als ein Bereich 6 dargestellt.
  • Figur 3 ist eine Darstellung eines Teils der in Figur 2 gezeigten Einrichtung in größerem Maßstab und zeigt in isometrischer Projektion den Aufbau des FET-Abschnitts. Ein derartiger vertikal diffundierter MOS (VDMOS)-Transistor per se ist im Stande der Technik im allgemeinen bekannt, z.B. aus dem oben angegebenen Patent.
  • Wie in Figur 3 gezeigt, umfaßt ein VDMOS-Transistor 10 grundsätzlich ein Substrat 12 aus einem Halbleitermaterial, wie Siliziurn, eines Leitfähigkeitstyps, wie dem N-Typ, mit einer ersten und einer zweiten gegenüberliegenden Hauptoberfläche 14 bzw. 16. Über der zweiten Hauptoberfläche 16 ist ein relativ stark leitender Bereich 18 eines Leitfähigkeitstyps, wie des N&spplus;-Typs, angeordnet, welcher als der Drainbereich bezeichnet wird. Angrenzend an den Drainbereich 18 des N&spplus;-Typs liegt ein erweiterter Drainbereich 20 des N&supmin;-Typs, der sich zur ersten Hauptoberfläche 14 erstreckt.
  • Von der ersten Oberfläche 14 erstrecken sich mehrere leicht dotierte Bodybereiche 23 des entgegengesetzten Leitfähigkeitstyps, wie des P-Typs, in das Substrat 12. Bei der ersten Oberfläche 14 hat jeder der Bodybereiche 22 die Form eines Hexagons. Von der ersten Oberfläche 40 erstreckt sich innerhalb der Grenzen jedes Bodybereichs 22 ein Sourcebereich 24 des einen Leitfähigkeitstyps, wie des N&spplus;-Typs, in das Substrat 12. Bei der ersten Oberfläche 14 hat auch jeder der Sourcebereiche 24 eine hexagonale Form, wobei der Rand jedes Sourcebereichs 24 einen Zwischenraum zu dem Rand des zugehörigen Bodybereichs 22 einhält, um die Länge und Breite eines Kanalbereichs 26 bei der ersten Oberfläche 14 abzugrenzen. Jeder der Sourcebereiche 24 ist ringförmig, und ein Zusatzbodybereich 28 des P&spplus;-Typs erstreckt sich innerhalb des Sourcebereichs 24 mit einer Tiefe in den Bodybereich 22, die größer oder geringer sein kann als die des Bodybereichs 22.
  • Auf der ersten Oberfläche 14 über den Kanalbereichen 26 ist eine isolierte Gateelektrode angeordnet, welche eine Gateisolation 30 auf der Oberfläche 14 und eine Gateelektrode 32 auf der Gateisolation 30 aufweist. Die Gateisolation 30 umfaßt üblicherweise Siliziumoxid mit einer Dicke im Bereich von ungefähr 50 nm bis 200 nm (500 bis 2000 Å), und die Gateelektrode 32 umfaßt üblicherweise dotiertes polykristallines Silizium. Eine Isolierschicht 34, üblicherweise mit einem Silikatglas, liegt über der Gateelektrode 32, um die Elektrode elektrisch von den darüberliegenden Schichten zu trennen. Eine Sourceelektrode 36 liegt über der Isolierschicht 34 und kontaktiert die erste Oberfläche 14, um die Sourcebereiche und die zusätzlichen Bodybereiche 28 zu kontaktieren. Eine Drainelektrode 38 kontaktiert den Bereich 18 hoher Leitfähigkeit auf der zweiten Oberfläche 16. Ein externer elektrischer Kontakt zur Gateelektrode 32 wird von einem Gate-Bondfeld 40 hergestellt, das üblicherweise Metall aufweist.
  • Figur 4 zeigt den Teil der in Figur 2 gezeigten Struktur, der den Strombegrenzungsschaltungs-Bereich 2 und den ESD-Schutzschaltungs-Bereich 4 enthält, in größerem Maßstab. Der Widerstand Rg1 ist aus Polysilizium aufgebaut, und er ist angeschlossen zwischen einem Gate-Bondfeld 40 und der Kollektorelektrode 42 von Q&sub1; dargestellt. Der Widerstand Rg2 besteht ebenfalls aus Polysilizium, und er ist angeschlossen zwischen der Kollektorelektrode 42 des Transistors Q&sub1; und einer Kontaktverbindung 44 des N&spplus;-Anodenbereichs der Polysiliziumdiode D&sub3; dargestellt. Der Widerstand Rum ist in mehreren parallelen verbundenen Streifen über einer dielektrischen Schicht aus Aluminium gebildet. An einem Ende ist er in Kontakt mit dem SOURCE-Anschluß und dem Emitter des bipolaren Transistors Q&sub1;, und mit dem anderen Ende ist er in Kontakt mit der Sourceelektrode des Leistungs-MOSFET-Transistors Q&sub2; und mit der Basiselektrode des bipolaren Transistors Q&sub1;.
  • Der bipolare Transistor Q&sub1; umfaßt einen zweiten Wannenbereich des entgegengesetzten Leitfähigkeitstyps der sich von der ersten Oberfläche in das Substrat erstreckt und als der Basisbereich dient, wenigstens einen Bereich des einen Leitfähigkeitstyps, der sich innerhalb des Wannenbereichs von der ersten Oberfläche in das Substrat erstreckt und als die Kollektorelektrode dient, und wenigstens einen Bereich des einen Leitfähgikeitstyps, der sich innerhalb des zweiten Wannenbereichs der ersten Oberfläche in das Substrat erstreckt und als die Emitterdiode des bipolaren Transistors dient.
  • Figur 5 zeigt die Teile der in Figur 2 gezeigten Struktur, welche den ESD-Schutzschaltungs-Bereich 4 und den Spannungsklemmabschnitt-Bereich 6 umfassen, in größerem Maßstab.
  • Wie in den Figuren 6A und 6B gezeigt, ist die Polysiliziumdiode D&sub3; mit einem Polysilizium-Anodenbereich 68 des P-Typs, einern Polysilizium-PN-Übergang 80, einer dielektrischen Schicht 65 und einem Polysiliziurn-Kathoden-Bereich 61 des N-Typs gezeigt, der über ein Polysilizium-Material 43a und 43b mit der Gate-Elektrode verbunden ist, die ebenfalls aus Polysilizium- Material besteht. Eine allgemein mit 62 bezeichnete Zenerdiode D&sub4; ist mit einer Reihenschaltung aus mehreren einzelnen Dioden 62a bis 62e dargestellt. Jede dieser einzelnen Dioden umfaßt einen Bereich des P-Typs, in dem ein Bereich des N+-Typs ausgebildet ist. Wie gezeigt, sind die Bereiche des P-Typs in aufeinanderfolgenden ringähnlichen Strukturen ausgebildet, welche einen Kontakt zu dem DRAIN-Bereich umgeben. Die erste einzelne Diode 62a in der Reihenschaltung hat einen Bereich 64 des N&spplus;-Typs, der mit dem DRAIN-Bereich über einen Leiter 67 verbunden ist. Der Bereich 63 des P-Typs der einzelnen Diode 62a ist mit dem Bereich des N&spplus;-Typs der nächsten einzelnen Diode 62b über einen Leiter 69 verbunden, der über der dielektrischen Schicht 65 liegt, usw. Die letzte einzelne Diode 62e in der Reihenschaltung hat einen Bereich 66 des P-Typs, der mit dem Polysilizium-Kathodenbereich 68 des P-Typs der Diode D&sub3; verbunden ist. Ringe 71 des P-Typs, die sich von jeder Diode erstrecken und den Drainkontakt umgeben, dienen zum Verteilen des Spannungsgradienten aufgrund des Drainpotentials, um zu verhindern, daß sich kleine lokale Bereiche mit hohem elektrischen Feld bilden. Die gesamte Diodeist von einem Bereich 70 des P-Typs umgeben, der mit der Sourceelektrode 36 verbunden ist.
  • Während die vorliegende Erfindung anhand eines Ausführungsbeispiels beschrieben wurden, ergeben sich dem Fachmann auf diesem Gebiet zahlreiche Änderungen. Zum Beispiel können die Leitfähigkeitstypen des Materials vertauscht werden.

Claims (18)

1. Leistungs-MOS-Transistorschaltung mit Source-, Drain- und Gateelektroden und mit:
einem Substrat (12) aus einem Halbleiterwerkstoff eines Leitfähigkeitstyps&sub1; das eine erste und eine zweite, der ersten gegenüberliegende Oberfläche (14, 16) aufweist;
einem Drainbereich (20), der sich zwischen den Oberflächen durch das Substrat erstreckt;
mehreren mit Zwischenraum angeordneten Body-Bereichen (22) des entgegengesetzten Leitfähigkeitstyps, welche sich von der ersten Oberfläche in das Substrat hinein erstrecken;
einem Sourcebereich (24) des einen Leitfähigkeitstyps, welcher sich innerhalb jedes Body-Bereiches von der ersten Oberfläche in das Substrat hinein erstreckt, wobei die Grenzfläche jedes Sourcebereiches (24) mit seinem jeweiligen Body-Bereich (22) bei der ersten Oberfläche einen Abstand zu der Grenzfläche des entsprechenden Body- Bereiches und des Drainbereichs bei dieser ersten Oberfläche aufweist, um einen Kanalbereich (26) dazwischen zu bilden; wobei
die Gateelektrode (32) über der ersten Oberfläche liegt und gegen diese isoliert ist und sich über die Kanalbereiche erstreckt; und
die Sourceelektrode (36) sich über der Gateelektrode erstreckt und gegen diese isoliert ist und wenigstens einen Teil der Sourcebereiche berührt; und mit
einer Spannungsbegrenzungsschaltung (D3, D4), die elektrisch zwischen der Drainelektrode und der Gateelektrode angeschlossen ist und ein Zenerdiodenelement (D4) und eine erste Diode (D3) aufweist, welche antiparallel verbunden sind;
gekennzeichnet durch, eine Strombegrenzungsschaltung (Q1), die elektrisch zwischen der Sourceelektrode und der Gateelektrode angeschlossen ist und einen bipolaren Transistor (Q1) mit Emitter-, Kollektor- und Basiselektroden aufweist, wobei die Basiselektrode mit der Sourceelektrode (36) verbunden ist, die Emitterelektrode mit einem 8ourceanschlußfeld verbunden ist, die Kollektorelektrode (42) mit der Gateelektrode (32) und einem Gateanschlußfeld (40) verbunden ist, sowie einen ersten Widerstand (Rum), der an seinem einen Ende mit dem Sourceanschlußfeld und an seinem anderen Ende mit der Sourceelektrode (36) verbunden ist.
2. Leistungs-MOS-Transistor nach Anspruch 1, bei dem das Zenerdiodenelement wenigstens eine Zenerdiode (D4) aufweist.
3. Leistungs-MOS-Transistor nach Anspruch 1 oder 2, bei dem das Zenerdiodenelemte (62) mehrere Zenerdioden (62a-62e) in Reihenschaltung aufweist.
4. Leistungs-Mos-Transistor nach Anspruch 3, bei dem jede der mehreren Zenerdioden (62) einen ersten Muldenbereich (63) des entgegengesetzten Leitfähigkeitstyps aufweist, der sich von der ersten Oberfläche (14) in das Substrat (12) erstreckt und als eine Elektrode dient, sowie einen Bereich (64) des einen Leitfähigkeitstyps, der sich in den ersten Muldenbereich erstreckt und als die andere Elektrode dient.
5. Leistungs-MOS-Transistor nach Anspruch 4, bei dem die erste Diode (D3) einen Bereich (61) aus Polysiliziurn des ersten Leitfähigkeitstyps aufweist, der als eine Elektrode dient, sowie einen Bereich (68) aus Polysilizium des anderen Leitfähigkeitstyps in Kontakt mit dem Bereich aus Folysiliziurn des ersten Leitfähigkeitstyps, der als die andere Elektrode dient.
6. Leistungs-MOS-Transistor nach Anspruch 5, bei dem die Strombegrenzungs schaltung einen zweiten Widerstand (Rg1) aufweist, der zwischen dem Gateanschlußfeld (40) und der Kollektorelektrode (42) des bipolaren Transistors (Q1) angeschlossen ist.
7. Leistungs-MOS-Transistor nach Anspruch 6, bei dem die Strombegrenzungsschaltung einen dritten Widerstand (Rg2) aufweist, der zwischen der Kollektorelektrode (42) des bipolaren Transistors (Ql) und dem gemeinsamen Verbindungspunkt der ersten Diode (D3) und der Gateelektrode (32) angeschlossen ist.
8. Leistungs-MOS-Transistor nach Anspruch 7, bei dem der zweite und der dritte Widerstand (Rg&sub1;i Rg2) ein Tiefpaßfilter in Verbindung mit einer Schaltungskapazität bilden.
9. Leistungs-MOS-Transistor nach Anspruch 71 bei dem der bipolare Transistor (Q1) einen zweiten Muldenbereich des entgegengesetzten Leitfähigkeitstyps aufweist, der sich von der ersten Oberfläche (14) in das Substrat (12) hinein erstreckt und als der Basisbereich des bipolaren Transistors dient, wenigstens einen Bereich des einen Leitfähigkeitstyps aufweist, der sich von der ersten Oberfläche innerhalb des Muldenbereichs in das Substrat erstreckt und als die Kollektorelektrode (42) des bipolaren Transistors dient, und wenigstens einen Bereich des einen Leitfähigkeitstyps aufweist, der sich von der ersten Oberfläche innerhalb des zweiten Muldenbereichs in das Substrat hinein erstreckt und als die Emitterelektrode des bipolaren Transistors dient.
10. Leistungs-MOS-Transistor nach Anspruch 9, bei dem der bipolare Transistor (Q1) mehrere Emitterbereiche und für jeden Ernitterbereich einen den Emitterbereich umgebenden Kollektorbereich aufweist.
11. Leistungs-MOS-Transistor nach Anspruch 10, bei dem der erste Widerstand (Rum) wenigstens eine Bahn eines elektrisch teilweise leitenden Materials aufweist, die über der ersten Oberfläche über einem Teil des zweiten Muldenbereichs liegt und gegen die erste Oberfläche isoliert ist.
12. Leistungs-MOS-Transistor nach Anspruch 11, bei dem der erste Widerstand (Rum) mehrere Bahnen aus einem elektrisch leitfähigen Material aufweist, die über der ersten Oberfläche über einem Teil des zweiten Muldenbereichs liegen und gegenüber der ersten Oberfläche isoliert sind.
13. Leistungs-MOS-Transistor nach Anspruch 12, bei dem eine zweite Diode (D1) einen dritten Muldenbereich des entgegengesetzten Leitfähigkeitstyps in dem Substrat (12) bei der ersten Oberfläche (14) aufweist, der mit Zwischenraum zu dem zweiten Muldenbereich angeordnet ist, sowie einen Bereich des einen Leitfähigkeitstyps bei der ersten Oberfläche innerhalb der dritten Mulde in dem Substrat, der einen PN-Übergang mit der dritten Mulde bildet.
14. Leitungs-MOS-Transistor nach Anspruch 13, bei dem der zweite Widerstand (Rg1) eine Bahn aus einem teilweise leitfähigen Material aufweist, der über der ersten Oberfläche (14) liegt und gegen diese isoliert ist und sich zwischen dem ersten und dem dritten Muldenbereich erstreckt.
15. Leistungs-MOS-Transistor nach Anspruch 14, bei dem der zweite Widerstand (Rg1) eine Bahn aus demselben Material wie die Gateelektrode (32) aufweist.
16. Leistungs-MOS-Transistor nach Anspruch 15, bei dem die Bahn des ersten Widerstandes (Rg1) einen Kontakt zu der Sourceelektrode (36) bzw. zu dem Emitterbereich des bipolaren Transistors (Q1) herstellt.
17. Leistungs-MOS-Transistor nach Anspruch 16, bei dem ein Ende einer Bahn des zweiten Widerstandes (Rg1) elektrisch mit dem Bereich des einen Leitfähigkeitstyps der zweiten Diode (D1) verbunden ist und eine Verbindungsvorrichtung das andere Ende der Bahn des zweiten Widerstands mit dem Kollektorbereich des bipolaren Transistors (Q1) und der Gateelektrode (32) verbindet.
18. Leistungs-MOS-Transistor nach Anspruch 17, bei dem die erste Diode (D1) aus demselben Material besteht wie die Gateelektrode (32).
DE69127953T 1990-11-06 1991-11-05 Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung Expired - Fee Related DE69127953T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/609,685 US5079608A (en) 1990-11-06 1990-11-06 Power MOSFET transistor circuit with active clamp

Publications (2)

Publication Number Publication Date
DE69127953D1 DE69127953D1 (de) 1997-11-20
DE69127953T2 true DE69127953T2 (de) 1998-04-30

Family

ID=24441876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69127953T Expired - Fee Related DE69127953T2 (de) 1990-11-06 1991-11-05 Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung

Country Status (5)

Country Link
US (1) US5079608A (de)
EP (1) EP0485174B1 (de)
JP (1) JPH06104444A (de)
CA (1) CA2054675A1 (de)
DE (1) DE69127953T2 (de)

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
JP3111576B2 (ja) * 1992-01-06 2000-11-27 富士電機株式会社 半導体装置
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
US5397914A (en) * 1992-04-30 1995-03-14 Hitachi Ltd. Power transistor device including power transistors in darlington connection and zener diode which is coupled between collector and base of power transistors and which is formed in polysilicon film
GB9215654D0 (en) * 1992-07-23 1992-09-09 Philips Electronics Uk Ltd A semiconductor component
US5519557A (en) * 1993-11-19 1996-05-21 Chrysler Corporation Power supply polarity reversal protection circuit
JP3193827B2 (ja) * 1994-04-28 2001-07-30 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
DE19507313C2 (de) * 1995-03-02 1996-12-19 Siemens Ag Halbleiterbauelement mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
US5581432A (en) * 1995-07-25 1996-12-03 Motorola, Inc. Clamp circuit and method for identifying a safe operating area
DE19811297B4 (de) 1997-03-17 2009-03-19 Fuji Electric Co., Ltd., Kawasaki MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
FR2764137B1 (fr) * 1997-05-28 1999-08-13 Sgs Thomson Microelectronics Composant de protection d'un transistor mos integre contre des gradients de tension
JP3255147B2 (ja) * 1998-06-19 2002-02-12 株式会社デンソー 絶縁ゲート型トランジスタのサージ保護回路
JP2000022456A (ja) * 1998-06-26 2000-01-21 Nec Ic Microcomput Syst Ltd 半導体集積回路
JP3314760B2 (ja) * 1999-05-24 2002-08-12 日本電気株式会社 静電保護素子、静電保護回路及び半導体装置
US6809348B1 (en) * 1999-10-08 2004-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP2001274402A (ja) * 2000-03-24 2001-10-05 Toshiba Corp パワー半導体装置
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6392463B1 (en) * 2000-07-07 2002-05-21 Denso Corporation Electrical load driving circuit with protection
US7745289B2 (en) * 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US6560081B1 (en) * 2000-10-17 2003-05-06 National Semiconductor Corporation Electrostatic discharge (ESD) protection circuit
US6916745B2 (en) * 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
JP4846106B2 (ja) * 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
WO2004025702A2 (en) * 2002-09-11 2004-03-25 Pan Jit Americas, Inc Electrostatic discharge protection device for high speed transmission lines
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US6870218B2 (en) * 2002-12-10 2005-03-22 Fairchild Semiconductor Corporation Integrated circuit structure with improved LDMOS design
US7638841B2 (en) * 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20050111150A1 (en) * 2003-11-25 2005-05-26 King Billion Electronics Co., Ltd. Electrostatic discharge protection circuit
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP2006136086A (ja) * 2004-11-04 2006-05-25 Hitachi Ltd 電流検知方法と電流検知装置及びこの電流検知装置を用いた電力変換装置並びにこの電力変換装置を用いた車両
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7489490B2 (en) * 2006-06-07 2009-02-10 International Rectifier Corporation Current limiting MOSFET structure for solid state relays
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP5511124B2 (ja) * 2006-09-28 2014-06-04 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
JP2008085188A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP5309497B2 (ja) * 2007-08-09 2013-10-09 富士電機株式会社 半導体装置
CN103762243B (zh) * 2007-09-21 2017-07-28 飞兆半导体公司 功率器件
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5337470B2 (ja) * 2008-04-21 2013-11-06 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 絶縁ゲート型半導体装置
US7999357B1 (en) * 2008-05-12 2011-08-16 Semiconductor Components Industries, Llc Electrostatic discharge circuit using forward biased circular-arc shaped steering diodes
WO2009153627A1 (en) * 2008-06-20 2009-12-23 Freescale Semiconductor, Inc. Semiconductor device and method of electrostatic discharge protection therefor
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8164162B2 (en) * 2009-06-11 2012-04-24 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes sharing same gate metal pad
JP5492518B2 (ja) * 2009-10-02 2014-05-14 株式会社日立製作所 半導体駆動回路、及びそれを用いた半導体装置
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
JP2012049861A (ja) * 2010-08-27 2012-03-08 Renesas Electronics Corp 出力回路
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP5927739B2 (ja) * 2011-12-14 2016-06-01 富士電機株式会社 半導体装置
US9013848B2 (en) 2012-09-27 2015-04-21 Alpha And Omega Semiconductor Incorporated Active clamp protection circuit for power semiconductor device for high frequency switching
US9966584B2 (en) 2013-03-11 2018-05-08 Atieva, Inc. Bus bar for battery packs
US10063071B2 (en) 2013-03-15 2018-08-28 Atieva, Inc. Balance resistor and low pass filter
US10084214B2 (en) 2013-03-15 2018-09-25 Atieva, Inc. Automatic switchover from cell voltage to interconnect voltage monitoring
US9041454B2 (en) 2013-03-15 2015-05-26 Atieva, Inc. Bias circuit for a switched capacitor level shifter
US10901019B2 (en) 2013-03-15 2021-01-26 Atieva, Inc. Method of connecting cell voltage sensors
US9048838B2 (en) 2013-10-30 2015-06-02 Infineon Technologies Austria Ag Switching circuit
US9525063B2 (en) 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
US9257424B2 (en) 2013-11-08 2016-02-09 Infineon Technologies Austria Ag Semiconductor device
US20150311815A1 (en) * 2014-04-25 2015-10-29 Parker-Hannifin Corporation Hermetic high current solid state power controller
US10355475B2 (en) * 2014-08-15 2019-07-16 Navitas Semiconductor, Inc. GaN overvoltage protection circuit
JP6478789B2 (ja) 2015-04-27 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置、電力制御用半導体装置、車載用電子制御ユニット及びそれを備えた車両
US9882553B2 (en) 2015-12-18 2018-01-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and circuit protecting method
CN105896955B (zh) * 2016-04-15 2019-02-05 深圳市鹏源电子有限公司 功率开关管的驱动装置
TWI607298B (zh) * 2016-04-28 2017-12-01 Hestia Power Inc Adjustable voltage level wide bandgap semiconductor device
US10202051B2 (en) * 2017-07-07 2019-02-12 Lear Corporation Speed control for back-drive power actuator
JP7190256B2 (ja) 2018-02-09 2022-12-15 ローム株式会社 半導体装置
DE102018110292B4 (de) * 2018-04-27 2019-12-19 Infineon Technologies Ag Gleichrichtereinrichtung mit Klemmschaltung
EP3624201B1 (de) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistorvorrichtung
WO2021183095A1 (en) * 2020-03-09 2021-09-16 Hewlett-Packard Development Company, L.P. Clamps for power transistors
JP2023032984A (ja) * 2021-08-27 2023-03-09 富士電機株式会社 半導体モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
US4633283A (en) * 1985-03-11 1986-12-30 Rca Corporation Circuit and structure for protecting integrated circuits from destructive transient voltages
JPH0693485B2 (ja) * 1985-11-29 1994-11-16 日本電装株式会社 半導体装置
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US4893212A (en) * 1988-12-20 1990-01-09 North American Philips Corp. Protection of power integrated circuits against load voltage surges
US5023692A (en) * 1989-12-07 1991-06-11 Harris Semiconductor Patents, Inc. Power MOSFET transistor circuit

Also Published As

Publication number Publication date
JPH06104444A (ja) 1994-04-15
EP0485174B1 (de) 1997-10-15
CA2054675A1 (en) 1992-05-07
DE69127953D1 (de) 1997-11-20
EP0485174A1 (de) 1992-05-13
US5079608A (en) 1992-01-07

Similar Documents

Publication Publication Date Title
DE69127953T2 (de) Leistungs-MOSFET-Schaltung mit einer aktiven Klammerung
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE10362264B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE4122347C2 (de) MOSFET-Halbleiterbauelement mit integriertem Stoßspannungsschutzelement
DE19964481B4 (de) MOS-Halbleiteranordnung mit Schutzeinrichtung unter Verwendung von Zenerdioden
EP1019964B1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
DE4208695C2 (de) Leitungsmodulations MOSFET
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE69029907T2 (de) Leistungs-mosfet-transistorschaltung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE3537004A1 (de) Vdmos-baustein
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE112013007439B4 (de) Halbleiteranordnung
DE102018114591B4 (de) Transistorbauelement
EP0591476B1 (de) Monolithisch integrierte schaltungsanordnung
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
EP0144978B1 (de) Schaltungsanordnung zum Ansteuern eines Thyristors mit einem Fototransistor
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
DE10247038B4 (de) Halbleitervorrichtung zur Verhinderung eines Überstroms
DE2349986A1 (de) Kapazitaetsschaltung
DE69530026T2 (de) Vertikales MOS-Halbleiterbauelement
DE3120254C2 (de)
DE102020203247B4 (de) Halbleitervorrichtung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee