DE102018114591B4 - Transistorbauelement - Google Patents

Transistorbauelement Download PDF

Info

Publication number
DE102018114591B4
DE102018114591B4 DE102018114591.8A DE102018114591A DE102018114591B4 DE 102018114591 B4 DE102018114591 B4 DE 102018114591B4 DE 102018114591 A DE102018114591 A DE 102018114591A DE 102018114591 B4 DE102018114591 B4 DE 102018114591B4
Authority
DE
Germany
Prior art keywords
transistor
type
region
area
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102018114591.8A
Other languages
English (en)
Other versions
DE102018114591A1 (de
Inventor
Cristian Mihai Boianceanu
Liu Chen
Sebastian Sosin
Andrew Wood
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018114591.8A priority Critical patent/DE102018114591B4/de
Priority to US16/433,889 priority patent/US11127853B2/en
Priority to CN201910526459.8A priority patent/CN110620138A/zh
Publication of DE102018114591A1 publication Critical patent/DE102018114591A1/de
Application granted granted Critical
Publication of DE102018114591B4 publication Critical patent/DE102018114591B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73271—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Transistorbauelement, das aufweist:einen Halbleiterkörper (100);einen Source-Leiter (21) auf dem Halbleiterkörper (100);einen Source-Clip (31), der sich auf dem Source-Leiters (21) befindet und mit dem Source-Leiter (21) elektrisch verbunden ist,ein erstes aktives Bauelementgebiet (110), das in dem Halbleiterkörper (100) angeordnet ist, durch den Source-Leiter (21) und den Source-Clip (31) bedeckt ist und zumindest eine Bauelementzelle (10) aufweist; undein zweites aktives Bauelementgebiet (120), das in dem Halbleiterkörper (100) angeordnet ist, durch Bereiche des Source-Leiters (21), die nicht durch den Source-Clip (31) bedeckt sind, bedeckt ist und zumindest eine Bauelementzelle (10, 10') aufweist,wobei das erste aktive Bauelementgebiet (110) einen ersten flächenspezifischen Ein-Widerstand aufweist,wobei das zweite aktive Bauelementgebiet (120) einen zweiten flächenspezifischen Ein-Widerstand aufweist,wobei der zweite flächenspezifische Ein-Widerstand größer als der erste flächenspezifische Ein-Widerstand ist undwobei der das erste aktive Bauelementgebiet (110) und das zweite aktive Bauelementgebiet (120) bedeckende Source-Leiter (21) ein zusammenhängender Source-Leiter (21) ist.

Description

  • Diese Offenbarung betrifft allgemein ein Transistorbauelement, insbesondere ein Leistungstransistorbauelement.
  • Leistungstransistorbauelemente wie beispielsweise MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) werden bei verschiedenen Arten von elektronischen Anwendungen weithin als elektronische Schalter eingesetzt. Normalerweise enthält ein Leistungstransistorbauelement mehrere Transistorzellen, die in einen Halbleiterkörper integriert sind. Es wird kontinuierlich daran gearbeitet, die Größe dieser Transistorzellen zu reduzieren, um die Größe des gesamten Transistorbauelements bei gleichbleibendem Nennstrom zu reduzieren.
  • Das Reduzieren der Größe eines Leistungstransistors kann jedoch das Temperaturmanagement des Transistorbauelements verschlechtern. Grundsätzlich ist es wünschenswert, das Transistorbauelement in einem thermisch stabilen Zustand zu betreiben. Das Transistorbauelement ist thermisch stabil, wenn eine steigende Temperatur des Transistorbauelements zu einem fallenden Strom durch das Transistorbauelement führt. Das Transistorbauelement ist thermisch instabil, wenn eine ansteigende Temperatur zu einem steigenden Strom führt. In diesem Fall kann der ansteigende Strom die Temperatur weiter erhöhen, was wiederum den Strom erhöhen kann, und so weiter. Für ein gegebenes Transistorbauelement kann es eine Stromdichtegrenze geben, wobei das Bauelement bei Stromdichten oberhalb der Stromdichtegrenze thermisch stabil und bei Stromdichten unterhalb der Stromdichtegrenze thermisch instabil ist. Diese Stromdichtegrenze kann als Temperaturkompensationspunkt (TCP; engl.: „Temperature Compensation Point“) bezeichnet werden. Es wurde beobachtet, dass das Reduzieren der Größe der Transistorzellen eines Leistungstransistors oft zu einer Erhöhung der Stromdichtegrenze führt, was einer Erhöhung des Strombereichs, in dem das Transistorbauelement thermisch instabil ist entspricht.
  • Die US 5 097 302 A beschreibt ein Transistorbauelement mit mehreren Transistorzellen, die jeweils in einem Halbleiterkörper integriert sind, wobei Sourcegebiete einiger der Transistorzellen über einen ersten Source-Leiter an einen Source-Anschluss angeschlossen sind und wenigstens eine weitere der Transistorzellen über einen von dem ersten Source-Leiter getrennten zweiten Source-Leiter und einen Widerstand an den Source-Anschluss angeschlossen ist.
  • Die US 5 543 632 A beschreibt ein Transistorbauelement mit mehreren Lasttransistorzellen und wenigstens einer Steuertransistorzellen, wobei Sourcegebiete der Lasttransistorzellen und der wenigstens einen Steuertransistorzellen über jeweilige Sourceleiter an einen gemeinsamen Sourceanschluss angeschlossen sind, Draingebiete der Lasttransistorzellen an einen gemeinsamen Drainanschluss angeschlossen sind und ein Draingebiet der Steuertransistorzelle an eine Steuerschaltung angeschlossen ist. Während des Betriebs wird über die Steuerschaltung ein fester Strom in die Drain-Source-Strecke der Steuertransistorzelle eingeprägt, wobei eine sich dabei einstellende Spannung zwischen einem Gate und dem Sourcegebiet der Steuertransistorzelle als Referenz für eine Ansteuerspannung der Lasttransistorzellen dient.
  • Die US 4 931 844 A beschreibt ein Transistorbauelement mit mehreren Transistorzellen, die jeweils in einem Halbleiterkörper integriert sind, wobei Sourcegebiete einiger der Transistorzellen über einen ersten Source-Leiter an einen Source-Anschluss angeschlossen sind und wenigstens eine weitere der Transistorzellen über einen von dem ersten Source-Leiter getrennten zweiten Source-Leiter und einen ersten Widerstand an den Source-Anschluss angeschlossen ist. Außerdem kann über einen Schalter ein zweiter Widerstand parallel zu dem ersten Widerstand geschaltet werden.
  • Ein Beispiel betrifft ein Transistorbauelement. Das Transistorbauelement enthält einen Halbleiterkörper, einen Source-Leiter oben auf dem Halbleiterkörper, einen Source-Clip oben auf dem Source-Leiter und, elektrisch mit dem Source-Leiter verbunden, ein erstes aktives Bauelementgebiet, das in dem Halbleiterkörper angeordnet ist, und ein zweites aktives Bauelementgebiet, das in dem Halbleiterkörper angeordnet ist. Das erste aktive Bauelementgebiet wird durch den Source-Leiter und den Source-Clip bedeckt und enthält zumindest eine Bauelementzelle, und das zweite aktive Bauelementgebiet wird durch Bereiche des Source-Leiters, die nicht durch den Source-Clip bedeckt werden, bedeckt und enthält zumindest eine Bauelementzelle. Weiterhin weist das erste aktive Bauelementgebiet einen ersten flächenspezifischen Ein-Widerstand und das zweite aktive Bauelementgebiet weist einen zweiten flächenspezifischen Ein-Widerstand auf, wobei der zweite flächenspezifische Ein-Widerstand größer ist als der erste flächenspezifische Ein-Widerstand.
  • Beispiele werden unten unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die für das Verständnis dieser Prinzipien erforderlich sind, dargestellt werden. Die Zeichnungen sind nicht maßstabsgetreu. In den Zeichnungen bezeichnen dieselben Bezugsziffern gleiche Merkmale.
    • 1 zeigt eine Draufsicht eines Transistorbauelements, das einen Source-Leiter auf einem Halbleiterkörper und einen auf den Source-Leiter montierten Source-Clip enthält;
    • 2 zeigt schematisch eine vertikale Querschnittsansicht eines Abschnitts des Transistorbauelements;
    • 3 zeigt Kurven, die einen Temperaturkoeffizienten über der Stromdichte eines Transistorbauelements des in den 1 und 2 dargestellten Typs veranschaulichen;
    • 4 zeigt eine vertikale Querschnittsansicht eines ersten aktiven Bauelementgebiets und von Transistorzellen eines ersten Typs, die in den ersten aktiven Bauelementgebiet integriert sind;
    • 5 veranschaulicht eine Modifikation der in 4 dargestellten Transistorzellen ersten Typs;
    • 6 zeigt eine vertikale Querschnittsansicht eines zweiten aktiven Bauelementgebiets und von Transistorzellen ersten Typs und Transistorzellen zweiten Typs, die in das erste aktive Bauelementgebiet integriert sind;
    • Die 7 bis 10 zeigen verschiedene Beispiele einer Transistorzelle zweiten Typs;
    • 11 zeigt eine vertikale Querschnittsansicht eines zweiten aktiven Bauelementgebiets, das nur Transistorzellen zweiten Typs enthält;
    • 12 zeigt eine horizontale Querschnittsansicht eines Abschnitts des ersten Bauelementgebiets gemäß einem Beispiel;
    • 13 zeigt eine horizontale Querschnittsansicht eines Abschnitts des ersten Bauelementgebiets gemäß einem anderen Beispiel;
    • 14 zeigt eine Oberseite eines Abschnitts des Source-Leiters und einen Gate-Runner;
    • 15 zeigt eine vertikale Querschnittsansicht eines Abschnitts des Transistorbauelements, in dem der Gate-Runner an die Gate-Elektroden angeschlossen ist;
    • 16 zeigt eine vertikale Querschnittsansicht in einer in 15 dargestellten Schnittebene G-G;
    • 17 veranschaulicht ein Beispiel, in dem der Gate-Runner in den Source-Leiter eingebettet ist;
    • Die 18A und 18B zeigen eine Draufsicht und eine vertikale Querschnittsansicht eines Abschnitts, in dem ein Gate-Runner an Gate-Elektroden angeschlossen ist und ein Source-Anschluss an Feldelektroden angeschlossen ist;
    • Die 19 bis 21 zeigen Draufsichten eines Transistorbauelements mit einem Source-Leiter und einem Source-Clip gemäß weiteren Beispielen;
    • 22 zeigt eine vertikale Querschnittsansicht des Transistorbauelements und eines Gehäuses, das den Halbleiterkörper des Transistorbauelements einkapselt;
    • 23 zeigt eine Modifikation des in 22 gezeigten Transistorbauelements; und
    • 24 zeigt eine weitere Modifikation des in 22 gezeigten Transistorbauelements.
  • In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zum Zweck der Darstellung Beispiele dafür, wie die Erfindung verwendet und implementiert werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsformen, sofern nicht ausdrücklich anders angegeben, miteinander kombiniert werden können.
  • 1 zeigt eine Draufsicht eines Transistorbauelements gemäß einem Beispiel und 2 zeigt eine vertikale Querschnittsansicht eines Abschnitts des Transistorbauelements 1 entlang einer in 1 dargestellten Schnittebene A-B'. Bezugnehmend auf die 1 und 2 enthält das Transistorbauelement einen Halbleiterkörper 100, einen Source-Leiter 21 (der auch als Source-Metallisierung oder Source-Pad bezeichnet werden kann) oben auf dem Halbleiterkörper 100 und einen Source-Clip 31, der sich oben auf dem Source-Leiter 21 befindet und elektrisch an den Source-Leiter 21 angeschlossen ist. Gemäß einem Beispiel ist der Halbleiterkörper 100 ein monokristalliner Halbleiterkörper aus Silizium (Si), Siliziumkarbid (SiC), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder dergleichen. Der Source-Leiter 21 enthält ein elektrisch leitendes Material wie beispielsweise ein Metall. Gemäß einem Beispiel enthält der Source-Leiter 21 zumindest eines von Kupfer (Cu) und Aluminium (Al). Gemäß einem Beispiel ist der Source-Leiter 21 eine homogene Schicht aus einem elektrisch leitenden Material wie beispielsweise Kupfer (Cu), Aluminium (Al) oder einer Aluminium-Kupfer-Legierung (AlCu). Gemäß einem weiteren Beispiel enthält der Source-Leiter 21 einen Schichtstapel mit zumindest zwei übereinander gebildeten Schichten aus unterschiedlichen elektrisch leitenden Materialien. Gemäß einem Beispiel ist eine dieser Schichten eine Cu-Schicht und eine weitere dieser Schichten ist eine AlCu-Schicht. Gemäß einem Beispiel ist zumindest eine Zwischenschicht (engl.: „interface layer“; nicht in den Zeichnungen dargestellt) zwischen dem Source-Leiter 21 und dem Halbleiterkörper 100 gebildet. Gemäß einem Beispiel enthält die zumindest eine Zwischenschicht eine erste Schicht aus Titan (Ti) oder Titannitrid (TiN) oben auf dem Halbleiterkörper 100 und eine zweite Schicht aus Wolfram (W) zwischen der ersten Schicht und dem Source-Leiter. Die erste Schicht kann eine Dicke zwischen 10 Nanometern und 60 Nanometern aufweisen, und die zweite Schicht kann eine Dicke zwischen 300 Nanometern und 700 Nanometern aufweisen. Gemäß einem weiteren Beispiel wird der Source-Leiter 21 durch eine Schutzschicht (nicht dargestellt), die die Oxidation verhindert und beim Löten des Source-Clips 31 an den Source-Leiter 21 helfen kann, bedeckt.
  • Der Source-Clip 31 besteht aus einem elektrisch leitenden Material. Gemäß einem Beispiel ist das elektrisch leitende Material Kupfer (Cu) oder Aluminium (Al). Es können jedoch auch andere elektrisch leitende Materialien verwendet werden.
  • Bezugnehmend auf das Obige ist der Source-Clip 31 elektrisch an den Source-Leiter 21 angeschlossen. Gemäß einem Beispiel ist eine elektrisch leitende Verbindungsschicht 32 zwischen dem Source-Leiter 21 und dem Source-Clip 31 gebildet und verbindet den Source-Clip 31 elektrisch mit dem Source-Leiter 21. Diese Verbindungsschicht 32 kann eine Lötschicht sein oder einen elektrisch leitenden Klebstoff enthalten. Die Lötschicht kann zumindest eines von Zinn (Sn), Blei (Pb) und Zink (Zn) enthalten.
  • Bezugnehmend auf 2 enthält das Transistorbauelement 1 weiterhin ein erstes aktives Bauelementgebiet (das auch als erstes aktives Transistorgebiet bezeichnet werden kann) und ein zweites aktives Bauelementgebiet (das auch als zweites aktives Transistorgebiet bezeichnet werden kann), wobei jedes dieser ersten und zweiten aktiven Bauelementgebiete 110, 120 zumindest eine Transistorzelle enthält, die einen Lastpfad (Drain-Source-Pfad) aufweist, der zwischen dem Source-Leiter 21, der auf einer ersten Oberfläche 101 des Halbleiterkörpers 100 ausgebildet ist, und einer Drain-Elektrode 33, die auf einer zweiten Oberfläche 102 des Halbleiterkörpers 100 ausgebildet ist, geschaltet ist. In 2 repräsentiert ein Schaltsymbol eines MOSFETs T1 die zumindest eine Transistorzelle des ersten aktiven Bauelementgebiets 110 und ein Schaltsymbol eines zweiten MOSFETs T2 repräsentiert die zumindest eine Transistorzelle des zweiten aktiven Bauelementgebiets 120. Lediglich zum Zweck der Darstellung sind die in 2 dargestellten MOSFETs T1, T2 Anreicherungs-MOSFETs vom Typ n, so dass das Transistorbauelement 1 bei diesem Beispiel ein Anreicherungs-MOSFET vom Typ n ist. Dies stellt jedoch nur ein Beispiel dar. Das Transistorbauelement 1 kann auch als Verarmungs-MOSFET vom typ n, als Anreicherungs-MOSFET vom Typ p, als Verarmungs-MOSFET vom Typ p oder als IGBT implementiert werden.
  • Das Transistorbauelement 1 schaltet abhängig von einer zwischen einem Gate-Knoten G und einem Source-Knoten S des Transistorbauelements 1 angelegten Ansteuerspannung (Gate-Source-Spannung) VGS ein oder aus. Der Source-Knoten S wird durch den Source-Clip 31 gebildet, und der Gate-Knoten G wird durch ein Gate-Pad 41, das gemäß einem Beispiel ebenfalls auf der ersten Oberfläche 101 ausgebildet ist, gebildet. Das Transistorbauelement 1 schaltet ein, wenn die Ansteuerspannung VGS höher als eine Schwellenspannung des Transistorbauelements 1 ist. Bei einem MOSFET vom Typ n ist die Schwellenspannung eine positive Spannung. Bei einem Ein-Zustand (eingeschalteter Zustand) leitet das Transistorbauelement 1 einen Strom zwischen einem Drain-Knoten D, der durch die Drain-Elektrode 33 gebildet wird, und dem Source-Knoten S, wenn zwischen dem Drain-Knoten D und dem Source-Knoten S eine Lastpfadspannung (Drain-Source-Spannung) VDS größer als Null angelegt ist. In einem Aus-Zustand (ausgeschalteter Zustand) wird ein Stromfluss zwischen dem Drain-Knoten D und dem Source-Knoten S verhindert.
  • Bezugnehmend auf 2 ist das erste aktive Bauelementgebiet 110 in einem Abschnitt des Halbleiterkörpers 100, der sowohl vom Source-Leiter 21 als auch vom Source-Clip 31 bedeckt ist, gebildet. Das zweite aktive Bauelementgebiet 120 ist in einem Abschnitt des Halbleiterkörpers 100, der durch den Source-Leiter 21 bedeckt aber nicht durch den Source-Clip 31 bedeckt ist, gebildet. Die zumindest eine Transistorzelle (dargestellt durch den MOSFET T1 in 2) im ersten aktiven Bauelementgebiet 110 und die zumindest eine zweite Transistorzelle (dargestellt durch den MOSFET T2 in 2) in dem zweiten aktiven Bauelementgebiet 120 sind so implementiert, dass ein flächenspezifischer Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 größer als ein flächenspezifischer Ein-Widerstand des ersten aktiven Bauelementgebiets 110 ist. Der flächenspezifische Ein-Widerstand des ersten aktiven Bauelementgebiets 110 wird im Folgenden auch als erster flächenspezifischer Ein-Widerstand bezeichnet, und der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 wird im Folgenden auch als zweiter flächenspezifischer Ein-Widerstand bezeichnet.
  • Der erste flächenspezifische Ein-Widerstand ist durch einen elektrischen Widerstand (der auch als Ein-Widerstand bezeichnet werden kann) RDS_ON1 der zumindest einen in dem ersten aktiven Bauelementgebiet 110 implementierten Transistorzelle im Ein-Zustand des Transistorbauelements multipliziert mit einer Fläche A1 des ersten aktiven Bauelementgebiets 110 gegeben. Wenn das erste aktive Bauelementgebiet 110 mehrere parallel geschaltete Transistorzellen enthält, ist der Ein-Widerstand durch den elektrischen Widerstand der Parallelschaltung mit den Transistorzellen im Ein-Zustand gegeben. Die Fläche A1 des ersten aktiven Bauelementgebiets 110 wird im Folgenden auch als erste Fläche A1 bezeichnet. Bezugnehmend auf das Obige ist die erste Fläche A1 durch eine Fläche des Halbleiterkörpers 100, die sowohl vom Source-Leiter 21 als auch vom Source-Clip 31 bedeckt ist, gegeben. Gemäß einem Beispiel entspricht diese Fläche A1 einer Fläche der Verbindungsschicht 32, die den Source-Clip 31 mit dem Source-Leiter 21 verbindet. Das heißt, es werden nur jene Abschnitte des Halbleiterkörpers 100 als von dem Source-Clip 31 bedeckt angesehen, die durch den Bereich, in dem der Source-Clip 31 durch die Verbindungsschicht 32 elektrisch mit dem Source-Leiter 21 verbunden ist, bedeckt sind.
  • Entsprechend ist der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 durch einen elektrischen Widerstand RDS_ON2 der zumindest einen Transistorzelle T2 in dem zweiten aktiven Bauelementgebiet 120 im Ein-Zustand des Transistorbauelements multipliziert mit einer Fläche A2 (im Folgenden auch als zweite Fläche A2 bezeichnet) eines Bereichs des Halbleiterkörpers 100, der durch den Source-Leiter 21 bedeckt aber nicht durch den Source-Clip 31 bedeckt ist, gegeben. Es versteht sich von selbst, dass die Aussage, dass der zweite flächenspezifische Ein-Widerstand größer als der erste flächenspezifische Ein-Widerstand ist, für den ersten und zweiten flächenspezifische Ein-Widerstand, die bei gleicher Ansteuerspannung VGS auftreten, gilt.
  • Gemäß einem Beispiel ist ein Verhältnis zwischen dem zweiten flächenspezifischen Ein-Widerstand A2·RDS_ON2 und dem ersten flächenspezifischen Ein-Widerstand A1·RDS_ON1 zumindest 1,2, zumindest 1,5, zumindest 2 oder zumindest 5.
  • Gemäß einem Beispiel ist die erste Fläche A1 größer als die zweite Fläche A2. Gemäß einem Beispiel ist ein Verhältnis A1/A2 zwischen der ersten Fläche A1 und der zweiten Fläche A2 größer als 5 oder größer als 10.
  • In 2 ist der Source-Leiter 21 so gezeichnet, dass er an die erste Oberfläche 101 des Halbleiterkörpers 100 angrenzt. Es ist anzumerken, dass 2 nur eine schematische Darstellung ist. Bezugnehmend auf die im Folgenden erläuterten Beispiele gibt es Bereiche der ersten Oberfläche 101 des Halbleiterkörpers 100, die an den Source-Leiter 21 angeschlossen sind. Es kann jedoch auch Bereiche geben, in denen eine Isolationsschicht zwischen der ersten Oberfläche 101 des Halbleiterkörpers 100 und dem Source-Leiter 21 angeordnet ist.
  • Der Source Clip 31 bildet einen externen Anschluss des Transistorbauelements 1 und kann dazu dienen, das Transistorbauelement 1 an einen Versorgungsknoten oder eine andere elektronische Einrichtung in einer elektronischen Schaltung, in der das Transistorbauelement 1 verwendet wird, anzuschließen. Das Anschließen des Source-Clips 31 an einen Versorgungsknoten oder eine andere elektronische Einrichtung kann das Verbinden des Source-Clips 31 mit einer elektrisch leitenden Bahn einer Leiterplatte (PCB; engl.: „printed circuit board“) oder dergleichen beinhalten.
  • Der Source-Clip 31 besitzt jedoch nicht nur eine elektrische Funktion. Es wurde festgestellt, dass der Source-Clip 31 (verglichen beispielsweise mit Bonddrähten) die Kühlung des Halbleiterkörpers 100 verbessert. Insbesondere verbessert der Source-Clip 31 die Kühlung des ersten aktiven Bauelementgebiets 100, das heißt, des Bereichs des Halbleiterkörpers 100, der sich unter dem Source-Clip 31 befindet und über den Source-Leiter 21 und die Verbindungsschicht 32 thermisch mit dem Source-Clip 31 verbunden ist. Das zweite aktive Bauelementgebiet 120, das heißt, der Bereich des Halbleiterkörpers 100, der durch den Source-Leiter 21 bedeckt aber nicht durch den Source-Clip 31 bedeckt ist, weist verglichen mit dem ersten aktiven Bauelementgebiet 110 ein Kühldefizit auf. Es wurde festgestellt, dass die Robustheit, z. B. die Energiedissipationsrobustheit oder die Energiedissipationsfähigkeit, des Transistorbauelements 1 erhöht werden kann, indem das zweite aktive Bauelementgebiet 120 so implementiert wird, dass der zweite flächenspezifische Ein-Widerstand größer als der erste flächenspezifische Ein-Widerstand des ersten aktiven Bauelementgebiets 110 ist. Das Implementieren des zweiten aktiven Bauelementgebiets 120 so, dass der zweite flächenspezifische Ein-Widerstand größer als der erste flächenspezifische Ein-Widerstand ist, hat die Auswirkung, dass im Ein-Zustand des Transistorbauelements 1 im zweiten aktiven Bauelementgebiet 120 im Mittel weniger Leistung pro Flächeneinheit dissipiert wird als im ersten aktiven Bauelementgebiet 110. Es versteht sich jedoch, dass die Leistungsdissipation sowohl im ersten als auch im zweiten aktiven Bauelementgebiet 110 und 120 unter dynamischen Bedingungen inhomogen sein kann, wobei es in diesem Fall lokalisierte Bereiche des zweiten aktiven Bauelementgebiets 120 mit höherer Verlustleistung pro Flächeneinheit und lokalisierte Bereiche des ersten aktiven Bauelementgebiets 110 mit geringerer Verlustleistung pro Flächeneinheit geben kann. Das heißt, bei einem gegebenen Arbeitspunkt des Transistorbauelements kann eine Fläche des zweiten aktiven Bauelementgebiets 120, die eine höhere Verlustleistung pro Flächeneinheit als eine Fläche des ersten aktiven Bauelementgebiets aufweist, vorhanden sein. Dennoch ist die mittlere Verlustleistung pro Flächeneinheit im zweiten aktiven Bauelementgebiet geringer als im ersten aktiven Bauelementgebiet.
  • 3 zeigt Kurven, die das Temperaturverhalten eines Transistorbauelements des in den 1 und 2 dargestellten Typs veranschaulichen. Genauer ausgedrückt repräsentiert die in 3 gezeigte Kurve a110 den Temperaturkoeffizienten des ersten aktiven Bauelementgebiets 110, und die Kurve a120 repräsentiert den Temperaturkoeffizienten des zweiten aktiven Bauelementgebiets 120. Der Temperaturkoeffizient (der oft als α (alpha) bezeichnet wird) definiert die Änderung des Stroms (dI) abhängig von einer Änderung der Temperatur (dT). Der Temperaturkoeffizient kann positiv (>0) oder negativ (<0) sein. Wenn der Temperaturkoeffizient positiv ist, steigt der Strom I durch das Transistorbauelement, wenn die Temperatur steigt, und wenn der Temperaturkoeffizient negativ ist, sinkt der Strom I, wenn die Temperatur T steigt. Bezugnehmend auf 3 hängt der Temperaturkoeffizient von einer Stromdichte, die durch den Strom pro Flächeneinheit gegeben ist, ab. Weiterhin gibt es, wie aus 3 ersichtlich, einen Bereich, in dem der Temperaturkoeffizient zunimmt, wenn sich die Stromdichte verringert.
  • Im Allgemeinen ist ein Transistorbauelement thermisch stabil, wenn es bei jenen Stromdichten betrieben wird, die mit einem negativen Temperaturkoeffizienten verbunden sind. Eine Transistorbauelement kann jedoch auch thermisch stabil sein, wenn der Temperaturkoeffizient positiv ist, aber unter einer vorgegebenen Obergrenze liegt. Es wurde festgestellt, dass diese Obergrenze davon abhängt, wie gut die Wärme von dem Transistorbauelement weg übertragen wird, wobei die Obergrenze umso höher ist, je besser die Wärme von dem Transistorbauelement weg übertragen wird.
  • In 3 bezeichnet a110LIM die obere Grenze des Temperaturkoeffizienten des ersten aktiven Bauelementgebiets 110, und a120LIM bezeichnet die obere Grenze des Temperaturkoeffizienten des zweiten aktiven Bauelementgebiets 120, wobei im Folgenden a110LIM auch als erste obere Grenze bezeichnet wird und a120LIM auch als zweite obere Grenze bezeichnet wird. Wie aus 3 ersichtlich ist, ist die zweite obere Grenze a120LIM niedriger als die erste obere Grenze a1 10LIM, was darauf zurückzuführen ist, dass das zweite aktive Bauelementgebiet verglichen mit dem ersten aktiven Bauelementgebiet 110 ein Kühldefizit aufweist. Weiterhin gibt es, wie aus 3 ersichtlich, Stromdichten, bei denen der Temperaturkoeffizient a110 des ersten aktiven Bauelementgebiets 110 höher als die zweite obere Grenze a120LIM ist. Daher wäre das Transistorbauelement thermisch instabil, wenn das Gesamt-Bauelement, d. h. das erste aktive Bauelementgebiet 110 und das zweite aktive Bauelementgebiet 120, auf die gleiche Weise implementiert würden.
  • Bezugnehmend auf 3 ist der Temperaturkoeffizient a120 des zweiten aktiven Bauelementgebiets 120 jedoch geringer als der Temperaturkoeffizient a110 des ersten aktiven Bauelementgebiets 110 und geringer als die zweite obere Grenze a120LIM . Daher sind sowohl das erste aktive Bauelementgebiet 110 als auch das zweite aktive Bauelementgebiet 120 und damit das gesamte Transistorbauelement thermisch stabil.
  • Der niedrigere Temperaturkoeffizient des zweiten aktiven Bauelementgebiets 120 wird durch Implementieren des zweiten aktiven Bauelementgebiets 120 mit einem höheren flächenspezifischen Ein-Widerstand als das erste aktive Bauelementgebiet 110 erreicht. Letzteres hat die Auswirkung, dass bei einem gegebenen Arbeitspunkt des Transistorbauelements die (mittlere) Stromdichte im zweiten aktiven Bauelementgebiet 120 geringer als im ersten aktiven Bauelementgebiet 110 ist, so dass auch eine Änderung des Stroms bei einer gegebenen Temperaturänderung im zweiten aktiven Bauelementgebiet 120 geringer als im ersten aktiven Bauelementgebiet 110 ist.
  • Die Verbesserung der thermischen Stabilität ist mit einer (leichten) Erhöhung des Ein-Widerstands verbunden. Dies wird jedoch in den meisten Fällen als akzeptabel angesehen.
  • Bezugnehmend auf das Obige ist zumindest eine Transistorzelle in das erste aktive Bauelementgebiet 110 integriert. Gemäß einem Beispiel sind in das erste aktive Bauelementgebiet 110 mehrere Transistorzellen integriert. 4 zeigt eine vertikale Querschnittsansicht eines Abschnitts des aktiven Bauelementgebiets 110 und veranschaulicht schematisch ein Beispiel dafür, wie diese Transistorzellen 10 implementiert werden können. 4 zeigt mehrere Transistorzellen, wobei der Umriss einer dieser Transistorzellen anhand eines mit der Bezugsziffer 10 bezeichneten, gestrichelten Rechtecks dargestellt ist. Bezugnehmend auf 4 enthält jede der Transistorzellen einen Driftgebiet 11, ein Sourcegebiet 12, das durch ein Bodygebiet 13 von dem Driftgebiet 11 getrennt ist, und ein Draingebiet 14, das durch das Driftgebiet 11 von dem Bodygebiet 13 getrennt ist. Weiterhin ist eine Gate-Elektrode 15 benachbart zu dem Bodygebiet 13 angeordnet und durch ein Gate-Dielektrikum 16 von dem Bodygebiet 13 dielektrisch isoliert. Bei dem in 4 gezeigten Beispiel ist die Gate-Elektrode 15 in einem Graben, der sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 hinein erstreckt, angeordnet.
  • Der Driftgebiet 11 ist ein dotiertes Halbleitergebiet eines ersten Dotierungstyps (Leitfähigkeitstyps), das Sourcegebiet 12 ist ein dotiertes Halbleitergebiet vom ersten Dotierungstyp, und das Bodygebiet 13 ist ein dotiertes Halbleitergebiet eines zum ersten Dotierungstyp komplementären zweiten Dotierungstyps. Bei einem MOSFET ist das Draingebiet 14 ein dotiertes Halbleitergebiet vom ersten Dotierungstyp, bei einem IGBT ist das Draingebiet 14 ein dotiertes Halbleitergebiet vom zweiten Dotierungstyp. Eine Dotierungskonzentration des Driftgebiets 11 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E15cm-3 und 1E17cm-3, die Dotierungskonzentration des Sourcegebiets 12 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E19cm-3 und 1E21cm-3, die Dotierungskonzentration des Bodygebiets 13 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E15cm-3 und 1E18cm-3, und die Dotierungskonzentration des Draingebiets 14 ist beispielsweise ausgewählt aus einem Bereich zwischen 1E19cm-3 und 1E21cm-3, wobei die Bereiche die jeweiligen maximalen Dotierungskonzentrationen bei einem Transistorbauelement vom Typ n beinhalten, der erste Dotierungstyp vom Typ n ist und der zweite Dotierungstyp vom Typ p ist. Bei einem Transistorbauelement vom Typ p ist der erste Dotierungstyp vom Typ p und der zweite Dotierungstyp ist vom Typ n.
  • Bezugnehmend auf 4 können die Driftgebiete 11 der einzelnen Transistorzellen 10 durch ein den Transistorzellen 10 gemeinsames, dotiertes Halbleitergebiet gebildet sein, und die Draingebiete 14 der Transistorzellen 10 können durch ein weiteres, den Transistorzellen 10 gemeinsames, dotiertes Halbleitergebiet gebildet sein. Weiterhin können Gate-Elektroden 15 von zwei (oder mehr) benachbarten Transistorzellen 10 durch eine gemeinsame Elektrode und das durch ein dotiertes Halbleitergebiet gebildete Bodygebiet 13 von zwei (oder mehr) anderen benachbarten Transistorzellen gebildet werden.
  • Die Transistorzellen 10 sind parallel geschaltet, wobei das Sourcegebiet 12 und das Bodygebiet 13 einer jeden Transistorzelle 10 an den Source-Leiter 21 angeschlossen ist und das gemeinsame Draingebiet 14 an die Drain-Elektrode 33 angeschlossen ist. Bei dem in 4 gezeigten Beispiel enthält der Source-Leiter 21 Kontaktstöpsel 22, die sich durch eine Isolationsschicht 51, die auf der ersten Oberfläche 101 des Halbleiterkörpers 100 bis hinab zum Source-Bereich 12 und zum Body-Bereich 13 ausgebildet ist, erstrecken. Weiterhin sind die Gate-Elektroden 15 der einzelnen Transistorzellen 10 elektrisch an den Gate-Knoten G angeschlossen. Eine Verbindung zwischen den Gate-Elektroden 15 und dem Gate-Knoten G ist jedoch in 4 nur schematisch dargestellt.
  • Optional enthält jede Transistorzelle 10 weiterhin eine Feldelektrode 17, die benachbart zu dem Driftgebiet 11 angeordnet und durch ein Feldelektroden-Dielektrikum 18 von dem Driftgebiet 11 dielektrisch isoliert ist. Diese Feldelektrode 17 kann elektrisch mit dem Gate-Knoten G oder dem Source-Knoten S verbunden sein. Eine derartige Verbindung ist jedoch in 4 nicht dargestellt. Die Gate-Elektrode 15 und die Feldelektrode 17 können ein elektrisch leitendes Material wie beispielsweise ein Metall oder ein hochdotiertes kristallines Halbleitermaterial (wie beispielsweise Polysilizium) enthalten. Das Gate-Dielektrikum 16 und das Feldelektroden-Dielektrikum 18 enthalten ein elektrisch isolierendes Material wie beispielsweise ein Oxid.
  • Die Feldelektrode 17 und das Feldelektroden-Dielektrikum 18, die in 4 dargestellt sind, sind optional. Gemäß einem weiteren, in 5 dargestellten Beispiel werden die Feldelektrode 17 und das Feldelektroden-Dielektrikum 18 weggelassen.
  • 6 zeigt eine vertikale Querschnittsansicht eines Abschnitts des zweiten aktiven Bauelementgebiets 120. Bei diesem Beispiel sind mehrere Transistorzellen in das zweite aktive Bauelementgebiet 120 integriert, wobei diese Transistorzellen auf gleiche Weise wie unter Bezugnahme auf 4 erläutert zwischen dem Source-Leiter 21 und der Drain-Elektrode 33 angeschlossen sind. Weiterhin sind Gate-Elektroden dieser Transistorzellen an den Gate-Knoten G angeschlossen. Bei dem in 6 gezeigten Beispiel enthalten die mehreren in das zweite aktive Bauelementgebiet 120 integrierten Transistorzellen eine oder mehrere Transistorzellen 10 desselben, wie unter Bezugnahme auf 4 erläuterten Typs. Diese Transistorzellen 10 werden im Folgenden auch als Transistorzellen ersten Typs bezeichnet. Gemäß einem Beispiel haben die Transistorzellen ersten Typs dieselbe Dotierungskonzentration wie ihr jeweiliges Sourcegebiet 12, dieselbe Dotierungskonzentration wie ihr jeweiliges Bodygebiet 13, dieselbe Dotierungskonzentration wie ihr ihr jeweiliges Driftgebiet 11 und dieselbe Dotierungskonzentration wie ihr jeweiliges Draingebiet 14. Weiterhin weisen die Transistorzellen 10 ersten Typs gemäß einem Beispiel dieselbe Schwellenspannung, die unter anderem von einer Dicke des Gate-Dielektrikums 16 zwischen der Gate-Elektrode 15 und dem Bodygebiet 13 und einer Dotierungskonzentration des Bodygebiets 13 abhängt, auf. Weiterhin weisen die Transistorzellen ersten Typs gemäß einem Beispiel die gleiche Kanallänge, welche die Länge des Bodygebiets 13 entlang des Gate-Dielektrikums 16 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 ist, auf.
  • Bezugnehmend auf 6 enthält das zweite aktive Bauelementgebiet 120 zumindest eine Transistorzelle 10' vom zweiten Typ. Zumindest eine Eigenschaft der zumindest einen Transistorzelle 10' zweiten Typs unterscheidet sich von den Transistorzellen 10 ersten Typs. Im Folgenden wird nur die zumindest eine unterschiedliche Eigenschaft erläutert, so dass nicht genannte Eigenschaften der Transistorzelle 10' zweiten Typs gleich den entsprechenden Eigenschaften der Transistorzellen 10 ersten Typs sind.
  • Bei dem in 6 gezeigten Beispiel unterscheidet sich die Transistorzelle 10' zweiten Typs von den Transistorzellen 10 ersten Typs dadurch, dass das Sourcegebiet 12 weggelassen ist. Das heißt, die Transistorzelle 10' zweiten Typs enthält ein Bodygebiet 13, das an den Source-Leiter 21 angeschlossen ist, aber sie enthält kein Sourcegebiet. Eine vergrößerte Ansicht dieser Transistorzelle 10' zweiten Typs ist in 7 gezeigt. Anders als die Transistorzellen 10 ersten Typs führt die in den 6 und 7 dargestellte Transistorzelle 10' zweiten Typs keinen Strom, wenn die Ansteuerspannung VGS höher als die zwischen dem Gate-Knoten G und dem Source-Knoten S anliegende Schwellenspannung ist und wenn eine Lastpfadspannung VDS, die das Transistorbauelement in einen Vorwärtszustand vorspannt, anliegt. Eine Lastpfadspannung VDS, die das Transistorbauelement 1 in einen Vorwärtszustand vorspannt, ist eine Lastpfadspannung VDS mit einer Polarität, die einen pn-Übergang zwischen den Bodygebieten 13 und dem Driftgebiet 11 der Transistorzellen 10, 10' ersten und zweiten Typs in Rückwärtsrichtung vorspannt. Zum Beispiel ist bei einem MOSFET vom Typ n eine Lastpfadspannung VDS, die diesen pn-Übergang in Rückwärtsrichtung vorspannt (und das Transistorbauelement 1 in Vorwärtsrichtung vorspannt), eine positive Spannung zwischen dem Drain-Knoten D und dem Source-Knoten S. Wenn zwischen dem Drain-Knoten D und dem Source-Knoten S eine Lastpfadspannung VDS, die diesen pn-Übergang zwischen den Bodygebieten 13 und dem Driftgebiet 11 in Vorwärtsrichtung (und damit das Transistorbauelement 1 in Rückwärtsrichtung) vorspannt, anliegt, leitet das Transistorbauelement 1 unabhängig von der Ansteuerspannung VGS. In dieser Betriebsart leitet die in den 6 und 7 dargestellte Transistorzelle 10' zweiten Typs einen Strom. Die vorstehend erläuterten Ein-Widerstände RDS_ON1, RDS_ON2 der ersten und zweiten aktiven Bauelementgebiete 110, 120 sind Widerstände zwischen dem Source-Leiter 21 und der Drain-Elektrode 33 in einem Ein-Zustand und bei in Vorwärtsrichtung vorgespanntem Zustand des Transistorbauelements 1.
  • Das Vorhandensein der zumindest einen Transistorzelle 10' zweiten Typs in dem zweiten aktiven Bauelementgebiet 120 erhöht den Ein-Widerstand der Anordnung mit den mehreren Transistorzellen 10, 10' in dem zweiten aktiven Bauelementgebiet 120 verglichen mit einem Szenario, in dem das zweite aktive Bauelementgebiet 120 nur Transistorzellen 10 ersten Typs enthält. Somit kann durch geeignetes Auswählen der Anzahl von Transistorzellen zweiten Typs 10', die in dem zweiten aktiven Bauelementgebiet 120 implementiert sind, der flächenspezifische Ein-Widerstand A2·RDS_ON2 des zweiten aktiven Bauelementgebiets 120 gegenüber dem flächenspezifischen Ein-Widerstand A1·RDS_ON1 des ersten aktiven Bauelementgebiets 110, das gemäß einem Beispiel nur Transistorzellen 10 ersten Typs enthält, erhöht werden.
  • Das zweite aktive Bauelementgebiet 120 kann mehrere Transistorzellen 10 ersten Typs und mehrere Transistorzellen 10' zweiten Typs enthalten. Gemäß einem Beispiel ist ein Verhältnis zwischen einer Anzahl der Transistorzellen 10 ersten Typs und einer Anzahl von Transistorzellen zweiten Typs in dem zweiten aktiven Bauelementgebiet 120 ausgewählt aus zwischen 20:1 und 1:20 oder 10:1 und 1:10. Durch geeignetes Einstellen dieses Verhältnisses kann der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 eingestellt werden.
  • 8 zeigt ein weiteres Beispiel dafür, wie die Transistorzelle 10' zweiten Typs implementiert werden kann, wobei in 8 zwei Transistorzellen 10' zweiten Typs gezeigt sind. Die in 8 gezeigten Transistorzellen 10' zweiten Typs unterscheiden sich von den Transistorzellen 10 ersten Typs dadurch, dass die Gate-Elektroden 15 an den Source-Leiter 21 angeschlossen sind. Diese Transistorzellen 10' zweiten Typs können mit Sourcegebieten (in 8 anhand gestrichelter Linien dargestellt) oder ohne Sourcegebiete implementiert werden. Das Anschließen der Gate-Elektroden 15 an die Source-Elektrode 21 hat die gleiche Wirkung wie das Weglassen des Sourcegebiets. Das heißt, die in 8 gezeigten Transistorzellen 10' zweiten Typs tragen nicht zur Stromleitung bei, wenn sich das Transistorbauelement 1 im Ein-Zustand befindet und in Vorwärtsrichtung vorgespannt ist. Allerdings tragen die Transistorzellen 10' zweiten Typs zur Stromleitung bei, wenn das Transistorbauelement in Rückwärtsrichtung vorgespannt ist.
  • 9 zeigt ein Beispiel für zwei Transistorzellen 10' zweiten Typs, die sich von den Transistorzellen 10 ersten Typs dadurch unterscheiden, dass diese Transistorzellen 10' zweiten Typs eine höhere Schwellenspannung als die Transistorzellen 10 ersten Typs aufweisen. Aus diesem Grund weisen diese Transistorzellen 10' zweiten Typs bei einer gegebenen Ansteuerspannung VGS einen höheren Ein-Widerstand als die Transistorzellen 10 ersten Typs auf. Daher kann durch geeignetes Auswählen der Anzahl der Transistorzellen 10' zweiten Typs 10' in dem zweiten aktiven Bauelementgebiet 120 der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 verglichen mit dem ersten flächenspezifischen Ein-Widerstand erhöht werden. Bei den in 9 gezeigten Transistorzellen 10' zweiten Typs wird die höhere Schwellenspannung erreicht, indem die Bodygebiete 13' dieser Transistorzellen 10' mit einer höheren Dotierungskonzentration als die Bodygebiete 13 der Transistorzellen 10 ersten Typs implementiert werden.
  • Alternativ kann, wie in 10 dargestellt, eine höhere Schwellenspannung erreicht werden, indem das Gate-Dielektrikum 16' der Transistorzellen 10' zweiten Typs dicker als das Dielektrikum 16 der Transistorzellen 10 ersten Typs implementiert wird. Ein dickeres Gate-Dielektrikum kann zu einer schmaleren Gate-Elektrode 15' führen. Natürlich kann ein Bodygebiet 13' mit einer höheren Dotierungskonzentration, wie in 9 dargestellt, mit einem dickeren Gate-Dielektrikum 16', wie in 10 dargestellt, in einer Transistorzelle 10' zweiten Typs kombiniert werden.
  • Die Driftgebiete 11 jeder der Transistorzellen 10 ersten Typs und der Transistorzellen 10' zweiten Typs in den ersten und zweiten aktiven Bauelementgebieten 110, 120 können durch ein dotiertes Halbleitergebiet gebildet werden, und die Draingebiete 14 der Transistorzellen 10 ersten Typs und der Transistorzellen 10' zweiten Typs in dem ersten aktiven Bauelementgebiet 110 und dem zweiten aktiven Bauelementgebiet 120 können durch ein dotiertes Halbleitergebiet gebildet werden.
  • Bei dem in 6 dargestellten Beispiel enthält das zweite aktive Bauelementgebiet 120 zumindest eine Transistorzelle 10 ersten Typs und zumindest eine Transistorzelle 10' zweiten Typs. Gemäß einem Beispiel sind in dem zweiten aktiven Bauelementgebiet 120 mehrere Transistorzellen 10 ersten Typs und mehrere Transistorzellen 10' zweiten Typs implementiert. Die Transistorzellen 10' zweiten Typs können vom selben Typ sein. Gemäß einem anderen Beispiel sind in dem zweiten aktiven Bauelementgebiet 120 verschiedene Typen von Transistorzellen zweiten Typs integriert.
  • Gemäß einem in 11 dargestellten, weiteren Beispiel enthält das zweite aktive Bauelementgebiet 120 nur Transistorzellen 10' zweiten Typs, wobei zumindest einige dieser Transistorzellen 10' zweiten Typs so beschaffen sind, dass sie einen Strom leiten, wenn sich das Transistorbauelement 1 im Ein-Zustand befindet und in Vorwärtsrichtung vorgespannt ist. Transistorzellen 10' zweiten Typs, die in diesem Betriebszustand einen Strom leiten, sind Transistorzellen zweiten Typs wie zu, Beispiel jene, die in den 9 und 10 dargestellt sind. Diese Transistorzellen zweiten Typs, die einen Strom leiten, wenn sich das Transistorbauelement 1 im Ein-Zustand befindet und in Vorwärtsrichtung vorgespannt ist, können mit Transistorzellen 10' zweiten Typs, die nur einen Strom leiten, wenn das Transistorbauelement in Rückwärtsrichtung vorgespannt ist, kombiniert werden. Dies ist in 11, die eine Transistorzelle 10' zweiten Typs gemäß 9 und eine Transistorzelle 10' zweiten Typs gemäß 7 zeigt, dargestellt. Gemäß einem anderen (nicht gezeigten) Beispiel werden in dem zweiten aktiven Bauelementgebiet 120 nur Transistorzellen 10' zweiten Typs, die einen Strom leiten, wenn sich das Transistorbauelement 1 im Ein-Zustand befindet und in Vorwärtsrichtung vorgespannt ist, implementiert.
  • Beispiele für die Transistorzellen 10 ersten Typs und die Transistorzellen 10' zweiten Typs werden oben unter Bezugnahme auf vertikale Querschnittsansichten dieser Transistorzellen 10, 10' erläutert. In einer horizontalen Ebene D-D des Halbleiterkörpers 100, welche eine Ebene parallel zu der ersten Oberfläche 101 und der zweiten Oberfläche 102 ist, können die Transistorzellen auf verschiedene Weise implementiert werden. Im Folgenden werden zwei Beispiele unter Bezugnahme auf die 12 und 13 erläutert. Diese Figuren zeigen Beispiele für die Transistorzellen 10 ersten Typs. Diese Beispiele gelten jedoch auch für die Transistorzellen 10' zweiten Typs entsprechend.
  • Bei dem in 12 gezeigten Beispiel sind die Transistorzellen 10 längliche Transistorzellen. Bei diesem Beispiel sind die Gate-Elektroden 15 längliche Elektroden, die in der horizontalen Ebene D-D im Wesentlichen parallel verlaufen. Die Sourcegebiete 12 und die Bodygebiete 13 (in 12 nicht sichtbar) sind längliche Gebiete, die parallel zu den Gate-Elektroden 15 verlaufen. Die Kontaktstöpsel 22, die die Source- und Bodygebiete mit dem Source-Leiter verbinden, können, wie bei einem in 12 gezeigten Beispiel, länglich sein. Optional kann der Kontaktstöpsel 22, wie bei einem weiteren Beispiel in 12 dargestellt, mehrere Stöpselabschnitte, die in einer Längsrichtung der Sourcegebiete 12 voneinander beabstandet sind, enthalten.
  • 13 zeigt eine horizontale Querschnittsansicht eines Abschnitts des Transistorbauelements 1 gemäß einem weiteren Beispiel. Bei diesem Beispiel bildet eine gitterförmige Elektrode die Gate-Elektroden 15 jeder der Transistorzellen 10, wobei Sourcegebiete 12 und Bodygebiete (in 13 nicht sichtbar) in „Öffnungen“ der gitterförmigen Elektrode ausgebildet sind. Lediglich zum Zweck der Darstellung ist die gitterförmige Elektrode bei dem in 13 dargestellten Beispiel so implementiert, dass sie rechteckige Öffnungen aufweist. Dies stellt jedoch nur ein Beispiel dar. Eine gitterförmige Elektrode, die andere Arten von Öffnungen wie zum Beispiel sechseckige Öffnungen bildet, kann ebenso implementiert werden.
  • Die Gate-Elektroden 15 der Transistorzellen 10 ersten Typs und die Gate-Elektroden zumindest einiger Typen der Transistorzellen zweiten Typs (der in 7, 9 und 10 dargestellten zweiten Transistorzellen) sind elektrisch an das Gate-Pad 41 angeschlossen. Ein Beispiel dafür, wie die Transistorzellen an das Gate-Pad 41 angeschlossen sein können, ist in 14, die eine Draufsicht auf einen Abschnitt der Transistorbauelement 1 zeigt, dargestellt. Bei diesem Beispiel enthält das Transistorbauelement 1 einen Gate-Anschluss 42, der mit den Gate-Elektroden der Transistorzellen verbunden ist. Bei diesem Beispiel ist der Gate-Anschluss 42 in einer horizontalen Richtung des Halbleiterkörpers 100 von dem Source-Leiter 21 beabstandet. Sourcegebiete 12, Bodygebiete 13, Gate-Elektroden 15 und Gate-Dielektrika 16 von Transistorzellen, die sich unterhalb des Source-Leiters 21 befinden, sind in 14 anhand gestrichelter Linien dargestellt. Diese Transistorzellen sind bei diesem Beispiel Transistorzellen ersten Typs. Dies stellt jedoch nur ein Beispiel dar. Gate-Elektroden von Transistorzellen zweiten Typs können auf dieselbe Weise mit einem Gate-Anschluss verbunden werden. Weiterhin sind bei diesem Beispiel die Transistorzellen längliche Transistorzellen. Der Gate-Anschluss 42 ist ein länglicher Leiter, der die Gate-Elektroden 15 kreuzt. Gemäß einem Beispiel verläuft der Gate-Anschluss 42 im Wesentlichen senkrecht zu den Gate-Elektroden 15.
  • 15 zeigt eine vertikale Querschnittsansicht des Gate-Anschlusses 42 und des Halbleiterkörpers 100 in einer in 14 gezeigten Schnittebene F-F. Bezugnehmend auf 15 ist der Gate-Anschluss 42 oben auf der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet und durch eine Isolationsschicht 52 von dem Halbleiterkörper 100 isoliert. Diese Isolationsschicht 52 und die oben erläuterte Isolationsschicht 51 können aus derselben Schicht gebildet sein. Weiterhin enthält der Gate-Anschluss 42 Kontaktstöpsel 43, die sich durch die Isolationsschicht 52 bis hinab zu den Gate-Elektroden 15 erstrecken. Gemäß einem Beispiel erstrecken sich die Gate-Elektroden 15, wie in 14 dargestellt, in einer horizontalen Richtung über den Source-Leiter 21 hinaus, während die Sourcegebiete 12 und das Bodygebiet 13 unter dem Source-Leiter 21 enden. Gemäß einem Beispiel ist das Gate-Dielektrikum 16 in einem Bereich, in dem die Gate-Elektrode 15 an den Gate-Anschluss 42 angeschlossen ist, dicker als in jenen Bereichen, in denen es an die Sourcegebiete 12 angrenzt. In den 14 und 15 bezeichnet die Bezugsziffer 16" einen Abschnitt des Gate-Dielektrikums 16 mit einer größeren Dicke. Gemäß einem Beispiel ist eine Breite des Gate-Grabens unterhalb der Source-Elektrode 21 und unterhalb des Gate-Anschlusses 42 im Wesentlichen gleich. In diesem Fall enthält die Gate-Elektrode 15 einen Abschnitt 15" mit einer verringerten Dicke, der an den dickeren Abschnitt 16" des Gate-Dielektrikums angrenzt. Gemäß einem weiteren (nicht gezeigten) Beispiel kann der Gate-Graben unterhalb des Gate-Anschlusses 42 breiter sein, so dass die Gate-Elektrode 15 unterhalb des Gate-Anschlusses und der Source-Elektrode 21 im Wesentlichen dieselbe Breite aufweisen kann und das Gate-Dielektrikum 16 unterhalb des Gate-Anschlusses 42 dicker sein kann als unterhalb der Source-Elektrode 21.
  • 16 zeigt eine vertikale Querschnittsansicht des in den 14 und 15 dargestellten Transistorbauelements in einer vertikalen Schnittebene G-G, die parallel zu den Gate-Elektroden 15 verläuft und die Sourcegebiete 12 und die Bodygebiete 13 schneidet. In 16 ist neben dem Source-Leiter 21 und dem Gate-Anschluss 42 auch der Source-Clip 32 dargestellt. Bei diesem Beispiel ist eine Kante des Source-Clips 32 von einer Kante des Source-Leiters 21 beabstandet. Dies stellt jedoch nur ein Beispiel dar. Gemäß einem weiteren Beispiel erstreckt sich der Source-Clip 32 in der lateralen Richtung bis zu der Kante des Source-Leiters 21. Die „Kante“ des Source-Leiters 21 schließt den Source-Leiter 21 in der lateralen Richtung ab. Ebenso schließt die „Kante“ des Source-Clips 32 auch den Source-Clip 32 in der lateralen Richtung ab. Die „laterale Richtung“ ist eine Richtung parallel zu der ersten und zweiten Oberfläche 101, 102 des Halbleiterkörpers 100.
  • 17 zeigt eine Modifikation der in den bis dargestellten Anordnung. Bei dem in 17 gezeigten Beispiel ist der Gate-Anschluss 42 in den Source-Leiter 21 eingebettet. Das heißt, ein Abschnitt des Source-Leiters 21 bedeckt den Gate-Anschluss 42, wobei der Source-Leiter 21 durch eine Isolationsschicht 53 von dem Gate-Anschluss 42 elektrisch isoliert ist. Gemäß einem Beispiel enthält der Source-Leiter 21 zwei elektrisch leitende Schichten, eine erste Schicht 211 und eine zweite Schicht 212, die über der ersten Schicht 211 gebildet ist. Gemäß einem Beispiel ist die erste Schicht 211 eine AlCu-Schicht und die zweite Schicht 212 eine Cu-Schicht. Der Gate-Anschluss 42 kann durch dasselbe Material wie die erste Schicht 211 des Source-Leiters 21 gebildet sein. Gemäß einem Beispiel werden die erste Schicht 211 des Source-Leiters 21 und der Gate-Anschluss 42 durch denselben Herstellungsprozess erzeugt. 17 zeigt eine vertikale Querschnittsansicht des Transistorbauelements 1 in einer Schnittebene, die der in 16 gezeigten Schnittebene G-G entspricht, so dass in 17 der Gate-Anschluss 42 nicht aber die Gate-Elektroden 15 und die Kontaktstöpsel 43 gezeigt sind.
  • 17 zeigt eine vertikale Querschnittsansicht des ersten aktiven Bauelementgebiets 110, des Source-Leiters 21 und des Kontakt-Clips 31. Allerdings können Transistorzellen im zweiten aktiven Bauelementgebiet 120 auf dieselbe Weise mit einem Gate-Anschluss verbunden werden.
  • Bezugnehmend auf 17 können Sourcegebiete 12 unterhalb des Gate-Anschlusses 42 weggelassen werden. Das heißt, die Transistorzellen erstrecken sich nicht bis unter den Gate-Anschluss 42. Somit kann das aktive Bauelementgebiet 110 inaktive Bereiche unterhalb des Gate-Anschlusses 42 enthalten. Diese inaktiven Bereiche erhöhen den flächenspezifischen Ein-Widerstand des in 17 gezeigten, ersten aktiven Bauelementgebiets 110 verglichen mit einem aktiven Bauelementgebiet 110, das keine inaktiven Bereiche enthält. Gemäß einem Beispiel sind Gate-Elektroden in dem ersten aktiven Bauelementgebiet 110 und dem zweiten aktiven Bauelementgebiet 120 auf dieselbe Weise mit einem Gate-Anschluss verbunden. Das Transistorbauelement enthält zumindest einen Gate-Anschluss. Gemäß einem Beispiel gibt es nur einen Gate-Anschluss, und die Gate-Elektroden in dem ersten aktiven Bauelementgebiet 110 und dem zweiten aktiven Bauelementgebiet 120 sind mit dem einen Gate-Anschluss verbunden. Gemäß einem weiteren Beispiel gibt es mehrere Gate-Anschlüsse. Jeder dieser mehreren Gate-Anschlüsse kann mit Gate-Elektroden in dem ersten aktiven Bauelementgebiet 110 und dem zweiten aktiven Bauelementgebiet 120 verbunden sein. Gemäß einem weiteren Beispiel ist zumindest ein Gate-Anschluss nur mit Gate-Elektroden in dem ersten aktiven Bauelementgebiet 110 verbunden und ein weiterer Gate-Anschluss ist nur mit Gate-Elektroden in dem zweiten aktiven Bauelementgebiet 120 verbunden.
  • Weiterhin kann gemäß einem Beispiel ein Verhältnis zwischen einer Gesamtfläche der inaktiven Bereiche in dem ersten aktiven Bauelementgebiet 110 relativ zur Gesamtfläche des ersten aktiven Bauelementgebiets 110 im Wesentlichen dasselbe sein wie ein Verhältnis zwischen inaktiven Bereichen in dem zweiten aktiven Bauelementgebiet 120 relativ zu einer Gesamtfläche des zweiten aktiven Bauelementgebiets 120. In diesem Fall wäre der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 gleich dem flächenspezifischen Ein-Widerstand des ersten aktiven Bauelementgebiets 110, wenn von diesen ersten und zweiten aktiven Bauelementgebieten beide nur mit Transistorzellen ersten Typs implementiert wären. Allerdings kann das erste aktive Bauelementgebiet 110 abhängig davon, wie die Gate-Anschlüsse 42 implementiert sind, jedoch im Verhältnis zu seiner Gesamtfläche einen größeren Teil inaktiver Bereiche als der zweite aktive Bereich 120 enthalten, oder der zweite aktive Bauelementgebiet 120 kann im Verhältnis zu seiner Gesamtfläche einen größeren Teil der inaktiven Bereiche als der erste aktive Bereich 110 enthalten. Gemäß einem Beispiel beträgt in jedem der ersten und zweiten aktiven Gebiete 110, 120 der inaktive Teil weniger als 10% oder sogar weniger als 5% im Verhältnis zur jeweiligen Gesamtfläche. In jedem Fall kann der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 gegenüber dem flächenspezifischen Ein-Widerstand des ersten aktiven Bauelementgebiets 110 erhöht werden, indem zumindest einige Transistorzellen vom zweiten Typ 10' in dem zweiten aktiven Bauelementgebiet 120 implementiert werden.
  • Die 18A und 18B zeigen eine horizontale Querschnittsansicht bzw. eine vertikale Querschnittsansicht einer Modifikation des unter Bezugnahme auf die 17 erläuterten Transistorbauelements. Bei diesem Beispiel enthält jede der Transistorzellen 10 eine Feldelektrode 17, die unterhalb der Gate-Elektrode 15 in dem Halbleiterkörper 100 angeordnet ist. Jede dieser Feldelektroden 17 enthält zumindest einen Abschnitt 19, in dem sich die Feldelektrode 17 zu der ersten Oberfläche 101 des Halbleiterkörpers 100 erstreckt und durch einen Kontaktstöpsel 25, der sich durch die Isolationsschicht 51 erstreckt, elektrisch mit dem Source-Leiter 21 verbunden ist. Der Kontaktstöpsel 25 kann ein länglicher Stöpsel (wie in 18A anhand gestrichelter Linien dargestellt), der mit den Feldelektroden 17 und den Bodygebieten 13 verbunden ist, sein. Dieser längliche Kontaktstöpsel 25, der auch als Source-Anschluss bezeichnet werden kann, kreuzt die Gräben mit den Gate-Elektroden 15 und den Feldelektroden 17. Gemäß einem Beispiel verläuft eine Längsrichtung des Kontaktstöpsels 25 im Wesentlichen senkrecht zu diesen Gräben. Gemäß einem weiteren Beispiel gibt es mehrere Kontaktstöpsel 25, wobei jeder dieser Kontaktstöpsel nur mit dem jeweiligen Feldelektrodenabschnitt 19 verbunden ist. Ein Bereich, in dem der Source-Leiter 21 durch zumindest einen Kontaktstöpsel 25 mit den Feldelektroden 17 verbunden ist, wird im Folgenden als Feldelektrodenkontaktbereich bezeichnet, wobei in den 18A und 18B nur ein Feldelektrodenkontaktbereich dargestellt ist.
  • Wie aus 18B ersichtlich ist, unterbricht der sich bis zur ersten Oberfläche 101 erstreckende Feldelektrodenabschnitt 19 die Gate-Elektrode 15 und ist von der Gate-Elektrode 15 elektrisch isoliert. Somit ist jeder der Gate-Elektrodenabschnitte 15, die durch den Feldelektrodenabschnitt 19 getrennt sind, gemäß einem Beispiel an einen Gate-Anschluss 42 angeschlossen. In 18A ist jedoch nur einer dieser Gate-Anschlüsse 42 gezeigt. Gemäß einem Beispiel enthält das Transistorbauelement mehrere Gate-Anschlüsse 42 und Feldelektroden-Kontaktbereiche, wobei Gate-Anschlüsse 42 und Feldelektroden-Kontaktbereiche abwechselnd angeordnet sind.
  • Bezugnehmend auf 18A können die Sourcegebiete 12 unterhalb der Source-Anschlüsse 25 weggelassen werden, so dass das Transistorbauelement unterhalb der Source-Anschlüsse 25 inaktive Bereiche ebenso wie unterhalb der Gate-Anschlüsse 42 enthält. Gemäß einem Beispiel kann ein Verhältnis zwischen einer Gesamtfläche der unterhalb der Source-Anschlüsse 25 im ersten aktiven Bauelementgebiet 110 gebildeten inaktiven Bereiche relativ zu einer Fläche des ersten aktiven Bauelementgebiets 110 im Wesentlichen gleich einem Verhältnis zwischen einer Gesamtfläche der inaktiven Bereiche unterhalb der Source-Anschlüsse im zweiten aktiven Bauelementgebiet 120 relativ zu einer Fläche des zweiten aktiven Bauelementgebiets 120 sein. Allerdings kann das erste aktive Bauelementgebiet 110 abhängig davon, wie die Source-Anschlüsse 25 implementiert sind, im Verhältnis zu seiner Gesamtfläche einen größeren Teil inaktiver Bereichen als das zweite aktive Bauelementgebiet 120 enthalten, oder das zweite aktive Bauelementgebiet 120 kann im Verhältnis zu seiner Gesamtfläche einen größeren Teil inaktiver Bereiche als das erste aktive Bauelementgebiet 110 enthalten. Gemäß einem Beispiel beträgt bei jedem der ersten und zweiten aktiven Bauelementgebiete 110, 120 der inaktive Teil im Verhältnis zur jeweiligen Gesamtfläche weniger als 10% oder sogar weniger als 5%, wobei dieser inaktive Teil inaktive Bereiche unterhalb der Gate-Anschlüsse 42 und/oder der Source-Anschlüsse 25 enthalten kann. In jedem Fall kann der flächenspezifische Ein-Widerstand des zweiten aktiven Bauelementgebiets 120 gegenüber dem flächenspezifischen Ein-Widerstand des ersten aktiven Bauelementgebiets 110 erhöht werden, indem zumindest einige Transistorzellen 10' zweiten Typs in dem zweiten aktiven Bauelementgebiet 120 implementiert werden.
  • Es ist anzumerken, dass in jedem der unter Bezugnahme auf die 14 bis 18B erläuterten Beispiele ein Gate-Anschluss in dem ersten aktiven Bauelementgebiet 100 mit Gate-Elektroden 15 von Transistorzellen 10 ersten Typs und in dem zweiten aktiven Bauelementgebiet 120 mit Gate-Elektroden von Transistorzellen 10 ersten Typs und/oder Transistorzellen 10' zweiten Typs verbunden sein kann.
  • Bei dem in 1 dargestellten Beispiel ist das Gate-Pad 41 oben auf der der ersten Oberfläche 101 des Halbleiterkörpers 100 nahe einer Kante des Halbleiterkörpers 100 angeordnet und befindet sich auf drei Seiten benachbart zu dem Source-Leiter 21. Gemäß einem weiteren, in 19 gezeigten Beispiel ist das Gate-Pad 41 oben auf der ersten Oberfläche 101 in einer Ecke des Halbleiterkörpers 100 so angeordnet, dass das Gate-Pad 41 nur an zwei seiner Seiten zu dem Source-Leiter 21 benachbart ist. Gemäß einem Beispiel ist das Gate Pad 41 bei jedem dieser Beispiele durch eine der oben erläuterten Isolationsschichten 51, 52 von dem Halbleiterkörper 100 isoliert und mit dem zumindest einen Gate-Anschluss 42 elektrisch verbunden.
  • 20 zeigt eine weitere Modifikation des in 1 gezeigten Transistorbauelements. Bei diesem Beispiel enthält der Source-Clip 31 zwei Source-Clip-Abschnitte 311 , 312 , die voneinander beabstandet sind. Gemäß einem weiteren, in 21 gezeigten Beispiel ist der Source-Clip 31 U-förmig mit zwei Schenkeln 31I, 31II In. Bei jedem dieser Beispiele wird das erste aktive Bauelementgebiet durch jene Bereiche, die sowohl von dem Source-Leiter 21 als auch von dem Source-Clip 31 bedeckt werden, gebildet, das heißt, durch einen der in 20 gezeigten Abschnitte 311 , 312 oder durch einen der in 21 gezeigten Schenkel 31I, 31II.
  • Bezugnehmend auf 22 kann das Transistorbauelement 1 ein Gehäuse 20 beinhalten, das den Halbleiterkörper 100 einkapselt. Das Gehäuse 200 kann eine Formmasse wie beispielsweise eine auf Epoxid-basierte Formmasse enthalten. Ein Abschnitt des Source-Clips 31 kann aus dem Gehäuse 200 herausragen und mit einem Träger 300 wie beispielsweise einer PCB verbunden werden. Bezugnehmend auf 22 kann die Drain-Elektrode 33 auf einem elektrisch leitenden Träger 35 montiert werden, wobei das Montieren der Drain-Elektrode 33 auf dem Träger 35 eines von Löten oder Kleben umfassen kann, so dass zwischen der Drain-Elektrode 33 und dem Träger 35 eine Löt- oder Klebstoff-/Kleberschicht 34 gebildet wird. Der elektrisch leitende Träger 35 kann als Leiterrahmen (engl.: „lead frame“) implementiert werden, und er kann ein aus dem Gehäuse 20 herausragendes Bein enthalten. Das Transistorbauelement kann ein weiteres Bein (in 22 nicht gezeigt), das aus dem Gehäuse 200 herausragt und elektrisch mit dem Gate Pad 41 verbunden ist, enthalten. Dieses Bein kann durch einen Bonddraht, einen Flachleiter oder dergleichen mit dem Gate-Pad 41 verbunden sein.
  • Gemäß einem weiteren, in 23 gezeigten Beispiel ist der Source-Clip 31 mit einem anderen Leiter 36 im Inneren des Gehäuses 200 verbunden und der andere Leiter 36 ragt aus dem Gehäuse heraus. Gemäß einem Beispiel ist der andere Leiter 36 ein Abschnitt des Leiterrahmens, der nicht mit dem Abschnitt 35, an dem die Drain-Elektrode 33 montiert ist, verbunden ist.
  • 24 zeigt eine Modifikation des in 23 gezeigten Transistorbauelements. Bei diesem Beispiel ist die Drain-Elektrode 33 direkt auf den Träger 300 montiert. Das Gehäuse 200 ist in diesem Fall optional.
  • Obwohl die vorliegende Offenbarung nicht derart beschränkt ist, zeigen die folgenden nummerierten Beispiele einen oder mehrere Aspekte der Offenbarung.
  • Beispiel 1. Transistorbauelement, das enthält: einen Halbleiterkörper; einen Source-Leiter auf dem Halbleiterkörper; einen Source-Clip, der sich auf dem Source-Leiters befindet und mit dem Source-Leiter elektrisch verbunden ist, ein erstes aktives Bauelementgebiet, das in dem Halbleiterkörper angeordnet ist, durch den Source-Leiter und den Source-Clip bedeckt ist und zumindest eine Bauelementzelle enthält; und ein zweites aktives Bauelementgebiet, das in dem Halbleiterkörper angeordnet ist, durch Bereiche des Source-Leiters, die nicht durch den Source-Clip bedeckt sind, bedeckt ist und zumindest eine Bauelementzelle enthält, wobei das erste aktive Bauelementgebiet einen ersten flächenspezifischen Ein-Widerstand aufweist, wobei das zweite aktive Bauelementgebiet einen zweiten flächenspezifischen Ein-Widerstand enthält, und wobei der zweite flächenspezifische Ein-Widerstand größer als der erste flächenspezifische Ein-Widerstand ist.
  • Beispiel 2. Transistorbauelement gemäß Beispiel 1, wobei ein Verhältnis zwischen dem zweiten flächenspezifischen Ein-Widerstand und dem ersten flächenspezifischen Ein-Widerstand zumindest 1,2, zumindest 1,5, zumindest 2 oder zumindest 5 beträgt.
  • Beispiel 3. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 2, wobei die zumindest eine Bauelementzelle des ersten aktiven Bauelementgebiets zumindest eine Transistorzelle ersten Typs enthält, wobei die zumindest eine Transistorzelle ersten Typs enthält: ein Driftgebiet; ein Sourcegebiet, das an den Source-Leiter angeschlossen ist; ein Bodygebiet, das zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist; und eine Gate-Elektrode, die zu dem Bodygebiet benachbart, von dem Bodygebiet durch ein Gate-Dielektrikum dielektrisch isoliert und an einen Gateknoten angeschlossen ist.
  • Beispiel 4. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 3, wobei die zumindest eine Transistorzelle ersten Typs weiterhin enthält: eine Feldelektrode, die zu dem Driftgebiet benachbart und durch ein Feldelektroden-Dielektrikum von dem Driftgebiet dielektrisch isoliert ist.
  • Beispiel 5. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 4, wobei die zumindest eine Bauelementzelle des zweiten aktiven Bauelementgebiets zumindest eine Transistorzelle zweiten Typs, die sich von der Transistorzelle ersten Typs unterscheidet, enthält.
  • Beispiel 6. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 5, wobei die zumindest eine Bauelementzelle des zweiten aktiven Bauelementgebiets weiterhin zumindest eine Transistorzelle ersten Typs enthält.
  • Beispiel 7. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 6, wobei sich die Transistorzelle zweiten Typs von der Transistorzelle ersten Typs in zumindest einer Eigenschaft, die aus der Gruppe bestehend aus: eine Dotierungskonzentration eines Bodygebiets der Transistorzelle zweiten Typs ist höher als eine Dotierungskonzentration des Bodygebiets der Transistorzelle ersten Typs; oder ein Gate-Dielektrikum der Transistorzelle zweiten Typs ist dicker als das Gate-Dielektrikum der Transistorzelle ersten Typs; ausgewählt ist, unterscheidet.
  • Beispiel 8. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 7, wobei sich die Transistorzelle zweiten Typs von der Transistorzelle ersten Typs in zumindest einer Eigenschaft, die aus der Gruppe bestehend aus: eine Gate-Elektrode der Transistorzelle zweiten Typs ist an den Source-Leiter angeschlossen; oder die zweite Transistorzelle enthält kein Sourcegebiet; ausgewählt ist, unterscheidet.
  • Beispiel 9. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 8, wobei das erste aktive Bauelementgebiet nur die zumindest eine Transistorzelle ersten Typs enthält.
  • Beispiel 10. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 9, wobei das zweite aktive Bauelementgebiet mehrere Transistorzellen ersten Typs und mehrere Transistorzellen zweiten Typs enthält, wobei ein Verhältnis zwischen einer Anzahl von Transistorzellen ersten Typs und einer Anzahl von Transistorzellen zweiten Typs im zweiten aktiven Bauelementgebiets zwischen 20:1 und 1:20 liegt.
  • Beispiel 11. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 10, wobei ein Verhältnis zwischen einer Größe des ersten aktiven Bauelementgebiets und einer Größe des zweiten aktiven Bauelementgebiets größer als 5 oder größer als 10 ist.
  • Beispiel 12. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 11, das weiterhin enthält: ein Gate-Pad, das auf dem Halbleiterkörper angeordnet und von dem Source-Leiter beabstandet ist; und zumindest einen Gate-Anschluss, der elektrisch an das Gate Pad und die Gate-Elektrode der zumindest einen Transistorzelle ersten Typs angeschlossen ist.
  • Beispiel 13. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 12, wobei der Gate-Anschluss in einer horizontalen Richtung des Halbleiterkörpers von dem Source-Leiter beabstandet ist.
  • Beispiel 14. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 13, wobei der Gate-Anschluss in den Source-Leiter eingebettet und von dem Source-Leiter elektrisch isoliert ist.
  • Beispiel 15. Transistorbauelement gemäß einer beliebigen Kombination der Beispiele 1 bis 14, wobei der erste flächenspezifische Ein-Widerstand durch einen elektrischen Widerstand der zumindest einen in dem ersten aktiven Bauelementgebiet implementierten Bauelementzelle in einem Ein-Zustand des Transistorbauelements multipliziert mit einer Fläche des ersten aktiven Bauelementgebiets gegeben ist, und wobei der zweite flächenspezifische Ein-Widerstand durch einen elektrischen Widerstand der zumindest einen in dem zweiten aktiven Bauelementgebiet implementierten Bauelementzelle im Ein-Zustand des Transistorbauelements multipliziert mit einer Fläche des zweiten aktiven Bauelementgebiets gegeben ist.

Claims (15)

  1. Transistorbauelement, das aufweist: einen Halbleiterkörper (100); einen Source-Leiter (21) auf dem Halbleiterkörper (100); einen Source-Clip (31), der sich auf dem Source-Leiters (21) befindet und mit dem Source-Leiter (21) elektrisch verbunden ist, ein erstes aktives Bauelementgebiet (110), das in dem Halbleiterkörper (100) angeordnet ist, durch den Source-Leiter (21) und den Source-Clip (31) bedeckt ist und zumindest eine Bauelementzelle (10) aufweist; und ein zweites aktives Bauelementgebiet (120), das in dem Halbleiterkörper (100) angeordnet ist, durch Bereiche des Source-Leiters (21), die nicht durch den Source-Clip (31) bedeckt sind, bedeckt ist und zumindest eine Bauelementzelle (10, 10') aufweist, wobei das erste aktive Bauelementgebiet (110) einen ersten flächenspezifischen Ein-Widerstand aufweist, wobei das zweite aktive Bauelementgebiet (120) einen zweiten flächenspezifischen Ein-Widerstand aufweist, wobei der zweite flächenspezifische Ein-Widerstand größer als der erste flächenspezifische Ein-Widerstand ist und wobei der das erste aktive Bauelementgebiet (110) und das zweite aktive Bauelementgebiet (120) bedeckende Source-Leiter (21) ein zusammenhängender Source-Leiter (21) ist.
  2. Transistorbauelement gemäß Anspruch 1, wobei ein Verhältnis zwischen dem zweiten flächenspezifischen Ein-Widerstand und dem ersten flächenspezifischen Ein-Widerstand zumindest 1,2, zumindest 1,5, zumindest 2 oder zumindest 5 beträgt.
  3. Transistorbauelement gemäß Anspruch 1 oder 2, wobei die zumindest eine Bauelementzelle des ersten aktiven Bauelementgebiets (110) zumindest eine Transistorzelle (10) eines ersten Typs aufweist, wobei die zumindest eine Transistorzelle (10) des ersten Typs aufweist: ein Driftgebiet (11); ein Sourcegebiet (12), das an den Source-Leiter (21) angeschlossen ist; ein Bodygebiet (13), das zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) angeordnet ist; und eine Gate-Elektrode (15), die zu dem Bodygebiet (13) benachbart, von dem Bodygebiet (13) durch ein Gate-Dielektrikum (16) dielektrisch isoliert und an einen Gateknoten (G) angeschlossen ist.
  4. Transistorbauelement gemäß Anspruch 3, wobei die zumindest eine Transistorzelle (10) des ersten Typs weiterhin aufweist: eine Feldelektrode (17), die zu dem Driftgebiet benachbart und durch ein Feldelektroden-Dielektrikum von dem Driftgebiet (11) dielektrisch isoliert ist.
  5. Transistorbauelement gemäß Anspruch 3 oder 4, wobei die zumindest eine Bauelementzelle des zweiten aktiven Bauelementgebiets (120) zumindest eine Transistorzelle (10') des zweiten Typs, die sich von der Transistorzelle (10) des ersten Typs unterscheidet, aufweist.
  6. Transistorbauelement gemäß Anspruch 5, wobei die zumindest eine Bauelementzelle des zweiten aktiven Bauelementgebiets (120) weiterhin zumindest eine Transistorzelle des ersten Typs aufweist.
  7. Transistorbauelement gemäß Anspruch 5 oder 6, wobei sich die Transistorzelle (10') des zweiten Typs von der Transistorzelle (10) des ersten Typs in zumindest einer Eigenschaft unterscheidet, die ausgewählt ist aus der Gruppe bestehend aus: eine Dotierungskonzentration eines Bodygebiets (13') der Transistorzelle (10') zweiten Typs ist höher als eine Dotierungskonzentration des Bodygebiets (13) der Transistorzelle (10) ersten Typs; oder ein Gate-Dielektrikum (16') der Transistorzelle zweiten Typs (10') ist dicker als das Gate-Dielektrikum der Transistorzelle ersten Typs.
  8. Transistorbauelement gemäß Anspruch 6, wobei sich die Transistorzelle (10') des zweiten Typs von der Transistorzelle (10) des ersten Typs in zumindest einer Eigenschaft unterscheidet, die ausgewählt ist aus der Gruppe bestehend aus: eine Gate-Elektrode (15) der Transistorzelle (10') zweiten Typs ist an den Source-Leiter (21) angeschlossen; oder die zweite Transistorzelle (10') weist kein Sourcegebiet auf.
  9. Transistorbauelement gemäß einem der Ansprüche 3 bis 8, wobei das erste aktive Bauelementgebiet nur die zumindest eine Transistorzelle (10) des ersten Typs aufweist.
  10. Transistorbauelement gemäß einem der Ansprüche 6 bis 9, wobei das zweite aktive Bauelementgebiet (120) mehrere Transistorzellen des ersten Typs (10) und mehrere Transistorzellen des zweiten Typs (10') enthält, wobei ein Verhältnis zwischen einer Anzahl von Transistorzellen des ersten Typs und einer Anzahl von Transistorzellen des zweiten Typs im zweiten aktiven Bauelementgebiets zwischen 20:1 und 1:20 liegt.
  11. Transistorbauelement gemäß einem der vorhergehenden Ansprüche, wobei ein Verhältnis zwischen einer Größe des ersten aktiven Bauelementgebiets (110) und einer Größe des zweiten aktiven Bauelementgebiets (120) größer als 5 oder größer als 10 ist.
  12. Transistorbauelement gemäß einem der Ansprüche 3 bis 11, das weiterhin aufweist: ein Gate-Pad (41), das auf dem Halbleiterkörper (100) angeordnet und von dem Source-Leiter (21) beabstandet ist, und zumindest einen Gate-Anschluss (42), der elektrisch an das Gate Pad (41) und die Gate-Elektrode (15) der zumindest einen Transistorzelle (10) des ersten Typs angeschlossen ist.
  13. Transistorbauelement gemäß Anspruch 12, wobei der Gate-Anschluss (42) in einer horizontalen Richtung des Halbleiterkörpers (100) von dem Source-Leiter (21) beabstandet ist.
  14. Transistorbauelement gemäß Anspruch 12, wobei der Gate-Anschluss (42) in den Source-Leiter (21) eingebettet und von dem Source-Leiter (21) elektrisch isoliert ist.
  15. Transistorbauelement gemäß einem der vorangehenden Ansprüche, wobei der erste flächenspezifische Ein-Widerstand gegeben ist durch einen elektrischen Widerstand der zumindest einen in dem ersten aktiven Bauelementgebiet (110) implementierten Bauelementzelle in einem Ein-Zustand des Transistorbauelements multipliziert mit einer Fläche des ersten aktiven Bauelementgebiets (110), und wobei der zweite flächenspezifische Ein-Widerstand gegeben ist durch einen elektrischen Widerstand der zumindest einen in dem zweiten aktiven Bauelementgebiet (120) implementierten Bauelementzelle im Ein-Zustand des Transistorbauelements multipliziert mit einer Fläche des zweiten aktiven Bauelementgebiets (120).
DE102018114591.8A 2018-06-18 2018-06-18 Transistorbauelement Active DE102018114591B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102018114591.8A DE102018114591B4 (de) 2018-06-18 2018-06-18 Transistorbauelement
US16/433,889 US11127853B2 (en) 2018-06-18 2019-06-06 Power transistor device including first and second transistor cells having different on-resistances for improved thermal stability
CN201910526459.8A CN110620138A (zh) 2018-06-18 2019-06-18 晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018114591.8A DE102018114591B4 (de) 2018-06-18 2018-06-18 Transistorbauelement

Publications (2)

Publication Number Publication Date
DE102018114591A1 DE102018114591A1 (de) 2019-12-19
DE102018114591B4 true DE102018114591B4 (de) 2021-09-02

Family

ID=68724490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018114591.8A Active DE102018114591B4 (de) 2018-06-18 2018-06-18 Transistorbauelement

Country Status (3)

Country Link
US (1) US11127853B2 (de)
CN (1) CN110620138A (de)
DE (1) DE102018114591B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11404567B2 (en) * 2018-07-23 2022-08-02 Stmicroelectronics S.R.L. Trench-gate field effect transistor with improved electrical performances and corresponding manufacturing process
JP6929254B2 (ja) * 2018-08-23 2021-09-01 三菱電機株式会社 電力用半導体装置
JP7256771B2 (ja) * 2020-03-16 2023-04-12 株式会社東芝 半導体装置
IT202000016840A1 (it) * 2020-07-10 2022-01-10 St Microelectronics Srl Dispositivo mosfet incapsulato ad alta tensione e dotato di clip di connessione e relativo procedimento di fabbricazione
DE102020121333A1 (de) 2020-08-13 2022-02-17 Infineon Technologies Ag Transistorbauelement mit gateelektroden und feldelektroden
DE112022002604T5 (de) * 2021-06-14 2024-03-14 Rohm Co., Ltd. Halbleiterbauelement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931844A (en) 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
US5097302A (en) 1990-03-20 1992-03-17 Fuji Electric Co., Ltd. Semiconductor device having current detection capability
US5543632A (en) 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5751213B2 (ja) * 2012-06-14 2015-07-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931844A (en) 1988-03-09 1990-06-05 Ixys Corporation High power transistor with voltage, current, power, resistance, and temperature sensing capability
US5097302A (en) 1990-03-20 1992-03-17 Fuji Electric Co., Ltd. Semiconductor device having current detection capability
US5543632A (en) 1991-10-24 1996-08-06 International Business Machines Corporation Temperature monitoring pilot transistor

Also Published As

Publication number Publication date
US20190386133A1 (en) 2019-12-19
CN110620138A (zh) 2019-12-27
DE102018114591A1 (de) 2019-12-19
US11127853B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
DE102018114591B4 (de) Transistorbauelement
DE102016104256B3 (de) Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE112012004541B4 (de) Halbleitervorrichtung
DE102014113189B4 (de) Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
DE102017110969A1 (de) Halbleitervorrichtung mit grosser bandlücke mit graben-gatestrukturen
DE102016103384B4 (de) Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE112019003465T5 (de) SiC-HALBLEITERVORRICHTUNG
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102015115982A1 (de) Elektronisches Bauteil
DE102014201521A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102015101762A1 (de) Halbleitervorrichtung, verfahren zum herstellen derselben und igbt mit einer mit einer fremdstoffzone verbundenen emitterelektrode
DE102013107379A1 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE102015118322B4 (de) Bipolartransistor mit Superjunction-Struktur
DE102012213208A1 (de) Halbleiteranordnung
DE112016007257B4 (de) Siliziumcarbid-Halbleitervorrichtung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102014112186A1 (de) Leistungshalbleiterchipgehäuse
DE102009031378A1 (de) Leistungstransistor
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102016105424A1 (de) Halbleitervorrichtung mit planarem Gate und Grabenfeldelektrodenstruktur
DE102017114568A1 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE102015107680B4 (de) Integrierte Schaltung mit lateralem Feldeffekttransistor mit isoliertem Gate
DE112020001334T5 (de) SiC-HALBLEITERBAUTEIL

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative