DE3121224A1 - "mos-halbleiterbauelement fuer hohe betriebsspannungen" - Google Patents

"mos-halbleiterbauelement fuer hohe betriebsspannungen"

Info

Publication number
DE3121224A1
DE3121224A1 DE19813121224 DE3121224A DE3121224A1 DE 3121224 A1 DE3121224 A1 DE 3121224A1 DE 19813121224 DE19813121224 DE 19813121224 DE 3121224 A DE3121224 A DE 3121224A DE 3121224 A1 DE3121224 A1 DE 3121224A1
Authority
DE
Germany
Prior art keywords
cover
drain
semiconductor component
source
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813121224
Other languages
English (en)
Other versions
DE3121224C2 (de
Inventor
Takeo Osaka Fujimoto
Katsumi Sakai Osaka Miyano
Kiyotoshi Nara Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3121224A1 publication Critical patent/DE3121224A1/de
Application granted granted Critical
Publication of DE3121224C2 publication Critical patent/DE3121224C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

TER MEER-MÜLLER · STEINMEISTER- --- Sharp 1666-GER-A
- 4 BESCHREIBUNG
Die Erfindung bezieht sich auf MOS-Halbleiterbauelemente wie MOS-Transistoren für hohe Betriebsspannungen und betreffen insbesondere ein Halbleiterbauelement der im Oberbegriff von Patentanspruch 1 angegebenen Art.
Bei MOS-Transistoren läßt sich eine Verbesserung der Standfestigkeit gegenüber hohen Betriebsspannungen durch Unterdrückung von Feldkonzentrationen am Rand einer Gate-Elektrode erreichen, wenn eine zusätzliche Schicht mit hohem Widerstand als Teil des Drainbereichs angeordnet wird, die vom gleichen Leitfähigkeitstyp wie der Drainbereich ist.
Der bekannte Transistor hat ein Substrat vom P-Typ, eine Sourceschicht vom N -Typ, eine Drainschicht vom N -Typ, eine P -Schicht, eine N~-Schicht hohen spezifischen Widerstands, je eine Source- und Drain-Elektrode, Isolierschichten, eine Gate-Elektrode, Feldplattenschichten und eine zusätzliche Feldplattenschicht aus Al, polykristallinem Silicium o.dgl.. Die P -Schicht umgibt die Sourceschicht vom N -Typ und bildet einen Gate-Kanal des Transistors; sie ist in einem Diffusionsprozeß mit sog. Selbstausrichtung erzeugt worden. Ein MOS-Transistor für hohe Betriebsspannungen, der unter Anwendung eines solchen Diffusionsprozesses mit Selbstausrichtung hergestellt und auf den hier Bezug genommen wird, ist in der US-Patentschrift 4 058 822 beschrieben.
Die um die N -Drainschicht herum angeordnete N~-Schicht mit hohem spezifischen Widerstand ist Teil des Drainbereichs und soll Feldkonzentrationen an einem Rand der ' Gate-Eletrode verhindern. Source- und Drain-Elektrode bestehen jeweils aus
130067/0853
TER MEER . MÜLLER . STEINMEISTER Sha'rP 166 6-GER-A
Al, polykristallinem Silicium o.dgl. . Jede der Feldplattenschichten erstreckt sich jeweils von der Source- bzw. von-der Drain-Elektrode aus. Die Gate-Elektrode ist aus Al oder polykristallinem Silicium (Silicium-Gate genannt) hergestellt. Die Herstellung der Schicht erfolgt gleichzeitig mit dem Präparieren des Silicium-Gates. Die Feldplattenschicht bewirkt eine Reduzierung einer Feldkonzentration an den Rändern der Gate-Elektrode, und die Feldplattenschichten bewirken eine Feldkonzentrationsverminderung an der Grenze zwischen der N -Schicht und der N~-Schicht.
Falls die eine und/oder andere Feldplattenschicht gewisse Grenzen überschreitet, kann sie gegenüber dem Drainabschnitt und/oder der Gate-Elektrode einen deutlichen umgekehrten Feldplatteneffekt bewirken und dadurch die Spannungsfestigkeit reduzieren. Zur Unterdrückung dieses umgekehrten Feldplatteneffekts enthält der bekannte Transistor einen Bereich A,der N~-Schicht mit hohem spezifischem Widerstand, der nicht mit Feldplattenschichten aus Al oder polykristallinen Silicium bedeckt ist. Damit ändert sich aber zwangsläufig auch der Betrag einer im EIN-Zustand aufnehmbaren Spannung, der Betrag des Drainstroms und der Wert von REIN*
Der Erfindung liegt die Aufgabe zugrunde, einen für hohe Betriebsspannungen geeigneten MOS-Transistor so zu verbessern, daß die aufgeführten Nachteile des Standes der Technik vermieden werden.
Die erfindungsgemäße Lösung der gestellten Aufgabe ist kurzgefaßt im Patentanspruch 1 angegeben.
130067/0853
TER MEER · MÜLLER · STEiNMErSTER- ·
Sharp 1666-GER-A
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Der erfindungsgemäß gestaltete MOS-Transistor hat in der Nähe eines Drainbereichs eine Schicht mit hohem spezifischem Widerstand, die weitgehend vollständig durch, mind, eine leitfähige Schicht abgedeckt ist. Dadurch werden Einflüsse durch von außen zugeführte Ladungen verhindert; dies wird als Feldplatteneffekt bezeichnet. Der erfindungsgemäße MOS-Transistor ist besonders für hohe Betriebsspannungen geeignet.
Ein wesentliches Merkmal des erfindungsgemäßen MOS-Transistors bildet eine seinen Kanalbereich überdeckende und aus in mehreren Schichten angeordneten Elementen bestehende Abdeckung. Zwischen den einzelnen Abdeckelementen befinden sich Isolierschichten. Vorzugsweise umfaßt die Abdeckung erste und zweite Abdeckschichten, die keinerlei Verbindungen zu den Drain-, Source- und Gate-Elektroden haben. Eine Feldplattenschicht bildet eine der Abdeckschichten und liegt über den ersten und zweiten Abdeckschichten.
Nachstehend wird ein die Merkmale der Erfindung aufweisendes Ausführungsbeispiel unter Bezugnahme auf eine Zeichnung näher erläutert. Darin zeigen:
Fig. 1 eine Schnittdarstellung durch das nachstehend beschriebene Ausführungsbeispiel eines erfindungsgemäßen MOS-Transistors,
und
Fig. 2(a) bis 2(f) Produktionsschritte bei der Herstellung des Transistors von Fig. 1.
130067/0853
-■y-y r:ι::' -::- » 8121224
TER MEER· MÜLLER · STENMEISTER-- .'-" '--" --- Sharp 1666 -GER-A
Das in Fig. 1 dargestellte Ausführungsbeispiel eines erfindungsgemäßen MOS-Transistors für hohe Betriebsspannungen besteht aus einem Halbleitersubstrat 1 vom P-Typ, je einem Sourcebereich 2 und einem Drainbereich 3 vom N -Typ, einem Bereich 4 vom P -Typ, einer Pinch-Schicht vom N~-Typ mit hohem spezifischem Widerstand, einem dotierten Feldbereich 6, einer Source-Elektrode 8, Drain-Elektroden 9 und Gate-Elektroden 10, Isolierschichten 11, 12 und 15, potentialmäßig schwimmenden Elementen 13, 13·, Feldplatten 8', 9' und 14 sowie einer Schutzisolierschicht 16.
Der P -Bereich 4 dient als Gate-Kanal dieses MOS-Transistors " und ist mittels bekannter "Selbstausrichtungstechnik" um den N -Source-Bereich 2 herumgeformt. Die N~-Pinch-Schicht 5 und die Drain-Elektrode 9 sind mit dem N -Drainbereich 3, und die Source-Elektrode 8 mit dem N -Sourcebereich 2 verbunden. Das potentialmäßig schwimmende Element 13 ist vorzugsweise aus Al, polykristallinem Silicium^ Mo, W o.dgl. hergestellt, durch die Isolierschicht 12 abgedeckt und auf diese Weise von den Feldplatten 81 und 9" getrennt, welche von der Source-Elektrode 8 bzw. Drain-Elektrode 9 ausgehen.
Die vorzugsweise aus polykristallinem Silicium hergestellte Feldplatte 14 geht von der Drain-Elektrode aus. Das von dem Drainbereich 3 abgekehrte Ende der Schicht 5 ist von dem P+-Kanalbereich 4 durch einen Trennabschnitt 7 getrennt. Der außerhalb des Bereichs 4 liegende Bereich 6 ist durch Dotierung von Verunreinigungen in eine P Schicht verwandelt und die Source-Elektrode 8 ist außer mit Bereich 2 auch mit denEereichen 4 und 6 verbunden.
Die bestehende Verbindung zwischen dem Kanalbereich 4,
130067/0853
TERMEER-MaLLER-STEiIMMETiSTER--" ' . Sharp 1666-GER-A
Sourcebereich 2 und dotierten Feldbereich 6 sowie die Anordnung des Trennabschnitts 7 verleihen dem Halbleiterbauelement eine hohe Spannungsfestigkeit sowohl im abgeschalteten Zustand wie im Betrieb mit hoher Vorspannung/ die sog. EIN-Spannungsfestigkeit ist wesentlich verbessert.
Eine Besonderheit des erfindungsgemäßen Elements besteht darin, daß die jeweils von der Source-Elektrode 8 bzw. Drain-Elektrode 9 ausgehenden Feldplatten 8' und 9' auf der dritten Isolierschicht 15 angeordnet sind und gemeinsam mit den potentialmäßig schwimmenden Elementen 13 und 13' eine Abdeckung bilden, welche die N -Schicht 5 mit hohem spezifischem Widerstand vollständig und so wirkungsvoll überdeckt, daß der MOS-Transistor eine hohe Zuverlässigkeit erreicht. Außerdem schirmen die zwei oder mehr potentialmäßig schwimmenden Elemente 13 und 13' die N~-Schicht 5 gegen Einflüsse seitens der Feldplatten 8'und 9' ab, so daß der Transistor gute Betriebs-Eigenschaften und eine hohe Spannungsfestigkeit aufweist.
Nachstehend wird die Herstellung des Transistors von Fig. schrittweise in Verbindung mit Fig. 2 erläutert. Gem. Fig. (a) wird das eine geringe Verunreinigungsdichte aufweisende Halbleitersubstrat 1 vom P-Typ an den Stellen wo sich nachher der Source- und Kanalbereich befinden mit einem Resist 18 abgedeckt. Durch einen die Gesamtoberfläche dieses Substrats 1 bedeckenden Oxidfilm 17 wird eine Verunreinigung
31 +
von ρ -Ionen injiziert und durch Wärmebehandlung eindiffundiert, um die N~-Pinch-Schicht 5 mit hohem spezifischem Widerstand zu bilden.
Der durch Wärmebehandlung in Fig. 2(a) entstandene dicke Oxidfilm 19 wird in Fig. 2Cb) durch Fotoätztechnik im Source- und Drainbereich mit Fenstern versehen, in denen
130067/0853
TER MEER . MÜLLER ■ STEINMEiSTER
Sharp 1666-GER-A
anschließend ein dünner Oxidfilm 20 gebildet wird. Die Oberseite ist teilweise mit einem Resist 21 überdeckt, und durch Ionen-Injektion von B und Diffusionsbehandlung von der Oberfläche her wird der P+-Kanalbereich 4 ausgebildet, welcher von der Pinch-Schicht 5 durch eine Trennzone 7 getrennt ist.
Mit Fig. 2(c) werden zwei N -Bereiche durch Diffusion oder Ionen-Injektion hergestellt, welche den Source-Bereich 2 und Drainbereich 3 bilden. Danach werden die Oxidfilme 19 und 20 entfernt. Die Oberfläche wird teilweise mit einer Resistschicht 22 überdeckt und dann durch Ionen-Injek-
11+ +
tion von B der dotierte P -Feldbereich 6 erzeugt.
Mit Fig. 2 (d) wird ein vorzugsweise etwa 1,2 μΐη dicker Oxidfilm 11 aufgedampft, im Bereich von Drain, Gate und Source entfernt und dort durch einen dünnen Oxidfilm 23 ersetzt, um eine Gate-Oxidschicht zu bilden. Auf der gesamten Oberfläche wird dann eine Schicht aus vorzugsweise polykristallinem Silicium gebildet und einer N -Dotierung und Diffusion unterzogen. Durch Wegätzen der nicht-gewünschten Abschnitte werden das schwimmende Element 13, die Gate-Elektrode 10 und die von der Drain-Elektrode 9 ausgehende Feldplatte 14 gebildet.
Gemäß Fig. 2(e) wird auf der gesamten Oberfläche des Substrats 1 ein dünner Film 12 aus Phosphatsilikat-Glas hergestellt, der jeweils über dem Source- und Drain-Elektrodenbereich ein Fenster hat. Die Gesamtoberfläche wird mit einer Schicht vorzugsweise aus Al bedeckt und an nicht-erwünschten Stellen so entfernt, daß dadurch die Source- und Drain-Elektroden 8 und 9 sowie das leitfähigkeitsmäßig schwimmende Element 13' gebildet werden. Die schwimmenden Elemente 13 liegen zur diskreten Abdeckung der Schicht 5 auf der Isolierschicht 11, und die leitfähigkeitsmäßig schwimmenden Elemente 13' liegen ihrerseits zur diskreten Abdeckung der Schicht
130067/0853
TER MEER -MÜLLER ■ STE_iNrMEtSTER-"-.--" "--" .... Sharp 1666-GER-A
- 10 -
auf der Isolierschicht 12. Durch die Kombination aus den schwimmenden Elementen 13 und 13' ist eine vollständige Abdeckung für die Schicht 5 gebildet.
Danach wird gemäß Fig. 2(f) auf die gesamte Oberfläche eine Isolierschicht 15 aus vorzugsweise Phosphatsilikat-Glas in der Weise aufgedampft, daß jeweils ein Fenster gegenüber dem Drain- und dem Source-Elektrodenbereich gebildet wird. Danach werden durch Belegen der Gesamtoberfläche mit einer vorzugsweise aus Al zusammenge-0 setzten Schicht und durch Entfernen der nicht-erwünschten Abschnitte die Feldplatten 8' und 9' gebildet, welche durch die Schicht 15 hindurch eine zusätzliche und die leitfähigkeitsmäßig schwimmenden Elemente 13, 1.3' ergänzende Abdeckung für die Schicht 5 bilden. Damit ist die Schicht vollständig abgedeckt. Die Enden der Feldplatten 81 und 9' liegen relativ nahe nebeneinander. Abschließend wird das Halbleiterbauelement mit einer Schutzisolierschicht 16 überdeckt, und der Transistor ist damit fertig.
Jedes der beiden potentialmäßig ' schwimmenden Elemente 13 und 13' kann aus polykristallinem Silicium, Al, Mo, W o.dgl. hergestellt sein. Der Aufbau des in Fig. 1 dargestellten MOS-FETs kann in der Weise abgewandelt werden, daß nach Art der Elemente 13 und 13' zwei oder mehr Blöcke von potentialmäßig schwimmenden Elementen angeordnet sind. Ferner können die Isolierschichten 11, 12 und 15 durch jede denkbare Art von Isolierfilm gebildet und auch im sog. LOCOS-Verfahren (Local Oxidation of Silicon) hergestellt sein.
Der Erfindungsgedanke kann auch auf andere MOS-FET-Typen angewandt werden, die keine N~-Pinch-Schicht 5 mit hohem Widerstand und/oder keinen P+-Bereich 4 aufweisen.
Leerseite

Claims (6)

TER MEER - MiLiI-LE1R-STEINMEISTER Beim Europäischen Patentamt zugelassene Vertreter — Professional Representatives before the European Patent Office Mandatalrea agries pres !'Office european des brevets Dipl.-Ghem. Dr. N. ter Meer Dipl.-lng. H, Steinmelster DIpWnQ. F- E. Müller Siekerwall 7, Triftstrasse 4, D-eOOO MÜNCHEN 22 D-4800 BIELEFELD 1 Case: 1666-GER-A 27. Mai 1981 Mü/Gdt/Tß SHARP KABUSHIKI KAISHA 22-22 Nagaike-cho, Abeno-ku, Osaka 545 / Japan MOS-Halbleiterbauelement für hohe Betriebsspannungen Priorität: 30. Mai 1980, Japan, No. 55-73917 PATENTANSPRÜCHE
1. Metall-Oxid-Halbleiterbauelement für hohe Betriebsspannungen mit
- einem Halbleiterkörper eines. Leitfähigkeitstyps,
- einem Sourcebereich, dessen Leitfähigkeit der des Halbleiterkörpers entgegengesetzt ist,
- einem nahe dem Sourcebereich angeordneten Kanalbereich vom gleichen Leitfähigkeitstyp wie der Halbleiterkörper,
- einem Drainbereich, dessen Leitfähigkeit der des Halbleiterkörpers entgegengesetzt ist,
- je einer an den Drainbereich angeschlossenen Drainelektrode und einer an den Sourcebereich angeschlossenen Source-Elektrode, und
130067/0 853
TER MEER -MÖLLER ■ STETNiVIEiSTER--' --." :..: .; Sharp 1666-GER-A
- einer oberhalb des Kanalbereichs über einer ersten Isolierschicht befindlichen Gate-Elektrode,
dadurch gekennzeichnet, daß
- der Kanalbereich (4) durch erste, zweite und dritte Abdeckungen (13,13',8',9') überdeckt ist, und
- die erste Abdeckung (13) durch eine dazwischenliegende erste Isolierschicht (11) von dem Kanalbereich getrennt, die zweite Abdeckung (131) auf einer zweiten Isolierschicht (12) angeordnet, auf der zweiten Abdeckung eine dritte Isolierschicht (15) und die dritte Abdeckung (8',91J auf der dritten Isolierschicht angeordnet sind.
2. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die erste und die zweite Abdeckung (13,13') von der Drain-, Source- und/oder Gate-Elektrode (9,8,10) getrennt sind.
3. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die dritte Abdeckung (8',91J mit der Drain-, Source- oder Gate-Elektrode verbunden ist.
4. Halbleiterbauelement nach Anspruch 1,
dadurch gekennzeichnet, daß die erste und/oder die zweite Abdeckung einzeln aufgebracht sind.
130067/0853
TER MEER · MÜLLER · STEWWIEiSTER- - - -" " ''. - . Sharp 1 666-GER-A
5. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste und/oder zweite Abdeckung (13,13') zwei oder mehr Blöcke bildet bzw. bilden.
6. Halbleiterbeuelement nach Anspruch 1, dadurch gekennzeichnet, daß die erste und/oder zweite Abdeckung aus polykristallinem Silicium, Al, Mo, W o.dgl. besteht bzw. bestehen.
130067/08 53
DE3121224A 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen Expired DE3121224C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7391780A JPS56169368A (en) 1980-05-30 1980-05-30 High withstand voltage mos field effect semiconductor device

Publications (2)

Publication Number Publication Date
DE3121224A1 true DE3121224A1 (de) 1982-02-18
DE3121224C2 DE3121224C2 (de) 1986-05-22

Family

ID=13531990

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3121224A Expired DE3121224C2 (de) 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen

Country Status (4)

Country Link
US (1) US4766474A (de)
JP (1) JPS56169368A (de)
DE (1) DE3121224C2 (de)
GB (1) GB2077493B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990007794A1 (de) * 1988-12-23 1990-07-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hochspannungstransistor-anordnung in cmos-technologie

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0087155B1 (de) * 1982-02-22 1991-05-29 Kabushiki Kaisha Toshiba Mittel zum Verhindern des Durchbruchs einer Isolierschicht in Halbleiteranordnungen
US4890146A (en) * 1987-12-16 1989-12-26 Siliconix Incorporated High voltage level shift semiconductor device
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
JPH02172253A (ja) * 1988-12-24 1990-07-03 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2530033B2 (ja) * 1990-02-08 1996-09-04 株式会社東芝 絶縁ゲ―ト型集積回路
EP0452249B1 (de) * 1990-04-12 1994-06-01 ENDRESS + HAUSER WETZER GmbH + Co. KG Kurvenschreibgerät
US5040045A (en) * 1990-05-17 1991-08-13 U.S. Philips Corporation High voltage MOS transistor having shielded crossover path for a high voltage connection bus
FR2666174B1 (fr) * 1990-08-21 1997-03-21 Sgs Thomson Microelectronics Composant semiconducteur haute tension a faible courant de fuite.
DE4117959A1 (de) * 1991-05-31 1992-12-03 Bosch Gmbh Robert Halbleiteranordnung mit p-n-uebergang und zugeordneter elektrodenanordnung
JP2739004B2 (ja) * 1992-01-16 1998-04-08 三菱電機株式会社 半導体装置
DE69215858T2 (de) * 1992-04-17 1997-05-15 Sgs Thomson Microelectronics Junction-isoliertes, hochspannungsintegriertes MOS-Bauelement
JPH07235672A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
US5587329A (en) * 1994-08-24 1996-12-24 David Sarnoff Research Center, Inc. Method for fabricating a switching transistor having a capacitive network proximate a drift region
DE69415987T2 (de) * 1994-11-08 1999-06-24 Stmicroelectronics S.R.L., Agrate Brianza, Mailand/Milano Integrierte Anordnung mit einer Struktur zum Schutz gegen hohe elektrische Felder
US6110804A (en) * 1996-12-02 2000-08-29 Semiconductor Components Industries, Llc Method of fabricating a semiconductor device having a floating field conductor
JPH1154748A (ja) * 1997-08-04 1999-02-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6326227B1 (en) 1998-12-30 2001-12-04 Stmicroelectronics, Inc. Topographical electrostatic protection grid for sensors
US6686546B2 (en) 1998-12-30 2004-02-03 Stmicroelectronics, Inc. Static charge dissipation for an active circuit surface
US6440814B1 (en) 1998-12-30 2002-08-27 Stmicroelectronics, Inc. Electrostatic discharge protection for sensors
US6478976B1 (en) 1998-12-30 2002-11-12 Stmicroelectronics, Inc. Apparatus and method for contacting a conductive layer
US6330145B1 (en) 1998-12-30 2001-12-11 Stmicroelectronics, Inc. Apparatus and method for contacting a sensor conductive layer
US6346739B1 (en) 1998-12-30 2002-02-12 Stmicroelectronics, Inc. Static charge dissipation pads for sensors
DE69910736T2 (de) * 1999-06-03 2004-04-01 Stmicroelectronics S.R.L., Agrate Brianza Randabschluss von Hochspannungs-Halbleiterbauelementen mit einem kapazitiven Spannungsteiler
US6552389B2 (en) * 2000-12-14 2003-04-22 Kabushiki Kaisha Toshiba Offset-gate-type semiconductor device
US6794719B2 (en) * 2001-06-28 2004-09-21 Koninklijke Philips Electronics N.V. HV-SOI LDMOS device with integrated diode to improve reliability and avalanche ruggedness
US6472722B1 (en) * 2001-07-03 2002-10-29 Industrial Technology Research Institute Termination structure for high voltage devices
DE10206739C1 (de) * 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
KR100975792B1 (ko) * 2002-07-31 2010-08-16 프리스케일 세미컨덕터, 인크. 전계 효과 트랜지스터 및 그 제조 방법
US6870219B2 (en) * 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same
US20040201078A1 (en) * 2003-04-11 2004-10-14 Liping Ren Field plate structure for high voltage devices
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
JP5105160B2 (ja) 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
JP5703829B2 (ja) * 2011-02-24 2015-04-22 サンケン電気株式会社 半導体装置
US9093432B2 (en) * 2011-09-23 2015-07-28 Sanken Electric Co., Ltd. Semiconductor device
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046749A1 (de) * 1979-12-10 1981-09-10 Sharp K.K., Osaka "mos-halbleiterbauelement fuer hohe betriebsspannungen"

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US964009A (en) * 1909-05-10 1910-07-12 Henry Ferris Hand shocking device.
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
UST964009I4 (en) 1975-02-06 1977-11-01 High voltage semiconductor structure
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS53980A (en) * 1977-07-13 1978-01-07 Hitachi Ltd Field-effect transistor of high dielectric strength
JPS5437584A (en) * 1977-08-29 1979-03-20 Nec Corp Field effect semiconductor device of insulation gate type
US4292729A (en) * 1977-09-19 1981-10-06 Motorola, Inc. Electron-beam programmable semiconductor device structure
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
JPS54121681A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Nis-type semiconductor device
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4288803A (en) * 1979-08-08 1981-09-08 Xerox Corporation High voltage MOSFET with doped ring structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3046749A1 (de) * 1979-12-10 1981-09-10 Sharp K.K., Osaka "mos-halbleiterbauelement fuer hohe betriebsspannungen"

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990007794A1 (de) * 1988-12-23 1990-07-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hochspannungstransistor-anordnung in cmos-technologie

Also Published As

Publication number Publication date
GB2077493A (en) 1981-12-16
US4766474A (en) 1988-08-23
GB2077493B (en) 1984-11-14
JPH0216021B2 (de) 1990-04-13
DE3121224C2 (de) 1986-05-22
JPS56169368A (en) 1981-12-26

Similar Documents

Publication Publication Date Title
DE3121224A1 (de) "mos-halbleiterbauelement fuer hohe betriebsspannungen"
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE69218747T2 (de) Lateraler zweifach diffundierter Fieldeffekttransistor mit einem isolierten Gate und Verfahren zur Herstellung
DE3121223A1 (de) "mos-halbleiterbauelement fuer hohe betriebsspannungen"
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE2903534A1 (de) Feldeffekttransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE19632077B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE2816795A1 (de) Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis
DE3942640A1 (de) Mos-halbleitervorrichtung
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE2064886A1 (de) Integrierte Schaltung mit Feldeffekt transistoren Ausscheidung aus 2047672
DE3021042A1 (de) Widerstandselement mit hoher durchbruchsspannung fuer integrierte schaltungen
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE2044027A1 (de) Halbleiteranordnung zur Unterdrückung der Stör MOSFET Bildung bei integrierten Schaltungen
DE102017217234A1 (de) Halbleitervorrichtung
DE3238486A1 (de) Integrierte halbleiterschaltung
DE1564829A1 (de) Verfahren zur Herstellung eines Feldwirkungstransistors
DE10137343C1 (de) Halbleiterstruktur mit Feldplatte
DE3737450C2 (de) Feldeffekt-Halbleitervorrichtung mit Schutz vor Durchschlägen zwischen einem metallischen Anschluß und dem Substrat
DE2724165A1 (de) Oberflaechen-feldeffekttransistorvorrichtung
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN