DE3121223A1 - "mos-halbleiterbauelement fuer hohe betriebsspannungen" - Google Patents

"mos-halbleiterbauelement fuer hohe betriebsspannungen"

Info

Publication number
DE3121223A1
DE3121223A1 DE19813121223 DE3121223A DE3121223A1 DE 3121223 A1 DE3121223 A1 DE 3121223A1 DE 19813121223 DE19813121223 DE 19813121223 DE 3121223 A DE3121223 A DE 3121223A DE 3121223 A1 DE3121223 A1 DE 3121223A1
Authority
DE
Germany
Prior art keywords
semiconductor component
insulating layer
component according
region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19813121223
Other languages
English (en)
Other versions
DE3121223C2 (de
Inventor
Tetsuo Osaka Biwa
Kiyotoshi Nara Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of DE3121223A1 publication Critical patent/DE3121223A1/de
Application granted granted Critical
Publication of DE3121223C2 publication Critical patent/DE3121223C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Description

TER MEER · MÜLLER · STEINMEiSTEt=? Sharp 1667-GER-A
- 4 BESCHREIBUNG
Die Erfindung bezieht sich auf MOS-Halbleiterbauelemente wie MOS-Transistoren für hohe Betriebsspannungen und insbesondere auf Halbleiterbauelemente der im Oberbegriff von Patentanspruch 1 angegebenen Art.
Für MOS-Transistoren ist eine Verbesserung der Durchschlagfestigkeit bei hohen Betriebsspannungen durch Unterdrückung von Feldkonzentrationen am Rand der Gate-Elektrode durch Anbringung einer zusätzlichen Schicht mit hohem Widerstand als Teil des Drainbereichs versucht worden. Diese zusätzliche Schicht ist vom gleichen Leitfähigkeitstyp wie der Drainbereich.
Der bekannte Transistor hat ein Substrat vom P-Typ, eine Sourceschicht vom N -Typ, eine Drainschicht vom N -Typ, eine P -Schicht, eine N -Schicht hohen spezifischen Widerstands, je eine Source- und Drain-Elektrode, Isolierschichten, eine Gate-Elektrode, Feldplattenschichten und eine zusätzliche Feldplattenschicht aus Al, polykristallinem Silicium o.dgl.. Die P -Schicht umgibt die Sourceschicht vom N -Typ und bildet einen Gate-Kanal des Transistors; sie wird durch einen Diffusionsprozess mit sog. Selbstausrichtung hergestellt. Ein MOS-Transistor für hohe Betriebsspannungen, der unter Anwendung eines solchen Diffusionsprozesses mit Selbstausrichtung hergestellt und auf den hier Bezug genommen wird, ist in der US-Patentschrift 4 058 822 beschrieben.
Die um die N -Schicht herum angeordnete N~-Schicht mit hohem spezifischen Widerstand ist Teil des Drainbereichs und soll Feldkonzentrationen an einem Rand der Gate-Elektrode verhindern. Source- und Drain-Elektrode bestehen jeweils aus
TER MEER · MÜLLER ■ STEINMEISTEP?
Sharp 1667-GER-A
Al, polykristallinem Silicium o.dgl. . Jede der Feldplattenschichten erstreckt sich jeweils von der Source- bzw„ von der Drain-Elektrode aus. Die Gate-Elektrode ist aus Al oder polykristallinem Silicium (Silicium-Gate genannt) hergestellt. Die Herstellung der Schicht erfolgt gleichzeitig mit der Ausbildung des Silicium-Gates. Die Feldplattenschichten bewirken eine Reduzierung der Feldkonzentration an den Rändern der Gate-Elektrode, sowie eine Feldkonzentrationsverminderung an der Grenze zwischen der N+-Schicht und der N~-Schicht.
Falls die eine und/oder andere Feldplattenschicht gewisse Grenzen überschreitet, kann sie gegenüber dem Drainabschnitt und/oder der Gate-Elektrode einen deutlichen umgekehrten Feldplatteneffekt bewirken und dadurch die Spannungsfestigkeit reduzieren. Zur Unterdrückung dieses umgekehrten Feldplatteneffekts enthält der bekannte Transistor einen Bereich A,- der N -Schicht mit hohem spezifischem Widerstand, der nicht mit Feldplattenschichten aus Al oder polykristallinen Silicium bedeckt ist. Damit ändert sich aber zwangsläufig auch der Betrag einer im EIN-Zustand aufnehmbaren Spannung, der Betrag des Drainstroms und der Wert von
REIN·
Der Erfindung liegt die Aufgabe zugrunde, einen für hohe Betriebsspannungen geeigneten MOS-Transistor so zu verbessern, daß die aufgeführten Nachteile des Standes der Technik vermieden werden.
Die erfindungsgemäße Lösung der gestellten Aufgabe ist kurzgefaßt im Patentanspruch 1 angegeben.
TER MEER · MÜLLER · STE1NMEI5VER
Sharp 1667-GER-A
Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Ein erfindungsgemäß gestalteter MOS-Transistor hat zur Erzielung einer besonders hohen Spannungsfestigkeit in der Nähe seines Drainbereichs einen Abschnitt mit hohem spezifischen Widerstand, der im wesentlichen vollständig mit einer leitfähigen Schicht überdeckt ist, um dadurch Einwirkungen durch von außen zugeführte Ladungen, auch als Feldplatteneffekt bezeichnet, auszuschließen.
Kurz skizziert hat ein erfindungsgemäßer MOS-Transistor als Besonderheit ein den Kanalbereich des Halbleiterbauelements bedeckendes Abdeckelement und eine dazwischenliegende relativ dicke Isolierschicht. Zu dem Abdeckelement gehört vorzugsweise ein potentialmäßig schwimmendes Element, welches auf der Isolierschicht angeordnet ist, und eine auf einer zweiten Isolierschicht befindliche Feldplattenanordnung.
Nachstehend werden einige die Merkmale der Erfindung aufweisende Ausführungsbeispiele unter Bezugnahme auf eine Zeichnung näher erläutert. Darin zeigen:
Fig. 1 einen Schnitt durch ein erstes Ausführungsbeispiel eines erfindungsgemäßen MOS-Transistors für hohe Betriebsspannungen,
Fig. 2 und 3 Schnitte durch ein anderes Ausführungs
beispiel der Erfindung, und
Fig. 4 (a) bis 4(f) aufeinanderfolgende Produktionsschritte zur Herstellung des Transistors von Fig. 1.
TER MEER - MÜLLER · STEINMEISTEP? Sharp 1667-GER-A
Das in Fig. 1 dargestellte Ausführungsbeispiel eines erfindungsgemäßen MOS-Transistors für hohe Betriebsspannungen besteht aus einem Halbleitersubstrat 1 vom P-Typ, je einem Sourcebereich 2 und einem Drainbereich 3 vom N -Typ, einem Bereich 4 vom P -Typ, einer Pinch-Schicht vom N -Typ mit hohem spezifischem Widerstand, einem dotierten Feldbereich 6, einer Source-Elektrode 8, Drain-Elektroden 9 und Gate-Elektroden 10, Isolierschichten 11 und 12, einem leitfähigkeitsmäßig schwimmen" den Element 13, Feldplatten 8', 9' und 14 sowie einer Schutzisolierschicht 16.
Der P -Bereich 4 dient als Gate-Kanal dieses MOS-Transistors und ist mittels Selbstausrichtung um den N -Source-Bereich 2 herumgeformt. Die N -Pinch-Schicht 5 und die Drain-Elektrode 9 sind mit dem N -Drainbereich 3, und die Source-Elektrode 8 mit dem N -Sourcebereich verbunden. Das potentialmäßig schwimmende Element 13 ist vorzugsweise aus Al, polykristallinem Silicium, Mo, W o.dgl. hergestellt, durch die Isolierschicht 12 abgedeckt und auf diese Weise von den Feldplatten 8' und 9' getrennt, welche von der Source-Elektrode 8 bzw. Drain-Elektrode 9 ausgehen.
Als Besonderheit der Erfindung ist die Dicke der Isolierschicht 11 dort, wo sie den P -Bereich überdeckt, vorzugsweise nur etwa 0,1 bis etwa 5 \im dick, und an einem anderen Abschnitt, wo sie die N~-Pinch-Schicht 5 überdeckt, vorzugsweise etwa 1,0 bis einige um, vorzugsweise etwa 1,2 um stark, um einen dielektrischen Durchbruch zu verhindern.
TER MEER . MÜLLER · STEINMEiSTE^ Sharp 1667-GER-A
— 8 —
Nachstehend werden in Verbindung mit Fig. 4 Fabrikationsschritte zur Herstellung des Transistors von Fig. 1 erläutert. Gemäß Fig. 4(a) wird das eine geringe Verunreinigungsdichte aufweisende Halbleitersubstrat 1 vom P-Typ dort wo sich später der Source- und der Kanalbereich befinden mit einem Resist 18 abgedeckt. Durch einen die Gesamtoberfläche dieses Substrats 1 bedeckenden Oxidfilm 17 wird eine Verunreinigung aus P -Ionen injiziert und durch Wärmebehandlung zur Diffusion gebracht, um die N Pinch-Schicht 5 mit hohem spezifischem Widerstand zu präparieren. Durch Wärmebehandlung in dem Schritt von 4(a) entsteht ein dicker Oxidfilm 19, der durch Fotoätztechnik (Fig. 4b) im Source- und Drainbereich durchbrochen wird, damit anschließend in diesen Durchbrüchen ein dünner Oxidfilm 20 gebildet werden kann. Die Oberseite ist teilweise mit einem Resist 21 überdeckt, und durch Ionen-Injektion und Diffusionsbehandlung von der Oberfläche her wird der P -Kanalbereich 4 ausgebildet, welcher von der Pinch-Schicht 5 durch einen Trennabstand 7 getrennt ist.
Mit Fig. 4.(c) werden zwei N -Bereiche durch Diffusion oder Ionen-Injektion hergestellt, welche den Sourcebereich 2 und Drainbereich 3 bilden. Dänach werden die Oxidfilme 19 und 20 entfernt. Die Oberfläche wird teilweise mit einer Resistschicht 22 überdeckt und dann durch Ionen-Injektion der dotierte P -Feldbereich 6 erzeugt.
Bei Fig. 4 (d) wird ein vorzugsweise etwa 1 ,2μπι dicker Oxidfilm 11 aufgedampft, im Bereich von Drain, Gate und Source entfernt und dort durch eine dünnen Oxidfilm 23 ersetzt, um eine Gate-Oxidschicht zu bilden. Auf der gesamten Oberfläche wird dann eine Schicht aus vorzugsweise polykristallinem Silicium gebildet und einer N -Dotierung und Diffusion unterzogen. Durch Wegätzen der nicht gewünschten Abschnitte werden das schwimmende Element 13, die Gate-Elektrode 10 und die von
TER MEER · MÜLLER ■ STEINMEI3TER
Sharp 1667-GER-A
der Drain-Elektrode 9 ausgehende Feldplatte 14 geformt. In Fig.4(e) wird die gesamte Oberfläche des Substrats 1 mit Ausnahme je eines Fensters für die Drain- und Source-Elektroden 9 und 8 mit einer aufgedampften Isolierschicht 12 aus Phosphatsilikat-Glas belegt. Dann wird die gesamte Oberfläche mit einer vorzugseise aus Al bestehenden Schicht bedampft und durch Entfernen der nicht gebrauchten Abschnitte dieser Schicht die Source-Elektrode 8, Drain-Elektrode und deren Feldplatten 81 und 9' gebildet. Es ist wichtig, daß die Feldplatten 81 und 9' vollständig jene Teile der Pinch-Schicht 5 bedecken, die nicht von dem schwimmenden Element 13 bedeckt sind.
In Fig. 4{f) wird das Halbleitergebilde mit einer schützenden Isolierschicht 15 überdeckt, und damit ist der erfindungs· gemäße Transistor fertig.
Bei dem Ausführungsbeispiel von Fig. 1 ist die N -Pinch-Schicht 5 mit hohem spezifischen Widerstand vollständig durch eine Kombination aus dem potentialmäßig schwimmenden Element 13 und den Feldplatten 81 sowie 91 bedeckt. Das schwimmende Element 13 hat keinerlei Verbindungen zu den Source-, Drain- und Gate-Elektroden 8, 9, 10 und befindet sich auf einem relativ dicken Isolierabschnitt der Isolierschicht 11. Jede, der Feldplatten 8' und 9' geht von der Source-Elektrode 8 bzw. Drain-Elektrode 9 aus. Durch diese Anordnung wird erreicht, daß der Wert einer im EIN-Zustand zulässigen Spannung weitgehend von dem durch die Dicke der Isolierschicht 11 definierten Abstand zwischen den Oberflächen der Schicht 5 und des Elements 13 abhängt. Dadurch wird eine wesentlich verbesserte Spannungsfestigkeit erzielt.
Wenn in der Praxis ein MOS-FET in einem Betriebszustand von
V - V., = 4V betrieben wird, muß er unter der EIN-Bedingung gs tn
Spannungswerte in der Größenordnung von etwa 220V oder mehr
TER MEER · MÖLLER ■ STEINMEIoTER Sharp 1667-GER-A
- 10 -
mit hoher Zuverlässigkeit aushalten.
Das in Fig. 2 dargestellte Ausführungsbeispiel· eines erfindungsgertiäßen ausgebildeten MOS-FETs hat als Besonderheit eine aufgedampfte Isolierschicht 11, die vorzugsweise etwa 1,0 bis einige um und insbesondere etwa 1,2 μΐη dick ist, und zusätzlich zu der Glas-Isolierschicht 12 eine ähnlich dicke aufgedampfte Isolierschicht 15 aus Phosphatsilikat-Glas. Auf diese Isolierschicht 15 ist aus Al, polykristallinem Silicium, Mo, W o.dgl. ein potentialroäßig schwimmendes Eiement 13' aufgetragen.
Der in Fig. 2 dargestellte Transistor hält im Ansteuerungszustand V - V . = 4V und somit im EIN-Zustand eine Spannung von etwa 350V mit hoher Zuverlässigkeit aus.
Bei dem Ausführungsbeispiel von Fig. 2 kann die Isolierschicht 11 in einem sog. LOCOS-Prozeß (Local oxidation of
Silicon) aufgebracht sein, außerdem können die Schichten , 15 und 12 zweifach, dreifach oder noch öfter aufgetragen werden. Ferner können beliebige andere Arten von Isolierschichten präpariert werden.
20
Das in Fig. 3 dargestellte Ausführungsbeispiel eines erfindungsgemäßen MOS-FET ist gekennzeichnet durch die Anordnung von zwei oder mehr Blöcken von potentialmäßig schwimmenden Elementen 13 und 13' auf der Schicht 11 bzw. 15. Auch dieser Typ hält hohe Betriebsspannungen im EIN-Zustand mit hoher Zuverlässigkeit aus.
Bei sämtlichen Ausführungsbeispielen in Fig. 1 bis 3 ist das vom Drainbereich 3 entfernte Ende der Schicht 5 gegenüber dem P -Kanalbereich 4 durch einen Trennabschnitt 7 vom P~-Typ getrennt. Der durch die Zugabe von Verunreinigungen in eine P+-Schicht verwandelte Feldbereich 6 be-
TER MEER ■ MÜLLER · STElNMElSTEr? Sharp 1667-GER-A
- 11 -
findet sich außerhalb des Bereiches 4. Die an den Sourcebereich 2 angeschlossene Source-Elektrode 8 ist außerdem mit dem Kanalbereich 4 und dem Feldplattenbereich 6 verbunden.
Erfindungsgemäß wird die Spannungsfestigkeit im AUS- und im Betriebszustand mit hoher Vorspannung verbessert und eine hohe sog. "EIN-Spannungsfestigkeit" durch Verwendung des Trennabschnitts 7 sowie durch die Verbindung zwischen dem Kanalbereich 4, dem Sourcebereich 2 und dem dotierten Feldplattenbereich 6 erzielt. Vorzugweise ist der Trennabschnitt 7 etwa 10um dick.

Claims (9)

  1. TER MEER - MÜLLER - STEINMEISTER
    Beim Europäischen Patentamt zugelassene Vertreter — Professional Representatives before the European Patent Office Mandataires agrees pres !'Office europeen des brevets
    Dipl.-Chem. Dr. N. ter Meer Dipl.-lng. H. Steinmeister
    Dipl.-lng, F. E. Müller siekerwall 7,
    Triftstrasse 4,
    D-8OOO MÜNCHEN 22 D-48OO BIELEFELD 1
    Case: 1667-GER-A 27· Mai 1981
    Mü/Gdt/Tß
    SHARP KABUSHIKI KAISHA 22-22 Nagaike-cho, Abeno-ku, Osaka 545 / Japan
    MOS-Halbleiterbauelement für hohe Betriebsspannungen Priorität: 30. Mai 1980, Japan, No. 55-73919
    PATENTANS PRÜCHE
    /1; Metall-Oxid-Halbleiterbauelement für hohe Betriebsspannungen mit
    - einem Halbleiterkörper eines Leitfähigkeitstyps,
    - einem Sourcebereich, dessen Leitfähigkeit der des Halbleiterkörpers entgegengesetzt ist,
    - einem nahe dem Sourcebereich angeordneten Kanalbereich vom gleichen Leitfähigkeitstyp wie der Halbleiterkörper,
    - einem Drainbereich, dessen Leitfähigkeit der des Halbleiterkörpers entgegengesetzt ist,
    - je einer an den Drainbereich angeschlossenen Drainelektrode und einer an den Sourcebereich angeschlossenen Source-Elektrode, und
    TER MEER · MÜLLER · STElNMElSTEHi Sharp 1 667-GER-A
    - einer oberhalb des Kanalbereichs über einer ersten
    Isolierschicht befindlichen Gate-Elektrode, gekennzeichnet durch eine den Kanalbereich (4) überdeckende Abdeckung (13...) in Verbindung mit der dazwischen liegenden und relativ dick ausgebildeten ersten Isolierschicht (11).
  2. 2. Halbleiterbauelement nach Anspruch 1,
    dadurch gekennzeichnet, daß die erste Isolierschicht (11) eine zwischen etwa 1,0 bis mehrere um gewählte Dicke hat.
  3. 3. Halbleiterbauelement nach Anspruch 1,
    dadurch gekennzeichnet, daß die erste Isolierschicht (11) eine Dicke von etwa 1,2 μΐη hat.
  4. 4. Halbleiterbauelement nach Anspruch 1,
    dadurch gekennzeichnet, daß die Abdeckung ein potentialmäßig schwimmendes und von sämtlichen Drain-, Source- und Gate-Elektroden (9, 8, 10) getrenntes Element (13) und eine mit mindestens einer der qenannten drei Elektroden verbundene Feldplatte (8';9';14) enthält.'
  5. 5. Halbleiterbauelement nach Anspruch 4,
    dadurch gekennzeichnet, daß das potentialmäßig schwimmende Element (13) auf der ersten Isolierschicht (1.1) und die Feldplatte. (8';9';14) auf einer zweiten Isolierschicht (12) angeordnet sind.
  6. 6. Halbleiterbauelement nach Anspruch 1,
    dadurch gekennzeichnet, daß die erste Isolierschicht durch ein örtliches Silicium-Oxidationsverfahren (11LOCOS11-Verfahren) erzeugt ist.
    TER MEER . MÜLLER · STEINMEISTE^
    Sharp 1667-GER-A
    — 3 —
  7. 7. Halbleiterbauelement nach Anspruch 5, dadurch gekennzeichnet, daß die zweite Isolierschicht (12) aus Phosphat-Silicatglas hergestellt ist.
  8. 8. Halbleiterbauelement nach Anspruch 4,
    dadurch gekennzeichnet, daß zwei oder mehr potentialmäßig schwimmende Elemente (13,13*) vorhanden sind.
  9. 9. Halbleiterbauelement nach Anspruch 4,
    dadurch gekennzeichnet, daß das potentialmäßig schwimmende Element aus Al, Mo, W, ploykristallinem Silicium o.dgl. besteht.
DE3121223A 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen Expired DE3121223C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7391980A JPS56169369A (en) 1980-05-30 1980-05-30 High withstand voltage mos field effect semiconductor device

Publications (2)

Publication Number Publication Date
DE3121223A1 true DE3121223A1 (de) 1982-03-11
DE3121223C2 DE3121223C2 (de) 1986-04-24

Family

ID=13532042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3121223A Expired DE3121223C2 (de) 1980-05-30 1981-05-27 MOS-Transistor für hohe Betriebsspannungen

Country Status (4)

Country Link
US (1) US4757362A (de)
JP (1) JPS56169369A (de)
DE (1) DE3121223C2 (de)
GB (1) GB2077494B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19606983C2 (de) * 1996-02-24 2000-01-20 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit planarem Aufbau

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8103218A (nl) * 1981-07-06 1983-02-01 Philips Nv Veldeffekttransistor met geisoleerde stuurelektrode.
US4789886A (en) * 1987-01-20 1988-12-06 General Instrument Corporation Method and apparatus for insulating high voltage semiconductor structures
US4843441A (en) * 1987-08-10 1989-06-27 Willard Jerry W High frequency, high power field effect transistor
JPH01264262A (ja) * 1988-04-15 1989-10-20 Toshiba Corp Ｍｏｓ型電界効果トランジスタ
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
JP2778060B2 (ja) * 1988-11-21 1998-07-23 日本電気株式会社 半導体集積回路装置
JPH02210871A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体装置
KR940005293B1 (ko) * 1991-05-23 1994-06-15 삼성전자 주식회사 게이트와 드레인이 중첩된 모오스 트랜지스터의 제조방법 및 그 구조
DE69225552T2 (de) * 1991-10-15 1999-01-07 Texas Instruments Inc Lateraler doppel-diffundierter MOS-Transistor und Verfahren zu seiner Herstellung
JPH09232827A (ja) * 1996-02-21 1997-09-05 Oki Electric Ind Co Ltd 半導体装置及び送受信切り替え型アンテナスイッチ回路
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6870219B2 (en) * 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
CN101238585A (zh) * 2005-08-10 2008-08-06 Nxp股份有限公司 Ldmos晶体管
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP5269852B2 (ja) * 2010-10-04 2013-08-21 三菱電機株式会社 半導体装置
CN102945839B (zh) * 2012-12-06 2015-09-16 电子科技大学 一种部分场板屏蔽的高压互连结构
JP6421784B2 (ja) * 2016-04-28 2018-11-14 株式会社豊田中央研究所 半導体装置
US10756193B2 (en) * 2018-12-13 2020-08-25 Ningbo Semiconductor International Corporation Gate driver integrated circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
DE3046749A1 (de) * 1979-12-10 1981-09-10 Sharp K.K., Osaka "mos-halbleiterbauelement fuer hohe betriebsspannungen"

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US964009A (en) * 1909-05-10 1910-07-12 Henry Ferris Hand shocking device.
SE300472B (de) * 1965-03-31 1968-04-29 Asea Ab
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
US4157563A (en) * 1971-07-02 1979-06-05 U.S. Philips Corporation Semiconductor device
BE785747A (fr) * 1971-07-02 1973-01-02 Philips Nv Dispositif semiconducteur
US3890698A (en) * 1971-11-01 1975-06-24 Motorola Inc Field shaping layer for high voltage semiconductors
US3841926A (en) * 1973-01-02 1974-10-15 Ibm Integrated circuit fabrication process
US4009483A (en) * 1974-04-04 1977-02-22 Motorola, Inc. Implementation of surface sensitive semiconductor devices
UST964009I4 (en) 1975-02-06 1977-11-01 High voltage semiconductor structure
JPS5946107B2 (ja) * 1975-06-04 1984-11-10 株式会社日立製作所 Ｍｉｓ型半導体装置の製造法
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
JPS53980A (en) * 1977-07-13 1978-01-07 Hitachi Ltd Field-effect transistor of high dielectric strength
JPS5437584A (en) * 1977-08-29 1979-03-20 Nec Corp Field effect semiconductor device of insulation gate type
US4292729A (en) * 1977-09-19 1981-10-06 Motorola, Inc. Electron-beam programmable semiconductor device structure
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
JPS54121681A (en) * 1978-03-15 1979-09-20 Hitachi Ltd Nis-type semiconductor device
US4199774A (en) * 1978-09-18 1980-04-22 The Board Of Trustees Of The Leland Stanford Junior University Monolithic semiconductor switching device
US4290077A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET with inter-device isolation structure
US4394674A (en) * 1979-10-09 1983-07-19 Nippon Electric Co., Ltd. Insulated gate field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4058822A (en) * 1975-05-30 1977-11-15 Sharp Kabushiki Kaisha High voltage, low on-resistance diffusion-self-alignment metal oxide semiconductor device and manufacture thereof
DE3046749A1 (de) * 1979-12-10 1981-09-10 Sharp K.K., Osaka "mos-halbleiterbauelement fuer hohe betriebsspannungen"

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19606983C2 (de) * 1996-02-24 2000-01-20 Semikron Elektronik Gmbh Leistungshalbleiterbauelement mit planarem Aufbau

Also Published As

Publication number Publication date
DE3121223C2 (de) 1986-04-24
US4757362A (en) 1988-07-12
GB2077494A (en) 1981-12-16
GB2077494B (en) 1984-10-03
JPS56169369A (en) 1981-12-26

Similar Documents

Publication Publication Date Title
DE3121224A1 (de) "mos-halbleiterbauelement fuer hohe betriebsspannungen"
DE3121223A1 (de) "mos-halbleiterbauelement fuer hohe betriebsspannungen"
DE10297177B4 (de) Verfahren zur Herstellung eines Graben-FETs mit selbstausgerichteter Source und selbstausgerichtetem Kontakt
DE2930630C2 (de) Halbleiterbauelement sowie Verfahren zu seiner Herstellung
DE2706623C2 (de)
DE3709708C2 (de) Halbleitervorrichtung sowie Verfahren zur Herstellung eines Feldeffekttransistors
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE2903534A1 (de) Feldeffekttransistor
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE4212829A1 (de) Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren
DE3509899A1 (de) Mos-transistoranordnung mit veraenderlicher leitfaehigkeit
DE3500528A1 (de) Verfahren zur herstellung komplementaerer mos-transistoren mit niedriger schwellenspannung in integrierten schaltungen hoher dichte sowie damit herstellbare struktur
DE3901369A1 (de) Verfahren zur herstellung einer doppelt diffundierten metall-oxid-halbleiter-feldeffekt-transistorvorrichtung sowie durch dieses verfahren hergestellte vorrichtung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2816795A1 (de) Verfahren zur herstellung eines substrats fuer einen cmos-schaltkreis und nach einem solchen verfahren hergestellter schaltkreis
DE102012220166A1 (de) IGBT mit vertikalen Gräben und Verfahren zu seiner Herstellung
DE3440674A1 (de) Feldeffekt-transistor
DE3806164A1 (de) Halbleiterbauelement mit hoher durchbruchspannung
DE3012430A1 (de) Planare halbleiteranordnung mit erhoehter durchbruchsspannung
DE19908809B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung
DE3021042A1 (de) Widerstandselement mit hoher durchbruchsspannung fuer integrierte schaltungen
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN