DE102010051478A1 - CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge - Google Patents

CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge Download PDF

Info

Publication number
DE102010051478A1
DE102010051478A1 DE102010051478A DE102010051478A DE102010051478A1 DE 102010051478 A1 DE102010051478 A1 DE 102010051478A1 DE 102010051478 A DE102010051478 A DE 102010051478A DE 102010051478 A DE102010051478 A DE 102010051478A DE 102010051478 A1 DE102010051478 A1 DE 102010051478A1
Authority
DE
Germany
Prior art keywords
gate
region
power transistor
doped
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102010051478A
Other languages
English (en)
Inventor
Frederick Perry San Jose Giles
Joel M. Mcgregor
Stephen Mountain View McCormack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102010051478A1 publication Critical patent/DE102010051478A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Leistungstransistor mit geteiltem Gate umfasst einen lateral konfigurierten Leistungs-MOSFET mit einem dotierten Siliziumsubstrat, einer Gate-Oxidschicht, die auf einer Oberfläche des Substrats gebildet ist, und eine geteilte Polysiliziumschicht, die über der Gate-Oxidschicht gebildet ist. Die Polysiliziumschicht ist in zwei elektrisch isolierte Abschnitte unterteilt, einen ersten Abschnitt, der ein Schalt-Gate bildet und über einem ersten Teil eines Kanalbereichs des Substrats angeordnet ist, und einen zweiten Abschnitt, der ein statisches Gate bildet und über einem zweiten Teil des Kanalbereichs und einem Übergangsbereich des Substrats gebildet ist. Die statische Platte erstreckt sich auch über einen Driftbereich des Substrats, wobei sich der Driftbereich unter einem mit Feldoxid gefüllten Graben befindet, der in dem Substrat ausgebildet ist. Eine Schaltspannung wird an das Schalt-Gate angelegt, und eine konstante Spannung wird an das statische Gate angelegt

Description

  • Gebiet der Erfindung:
  • Die vorliegende Erfindung bezieht sich auf das Gebiet der Leistungstransistoren. Mehr im Einzelnen bezieht sich die vorliegende Erfindung auf das Gebiet von integrierten MOS-Leistungstransistoren mit reduzierter Gate-Charge.
  • Hintergrund der Erfindung:
  • Eine Strom- oder Energieversorgung ist eine Vorrichtung oder ein System, das bzw. die elektrische Energie oder andere Arten von Energie an eine Ausgangslast oder eine Gruppe von Lasten abgibt. Die Bezeichnung Stromversorgung kann sich auf ein Hauptstromverteilungssystem und andere primäre oder sekundäre Energiequellen beziehen. Eine Schaltungsmodus-Stromversorgung, Schaltmodus-Stromversorgung oder SMPS-(switched-mode power supply) ist eine Stromversorgung, bei der ein schaltender Regler eingebaut ist. Während ein linearer Regler einen Transistor nutzt, der durch eine Vorspannung in seinen aktiven Bereich gebracht ist, um eine Ausgangsspannung zu spezifizieren, schaltet eine SMPS einen Transistor aktiv zwischen der vollen Sättigung und dem vollen Cut-Off bei einer hohen Rate. Die resultierende rechteckige Wellenform wird dann durch einen Tiefpassfilter geschickt, typischerweise einen Schaltkreis mit Induktor und Kondensator (LC), um eine angenäherte Ausgangsspannung zu erzielen.
  • Eine SMPS stellt gegenwärtig die dominante Ausführung von Spannungswandlergeräten dar, aufgrund ihres hohen Wirkungsgrads bei der Leistungsumwandlung, ihrer geringen Größe und ihres niedrigen Gewichts sowie der geringen Kosten. Eine SMPS erhält eine Eingangsleistung von einer Quelle wie etwa einer Batterie oder einer Steckdose und wandelt die Eingangsleistung in kurze Impulse um, entsprechend dem Strombedarf der Schaltungen, die an den Ausgang der SMPS angeschlossen sind.
  • MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren) werden gegenwärtig in SMPS eingesetzt. MOSFETs werden üblicherweise separat als diskrete Transistoren hergestellt. Jeder MOSFET wird dann mit anderen integrierten Schaltungen verbunden, die einen Teil der SMPS darstellen. Die Verwendung von diskreten Vorrichtungen auf diese Weise erhöht die Kosten und die Größe der gesamten SMPS.
  • Hochleistungs-MOSFETs sind für den Umwandlungswirkungsgrad von SMPS von wesentlicher Bedeutung, da MOSFETs einige der am stärksten elektrische Leistung dissipierenden Komponenten in der SMPS sind. Auch gibt die maximal mögliche Schaltfrequenz der MOS-FETs die Größe, Kosten und Leistungsverluste in den Induktoren und Kondensatoren vor, die in den Ausgangsfilterschaltungen der SMPS vorhanden sind. Bei normalem Betrieb der SMPS werden die MOSFETs schnell ein- und ausgeschaltet, so dass die MOSFETs für einen effizienten Betrieb niedrige Werte sowohl des Widerstands als auch der Gate-Kapazität aufweisen sollten.
  • Ein MOSFET hat einen Gate- einen Drain- und einen Source-Anschluss, sowie einen vierten Anschluss, der als Grundkörper, Basis, Masse oder Substrat bezeichnet wird. Das Substrat bezieht sich einfach auf die Masse des Halbleiters, in der Gate, Source und Drain liegen. Der vierte Anschluss arbeitet in der Weise, dass der Transistor im Betrieb vorgespannt wird. Der Gate-Anschluss regelt den Fluss von Elektronen durch einen Kanalbereich in dem Substrat, wobei ein Fluss von Elektronen durch den Kanal entweder zugelassen oder blockiert wird. Elektronen strömen durch den Kanal von dem Source-Anschluss zu dem Drain-Anschluss, wenn ein Einfluss durch eine angelegte Spannung ausgeübt wird.
  • Der Kanal eines MOSFET ist dotiert, so dass entweder ein Halbleiter vom N-Typ oder ein Halbleiter vom P-Typ gebildet wird. Drain und Source können entgegengesetzt zum Kanal dotiert sein, im Fall von Anreichungsmodus-MOSFETs, oder entsprechend dem Kanal dotiert sein, wie bei Verarmungsmodus-MOSFETs. Bei dem MOSFET wird ein Isolator wie etwa Siliziumdioxid zwischen dem Gate und dem Substrat verwendet. Dieser Isolator wird allgemein als Gate-Oxid bezeichnet. Der Gate-Anschluss als solcher ist von dem Kanal in dem Substrat durch das Gate-Oxid getrennt.
  • Wenn eine Spannung zwischen den Gate- und Source-Anschlüssen angelegt wird, durchdringt das elektrische Feld im allgemeinen das Gate-Oxid und erzeugt eine sogenannte „Umkehrschicht”, oder einen Kanal, an der Grenzfläche zwischen Halbleiter und Isolator. Der Umkehrkanal ist vom gleichen Typ, P-Typ oder N-Typ, wie Source und Drain, so dass ein Kanal geschaffen wird, durch den Strom fließen kann. Bei Veränderung der Spannung zwischen dem Gate und dem Substrat wird die Leitfähigkeit dieser Schicht moduliert, was so funktioniert, dass der Stromfluss zwischen Drain und Source gesteuert wird.
  • Ein Leistungs-MOSFET ist eine spezielle Bauart eines MOSFET, die weithin als Niederspannungsschalter eingesetzt wird, beispielsweise für weniger als 200 V. Ein Lateral-Leistungs-MOSFET bezieht sich auf eine Konfiguration, bei der sowohl Drain als auch Source lateral in Bezug zueinander positioniert sind, wie etwa beide an der oberen Oberfläche des Substrats. Dies steht im Gegensatz zu einem Vertikal-Leistungs-MOSFET, bei dem Drain und Source vertikal relativ zueinander stapelförmig angeordnet sind, wie etwa Source an der oberen Oberfläche des Substrats und Drain an der unteren Oberfläche.
  • Ein begrenzender Faktor dafür, wie schnell der Leistungs-MOSFET ein- und ausgeschaltet werden kann, ist die Größe der Gate-Ladung, die benötigt wird, um den Transistor ein- und auszuschalten. Die Gate-Ladung bezieht sich auf die Anzahl von Elektronen, die in das und aus dem Gate bewegt werden müssen, um den Transistor ein- und auszuschalten. Je größer die benötigte Gate-Ladung ist, desto mehr Zeit wird benötigt, um den Transistor ein- und auszuschalten. Es ist vorteilhaft, den Leistungstransistor in einer Schaltmodus-Stromversorgung schnell zu schalten. Je höher die Frequenz ist, desto kleiner ist die Größe der diskreten Komponenten, die in der Gate-Ansteuerschaltung der SMPS verwendet werden. Kleinere Komponenten sind weniger kostenaufwendig als größere Komponenten.
  • 1 zeigt eine ausgeschnittene Seitenansicht einer beispielhaften Konfiguration eines herkömmlichen lateralen Leistungs-MOSFET. Bei dieser beispielhaften Konfiguration ist das Substrat 10 dotiert, so dass ein Bereich vom P-Typ, oder Schacht (well) 12, und ein Bereich vom N-Typ, oder Schacht (well) 14 gebildet ist. Der Schacht 12 vom P-Typ umfasst eine doppelt diffundierte Source 16 mit einem verbundenen Kontakt 24 zwischen einem Bereich P+ 20 und einem Bereich N+ 22. Der Kontakt 24 verbindet den Bereich P+ 20 und den Bereich N+ 22 kurzschlussartig miteinander. Der Kontakt 24 wirkt als ein Source-Kontakt des Leistungstransistors, und die Source ist mit dem Grundkörper des Substrats kurzgeschlossen, das in dieser beispielhaften Konfiguration vom P-Typ ist. Ein Source-Kontaktanschluss 42 ist mit dem Kontakt 24 und damit mit der Source 16 verbunden. Das Substrat 10 ist ebenfalls dotiert, um einen Bereich N+ 18 innerhalb des Bereichs 14 vom N-Typ zu bilden. Der Bereich N+ 18 funktioniert als Drain des Leistungstransistors. Ein Drain-Kontaktanschluss 40 ist mit dem Drain 18 verbunden. Ein Graben (trench) 26 ist in einer oberen Oberfläche des Substrats 10 gebildet. Der Graben 26 ist mit Feldoxid gefüllt. Der Graben 26 kann unter Verwendung der Grabenisolation (shallow trench isolation, STI) ausgebildet werden, wobei der mit Feldoxid gefüllte Graben in diesem Fall als Grabenisolationsbereich (STI-Bereich) bezeichnet wird.
  • Ein Gate-Oxid 28 ist auf der oberen Oberfläche des Substrats 10 gebildet. Ein Polysilizium-Gate 30 ist über dem Gate-Oxid 28 gebildet. Wie in 1 dargestellt ist, ist die Gate-Oxidschicht 28 zwischen dem Polysilizium-Gate 30 und dem Substrat 10 eine dünne Oxidschicht. Das Polysilizium-Gate 30 erstreckt sich über den STI-Bereich, um eine hohe Spannung zwischen Drain und Gate zu unterstützen.
  • In dem Substrat 10 gibt es drei Hauptbereiche in Bezug auf die Arbeitsweise des Leistungstransistors: einen Kanalbereich, einen Übergangsbereich und einen Driftbereich. Der Kanalbereich ist unter dem Polysilizium-Gate 30 und in dem Bereich 12 vom P-Typ des Substrats 10 ausgebildet. Mit anderen Worten ist der Kanalbereich dort ausgebildet, wo das Polysilizium-Gate 30 den Bereich 12 vom P-Typ überlappt. Der Driftbereich ist der Teil des Bereichs 12 vom N-Typ unterhalb des Grabens 26, oder der STI-Bereich. Der Driftbereich liegt dort, wo der größte Teil der Spannung zwischen Drain und Gate im ausgeschalteten Zustand des Transistors abfällt. Der STI-Bereich ist notwendig, um eine hohe Spannung zwischen Drain und Gate zu erzielen. Wenn das Polysilizium-Gate 30 statt dessen über dem dünnen Gate-Oxid enden würde, würde dies zu einer zu hohen Spannung über dem Gate-Oxid führen, und der Leistungstransistor würde nicht funktionieren. Als solches sind der STI-Bereich und die Erstreckung des Polysilizium-Gates über den STI-Bereich notwendig, um die hohe Spannung zwischen Gate und Drain abfallen zu lassen.
  • Der Übergangsbereich ist der Teil des Bereichs 12 vom N-Typ unterhalb des Gate-Oxids 28 und des Polysilizium-Gates 30. Der Übergangsbereich bildet einen Weg für einen Stromfluss von dem Kanalbereich zu dem Driftbereich, wenn der Leistungstransistor eingeschaltet ist. Der Übergangsbereich wird auch als der Sammelbereich oder Einschnürungsbereich bezeichnet. In zahlreichen Anwendungen trägt der Übergangsbereich als größte einzelne Komponente zum Widerstand im eingeschalteten Zustand in einem Niedrigspannungs-Hochleistungs-MOSFET bei. Die Länge des Übergangsbereichs ist eine wesentliche Überlegung bei der Auslegung, wobei sich die Länge auf die horizontale Richtung in 1 bezieht. Wenn die Länge zu gering ist, steigt der Widerstand im eingeschalteten Zustand des Hochleistungs-MOSFET, und das Bauteil leidet unter früher Quasi-Sättigung, wenn es hart eingeschaltet wird. Wenn die Länge zu groß ist, geht der Widerstand im eingeschalteten Zustand in die Sättigung, der spezifische Widerstand im eingeschalteten Zustand nimmt zu, und die Durchschlagspannung fällt ab. Der Teil des Polysilizium-Gates 30, der über dem Übergangsbereich angeordnet ist, trägt mit einem signifikanten Anteil zur Gate-Kapazität bei, und somit zur Gate-Ladung.
  • Zusammenfassung der Erfindung:
  • Ein Leistungstransistor mit geteiltem Gate umfasst einen lateral konfigurierten Leistungs-MOSFET mit einem dotierten Siliziumsubstrat, einer Gate-Oxidschicht, die auf einer Oberfläche des Substrats ausgebildet ist, und einer geteilten Polysilizium-Schicht, die über der Gate-Oxidschicht ausgebildet ist. Die Polysilizium-Schicht ist in zwei elektrisch isolierte Abschnitte geteilt, einen ersten Abschnitt, der ein Polysilizium-Schaltgate bildet, das über einem ersten Kanalbereich des Substrats angeordnet ist, und einen zweiten Abschnitt, der ein statisches Polysilizium-Gate bildet, dass über einem zweiten Kanalbereich und einem Übergangsbereich des Substrats ausgebildet ist. Der erste Kanalbereich und der zweite Kanalbereich sind durch einen dotierten Brückenbereich in dem Substrat überbrückt. Ein Teil des statischen Gates erstreckt sich über einen Driftbereich des Substrats, wobei sich der Driftbereich unter einem mit Feldoxid gefüllten Graben befindet, der in dem Substrat ausgebildet ist. Der erweiterte Bereich des statischen Gates funktioniert als eine Feldplatte, um eine hohe Durchbruchsspannung herzustellen. Das Schalt-Gate ist elektrisch mit einer ersten Spannungsquelle gekoppelt, und das statische Gate ist elektrisch mit einer zweiten Spannungsquelle gekoppelt.
  • Unter einem Aspekt wird ein Leistungstransistor mit geteiltem Gate beschrieben. Der Leistungstransistor mit geteiltem Gate umfasst: ein dotiertes Substrat, das eine Source, eine Brücke, einen ersten Kanalbereich und einen zweiten Kanalbereich innerhalb eines ersten dotierten Bereichs, ein Drain und einen Übergangsbereich innerhalb eines zweiten dotierten Bereichs, und einen Graben innerhalb des zweiten dotierten Bereichs umfasst, wobei der Graben in einer ersten Oberfläche des Substrats ausgebildet ist und der Graben mit Feldoxid gefüllt ist, wobei ferner der erste Kanalbereich zwischen der Source und der Brücke angeordnet ist, der zweite Kanalbereich zwischen der Brücke und dem Übergangsbereich angeordnet ist, der Übergangsbereich zwischen dem zweiten Kanalbereich und dem Graben angeordnet ist, und der Graben zwischen dem Übergangsbereich und dem Drain angeordnet ist; eine Gate-Oxidschicht, die auf der ersten Oberfläche des Substrats angeordnet ist; ein erstes Gate, das auf der Gate-Oxidschicht und über dem ersten Kanalbereich angeordnet ist; und ein zweites Gate, das auf der Gate-Oxidschicht und über dem zweiten Kanalbereich, dem Übergangsbereich und einem Teil des Grabens angeordnet ist, wobei das erste Gate von dem zweiten Gate getrennt ist, so dass zumindest ein Teil der Brücke weder von dem ersten Gate noch von dem zweiten Gate abgedeckt ist.
  • Unter einem anderen Aspekt wird ein Verfahren zum Herstellen eines Leistungstransistors mit geteiltem Gate beschrieben. Das Verfahren umfasst: Dotieren eines Substrats zur Bildung einer Source und eines Kanalbereichs innerhalb eines ersten dotierten Bereichs, und eines Drain und eines Übergangsbereichs innerhalb eines zweiten dotierten Bereichs, wobei der Kanalbereich zwischen der Source und dem Übergangsbereich angeordnet ist, und der Übergangsbereich zwischen dem Kanalbereich und dem Drain angeordnet ist; Bilden eines Grabens innerhalb eines Teils des Übergangsbereichs benachbart zu dem Drain; Füllen des Grabens mit einem Feldoxid; Aufbringen einer Gate-Oxidschicht auf eine obere Oberfläche des Substrats; Ausbilden einer leitenden Schicht über dem Kanalbereich, dem Übergangsbereich und einem Teil des Grabens; Entfernen eines Teils der leitenden Schicht über einem ersten Teil des Kanalbereichs, und dadurch Bilden von zwei getrennten leitenden Schichtabschnitten, umfassend einen ersten leitenden Schichtabschnitt, der über einem ersten Teil des Kanalbereichs angeordnet ist, und einen zweiten leitenden Schichtabschnitt, der über einem zweiten Teil des Kanalbereichs, dem Übergangsbereich und dem Teil des Grabens angeordnet ist; und Dotieren des ersten leitenden Schichtabschnitts, des zweiten leitenden Schichtabschnitts und eines dritten Teils des Kanalbereichs, der freiliegt, wo der Teil der leitenden Schicht entfernt worden ist, und dadurch Bilden eines dotierten Brückenbereichs zwischen dem ersten Teil des Kanalbereichs und dem zweiten Teil des Kanalbereichs. Der dotierte Brückenbereich wird als gleicher Typ wie die Source, das Drain und der Übergangsbereich dotiert. Das Verfahren umfasst auch das Ausbilden eines ersten leitenden Kanals in dem ersten Teil des Kanalbereichs zwischen der Source und dem dotierten Brückenbereich, und das Ausbilden eines zweiten leitenden Kanals in dem zweiten Teil des Kanalbereichs zwischen dem dotierten Brückenbereich und dem Übergangsbereich. Der erste leitende Kanal wird durch Anlegen einer ersten Spannung an das erste Gate gebildet, und der zweite leitende Kanal wird durch Anlegen einer zweiten Spannung an das zweite Gate gebildet. In manchen Ausführungsformen wird der Leistungstransistor unter Verwendung von Verfahren hergestellt, die mit der Herstellung eines komplementären Metalloxid-Halbleiter-Bauteils kompatibel sind. In manchen Ausführungsformen wird der Leistungstransistor monolithisch als ein integrierter Schaltkreis hergestellt, der eine Schaltmodus-Stromversorgungsschaltung beinhaltet.
  • Das erste Gate und das zweite Gate werden elektrisch voneinander isoliert. Das erste Gate wird elektrisch mit einer ersten Spannungsversorgung gekoppelt, und das zweite Gate wird elektrisch mit einer zweiten Spannungsversorgung gekoppelt. In manchen Ausführungsformen wird eine konstante Spannung an das zweite Gate angelegt, und eine Schaltspannung wird an das erste Gate angelegt. In anderen Ausführungsformen wird eine konstante Spannung an das erste Gate angelegt, und eine Schaltspannung wird an das zweite Gate angelegt. In manchen Ausführungsformen sind das Gate und die Feldplatte aus Polysilizium. In manchen Ausführungsformen ist der erste dotierte Bereich ein Bereich vom P-Typ, und der zweite dotierte Bereich ist ein Bereich vom N-Typ. In manchen Ausführungsformen umfasst der Leistungstransistor einen lateralen doppelt-diffundierten Metalloxidhalbleiter-Feldeffekttransistor. Das dotierte Substrat umfasst auch einen Driftbereich innerhalb des zweiten dotierten Bereichs, wobei der Driftbereich unter dem Graben angeordnet ist. In manchen Ausführungsformen umfasst das Substrat ein Siliziumsubstrat. In manchen Ausführungsformen umfasst die Source einen doppelt-diffundierten Bereich. In manchen Ausführungsformen wird der Graben unter Verwendung eines STI-Verfahrens gebildet.
  • Kurze Beschreibung der Zeichnungen:
  • 1 erläutert eine ausgeschnittene Seitenansicht einer beispielhaften Anordnung eines herkömmlichen lateralen Leistungs-MOSFET.
  • 2 erläutert eine ausgeschnittene Seitenansicht eines lateral konfigurierten Leistungstransistors mit geteiltem Gate gemäß einer ersten Ausführungsform.
  • 3 erläutert eine ausgeschnittene Seitenansicht eines lateral konfigurierten Leistungstransistors mit geteiltem Gate gemäß einer zweiten Ausführungsform.
  • 4 erläutert eine Gate-Ladungskurve für einen herkömmlichen Leistungs-MOSFET, wie etwa den, der in 1 dargestellt ist, und des Leistungs-MOSFET mit geteiltem Gate, wie etwa den nach 2.
  • Ausführungsformen des Leistungstransistors mit geteiltem Gate werden unter Bezugnahme auf die verschiedenen Ansichten der Zeichnungen beschrieben. Wo dies zweckmäßig ist, und nur wenn identische Elemente beschrieben und in mehr als einer Zeichnung dargestellt sind, wird das gleiche Bezugszeichen verwendet, um solche identischen Elemente zu bezeichnen.
  • Detaillierte Beschreibung der Ausführungsformen:
  • Ausführungsformen der vorliegenden Anmeldung sind auf einen Leistungstransistor mit geteiltem Gate gerichtet. Fachleute auf dem vorliegenden Gebiet werden erkennen, dass die folgende detaillierte Beschreibung des Leistungstransistors mit geteiltem Gate lediglich erläuternd ist, und nicht in irgendeiner Weise beschränkend sein soll. Andere Ausführungsformen des Leistungstransistors mit geteiltem Gate werden für einen Fachmann auf dem Gebiet, der Nutzen aus der vorliegenden Beschreibung zieht, ohne weiteres deutlich werden bzw. sich aufdrängen.
  • Es wird nun im Einzelnen auf Anwendungen des Leistungstransistors mit geteiltem Gate Bezug genommen, wie er in den beigefügten Zeichnungen dargestellt ist. Die gleichen Bezugszeichen werden in den Zeichnungen und in der folgenden detaillierten Beschreibung verwendet werden, um die gleichen oder ähnliche Teile zu bezeichnen. Im Interesse der Klarheit werden nicht sämtliche üblichen Maßnahmen und Merkmale der hierin beschriebenen Anwendungen gezeigt und beschrieben. Es wird selbstverständlich darauf verwiesen, dass in der Entwicklung irgendeiner solchen aktuellen Anwendung zahlreiche anwendungsspezifische Entscheidungen getroffen werden müssen, um die speziellen Ziele des Entwicklers zu erreichen, wie etwa die Einhaltung von anwendungs- und geschäftsbezogenen Bedingungen, und dass diese speziellen Ziele von Anwendung zu Anwendung und von Entwickler zu Entwickler variieren werden. Außerdem sei darauf verwiesen, dass eine solche Entwicklungsbestrebung komplex und zweitaufwendig sein kann, aber dennoch für einen Fachmann auf dem vorliegenden Gebiet, der Nutzen aus der vorliegenden Beschreibung zieht, eine routinemäßige Ingenieursmaßnahme ist.
  • Ausführungsformen eines Leistungstransistors mit geteiltem Gate umfassen einen lateral konfigurierten Leistungs-MOSFET, der ein dotiertes Silizium-Substrat, eine Gate-Oxidschicht, die auf einer Oberfläche des Substrats gebildet ist, und eine geteilte Polysiliziumschicht, die über der Gate-Oxidschicht gebildet ist, aufweist. Die Polysiliziumschicht ist in zwei elektrisch isolierte Teile unterteilt, einen ersten Teil, der ein Polysilizium-Schaltgate bildet, das über einem ersten Kanalbereich des Substrats positioniert ist, und einen zweiten Teil, der ein statisches Polysilizium-Gate bildet, das über einem zweiten Kanalbereich und einem Übergangsbereich des Substrats gebildet ist. Der erste Kanalbereich und der zweite Kanalbereich sind durch einen dotierten Brückenbereich in dem Substrat überbrückt. Die Brücke ist vom gleichen Typ wie die Source und das Drain dotiert. Ein Teil des statischen Gates erstreckt sich bzw. ist erweitert über einen Driftbereich des Substrats, wobei sich der Driftbereich unter einem mit Feldoxid gefüllten Graben befindet, der in dem Substrat gebildet ist. Der erweiterte Teil des statischen Gates funktioniert als eine Feldplatte, um eine hohe Durchbruchsspannung zu erzielen. Das Schaltgate ist elektrisch mit einer ersten Spannungsquelle gekoppelt, und das statische Gate ist elektrisch mit einer zweiten Spannungsquelle gekoppelt. In einer beispielhaften Anwendung wird eine konstante Spannung an das statische Gate angelegt, und eine Hochfrequenz-Schaltspannung wird an das Schaltgate angelegt. Die konstante Spannung, die an das statische Gate angelegt ist, ist groß genug, um eine Umkehrschicht in dem zweiten Kanalbereich unterhalb des statischen Gates zu erzeugen. Wenn die konstante Spannung angelegt ist, funktioniert das statische Gate als die Feldplatte.
  • Die Polysiliziumschicht ist über einem Kanalbereich oder Grundkörper des MOSFET geteilt. Das Substrat umfasst einen dotierten Brückenbereich, der als Brücke bezeichnet wird und den Kanalbereich unterteilt, um den ersten Kanalbereich und den zweiten Kanalbereich zu bilden. Die Brücke wird während der Herstellung des Schaltgates und des statischen Gates gebildet. Wenn die Polysiliziumschicht geschnitten oder geteilt wird, wird ein Teil des Substrats freigelegt, dort wo der herausgeschnittene Teil des Polysiliziums entfernt wird. Die beiden Polysiliziumteile und der freigelegte Teil des Substrats werden dotiert. Während dieses Dotierungsprozesses wird der dotierte Brückenbereich an dem freiliegenden Teil des Substrats gebildet. Die Brücke teilt das, was ansonsten der Kanalbereich wäre, in den ersten Kanalbereich und den zweiten Kanalbereich. Der erste Kanalbereich ist zwischen den Source und der Brücke angeordnet. Der zweite Kanalbereich ist zwischen der Brücke und dem Übergangsbereich angeordnet.
  • In herkömmlichen Leistungs-MOSFETs, wie in dem, der in 1 dargestellt ist, geht eine wesentliche Komponente der Gate-Kapazität auf die Gate-zu-Drain-Kapazität am Übergangsbereich zurück. Das Anlegen einer Schaltspannung an das Gate vergrößert die Gate-zu-Drain-Kapazität aufgrund des Miller-Effekts. In dem Leistungstransistor mit geteiltem Gate ist der schaltende Abschnitt des Gates, das Schalt-Gate, gegenüber dem Kanalbereich isoliert, während der Teil des Gates über dem Übergangsbereich, das statische Gate, auf einer konstanten Spannung bleibt. Dies reduziert die Miller-Kapazität zwischen dem Gate und dem Drain, wenn es sie nicht eliminiert. Auch wird durch Reduzieren der Fläche des Schaltgates die Größe der Ladung, die Gate-Ladung, die während eines jeden Schaltzyklus übertragen wird, reduziert. Die Gate-Ladung legt fest, wie schnell ein Schalter ein- und ausgeschaltet wird. Das Reduzieren der Gate-Ladung ermöglicht Schaltoperationen mit höherer Frequenz. Die höhere Frequenz ermöglicht die Verwendung von kleineren diskreten Komponenten, wodurch die Kosten gesenkt werden.
  • Die Konfiguration eines Leistungstransistors mit geteiltem Gate ist auf alle schaltbaren integrierten Schaltungen zur Stromversorgung anwendbar, die mit internen Schaltern versehen sind. Der Herstellungsvorgang für den Leistungstransistor mit geteiltem Gate ist CMOS-kompatibel. Als solcher kann der Leistungstransistor mit geteiltem Gate monolithisch mit der Ausgangsschaltung des SMPS-Schaltkreises hergestellt werden. Diese Konfiguration ist nicht auf integrierte MOSFETs beschränkt. Die Konfiguration eines Leistungstransistors mit geteiltem Gate kann auf irgendeinen lateralen Leistungs-MOSFET, entweder integriert oder diskret, angewendet werden.
  • 2 erläutert eine ausgeschnittene Seitenansicht eines lateral konfigurierten Leistungstransistors 100 mit geteiltem Gate gemäß einer ersten Ausführungsform. In dieser beispielhaften Konfiguration ist der Leistungstransistor 100 ein N-Kanal doppelt diffundierter MOSFET (N-Kanal DMOSFET). Das Substrat 110 ist dotiert, um einen Bereich 112 vom P-Typ und einen Bereich 114 vom N-Typ zu bilden. Der Bereich 112 vom P-Typ umfasst eine doppelt diffundierte Source 116, die einen verbundenen oder zusammengelegten Kontakt 124 zwischen einem Bereich P+ 120 und einem Bereich N+ 122 aufweist. Der Kontakt 124 schließt den Bereich P+ 120 und den Bereich N+ 122 zusammen. Der Kontakt 124 funktioniert als Source-Kontakt des Leistungstransistors mit geteiltem Gate, und die Source ist an den Grundkörper des Substrats angeschlossen, welches vom P-Typ ist. Der Bereich vom P-Typ erstreckt sich über die gesamte Breite des unteren Abschnitts des Substrats 110, einschließlich unterhalb des Bereichs 114 vom N-Typ auf der rechten Seite von 2. Ein Source-Kontaktanschluss 142 ist an den Kontakt 124 gekoppelt, und somit an die Source 116. Das Substrat 110 ist auch dotiert, um einen Bereich N+ 118 zu bilden, innerhalb des Bereichs 114 vom N-Typ. Der Bereich N+ 118 funktioniert als Drain des Leistungstransistors mit geteiltem Gate. Ein Gate-Kontaktanschluss 140 ist mit dem Drain 118 gekoppelt. Ein Graben 126 ist in einer oberen Oberfläche des Substrats 110 ausgebildet. Der Graben 126 ist Feldoxid gefüllt. In manchen Ausführungsformen ist der Graben 126 unter Verwendung eines STI-Verfahrens gebildet, und der mit Feldoxid gefüllte Graben wird als STI-Bereich bezeichnet. In anderen Ausführungsformen ist der Graben 126 unter Verwendung irgendeiner herkömmlichen Halbleiter-Herstellungstechnik ausgebildet, die in der Lage ist, einen Teil des Substrats zu entfernen, das zur Bildung eines dicken Feldoxid-Bereichs verwendet wird.
  • Ein Gate-Oxid 128 ist auf der oberen Oberfläche des Substrats 110 gebildet. In manchen Ausführungsformen wird die Gate-Oxidschicht unter Verwendung von herkömmlichen Halbleiter-Ablagerungsverfahren abgelagert. Eine Polysilizium-Schicht ist über dem Gate-Oxid 128 ausgebildet. Eine Scheibe der Polysilizium-Schicht wird entfernt, wobei zwei elektrisch isolierte Polysilizium-Abschnitte gebildet werden. Die Scheibe der Polysilizium-Schicht wird von oberhalb des Bereichs 112 vom P-Typ entfernt. In manchen Ausführungsformen werden die Polysilizium-Abschnitte unter Verwendung von herkömmlichen Halbleiter-Ablagerungs- und Ätzvorgängen gebildet. Ein erster Polysilizium-Abschnitt bildet ein Schalt-Gate 130. Ein zweiter Polysilizium-Abschnitt bildet ein statisches Gate 132. Das Schalt-Gate 130 und das statische Gate 132 sind physikalisch durch einen Spalt 134 voneinander getrennt, der der entfernten Scheibe aus Polysilizium entspricht. Ein dotierter Brückenbereich 136, der als Brücke bezeichnet wird, ist in dem Substrat unterhalb des Spalts 134 gebildet. Die Brücke 136 wird während der Herstellung des Schalt-Gates 130 und des statischen Gates 132 gebildet. Die Herstellung des Schalt-Gates 130 und des statischen Gates 132 umfasst einen Dotierungsschritt. Während dieses Dotierungsschritts wird eine Maske aufgebracht, die das Schalt-Gate 130, das statische Gate 132 und den Teil des Substrats unterhalb des Spalts 134 für ein Dotiermittel freilässt. Wenn das Dotiermittel aufgebracht wird, wird der dotierte Brückenbereich 136 an dem freiliegenden Teil des Substrats gebildet. Das Umschalt-Gate 130, dass statische Gate 132 und die Brücke 136 werden als gleicher Typ wie der Source Bereich 132 und das Drain 118 dotiert.
  • Ein isolierendes Oxid 138 deckt das Schalt-Gate 130 und das statische Gate 132 ab. Wie in 2 dargestellt ist, ist die Gate-Oxidschicht 128 zwischen dem Schalt-Gate 130 und dem Substrat 110 und die Gate-Oxidschicht 128 zwischen dem statischen Gate 132 und dem Substrat 110 eine dünne Oxidschicht. Das statische Gate 132 ist von dem Schalt-Gate 130 durch den Spalt 134 elektrisch isoliert. In zahlreichen Anwendungen werden Leistungstransistoren mit vielen ineinandergreifenden Streifen ausgelegt, beispielsweise einem Source-Streifen, einem Gate-Streifen und einem Drain-Streifen. Als Beispiel funktioniert der Drain-Streifen als der Drain-Kontaktanschluss 140, und der Source-Streifen funktioniert als der Source-Kontaktanschluss 142. In dem Leistungstransistor mit geteiltem Gate können das Schalt-Gate und das statische Gate auch in Streifen ausgelegt werden, die durch den Spalt getrennt sind. Als Beispiel funktioniert der statische Gate-Streifen als ein statischer Gate-Kontaktanschluss, wie er schematisch in 2 als der statische Gate-Kontaktanschluss 144 erläutert ist, und der Schalt-Gatestreifen funktioniert als ein Schalt-Gatekontaktanschluss, wie er schematisch in 2 als ein Schalt-Gatekontaktanschluss 146 dargestellt ist. Unter Bezugnahme auf 2 sind die Streifen in die und aus der Ebene der Seite orientiert. Wenn ein Gate normalerweise am Ende seines Streifens angeschlossen ist, der hunderte Mikron lang sein kann, kann sich das Schalt-Gate und das statische Gate in ähnlicher Weise als Streifen erstrecken, deren Enden elektrisch mit einer ersten Spannungsversorgung bzw. einer zweiten Spannungsversorgung verbunden sein können. Alternativ können Source, Drain, Schalt-Gate und/oder statisches Gate für eine elektrische Kopplung entlang einer gesamten Breite des Bauteils oder entlang periodischer Kontaktpunkte entlang der Breite des Bauteils konfiguriert sein, wobei die Breite des Bauteils in die und aus der Seite der 2 verläuft. In diesen alternativen Konfigurationen können ein oder mehrere Spalte in das Oxid 138 geschnitten sein, um Kontakt-Zugangspunkte zu dem Schalt-Gate 130 und dem statischen Gate 132 bereitzustellen. Ein Spalt ist in das Oxid 138 an jedem gewünschten Kontaktpunkt oder Kontaktbereich geschnitten.
  • Das statische Gate 132 erstreckt sich über den mit Feldoxid gefüllten Graben 126, um eine hohe Gate-zu-Drain-Spannung zu unterstützen. Das statische Gate 132 ist notwendig, um eine höhere Durchbruchsspannung aufrechtzuerhalten. Wenn das statische Gate nicht über den Graben 126 erstreckt wird, oder wenn der Graben 126 selbst entfernt wird, leidet darunter die Durchbruchsspannung. In diesem Fall fällt nahezu die gesamte Gate-zu-Drain-Spannung über dem dünnen Gateoxid ab, was den Leistungstransistor nicht in die Lage versetzt, die Nennspannung zu erreichen.
  • Es gibt vier Hauptbereiche in dem Substrat 110 in Bezug auf die Arbeitsweise des Leistungstransistors mit geteiltem Gate: einen ersten Kanalbereich, einen zweiten Kanalbereich, einen Übergangsbereich und einen Driftbereich. Der erste Kanalbereich ist unterhalb des Schalt-Gates 130 und in dem Bereich 112 vom P-Typ des Substrats 110 ausgebildet. Der zweite Kanalbereich ist unterhalb des statischen Gates 132 und in dem Bereich 112 vom P-Typ des Substrats 110 ausgebildet. Mit anderen Worten ist der zweite Kanalbereich dort ausgebildet, wo das statische Gate 130 den Bereich 112 vom P-Typ überlappt. Die Brücke 136 teilt das, was in dem Bereich 112 vom P-Typ ein einzelner Kanalbereich wäre, wenn der Spalt 134 nicht gebildet worden wäre. In dem Leistungstransistor mit geteiltem Gate teilt die Brücke 136 diesen ansonsten vorhandenen einzelnen Kanalbereich in zwei getrennt steuerbare Kanalbereiche, den ersten Kanalbereich und den zweiten Kanalbereich. Der erste Kanalbereich ist zwischen dem Source-Bereich 122 und der Brücke 136 angeordnet. Der zweite Kanalbereich ist zwischen der Brücke 136 und dem Übergangsbereich angeordnet. Die Position der Brücke 136, und daher der Spalt 134, ist weit genug von dem Source-Bereich 122 entfernt, so dass ein Durchbruch von der Source 122 zu der Brücke 136 verhindert wird, wenn sich das Bauteil in einem ausgeschaltetem Zustand befindet. Die Brücke ist außerdem weit genug von dem P-N-Übergang zwischen dem zweiten Kanalbereich und dem Übergangsbereich entfernt angeordnet, so dass sie die Durchbruchsspannung nicht negativ beeinflusst.
  • Der Driftbereich ist der Teil des Bereichs 114 vom N-Typ unterhalb des Grabens 126, oder der STI-Bereich. Der Driftbereich ist notwendig, um eine hohe Gate-zu-Drain-Spannung zu unterstützen. Wenn das statische Gate 132 stattdessen über dem dünnen Gate-Oxid endete, würde dies zu einer zu hohen Spannung über dem Gate-Oxid führen, und der Leistungstransistor mit geteiltem Gate würde nicht funktionieren. Als solches sind der STI-Bereich und die Erweiterung des statischen Gates über den STI-Bereich notwendig, um die hohe Gate-zu-Drain-Spannung abfallen zu lassen. Der Übergangsbereich ist der Teil des Bereichs 114 vom N-Typ unterhalb des statischen Gates 132. Der Übergangsbereich wird auch als der Sammelbereich oder der Einschnürungsbereich bezeichnet.
  • Verglichen mit einem vergleichbaren herkömmlichen Leistungstransistor, der nicht über eine geteilte Ausführung des Gates verfügt, wie etwa der Leistungstransistor 100 in 1, ist der Kanalbereich des Leistungstransistors 200 verlängert, um die Brücke 36 aufzunehmen. In dieser Hinsicht weist der Leistungstransistor 200 den Nachteil einer Vergrößerung der Fläche auf. Allerdings ist der dotierte Brückenbereich 136 vom N-Typ leitfähiger als wenn die gleiche Fläche ein invertierter Kanal wäre, so wie bei dem Leistungstransistor 100 (1). Als solches wird die Trägerbeweglichkeit in dem Brückenbereich vom N-Typ verbessert, so dass dadurch ein Teil des Widerstands im eingeschalteten Zustand reduziert wird, der durch die Verlängerung des Kanalbereichs hinzugefügt wurde.
  • Im Betrieb wird eine erste Spannungsversorgung elektrisch mit dem Schalt-Gate 130 gekoppelt, wie schematisch als Anschluss 146 in 2 dargestellt ist, und eine zweite Versorgungsspannung wird elektrisch mit dem statischen Gate 132 gekoppelt, wie schematisch als Anschluss 144 in 2 dargestellt ist. Eine konstante Spannung wird an das statische Gate 132 angelegt, wodurch ein leitender Kanal zwischen der Brücke 136 und dem Übergangsbereich erzeugt wird. Wenn die konstante Spannung angelegt ist, funktioniert der Teil des statischen Gates 132, der sich über den Graben 126 erstreckt, auch als eine Feldplatte. In einer beispielhaften Anwendung ist die konstante Spannung 5 V. Im allgemeinen ist die konstante Spannung groß genug, um den leitenden Kanal zu erzeugen, aber nicht groß genug, um das Gate-Oxid zwischen dem statischen Gate 132 und dem Substrat 110 zu durchbrechen. Die konstante Spannung, die an das statische Gate 132 angelegt ist, ist die Gate-zu-Drain-Spannung Vgd. Eine Schaltspannung wird an das Schalt-Gate 130 angelegt. Die Schaltspannung wechselt zwischen einer niedrigen Einschaltspannung und einer hohen Abschaltspannung entsprechend der Schaltfrequenz des Bauteils. In einer beispielhaften Anwendung beträgt die Abschaltspannung 0 V und die Einschaltspannung 5 V. Die Schaltspannung, die an das Schalt-Gate 132 angelegt ist, ist die Gate-zu-Source-Spannung Vgs.
  • Wenn die Schaltspannung hoch ist, wird ein leitender Kanal zwischen dem Source-Bereich N+ 122 und der Brücke 136 erzeugt, wodurch der Transistor eingeschaltet wird. Wenn der Transistor eingeschaltet ist, fließt Strom von der Source 126 durch den ersten Kanal, der unterhalb des Schalt-Gates 130 gebildet ist, zu der Brücke 136, durch den zweiten Kanal, der unterhalb des statischen Gates 132 gebildet ist, zu dem Übergangsbereich, und durch den Übergangsbereich und den Driftbereich zu dem Drain 118. Der Übergangsbereich und der Driftbereich bilden einen Stromflussweg von dem zweiten Kanalbereich zu dem Drain 118, wenn der Leistungstransistor mit geteiltem Gate eingeschaltet ist. Wenn die Schaltspannung niedrig ist, kann der Strom nicht von dem Bereich N+ 122 zur Brücke 136 fließen, da der leitende erste Kanalbereich nicht erzeugt wird und dadurch der Transistor ausgeschaltet ist.
  • 3 erläutert eine ausgeschnittene Seitenansicht eines lateral konfigurierten Leistungstransistors 200 mit geteiltem Gate entsprechend einer zweiten Ausführungsform. Der Leistungstransistor 200 ist ähnlich konfiguriert wie der Leistungstransistor 100 nach 2, mit der Ausnahme, dass das Substrat unterschiedlich dotiert ist. Der Leistungstransistor 200 umfasst ein Substrat 209 vom P-Typ, eine eingebettete Schicht 207 vom N-Typ (NBL), einen Bereich 205 vom P-Typ, einen Bereich 214 vom N-Typ, einen Bereich 211 vom N-Typ und einen Bereich 212 vom P-Typ. Der Bereich 212 vom P-Typ ist vergleichbar mit dem Bereich 112 vom P-Typ des Leistungstransistors 100, indem der Bereich 212 vom P-Typ einen Brückenbereich N+ 236 und eine doppelt diffundierte Source mit einem verbundenen Kontakt zwischen einem Bereich P+ 220 und einem Bereich N+ 222 umfasst. Im Betrieb werden erste und zweite leitende Kanalbereiche in einer ähnlichen Weise wie bei dem Leistungstransistor 100 gebildet.
  • Der Bereich 214 vom N-Typ erstreckt sich über die gesamte Breite des unteren Teils des Substrats, einschließlich unterhalb des Bereichs 214 vom P-Typ auf der linken Seite von 3. Der Bereich 214 vom N-Typ hat eine Konzentration vom N-Typ, die niedriger ist als die des Bereichs 211 vom N-Typ, und der Bereich 211 hat eine Konzentration vom N-Typ, die niedriger ist als die des Drain 218. Der NBL 207 weist eine vergleichsweise höhere Konzentration vom N-Typ auf als der Bereich 214 vom N-Typ. Der Bereich 205 vom P-Typ ist auf allen Seiten von Material vom N-Typ umgeben, durch den Bereich 214 vom N-Typ und den NBL 207. Auf diese Weise ist der Bereich 207 vom P-Typ elektrisch isoliert von dem Substrat 209 vom P-Typ. Das Vorhandensein des Bereichs 207 vom P-Typ ermöglicht eine höher dotierte Konzentration des Bereichs 211 vom N-Typ, ohne dass die Durchbruchsspannung abgesenkt wird. Da der Bereich 211 vom N-Typ höher konzentriert ist als der Bereich 214 vom N-Typ, fließt der größte Teil des Stroms vom Übergangsbereich zum Drain 218 durch den Bereich 211 vom N-Typ. Als Ergebnis wird der Widerstand im eingeschalteten Zustand durch die Konzentration vom N-Typ in dem Bereich 211 vom N-Typ beeinflusst. Das Ermöglichen einer höher dotierten Konzentration in dem Bereich 211 vom N-Typ ermöglicht eine Art und Weise des Absenkens des Widerstands im eingeschalteten Zustand, ohne dass der Rest des Transistors beeinflusst wird. Mit anderen Worten reduziert das Vergrößern der Konzentration vom N-Typ im Bereich 211 vom N-Typ den Widerstand im eingeschalteten Zustand.
  • 4 zeigt eine Gate-Ladungskurve für einen herkömmlichen Leistungs-MOSFET, wie etwa den, der in 1 dargestellt ist, und den Leistungs-MOSFET mit geteiltem Gate, wie er in 2 dargestellt ist. Die Gate-Ladungskurve ist ein allgemeines Leistungsmerkmal für MOSFETs. Um die Gate-Ladung zu bestimmen, wird das Drain mit einer nominalen Versorgungsspannung über einen Lastwiderstand verbunden, die Source wird geerdet, und das Gate wird geerdet. Ein konstanter Strom wird in das Gate geschickt, und die Gate-zu-Source Vgs wird gemessen. Wenn die Versorgungsspannung an das Gate angelegt ist, beginnt die Gate-zu-Source-Spannung Vgs anzusteigen, bis die Schwellenspannung erreicht ist, die in diesem Beispiel 1,5 V beträgt. Die Schwellenspannung entspricht dem flachen Abschnitt der Kurve, wo der Leistungstransistor einzuschalten beginnt. Wenn die Gate-zu-Source-Spannung Vgs die volle Bemessungsspannung erreicht, die in diesem Beispiel 5 V beträgt, wird die Aufzeichnung gestoppt. Die Gate-Ladung wird als Integration der gemessenen Spannung bestimmt. In dem Beispiel, dass in 4 dargestellt ist, sind Gate-Ladungskurven für Leistungs-MOSFETs gemessen, die eine Gate-zu-Source-Bemessungsspannung von 5 V und eine Betriebsspannung von 24 V aufweisen. Im allgemeinen beträgt der Betriebsspannungsbereich 14 V bis 60 V, ohne dass die Basisfläche des Polysiliziums, das das aktive Gate und die Feldplatte des Leistungstransistors mit geteiltem Gate bildet, vergrößert werden muss.
  • Die Kurve 300 ist die Gate-Ladungskurve des Leistungstransistors mit geteiltem Gate nach 2, und die Kurve 310 ist für einen ähnlichen herkömmlichen Leistungstransistor, wie etwa den Leistungstransistor nach 1. Aus 4 ist ersichtlich, dass die Gate-Ladung des Leistungstransistors mit geteiltem Gate reduziert ist, im Vergleich zu dem herkömmlichen Leistungstransistor. Eine Reduzierung der Größe des aktiven Gates durch Entfernen der Schicht aus Polysilizium reduziert die Gate-Ladung. Es ist noch notwendig, den Durchbruch des Leistungstransistors mit geteiltem Gate verhindern, was durch Verwendung der Feldplatte erreicht wird. Das aktive Polysilizium-Gate und die Feldplatte sind elektrisch isoliert, so dass die Ladung, die das aktive Gate bewirkt, auf das geringst mögliche Niveau reduziert ist.
  • Man erkennt auch, dass der flache Abschnitt der Kurve 300 reduziert ist im Vergleich zu dem flachen Abschnitt der Kurve 310. Der flache Abschnitt stellt die Gate-zu-Drain-Ladung Qgd dar, die das Integral der Gate-zu-Drain-Spannung über den flachen Bereich ist. Innerhalb des flachen Bereichs wird mehr und mehr Strom in das Gate geschickt, aber die Gate-zu-Source-Spannung bleibt konstant.
  • Die Gate-zu-Drain-Ladung Qgd steht in Beziehung zur Rückführungs-Kapazität zwischen dem Drain und dem Gate. Im allgemeinen wird der Teil des Gate, der über dem Drain angeordnet ist, verstärkt und hat einen größeren Effekt auf die Gate-Ladung als der Teil des Gate, der sich über dem Source-Schacht befindet. Durch Aufteilen des Polysilizium-Gates in das Schalt-Gate und das statische Gate, und Anlegen einer konstanten Spannung an das statische Gate, welches der einzige Gate-Abschnitt ist, der über dem Drain-Schacht positioniert ist, wird die Rückführungs-Kapazität, die mit dem Miller-Effekt in Bezug steht, reduziert, wenn nicht eliminiert.
  • Der Leistungstransistor mit geteiltem Gate stellt eine Verringerung des Produkts aus dem Widerstand im eingeschalteten Zustand (R) und der Gate-Ladung (Qg) bereit. Ein Widerstand des Leistungs-MOSFET im eingeschalteten Zustand ist der Widerstand zwischen dem Drain und der Source, während der Transistor eingeschaltet ist. Allerdings besteht ein leichter Anstieg in dem Produkt aus Widerstand im eingeschalteten Zustand (R) und Gate-Fläche (A), als spezifischer Widerstand im eingeschalteten Zustand bezeichnet. Der spezifische Widerstand im eingeschalteten Zustand stellt ein begriffliches Maß der Größe des Leistungstransistors bereit. Der spezifische Widerstand im eingeschalteten Zustand der Konfiguration des geteilten Gates steigt im Vergleich zu einem vergleichbaren herkömmlichen Leistungstransistor, der nicht über eine Konfiguration mit geteiltem Gate verfügt, wie etwa der Leistungstransistor 2 in 2, da der Kanalbereich des Leistungstransistors 100 (oder 200) verlängert ist, um die Brücke 136 aufzunehmen. In dieser Hinsicht ist der Leistungstransistor 100 nachteilig aufgrund eines Anstiegs der Gate-Fläche, was zu einem Anstieg des Produkts aus dem Widerstand im eingeschalteten Zustand (R) und der Fläche des Gate (A) führt. Allerdings ist der dotierte Rückenbereich 136 vom N-Typ leitfähiger, als wenn die gleiche Fläche ein invertierter Kanal wäre, wie bei dem Leistungstransistor 2 (1). Als solches ist die Beweglichkeit der Ladungsträger in dem Brückenbereich 136 vom N-Typ verbessert, wodurch ein Teil des vergrößerten Produkts R·A, das aus der Verlängerung des Kanalbereichs resultiert, reduziert wird.
  • Wenn der Leistungstransistor mit geteiltem Gate vollständig eingeschaltet wird, beispielsweise wenn die konstante Spannung, die an das statische Gate angelegt ist, 5 V beträgt und die Schaltspannung, die an das Schalt-Gate angelegt wird, hoch ist, fließt der Strom durch den ersten Kanalbereich, die Brücke und den zweiten Kanalbereich, durch den Übergangsbereich und den Driftbereich, der sich unter dem mit Feldoxid gefüllten Graben befindet, und zurück auf den N+Drain. Aufgrund der konstanten Spannung am statischen Gate, das den Übergangsbereich abdeckt, sammeln sich Elektronen im Übergangsbereich.
  • In einer beispielhaften Anwendung, die alle Effekte berücksichtigt, die sich auf die Konfiguration mit geteiltem Gate beziehen, liegt eine ungefähre Reduktion von 65% im Produkt R·Qg vor, und ein ungefährer Anstieg von 55% im Produkt R·A, verglichen mit einem vergleichbaren Leistungstransistor, der nicht über die Konfiguration mit geteiltem Gate verfügt.
  • Der Leistungstransistor mit geteiltem Gate verbessert auch die Lebensdauer von heißen Ladungsträgern im Vergleich zu dem vergleichbaren herkömmlichen Leistungstransistor nach 1. Dies liegt an dem höheren Produkt R·A, was zu geringeren Stromdichten führt. Außerdem wird die Durchbruchsspannung BVdss aufgrund der konstanten Spannung, die an das statische Gate angelegt ist, vergrößert. Der Teil des statischen Gates, der sich über den Graben erstreckt, funktioniert als eine Feldplatte. Im allgemeinen reduziert eine Feldplatte das elektrische Feld für eine beliebige gegebene Versorgungsspannung, was effektiv die Durchbruchsspannung des Leistungstransistors mit geteiltem Gate konstant hält oder vergrößert. Bei der Ausführung mit geteiltem Gate vergrößert sich die Durchbruchsspannung Bvdss um den gleichen Spannungsbetrag wie die konstante Spannung, die an das statische Gate angelegt ist. Die verbesserte Lebensdauer heißer Ladungsträger und die vergrößerte Durchbruchsspannung führen zu einer teilweisen Wiederherstellung der Vergrößerung in dem R·A-Produkt.
  • In einer beispielhaften Anwendung wird der geschnittene Spalt zwischen dem Schalt-Gate und dem statischen Gate unter Verwendung der 0,18 Mikron-Halbleiter-Verarbeitungstechnologie hergestellt, was zu einem Spalt mit einer Breite von 0,25 Mikron führt. Allerdings kann der Spalt schmaler oder breiter als 0,25 Mikron sein, wobei die Größe lediglich durch die verfügbare Technologie begrenzt ist. Beispielsweise kann der Einsatz der 0,13 Mikron-Halbleiterherstellungstechnologie eine Spaltbreite von 0,2 Mikron erzeugen. In der Praxis kann der Spalt so klein sein, wie es die Technologie erlaubt, wodurch die Gesamtgröße des Transistors minimiert wird, wie etwa ein halbgroßer Transistor. In der beispielhaften Anwendung unter Verwendung der 0,18 Halbleiterherstellungstechnologie wird der Kanalbereich um 0,25 Mikron verlängert.
  • Im folgenden werden einige der Eigenschaften des Leistungstransistors mit geteiltem Gate hervorgehoben, insbesondere im Vergleich mit einem vergleichbaren Leistungstransistor. Erstens werden die Gate-Kapazität und die Gate-Ladung reduziert, da der Schaltabschnitt des Gates, das Schalt-Gate, eine kleinere Gate-Fläche aufweist. Zweitens wird, da eine konstante Spannung an das statische Gate angelegt ist, das sich über dem Übergangsbereich befindet, die Gate-zu-Drain-Rückführungskapazität erheblich reduziert. Dadurch wird weiterhin die Gate-Ladung reduziert, im Vergleich zu einem vergleichbaren Leistungstransistor, da während des Schaltens die Gate-zu-Drain-Kapazität durch den Miller-Effekt vergrößert wird. Drittens wird die Lebensdauer heißer Ladungsträger verbessert. Viertens wird die Durchbruchsspannung BVdss vergrößert. Fünftens wird der Wirkungsgrad von Schaltmodus-Stromversorgungen (SMPS) verbessert. Sechstens ist das Verfahren zum Herstellen des Leistungstransistors mit geteiltem Gate CMOS-kompatibel. Als solches kann der Leistungstransistor mit geteiltem Gate monolithisch mit CMOS-Geräten hergestellt werden, einschließlich der Ausgangsschaltungen eines SMPS. Die Herstellung eines Leistungs-MOSFET auf dem gleichen integrierten Schaltkreis wie der SMPS-Schaltkreis führt zu kleinerer Größe und zu geringeren Kosten eines gesamten SMPS-Systems.
  • Der Betrieb des Leistungstransistors mit geteiltem Gate ist vorstehend beschrieben als Anlegen einer Schaltspannung an das Gate 130 und einer statischen Spannung an das Gate 132. Alternativ kann der Leistungstransistor mit geteiltem Gate so betrieben werden, dass eine konstante Spannung an das Gate 130 angelegt wird und eine Schaltspannung an das Gate 132 angelegt wird. In einer beispielhaften Anwendung funktioniert dieser alternativ konfigurierte Leistungstransistor als ein integriertes Hochspannungs-NAND-Gate. Dieses integrierte Bauteil reduziert die gesamte Bauteilfläche im Vergleich zu einer herkömmlichen Low-Side-Schaltvorrichtung, die ein diskretes CMOS-Bauteil mit einem lateralen DMOS verbindet.
  • Im allgemeinen können das Schalt-Gate und das statische Gate Verarmungsmodus-MOS-Bauteile oder Anreicherungsmodus-MOS-Bauteile sein. Die Brücke ist notwendig, damit das Bauteil ordnungsgemäß arbeitet, wenn das statische Gate im Anreicherungsmodus arbeitet.
  • Ausführungsformen des Leistungstransistors mit geteiltem Gate sind vorstehend als N-Kanal-MOSFETs beschrieben. Alternative Ausführungsformen werden ebenfalls in Betracht gezogen, als Beispiel ein P-Kanal-MOSFET. Eine Anwendung auf einen P-Kanal-MOSFET erfordert eine leicht unterschiedliche Konfiguration. Alternative Konfigurationen können realisiert werden, bei denen der Leistungstransistor mit geteiltem Gate in allen Aspekten so konfiguriert ist, dass er entgegengesetzte Polaritäten aufweist gegenüber denen, die in den beschriebenen Ausführungsformen dargestellt sind.
  • Das Gate-Material ist vorstehend als Polysilizium beschrieben. Alternativ kann das Gate aus einem beliebigen herkömmlichen Material bestehen, das in der Herstellung von Halbleiter-Transistoren eingesetzt wird, einschließlich, aber nicht begrenzt auf, Polysilizium und/oder Metall. Das Substrat ist vorstehend als Silizium beschrieben. Alternativ kann das Substrat ein siliziumbasierter Verbundstoff sein, wie beispielsweise Silizium-Germanium (SiGe).
  • Der Leistungstransistor mit geteiltem Gate ist anhand von speziellen Ausführungsformen beschrieben worden, bei denen Einzelheiten umfasst sind, um das Verständnis der Grundzüge des Aufbaus und des Betriebs des Leistungstransistors zu erleichtern. Solche Bezugnahmen auf spezielle Ausführungsformen Details davon sind hierbei allerdings nicht zur Beschränkung des Schutzbereichs der beigefügten Ansprüche beabsichtigt. Für einen Fachmann auf dem vorliegenden Gebiet ist es klar, dass Modifikationen an den Ausführungsformen, die zur Erläuterung gewählt wurden, vorgenommen werden können, ohne vom Sinn und Zweck des beschriebenen Leistungstransistors abzuweichen.

Claims (28)

  1. Leistungstransistor, umfassend: a) ein dotiertes Substrat, das eine Source, eine Brücke, einen ersten Kanalbereich und einen zweiten Kanalbereich innerhalb eines ersten dotierten Bereichs, ein Drain und einen Übergangsbereich innerhalb eines zweiten dotierten Bereichs, und einen Graben innerhalb des zweiten dotierten Bereichs umfasst, wobei der Graben in einer ersten Oberfläche des Substrats ausgebildet ist und der Graben mit Feldoxid gefüllt ist, wobei ferner der erste Kanalbereich zwischen der Source und der Brücke angeordnet ist, der zweite Kanalbereich zwischen der Brücke und dem Übergangsbereich angeordnet ist, der Übergangsbereich zwischen dem zweiten Kanalbereich und dem Graben angeordnet ist, und der Graben zwischen dem Übergangsbereich und dem Drain angeordnet ist; b) eine Gate-Oxidschicht, die auf der ersten Oberfläche des Substrats angeordnet ist; c) ein erstes Gate, das auf der Gate-Oxidschicht und über dem ersten Kanalbereich angeordnet ist; und d) und ein zweites Gate, das auf der Gate-Oxidschicht und über dem zweiten Kanalbereich, dem Übergangsbereich und einem Teil des Grabens angeordnet ist, wobei das erste Gate von dem zweiten Gate getrennt ist, so dass zumindest ein Teil der Brücke weder von dem ersten Gate noch von dem zweiten Gate abgedeckt ist.
  2. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass das erste Gate elektrisch mit einer ersten Spannungsversorgung gekoppelt ist, und das zweite Gate elektrisch mit einer zweiten Spannungsversorgung gekoppelt ist.
  3. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass das erste Gate und das zweite Gate elektrisch voneinander isoliert sind.
  4. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass eine konstante Spannung an das zweite Gate angelegt ist und eine Schaltspannung an das erste Gate angelegt ist.
  5. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass eine konstante Spannung an das erste Gate angelegt ist und eine Schaltspannung an das zweite Gate angelegt ist.
  6. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass das erste Gate und das zweite Gate Polysilizium umfassen.
  7. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass der erste dotierte Bereich ein Bereich vom P-Typ und der zweite dotierte Bereich ein Bereich vom N-Typ ist.
  8. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass der Leistungstransistor einen lateralen doppelt-diffundierten Metalloxidhalbleiter-Feldeffekttransistor umfasst.
  9. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass das dotierte Substrat einen Driftbereich innerhalb des zweiten dotierten Bereichs umfasst, wobei der Driftbereich unter dem Graben angeordnet ist.
  10. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat ein Siliziumsubstrat umfasst.
  11. Leistungstransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Source einen doppelt-diffundierten Bereich umfasst.
  12. Verfahren zum Herstellen eines Leistungstransistors umfassend: a) Dotieren eines Substrats zur Bildung einer Source und eines Kanalbereichs innerhalb eines ersten dotierten Bereichs, und eines Drain und eines Übergangsbereichs innerhalb eines zweiten dotierten Bereichs, wobei der Kanalbereich zwischen der Source und dem Übergangsbereich angeordnet ist, und der Übergangsbereich zwischen dem Kanalbereich und dem Drain angeordnet ist; b) Bilden eines Grabens innerhalb eines Teils des Übergangsbereichs benachbart zu dem Drain; c) Füllen des Grabens mit einem Feldoxid; d) Aufbringen einer Gate-Oxidschicht auf eine obere Oberfläche des Substrats; e) Ausbilden einer leitenden Schicht über dem Kanalbereich, dem Übergangsbereich und einem Teil des Grabens; f) Entfernen eines Teils der leitenden Schicht über einem ersten Teil des Kanalbereichs, und dadurch Bilden von zwei getrennten leitenden Schichtabschnitten, umfassend einen ersten leitenden Schichtabschnitt, der über einem ersten Teil des Kanalbereichs angeordnet ist, und einen zweiten leitenden Schichtabschnitt, der über einem zweiten Teil des Kanalbereichs, dem Übergangsbereich und dem Teil des Grabens angeordnet ist; und g) Dotieren des ersten leitenden Schichtabschnitts, des zweiten leitenden Schichtabschnitts und eines dritten Teils des Kanalbereichs, der freiliegt, wo der Teil der leitenden Schicht entfernt worden ist, und dadurch Bilden eines dotierten Brückenbereichs zwischen dem ersten Teil des Kanalbereichs und dem zweiten Teil des Kanalbereichs.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der dotierte Brückenbereich vom gleichen Typ dotiert ist wie die Source, das Drain und der Übergangsbereich.
  14. Verfahren nach Anspruch 12, weiter umfassend das Bilden eines ersten leitenden Kanals in dem ersten Teil des Kanalbereichs zwischen der Source und dem dotierten Brückenbereich, und Bilden eines zweiten leitenden Kanals in dem zweiten Teil des Kanalbereichs zwischen dem dotierten Brückenbereich und dem Übergangsbereich.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass der erste leitende Kanal durch Anlegen einer ersten Spannung an das erste Gate gebildet wird, und der zweite leitende Kanal durch Anlegen einer zweiten Spannung an das zweite Gate gebildet wird.
  16. Verfahren nach Anspruch 12, weiter umfassend ein elektrisches Koppeln einer ersten Versorgungsspannung an das erste Gate, und elektrisches Koppeln einer zweiten Versorgungsspannung an das zweite Gate.
  17. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das erste Gate und das zweite Gate elektrisch voneinander isoliert werden.
  18. Verfahren nach Anspruch 12, weiter umfassend das Anlegen einer konstanten Spannung an das zweite Gate und das Anlegen einer Schaltspannung an das erste Gate.
  19. Verfahren nach Anspruch 12, weiter umfassend das Anlegen einer konstanten Spannung an das erste Gate und das Anlegen einer Schaltspannung an das zweite Gate.
  20. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Gate und die Feldplatte Polysilizium umfassen.
  21. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der erste dotierte Bereich ein Bereich vom P-Typ und der zweite dotierte Bereich ein Bereich vom N-Typ ist.
  22. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Leistungstransistor einen lateralen doppelt-diffundierten Metalloxidhalbleiter-Feldeffekttransistor umfasst.
  23. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das dotierte Substrat weiterhin einen Driftbereich innerhalb des zweiten dotierten Bereichs umfasst, wobei der Driftbereich unter dem Graben angeordnet wird.
  24. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Substrat ein Siliziumsubstrat umfasst.
  25. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die Source einen doppelt-diffundierten Bereich umfasst.
  26. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Graben unter Verwendung eines STI-Verfahrens gebildet wird.
  27. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Leistungstransistor unter Verwendung von Prozessen hergestellt wird, die mit der Herstellung eines komplementären Metalloxid-Halbleiterbauteils kompatibel sind.
  28. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass der Leistungstransistor monolithisch als integrierter Schaltkreis hergestellt wird, der einen Schaltmodus-Stromversorgungsschaltkreis umfasst.
DE102010051478A 2009-11-13 2010-11-15 CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge Ceased DE102010051478A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/618,546 US20110115019A1 (en) 2009-11-13 2009-11-13 Cmos compatible low gate charge lateral mosfet
US12/618,546 2009-11-13

Publications (1)

Publication Number Publication Date
DE102010051478A1 true DE102010051478A1 (de) 2011-05-19

Family

ID=43877858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010051478A Ceased DE102010051478A1 (de) 2009-11-13 2010-11-15 CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge

Country Status (3)

Country Link
US (1) US20110115019A1 (de)
CN (1) CN102097474B (de)
DE (1) DE102010051478A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946851B1 (en) 2009-11-13 2015-02-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with thin gate oxide and low gate charge
US8969958B1 (en) 2009-11-13 2015-03-03 Maxim Integrated Products, Inc. Integrated MOS power transistor with body extension region for poly field plate depletion assist
US20110115018A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Mos power transistor
US8963241B1 (en) 2009-11-13 2015-02-24 Maxim Integrated Products, Inc. Integrated MOS power transistor with poly field plate extension for depletion assist
EP2405466B1 (de) * 2010-07-05 2014-04-23 ams AG Symmetrischer LDMOS-Transistor und Herstellungsverfahren
US9450074B1 (en) * 2011-07-29 2016-09-20 Maxim Integrated Products, Inc. LDMOS with field plate connected to gate
US9349785B2 (en) * 2013-11-27 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device with resistors
KR102164721B1 (ko) 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치
US11862637B2 (en) * 2019-06-19 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Tie off device
CN112309865B (zh) * 2019-08-01 2022-10-18 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN113270500B (zh) * 2021-05-17 2022-11-04 电子科技大学 一种功率半导体器件

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121176A (en) * 1990-02-01 1992-06-09 Quigg Fred L MOSFET structure having reduced gate capacitance
US5229308A (en) * 1990-04-30 1993-07-20 Xerox Corporation Bipolar transistors with high voltage MOS transistors in a single substrate
US5252848A (en) * 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5273922A (en) * 1992-09-11 1993-12-28 Motorola, Inc. High speed, low gate/drain capacitance DMOS device
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
EP0746033A3 (de) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Verbesserungen in der oder in Bezug auf die Halbleiterherstellung
JPH0969748A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd Ｓａｗデバイスおよびその製造方法
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JPH10303291A (ja) * 1997-04-25 1998-11-13 Nippon Steel Corp 半導体装置及びその製造方法
US6118167A (en) * 1997-11-13 2000-09-12 National Semiconductor Corporation Polysilicon coated nitride-lined shallow trench
US5976948A (en) * 1998-02-19 1999-11-02 Advanced Micro Devices Process for forming an isolation region with trench cap
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
TW396520B (en) * 1998-10-30 2000-07-01 United Microelectronics Corp Process for shallow trench isolation
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6144069A (en) * 1999-08-03 2000-11-07 United Microelectronics Corp. LDMOS transistor
US6307447B1 (en) * 1999-11-01 2001-10-23 Agere Systems Guardian Corp. Tuning mechanical resonators for electrical filter
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001332614A (ja) * 2000-03-17 2001-11-30 Mitsubishi Electric Corp トレンチ型素子分離構造の製造方法
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
JP3341763B2 (ja) * 2000-04-27 2002-11-05 住友電気工業株式会社 化合物半導体装置の製造方法および化合物半導体装置の製造装置
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6444541B1 (en) * 2000-08-14 2002-09-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step
US6472708B1 (en) * 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6399461B1 (en) * 2001-01-16 2002-06-04 Promos Technologies, Inc. Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
US6624016B2 (en) * 2001-02-22 2003-09-23 Silicon-Based Technology Corporation Method of fabricating trench isolation structures with extended buffer spacers
US6335259B1 (en) * 2001-02-22 2002-01-01 Macronix International Co., Ltd. Method of forming shallow trench isolation
US6524929B1 (en) * 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner
JP2002313905A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
KR100476691B1 (ko) * 2002-04-18 2005-03-18 삼성전자주식회사 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법
KR100442881B1 (ko) * 2002-07-24 2004-08-02 삼성전자주식회사 고전압 종형 디모스 트랜지스터 및 그 제조방법
KR100533971B1 (ko) * 2002-12-12 2005-12-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
US20040256692A1 (en) * 2003-06-19 2004-12-23 Keith Edmund Kunz Composite analog power transistor and method for making the same
KR100512939B1 (ko) * 2003-07-10 2005-09-07 삼성전자주식회사 트렌치 소자분리 방법
US7126193B2 (en) * 2003-09-29 2006-10-24 Ciclon Semiconductor Device Corp. Metal-oxide-semiconductor device with enhanced source electrode
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
JP2005197475A (ja) * 2004-01-07 2005-07-21 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US7291541B1 (en) * 2004-03-18 2007-11-06 National Semiconductor Corporation System and method for providing improved trench isolation of semiconductor devices
US7611950B2 (en) * 2004-12-29 2009-11-03 Dongbu Electronics Co., Ltd. Method for forming shallow trench isolation in semiconductor device
US7405443B1 (en) * 2005-01-07 2008-07-29 Volterra Semiconductor Corporation Dual gate lateral double-diffused MOSFET (LDMOS) transistor
US20070032029A1 (en) * 2005-04-19 2007-02-08 Rensselaer Polytechnic Institute Lateral trench power MOSFET with reduced gate-to-drain capacitance
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7838937B1 (en) * 2005-09-23 2010-11-23 Cypress Semiconductor Corporation Circuits providing ESD protection to high voltage laterally diffused metal oxide semiconductor (LDMOS) transistors
CN100517592C (zh) * 2006-04-30 2009-07-22 中芯国际集成电路制造(上海)有限公司 改进浅沟槽隔离间隙填充工艺的方法
US7504676B2 (en) * 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
US20080124890A1 (en) * 2006-06-27 2008-05-29 Macronix International Co., Ltd. Method for forming shallow trench isolation structure
TW200847337A (en) * 2007-05-16 2008-12-01 Promos Technologies Inc Method for preparing a shallow trench isolation
TW200847328A (en) * 2007-05-23 2008-12-01 Promos Technologies Inc Method for preparing a shallow trench isolation
JP4700043B2 (ja) * 2007-11-07 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
US9059282B2 (en) * 2007-12-03 2015-06-16 Infineon Technologies Ag Semiconductor devices having transistors along different orientations

Also Published As

Publication number Publication date
CN102097474B (zh) 2016-03-09
CN102097474A (zh) 2011-06-15
US20110115019A1 (en) 2011-05-19

Similar Documents

Publication Publication Date Title
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE69736529T2 (de) Halbleiteranordnung für hochspannung
DE102012107523B4 (de) HEMT mit integrierter Diode mit niedriger Durchlassspannung
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009028555B4 (de) Transistor
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE112013000784T5 (de) Halbleiteranordnung mit aktikver Driftzone
DE102010051044B4 (de) Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung
DE102019104070A1 (de) Multi-Transistor-Vorrichtungen
DE102017221950B4 (de) Halbleitervorrichtung
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE10127391B4 (de) Halbleiter-Vorrichtung
DE102015109330A1 (de) Halbleiterschaltvorrichtungen mit unterschiedlichen lokalen Transkonduktanzen
DE102017114568A1 (de) Leistungshalbleitervorrichtung mit unterschiedlichen gatekreuzungen und verfahren zum herstellen davon
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
EP1097482B1 (de) J-fet-halbleiteranordnung
WO2011125043A1 (de) Ldmos -transistoren für cmos - technologien sowie ein zugehöriges herstellverfahren

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US

Effective date: 20121024

Owner name: MAXIM INTEGRATED PRODUCTS, INC., US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US

Effective date: 20121024

R082 Change of representative

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20121024

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20121024

R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final