DE102012209192B4

DE102012209192B4 - Transistor mit steuerbaren Kompensationsgebieten

Info

Publication number: DE102012209192B4
Application number: DE102012209192.0A
Authority: DE
Inventors: Armin Willmeroth; Franz Hirler; Michael Treu; Hans Weber
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2011-05-31
Filing date: 2012-05-31
Publication date: 2017-05-11
Anticipated expiration: 2032-06-01
Also published as: DE102012209192A1; CN102810552A; US8698229B2; US20120306003A1; CN102810552B

Abstract

Halbleiterbauelement, das wenigstens eine Bauelementzelle aufweist, wobei die Bauelementzelle aufweist: ein Sourcegebiet (12), ein Draingebiet (14), ein Bodygebiet (13) und ein Driftgebiet (11) in einem Halbleiterkörper, wobei das Bodygebiet (13) zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) und das Driftgebiet (11) zwischen dem Bodygebiet (13) und dem Draingebiet (14) angeordnet ist; ein Kompensationsgebiet (31), das an das Driftgebiet (11) angrenzt; eine Sourceelektrode (51), die das Sourcegebiet (12) und das Bodygebiet (13) elektrisch kontaktiert; eine Gateelektrode (21), die benachbart zu dem Bodygebiet (13) angeordnet ist und die durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet (13) isoliert ist; eine Kopplungsanordnung (40), die einen Steueranschluss (G2) aufweist und die dazu ausgebildet ist, das Kompensationsgebiet (31) abhängig von einem dem Steueranschluss (G2) zugeführten Steuersignal an wenigstens eines von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) zu koppeln.

Description

Ausführungsbeispiele der vorliegenden Erfindung betreffen einen Transistor, insbesondere einen MOS-Transistor mit einem Kompensationsgebiet.
MOSFETs (Metal Oxide Semiconductor Field-Effect-Transistors), insbesondere Leistungs-MOSFETs sind als elektronische Schalter zum Schalten elektrischer Lasten oder als elektronische Schalter in allen Arten von Schaltwandlern weit verbreitet. Ein Leistungs-MOSFET umfasst ein Draingebiet, ein Driftgebiet, das an das Draingebiet angrenzt, und ein Sourcegebiet, die jeweils einen ersten Leitfähigkeitstyp aufweisen, und ein zwischen dem Driftgebiet und dem Sourcegebiet angeordnetes Bodygebiet eines zweiten Leitfähigkeitstyps. Eine Gateelektrode dient dazu, einen leitenden Kanal in dem Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet zu steuern. Die Sourceelektrode ist elektrisch an eine Sourceelektrode angeschlossen, die auch an das Bodygebiet angeschlossen ist, und das Draingebiet ist elektrisch an die Drainelektrode angeschlossen. Der MOSFET kann durch Anlegen eines geeigneten Ansteuerpotentials an dem Gateanschluss ein- und ausgeschaltet werden.
Bei einer speziellen Art von MOSFET, die auch als Kompensations- oder Superjunction-MOSFET bezeichnet wird, ist ein Kompensationsgebiet in dem Driftgebiet angeordnet. Dieses Kompensationsgebiet ist vom selben Dotierungstyp wie das Bodygebiet und ist elektrisch an das Bodygebiet angeschlossen. Das Kompensationsgebiet umfasst Dotierstoffladungen, die komplementär sind zu den Dotierstoffladungen in dem Driftgebiet und die die Dotierstoffladungen in dem Driftgebiet ”kompensieren” wenn sich der MOSFET in seinem Aus-Zustand befindet. Aufgrund der Kompensationsgebiete kann das Driftgebiet höher dotiert werden als bei herkömmlichen MOSFETs, was bei einer gegebenen Spannungsfestigkeit zu einem reduzierten Einschaltwiderstand führt.
MOSFETs umfassen eine spannungsabhängige Ausgangskapazität (die üblicherweise mit C_OSS bezeichnet wird), die üblicherweise eine Drain-Source-Kapazität C_DS zwischen den Drain- und Sourceanschlüssen und eine Gate-Drain-Kapazität C_GD zwischen den Gate- und Drainanschlüssen umfasst. Wenn der MOSFET vom Ein-Zustand in den Aus-Zustand übergeht, wird die Ausgangskapazität geladen, d. h. die Energie wird in der Ausgangskapazität gespeichert; die Ausgangskapazität wird entladen, wenn der MOSFET vom Aus-Zustand in den Ein-Zustand übergeht. Die Ausgangsenergie E_OSS, welche die in der Ausgangskapazität gespeicherte Energie ist, ist hauptsächlich abhängig von der Spannung über der Drain-Source-Strecke, wenn sich der MOSFET im Aus-Zustand befindet, und ist abgängig vom Kapazitätswert der Ausgangskapazität. Ein Kompensations-MOSFET hat aufgrund der an die Bodygebiete angeschlossenen Kompensationsgebiete eine hohe Drain-Source-Kapazität, und daher eine hohe Ausgangskaqqqqqqqpazität.
Verluste treten auf, wenn der MOSFET betrieben wird. Diese Verluste umfassen hauptsächlich (a) kapazitive Verluste und (b) ohmsche Verluste.

(a) Die kapazitiven Verluste werden definiert durch die in der Ausgangskapazität des MOSFETs gespeicherten Energie, wobei diese Verluste zunehmen, wenn die Ausgangskapazität zunimmt. Bei vielen Anwendungen dominieren die kapazitiven Verluste unter Niedriglastbedingungen.
(b) Ohmsche Verluste treten auf, wenn sich der MOSFET im Ein-Zustand befindet. Ohmsche Verluste sind bedingt durch den Einschaltwiderstand des MOSFETs. Zusätzlich treten ohmsche Verluste auf, wenn der MOSFET vom Ein-Zustand in den Aus-Zustand, oder umgekehrt, schaltet. Diese Schaltverluste resultieren daraus, dass MOSFETs nicht abrupt ein- oder ausschalten, sondern allmählich zwischen dem Ein-Zustand, in dem der ohmsche Widerstand des MOSFET seinen Minimalwert annimmt, und dem Aus-Zustand, in dem der MOSFET sperrt und einen Stromfluss verhindert, wechselt. Der Minimalwert des ohmschen Widerstandes ist der Einschaltwiderstand.

Die ohmschen Verluste sind proportional zum Quadrat des Laststromes, während die kapazitiven Verluste eine geringere Abhängigkeit von dem Laststrom besitzen. Daher können abhängig von den jeweiligen Lastbedingungen die ohmschen Verluste oder die kapazitiven Verluste überwiegen. Wenn beispielsweise eine an den MOSFET angeschlossene Last einen niedrigen Laststrom zieht, so dass durch den MOSFET im Ein-Zustand ein niedriger Strom fließt, können die kapazitiven Verluste die Gesamtverluste hauptsächlich bestimmen. Wenn die Last jedoch einen hohen Laststrom zieht, können die ohmschen Verluste und die Schaltverluste während der Übergangsphasen die Gesamtverluste hauptsächlich bestimmen. Die Schaltverluste während der Übergangsphasen und die kapazitiven Verluste sind direkt proportional zu der Schaltfrequenz des Bauelements.
Zusätzlich ist die Ausgangsladung Q_OSS, welche die in der Ausgangskapazität gespeicherte Ladung ist, für einige Anwendungen wichtig. So ist beispielsweise die Ausschaltverzögerung des MOSFET bei niedrigen Lastströmen durch die Ausgangsladung bestimmt. Dies ist die Ladung, die in der Ausgangskapazität gespeichert werden muss, bevor der Transistor vollständig ausgeschaltet ist. Diese Ausgangsladung wird durch den Laststrom geliefert. Dadurch nimmt die Ausschaltverzögerung umgekehrt proportional mit abnehmendem Laststrom zu.
Die DE 10 2012 206 605 B4 beschreibt eine Halbleiteranordnung mit einem MOSFET und einen selbstsperrenden JFET. Ein Kanalgebiet des JFET verläuft zwischen einer Sourceelektrode und einem Driftgebiet des MOSFET und benachbart zu einem Bodygebiet des MOSFET. In dem Driftgebiet des MOSFET können komplementär zu dem Driftgebiet dotierte Kompensationsgebiete angeordnet sein, die an das Bodygebiet angrenzen.
Die DE 101 26 309 B4 beschreibt ein rückwärtssperrendes Leistungshalbleiterbauelement mit einem Driftgebiet, in dem komplementär zu dem Driftgebiet dotierte Kompensationsgebiete angeordnet sein können. Diese Kompensationsgebiete grenzen entweder an ein Bodygebiet an oder sind beabstandet zu einem Bodygebiet angeordnet.
Die US 5 616945 A beschreibt einen Leistungs-MOSFET mit einem Driftgebiet und mehreren Bodygebieten. Diese Bodygebiete können so realisiert sein, dass sie Abschnitte aufweisen, die sich weiter in Richtung des Draingebiets erstrecken als andere Abschnitte der Bodygebiete.
Es ist daher Aufgabe der vorliegenden Erfindung ein Halbleiterbauelement zur Verfügung zu stellen, wie beispielsweise einen MOSFET mit einem Kompensationsgebiet, bei dem abhängig von den Lastbedingungen die Verluste und die Ausschaltverzögerung minimiert werden können.
Diese Aufgabe wird durch Halbleiterbauelemente gemäß der Ansprüche 1, 30 und 41 gelöst. Ausführungsbeispiele sind Gegenstand von Unteransprüchen.
Ein erster Aspekt betrifft ein Halbleiterbauelement, insbesondere einen MOSFET, mit wenigstens einer Transistorzelle. Die Transistorzelle umfasst ein Sourcegebiet, ein Draingebiet, ein Bodygebiet und ein Driftgebiet in einem Halbleiterkörper, wobei das Bodygebiet zwischen dem Sourcegebiet und dem Driftgebiet angeordnet ist und das Driftgebiet zwischen dem Bodygebiet und dem Draingebiet angeordnet ist. Die Transistorzelle umfasst außerdem ein Kompensationsgebiet, das in dem Driftgebiet angeordnet ist, eine Sourceelektrode, die das Sourcegebiet und das Bodygebiet elektrisch kontaktiert, und eine Gateelektrode, die benachbart zu dem Bodygebiet angeordnet ist und die dielektrisch gegenüber dem Bodygebiet durch ein Gatedielektrikum isoliert ist. Eine Kopplungsanordnung umfasst einen Steueranschluss und ist dazu ausgebildet, das Kompensationsgebiet abhängig von einem dem Steueranschluss zugeführten Steuersignal an wenigstens eines von dem Bodygebiet, dem Sourcegebiet, der Sourceelektrode und der Gateelektrode zu koppeln.
Ein zweiter Aspekt betrifft ein Halbleiterbauelement, insbesondere einen MOSFET mit wenigstens einer Transistorzelle eines ersten Typs und wenigstens einer Transistorzelle eines zweiten Typs.
Die wenigstens eine Transistorzelle des ersten Typs umfasst ein erstes Sourcegebiet, ein erstes Draingebiet, ein erstes Bodygebiet und ein erstes Driftgebiet, wobei das erste Bodygebiet zwischen dem ersten Sourcegebiet und dem ersten Driftgebiet angeordnet ist und das erste Driftgebiet zwischen dem ersten Bodygebiet und dem ersten Draingebiet angeordnet ist. Die wenigstens eine Transistorzelle des ersten Typs umfasst außerdem eine erste Gateelektrode, die benachbart zu dem ersten Bodygebiet angeordnet ist und die durch ein erstes Gatedielektrikum dielektrisch gegenüber dem ersten Bodygebiet isoliert ist, eine erste Sourceelektrode, die das erste Sourcegebiet und das erste Bodygebiet elektrisch kontaktiert, und ein erstes Kompensationsgebiet, das in dem ersten Driftgebiet angeordnet ist und das elektrisch an wenigstens eine von dem ersten Bodygebiet, dem ersten Sourcegebiet und der ersten Gateelektrode angeschlossen ist.
Die wenigstens eine Transistorzelle des zweiten Typs umfasst ein zweites Draingebiet, ein zweites Bodygebiet und ein zweits Driftgebiet, wobei das zweite Driftgebiet zwischen dem zweiten Bodygebiet und dem zweiten Draingebiet angeordnet ist, ein zweites Kompensationsgebiet, das in dem zweiten Driftgebiet und beabstandet zu dem zweiten Bodygebiet angeordnet ist, und eine zweite Sourceelektrode, die das zweite Bodygebiet elektrisch kontaktiert. Die wenigstens eine Transistorzelle des zweiten Typs umfasst außerdem eine Kopplungsanordnung, die einen Steueranschluss aufweist und die dazu ausgebildet ist, das zweite Kompensationsgebiet abhängig von einem dem Steueranschluss zugeführten Steuersignal an wenigstens eines von dem zweiten Bodygebiet und der zweiten Sourceelektrode zu koppeln.
Ein dritter Aspekt betrifft ein Halbleiterbauelement mit einem Gateanschluss, wenigstens einem Steueranschluss und ersten und zweiten Lastanschlüssen und mit wenigstens einer Bauelementzelle. Die wenigstens eine Bauelementzelle umfasst ein MOSFET-Bauelement mit einer Laststrecke und einem Steueranschluss, wobei der Steueranschluss an den Gateanschluss gekoppelt ist, ein JFET-Bauelement mit einer Laststrecke und einem Steueranschluss, wobei die Laststrecke in Reihe zu der Laststrecke des MOSFET-Bauelements zwischen die Lastanschlüsse geschaltet ist; ein erster Kopplungstransistor weist eine Laststrecke und einen Steueranschluss auf, wobei die Laststrecke zwischen den Steueranschluss des JFET-Bauelements und einen von dem Sourceanschluss und dem Gateanschluss geschaltet, und der Steueranschluss an den wenigstens einen Steueranschluss des Transistorbauelements gekoppelt ist.
Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Aspekte, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
1 veranschaulicht schematisch die Verwendung eines MOSFET als elektronischen Schalter zum Schalten einer Last;
2 veranschaulicht schematisch die Spannungsabhängigkeit einer Ausgangskapazität eines MOSFET;
3 veranschaulicht schematisch eine vertikale Querschnittsdarstellung eines MOSFET, der eine zwischen ein Kompensationsgebiet und eine Sourceelektrode geschaltete Kopplungsanordnung aufweist;
4 veranschaulicht schematisch eine vertikale Querschnittsdarstellung eines MOSFET mit mehreren Transistorzellen;
5 veranschaulicht schematisch eine horizontale Querschnittsdarstellung eines MOSFET, der mit langgestreckten Transistorzellen ausgebildet ist;
6 veranschaulicht schematisch eine horizontale Querschnittsdarstellung eines MOSFET, der mit rechteckigen Transistorzellen ausgebildet ist;
7 veranschaulicht schematisch eine horizontale Querschnittsdarstellung eines MOSFET, der mit hexagonalen oder polygonalen Transistorzellen ausgebildet ist;
8 veranschaulicht schematisch eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung mit einer Steuerelektrode aufweist;
9 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 8, bei Realisierung mit langgestreckten Transistorzellen;
10 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 8 bei Realisierung mit rechteckförmigen Transistorzellen;
11 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 8 bei Realisierung mit hexagonalen Transistorzellen;
12 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 8 bei Realisierung mit rechteckförmigen Transistorzellen und einer streifenförmigen Steuerelektrode;
13 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 8 bei Realisierung mit langgestreckten Transistorzellen und rechteckförmigen Steuerelektroden;
14 veranschaulicht schematisch eine perspektivische Schnittdarstellung einer Transistorzelle eines MOSFET, der eine Kopplungsanordnung mit einer Steuerelektrode, einer Verbindungselektrode und einer Kontaktelektrode aufweist;
15 veranschaulicht schematisch eine vertikale Querschnittsdarstellung der Transistorzelle gemäß 14 in einer Schnittebene C-C;
16 veranschaulicht schematisch eine perspektivische Querschnittsdarstellung einer Transistorzelle eines MOSFET gemäß einem weiteren Ausführungsbeispiel;
17 veranschaulicht schematisch eine perspektivische Querschnittsdarstellung einer herkömmlichen Transistorzelle;
18 veranschaulicht schematisch ein erstes Beispiel für das Anordnen von Transistorzellen mit einer Kopplungsanordnung und von herkömmlichen Transistorzellen in einem Halbleiterkörper;
19 veranschaulicht schematisch ein zweites Beispiel für das Anordnen von Transistorzellen mit einer Kopplungsanordnung und von herkömmlichen Transistorzellen in einem Halbleiterkörper;
20 veranschaulicht schematisch eine vertikale Querschnittsdarstellung von Transistorzellen, die ein Kompensationsgebiet und eine Kopplungsanordnung, die jedoch kein Kanalgebiet aufweisen;
21 zeigt ein Schaltbild eines MOSFET, der Transistorzellen mit einer Kopplungsanordnung und herkömmliche Transistorzellen aufweist, gemäß einem ersten Ausführungsbeispiel;
22 zeigt ein Schaltbild eines MOSFET, der Transistorzellen mit einer Kopplungsanordnung und herkömmliche Transistorzellen aufweist, gemäß einem zweiten Ausführungsbeispiel;
23 veranschaulicht schematisch eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung gemäß einem weiteren Beispiel aufweist, die zwischen ein Kompensationsgebiet und eine Sourceelektrode geschaltet ist;
24 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung mit einem JFET zwischen einem Kompensationsgebiet und einer Sourceelektrode gemäß einem ersten Ausführungsbeispiel aufweist;
25 veranschaulicht das Ersatzschaltbild des MOSFET gemäß 24;
26 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 24 gemäß einem ersten Ausführungsbeispiel;
27 veranschaulicht eine horizontale Querschnittsdarstellung des MOSFET gemäß 24 gemäß einem zweiten Ausführungsbeispiel;
28 veranschaulicht eine Modifikation des MOSFET gemäß 24;
29 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung gemäß einem zweiten Ausführungsbeispiel mit einem JFET zwischen einem Kompensationsgebiet und einer Sourceelektrode aufweist;
30 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung gemäß einem dritten Ausführungsbeispiel mit einem JFET zwischen einem Kompensationsgebiet und einer Sourceelektrode aufweist;
31 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung gemäß einem vierten Ausführungsbeispiel mit einem JFET zwischen einem Kompensationsgebiet und einer Sourceelektrode aufweist;
32 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung mit zwei in Reihe geschalteten JFETs zwischen einem Kompensationsgebiet und einer Sourceelektrode gemäß einem ersten Ausführungsbeispiel aufweist;
33 veranschaulicht das elektrische Ersatzschaltbild des MOSFET gemäß 32;
34 veranschaulicht eine Modifikation des MOSFET gemäß 24;
35 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung mit zwei in Reihe geschalteten JFETs zwischen einem Kompensationsgebiet und einer Sourceelektrode gemäß einem zweiten Ausführungsbeispiel aufweist;
36 veranschaulicht das elektrische Ersatzschaltbild des MOSFET gemäß 35;
37 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung mit zwei JFETs zwischen einem Kompensationsgebiet und einer Sourceelektrode gemäß einem ersten Ausführungsbeispiel aufweist;
38 veranschaulicht eine vertikale Querschnittsdarstellung eines MOSFET, der eine Kopplungsanordnung mit zwei JFETs zwischen einem Kompensationsgebiet und einer Sourceelektrode gemäß einem zweiten Ausführungsbeispiel aufweist;
Um das Verständnis von Ausführungsbeispielen der Erfindung zu erleichtern, die nachfolgend erläutert werden, wird die Verwendung eines Transistorbauelements als elektronischer Schalter anhand von 1 erläutert. 1 zeigt ein Schaltbild mit einem Transistorbauelement, das als elektronischer Schalter zum Schalten eines Stroms durch eine Last Z dient. Das Transistorbauelement 1, das in dem Beispiel gemäß 1 als MOSFET ausgebildet ist, umfasst einen Gateanschluss G, der dazu ausgebildet ist, ein Ansteuersignal S1 von einer Ansteuerschaltung 2 zu erhalten, und eine Laststrecke. Die Laststrecke, die auch als interne Laststrecke bezeichnet werden kann, verläuft innerhalb des Transistors 1 zwischen einem Drain- und einem Sourceanschluss D, S. Die Laststrecke D-S ist in Reihe zu der Last Z geschaltet, wobei die Reihenschaltung mit dem Transistor 1 und der Last Z zwischen Anschlüsse für ein erstes und ein zweites Versorgungspotential V+, GND geschaltet ist. Die Last Z kann eine resistive Last, wie beispielsweise eine Glühbirne, eine induktive Last, wie beispielsweise eine Spule, ein Transformator oder ein Induktionsmotor, oder eine kapazitive Last sein.
Der Transistor 1 kann durch die Ansteuerschaltung 2, die ein geeignetes Ansteuersignal S1 an dem Gateanschluss G des Transistors 1 erzeugt, ein- und ausgeschaltet werden. Das Ansteuersignal ist beispielsweise ein pulsweitenmoduliertes (PWM-)Signal. Dies ist allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind.
Wenn der MOSFET eingeschaltet ist, d. h. wenn sich der MOSFET im Ein-Zustand befindet, fließt ein Laststrom I_D durch die Last Z und die Laststrecke des Transistors 1, wobei die Amplitude des Laststroms I_D hauptsächlich definiert ist durch die zwischen den Anschlüssen für das erste und zweite Versorgungspotential V+, GND vorhandene Versorgungsspannung und durch die Charakteristik der Last Z. Wenn sich der Transistor 1 im Ein-Zustand befindet, treten in dem Transistor ohmsche Verluste auf. Diese Verluste resultieren aus dem Einschaltwiderstand des Transistors 1 und dem durch den Transistor 1 fließenden Laststrom I_D. Wenn der MOSFET seinen Betriebszustand vom Ein-Zustand zum Aus-Zustand ändert, d. h. wenn der MOSFET ausgeschaltet wird, oder seinen Betriebszustand vom Aus-Zustand zum Ein-Zustand ändert, treten für eine kurze Zeitdauer Verluste auf. D. h. hohe Ströme und hohe Spannungen sind gleichzeitig an den Lastanschlüssen D, S des Transistors während Übergangsphasen zwischen dem Ein-Zustand und dem Aus-Zustand vorhanden.
Transistorbauelemente, insbesondere MOSFETs, umfassen eine Ausgangskapazität, die zwischen den Drain- und Source- und den Drain- und den Gate-Anschlüssen wirksam ist und die üblicherweise eine Drain-Source-Kapazität C_DS zwischen den Drain- und Sourceanschlüssen D, S und eine Gate-Drain-Kapazität C_GD zwischen den Gate- und Drainanschlüssen aufweist. In 1 ist die Drain-Source-Kapazität C_DS schematisch dargestellt. In diesem Zusammenhang sei erwähnt, dass die Drain-Source-Kapazität und die Drain-Gate-Kapazität im Kleinsignalersatzschaltbild als parallel geschaltet angesehen werden können, wobei diese Parallelschaltung die Ausgangskapazität des MOSFET bildet. Ein Kapazitätswert C_OSS der Ausgangskapazität ist abhängig von der Spannung zwischen den Drain- und Sourceanschlüssen D, S des Transistors. Die Abhängigkeit dieses Kapazitätswerts C_OSS von der Spannung V_DS zwischen den Drain- und Sourceanschlüssen D, S ist in 2 schematisch dargestellt.
Wenn der Transistor 1 ausgeschaltet ist und die Spannung V_DS über der Laststrecke des Transistors 1 ansteigt, wird die Ausgangskapazität geladen, d. h. Energie wird in der Ausgangskapazität gespeichert. In entsprechender Weise wird die Ausgangskapazität entladen wenn der MOSFET eingeschaltet wird. Das Laden der Ausgangskapazität wenn der MOSFET ausgeschaltet wird, und das Entladen der Ausgangskapazität, wenn der MOSFET eingeschaltet wird, verursacht Verluste, die nachfolgend als kapazitive Verluste bezeichnet werden.
Verluste die auftreten, wenn das Transistorbauelement 1 im Schaltbetrieb ist, d. h. wenn das Transistorbauelement 1 zyklisch ein- und ausgeschaltet wird, umfassen ohmsche Verluste, Schaltverluste während der Übergangsphasen und kapazitive Verluste. Welche dieser Verluste überwiegen ist abhängig von der Lastbedingung des Transistorbauelements 1. Die Lastbedingung des Transistorbauelements 1 ist hauptsächlich bestimmt durch den Laststrom I_D, der durch den Transistor 1 im Ein-Zustand fließt, ist jedoch auch bestimmt durch die Schaltfrequenz, bei der der Transistor ein- und ausgeschaltet wird.
Die kapazitiven Verluste sind abhängig von der Energie, die in der Ausgangskapazität gespeichert wird, wenn der Transistor 1 ausgeschaltet wird. Diese Energie ist abhängig von dem Kapazitätswert C_OSS der Ausgangskapazität und der maximalen Spannung über der Laststrecke des Transistors 1, wenn der Transistor im Aus-Zustand ist.
Es gibt Transistorbauelemente, bei denen der Kapazitätswert C_OSS der Ausgangskapazität abhängig ist von der Spannung über der Laststrecke des Transistors. 2 veranschaulicht schematisch eine solche Spannungsabhängigkeit des Ausgangskapazitätswerts C_OSS von der Spannung über dem Transistor. In 2 bezeichnet C_OSS den Ausgangskapazitätswert und V_DS bezeichnet die Spannung zwischen den Drain- und Sourceanschlüssen D, S des Transistors. Wie anhand von 2 ersichtlich ist, gibt es eine Spannung V_DS0, bei der die Ausgangskapazität C_OSS signifikant abnimmt, wenn die Spannung V_DS zunimmt.
In 2 sind außer der Kurve, bei der der Ausgangskapazitätswert C_OSS bei V_DS0 rapide abnimmt, zwei weitere Kurven dargestellt, bei denen der Kapazitätswert bei einer Spannung höher als V_DS0 rapide abnimmt bzw. bei einer Spannung niedriger V_DS0 rapide abnimmt. Die Spannung V_DS0 kann abhängig sein von dem maximalen Kapazitätswert, der bei niedrigen Drain-Source-Spannungen V_DS auftritt. Gemäß einem Ausführungsbeispiel nimmt die Spannung V_DS0 mit abnehmendem maximalen Kapazitätswert C_OSS ab.
Die in der Ausgangskapazität gespeicherte Energie E_OSS ist gegeben durch:
wobei V_DSon die Spannung über der Laststrecke ist, wenn sich der Transistor im Ein-Zustand befindet, und V_DSoff die Spannung über Laststrecke ist, wenn sich der Transistor im Aus-Zustand befindet. C_OSS(V_DS) ist der Ausgangskapazitätswert, der abhängig ist von der Spannung V_DS. Da die Spannung V_DSon über dem Transistor im Ein-Zustand üblicherweise sehr gering ist und wesentlich geringer ist als die Spannung V_DSoff im Aus-Zustand, kann die Gleichung (1a) vereinfacht werden zu
Anhand von 2 und der Gleichungen (1a) bzw. (1b) ist ersichtlich, dass die in der Ausgangskapazität gespeicherte Energie E_OSS, und daher die kapazitiven Verluste, reduziert werden können durch Verringern des Spannungswerts V_DS0 bei dem der Ausgangskapazitätswert C_OSS abnimmt, sowie durch Reduzieren des Plateauwertes, d. h. des maximalen Kapazitätswerts bei niedriger V_DS.
Ein erstes Ausführungsbeispiel eines Transistorbauelements 10, das eine spannungsabhängige Ausgangskapazität aufweist und bei dem die Spannungsabhängigkeit der Ausgangskapazität eingestellt werden kann, wird nun anhand von 3 erläutert.
Das Transistorbauelement 10, das in 3 dargestellt ist, ist als MOSFET ausgebildet, insbesondere als Kompensations- oder Superjunction-MOSFET. Die Kennlinie der Ausgangskapazität C_OSS, die in 2 dargestellt ist und bei der eine starke Abhängigkeit der Ausgangskapazität C_OSS von der Drain-Source-Spannung V_DS vorhanden ist, ist typisch für einen Superjunction-MOSFET. Bezugnehmend auf 3 umfasst der MOSFET ein Sourcegebiet 12, das an eine Sourceelektrode 51 angeschlossen ist, welche einen Sourceanschluss bildet, und ein Draingebiet 14, das an einen Drainanschluss D angeschlossen ist. Der Drainanschluss D kann als eine auf dem Draingebiet 14 angeordnete Drainelektrode ausgebildet sein. Der MOSFET umfasst außerdem ein Driftgebiet 11 und ein Bodygebiet 13, wobei das Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 angeordnet ist und das Driftgebiet 11 zwischen dem Bodygebiet 13 und dem Draingebiet 14 angeordnet ist. Das Sourcegebiet 12, das Bodygebiet 13, das Driftgebiet 11 und das Draingebiet 14 sind in einem Halbleiterkörper integriert. Der MOSFET gemäß 3 ist als vertikaler MOSFET ausgebildet, dies ist ein MOSFET, bei dem das Sourcegebiet 12 und das Draingebiet 14 in einer vertikalen Richtung des Halbleiterkörpers 100 beabstandet sind; in diesem Fall fließt ein Strom im Wesentlichen in einer vertikalen Richtung durch den Halbleiterkörper 100, wenn sich der MOSFET im Ein-Zustand befindet. Allerdings ist das Ausbilden des MOSFET als vertikaler MOSFET lediglich ein Beispiel. Das Grundprinzip, das nachfolgend erläutert ist, ist auch auf laterale MOSFETs anwendbar, bei denen die Source- und Draingebiete in einer lateralen Richtung des Halbleiterkörpers beabstandet sind. Das Grundprinzip ist auch anwendbar auf MOSFETs (nicht dargestellt), bei denen das Draingebiet als vergrabene Schicht ausgebildet ist, die in einer vertikalen Richtung des Halbleiterkörpers beabstandet zu dem Sourcegebiet angeordnet ist. Die vergrabene Schicht kann an einen Drainanschluss angeschlossen sein, der an oder über derselben Oberfläche des Halbleiterkörpers wie der Sourceanschluss angeordnet ist.
Das Sourcegebiet 12 und das Bodygebiet 13 sind beide an die Sourceelektrode 51 angeschlossen, die den Sourceanschluss S bildet. Dies ist eine gängige Praxis bei MOSFETs.
Der MOSFET umfasst außerdem eine Gateelektrode 21, die an einen Gateanschluss G angeschlossen ist oder diesen bildet. Die Gateelektrode 21 ist benachbart zu dem Bodygebiet 12 angeordnet, wobei ein Gatedielektrikum 22 zwischen der Gateelektrode 21 und dem Bodygebiet 13 angeordnet ist. In allgemein bekannter Weise dient die Gateelektrode 21 dazu, einen ersten leitenden Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 zu steuern. Bei dem in 3 dargestellten Ausführungsbeispiel ist die Gateelektrode 15 eine planare Elektrode, d. h. die Gateelektrode 21 ist oberhalb einer der Oberflächen des Halbleiterkörpers 100 angeordnet. Dies ist jedoch lediglich ein Beispiel, die Gateelektrode 21 könnte auch als Grabenelektrode (nicht dargestellt) in einem Graben des Halbleiterkörpers ausgebildet sein.
Der MOSFET ist im Ein-Zustand, wenn ein an die Gateelektrode G angelegtes elektrisches Potential geeignet ist, einen ersten leitenden Kanal entlang des Gatedielektrikums 22 in dem Bodygebiet 13 zu erzeugen, und der MOSFET ist im Aus-Zustand, wenn kein geeignetes Ansteuerpotential an den Gateanschluss G zum erzeugen eines leitenden Kanals in dem Bodygebiet 13 vorhanden ist.
Der MOSFET kann als selbstsperrender MOSFET ausgebildet sein. In diesem Fall ist das Bodygebiet 13 komplementär zu dem Sourcegebiet 12 dotiert, so dass der erste leitende Kanal, der in dem Bodygebiet 13 erzeugt ist und der durch die Gateelektrode 15 gesteuert ist, ein Inversionskanal ist. Allerdings könnte der MOSFET auch als selbstleitender MOSFET ausgebildet sein. Außerdem kann der MOSFET als n-leitender MOSFET oder als p-leitender MOSFET ausgebildet sein. Bei einem n-leitenden MOSFET sind das Sourcegebiet 12 und das Draingebiet 14 n-dotiert, während bei einem p-leitenden MOSFET das Sourcegebiet 12 und das Draingebiet p-dotiert sind.
Der MOSFET gemäß 3 ist als Kompensations- oder Superjunction-MOSFET ausgebildet und umfasst ein Kompensationsgebiet 31 in dem Driftgebiet 11. Das Kompensationsgebiet 31 weist einen Dotierungstyp auf, der komplementär ist zu dem Dotierungstyp des Driftgebiets, so dass zwischen dem Kompensationsgebiet 31 und dem Driftgebiet 11 ein pn-Übergang gebildet ist.
Der MOSFET umfasst außerdem eine Kopplungsanordnung 40, die dazu ausgebildet ist, das Kompensationsgebiet 31 abhängig von einem dem Steueranschluss G2 zugeführten Steuersignal elektrisch an wenigstens eine von dem Bodygebiet 13, dem Sourcegebiet 12 und der Sourceelektrode 51 zu koppeln. Die Kopplungsanordnung ist lediglich schematisch als Schalter dargestellt. Dieser Schalter kann als elektronischer Schalter, wie beispielsweise als Transistor, ausgebildet sein, der zwischen das Kompensationsgebiet 31 und die Sourceelektrode 51 geschaltet ist. Das Kompensationsgebiet 31 kann eine Kontaktelektrode (nicht dargestellt) aufweisen, an der der Schalter an das Kompensationsgebiet angeschlossen ist. Bei dem in 3 dargestellten Ausführungsbeispiel ist das Kompensationsgebiet 31 als vergrabenes Gebiet ausgebildet, das unterhalb des Bodygebiets 13 liegt und in einer vertikalen Richtung des Halbleiterkörpers beabstandet zu einer Oberfläche ist. Allerdings kann das Kompensationsgebiet auch einen Abschnitt aufweisen, der sich bis an die Oberfläche erstreckt (in einer anderen als der in 3 dargestellten vertikalen Ebene), wo das Kompensationsgebiet kontaktiert werden kann. Andere Ausführungsbeispiele zum Realisieren der Kopplungsanordnung sind nachfolgend erläutert.
Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) kann die Kopplungsanordnung zwischen das Kompensationsgebiet 31 und die Gateelektrode 21 anstelle des Bodygebiets 13, des Sourcegebiets 12 oder der Sourceelektrode 51 geschaltet sein.
Bei dem in 3 dargestellten Ausführungsbeispiel ist das Kompensationsgebiet 31, das denselben Dotierungstyp wie das Bodygebiet 13 aufweist, von dem Sourcegebiet 12 getrennt. Insbesondere ist das Kompensationsgebiet unterhalb des Bodygebiets 13 angeordnet und ist in der vertikalen Richtung des Halbleiterkörpers 100 beabstandet zu dem Bodygebiet 13, so dass ein Abschnitt 11' des Driftgebiets zwischen dem Bodygebiet 13 und dem Kompensationsgebiet 31 angeordnet ist. Dies ermöglicht dem Kompensationsgebiet 31 ein elektrisches Potential anzunehmen, das sich von dem elektrischen Potential des Bodygebiets 13 unterscheidet. Die Kopplungsanordnung 40 ist dazu ausgebildet, das Kompensationsgebiet 31 elektrisch an das Bodygebiet 13 zu koppeln oder das Kompensationsgebiet 31 elektrisch von dem Bodygebiet 13 zu isolieren.
Die Kopplungsanordnung 40 kann zwei unterschiedliche Betriebszustände annehmen, einen ersten Betriebszustand, bei dem die Kopplungsanordnung 40 das Kompensationsgebiet 31 an wenigstens eine von dem Bodygebiet 13, dem Sourcegebiet 12 und der Sourceelektrode 51 koppelt; und einen zweiten Betriebszustand, bei dem die Kopplungsanordnung 40 das Kompensationsgebiet 31 und das Bodygebiet 13/die Sourceelektrode 51 entkoppelt (trennt), so dass das Kompensationsgebiet 31 floatet. Die Kopplungsanordnung 40 umfasst einen Steueranschluss G2, über den der Betriebszustand der Kopplungsanordnung 40 gesteuert werden kann. Der Betriebszustand der Kopplungsanordnung 40 ist unabhängig davon, ob sich der MOSFET im Ein-Zustand oder im Aus-Zustand befindet. Dadurch kann der MOSFET zwei unterschiedliche Schaltzustände annehmen, nämlich einen Ein-Zustand und einen Aus-Zustand, und zwei unterschiedliche Betriebszustände, nämlich einen ersten Betriebszustand, bei dem sich die Kopplungsanordnung im ersten Betriebszustand befindet, und einen zweiten Betriebszustand, bei dem sich die Kopplungsanordnung im zweiten Betriebszustand befindet.
Das Funktionsprinzip des MOSFET gemäß 3 ist nachfolgend erläutert. Zu Zwecken der Erläuterung sei angenommen, dass der MOSFET ein n-leitender selbstsperrender MOSFET ist. Allerdings gilt die nachfolgende Erläuterung auch für einen p-leitenden MOSFET und einen selbstleitenden MOSFET.
Wie ein herkömmlicher MOSFET kann der MOSFET durch Anlegen eines geeigneten Ansteuerpotentials an dem Gateanschluss G ein- und ausgeschaltet werden. Wenn der MOSFET eingeschaltet ist (sich im Ein-Zustand befindet) gibt es einen leitenden Kanal in dem Bodygebiet 13 zwischen dem Sourcegebiet 12 und dem Driftgebiet 11 entlang des Gatedielektrikums. Wenn der MOSFET ausgeschaltet ist, ist der leitende Kanal entlang des Gatedielektrikums 22 unterbrochen. Wenn der MOSFET im Aus-Zustand ist und wenn eine Spannung zwischen den Drain- und Sourceanschlüssen D, S angelegt wird (eine positive Spannung über einem n-leitenden MOSFET und eine negative Spannung über einem p-leitenden MOSFET) breitet sich eine Verarmungszone in dem Driftgebiet 11 aus. Diese Verarmungszone, oder das im Zusammenhang mit der Verarmungszone stehende elektrische Feld, bewirkt, dass auch das Kompensationsgebiet 31 an Ladungsträgern verarmt. Dadurch werden Dotierstoffe (Dotierstoffladungen) in dem Driftgebiet 11 durch komplementäre Dotierstoffe in dem Kompensationsgebiet 31 ”kompensiert”. Dieser Mechanismus tritt unabhängig davon auf, ob sich die Kopplungsanordnung 40 im ersten oder zweiten Betriebszustand befindet, d. h. unabhängig davon, ob das Kompensationsgebiet 31 an das Bodygebiet 13 bzw. die Sourceelektrode 51 gekoppelt ist oder nicht.
Der oben erläuterte Kompensationseffekt erlaubt, eine höhere Dotierungskonzentration in dem Driftgebiet 11 vorzusehen, was zu einem niedrigeren Einschaltwiderstand führt, als bei herkömmlichen (nicht-Superjunction-)Bauelementen, ohne die Spannungsfestigkeit zu verringern. Dieses grundsätzliche Funktionsprinzip eines Superjunction-Bauelements ist allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind.
Wenn sich der MOSFET im Aus-Zustand befindet umfassen das Kompensationsgebiet 31 und das Driftgebiet elektrische Ladungen. Diese Ladungen sind positive Ladungen (in Form von positiv geladenen Donatorrümpfen) in einem n-dotierten Driftgebiet) und negative Ladungen (in Form von negativ geladenen Akzeptorrümpfen) in einem p-dotierten Kompensationsgebiet und bewirken, dass ein Verarmungsgebiet sich in dem Driftgebiet 11 und im Kompensationsgebiet 31 ausbreitet. Wenn der MOSFET so angesteuert wird, dass er vom Aus-Zustand in den Ein-Zustand schaltet, können zwei unterschiedliche Szenarien auftreten, abhängig davon, ob sich die Kopplungsanordnung im ersten Betriebszustand oder im zweiten Betriebszustand befindet.

(a) Wenn sich die Kopplungsanordnung 40 im ersten Betriebszustand befindet, so dass das Kompensationsgebiet 31 elektrisch an die Sourceelektrode 51 gekoppelt ist, werden das Driftgebiet 11 und das Kompensationsgebiet 31 ”entladen”, so dass das Verarmungsgebiet zwischen dem Kompensationsgebiet 31 und dem Driftgebiet 11 entfernt wird. Dies entspricht dem Betrieb eines herkömmlichen Superjunction-Bauelements.
(b) Wenn sich die Kopplungsanordnung 40 im zweiten Betriebszustand befindet, so dass das Kompensationsgebiet 31 nicht elektrisch an die Sourceelektrode 51 gekoppelt ist (es floated), kann das Kompensationsgebiet 31 nicht vollständig entladen werden, so dass das Verarmungsgebiet zwischen dem Kompensationsgebiet 31 und dem Driftgebiet 11 nicht vollständig entfernt werden kann. Dies kann dazu führen, dass ein leitender Kanal in dem Driftgebiet 11 zwischen dem Draingebiet 14 und dem ”Kanalgebiet” teilweise oder vollständig abgeschnürt ist, auch wenn sich der MOSFET im Ein-Zustand befindet. Das Kanalgebiet ist das Gebiet des Bodygebiets 13, in dem ein leitender Kanal entlang des Gatedielektrikums 22 gesteuert werden kann.

Der MOSFET gemäß 3 weist eine Ausgangskapazität mit einem Ausgangskapazitätswert C_OSS auf, der eine Kennlinie gemäß 2 aufweist und der signifikant abnimmt, wenn die Spannung einen Schwellenwert V_DS0 erreicht. Die in 2 dargestellte Kennlinie, bei der der Ausgangskapazitätswert C_OSS einen hohen Wert für Spannungen unterhalb des Schwellenwerts V_DS0 aufweist und einen niedrigeren Wert für Spannungen oberhalb des Schwellenwerts V_DS0 aufweist, ist äquivalent dazu, dass bei Spannungen unterhalb des Schwellenwerts V_DS0 eine höhere Ladung an die Laststrecke des Transistors geliefert werden muss, um die Spannung über der Laststrecke um einen vorgegebenen Spannungswert ΔV_DS zu erhöhen als bei höheren Spannungen, d. h. bei Spannungen oberhalb des Schwellenwerts V_DS0. Der Kapazitätswert bei niedrigeren Spannungen kann bis zu 10 Mal bis 100 Mal höher sein als der Kapazitätswert bei höheren Spannungen. Daher ist bei niedrigeren Spannungen eine Ladung zum Erhöhen der Spannung um ΔV_DS 10 Mal bis 100 Mal höher als die bei höheren Spannungen benötigte Ladung. MOSFETs des in 3 dargestellten Typs können dahingehend realisiert sein, dass sie eine Durchbruchspannung zwischen 50 V und 2000 V (2 kV) aufweisen. Die Spannung V_DS0 bei der die Ausgangskapazität abnimmt liegt beispielsweise zwischen 5 V und 80 V, insbesondere zwischen 10 V und 80 V, bei solchen MOSFETs.
Der Mechanismus, der die erläuterte Spannungsabhängigkeit des Ausgangskapazitätswerts des MOSFET gemäß 3 bewirkt, ist nachfolgend für Szenario (a) erläutert, also wenn sich die Kopplungsanordnung 40 im ersten Betriebszustand befindet. Wenn sich der MOSFET im Aus-Zustand befindet, werden Ladungsträger in dem Driftgebiet 11 und in dem Kompensationsgebiet 31 akkumuliert. Im Ein-Zustand ist ein Sperrschichtkondensator mit einer großen Kapazität zwischen dem Kompensationsgebiet 31 und dem Driftgebiet 11 vorhanden. Dieser Kondensator trägt wesentlich zu der Drain-Source-Kapazität C_DS bei und trägt dadurch wesentlich zu der Ausgangskapazität C_OSS des MOSFET bei. Wenn der MOSFET ausgeschaltet wird, d. h. wenn der Kanal entlang des gatedielektrikums 16 unterbrochen wird, muss diese Sperrschichtkapazität geladen werden (was äquivalent ist zu dem Entfernen von Dotierstoffladungen aus dem Kompensationsgebiet 31 und dem Driftgebiet 11) bevor die Spannung über dem Driftgebiet 11, und dadurch die Spannung zwischen den Drain- und Sourceanschlüssen D, S wesentlich ansteigt. Wenn das Kompensationsgebiet 31 und das Driftgebiet 11 geladen wurden, breitet sich ein Verarmungsgebiet in dem Driftgebiet 11 und dem Kompensationsgebiet aus. Zu dem Zeitpunkt, zu dem das Kompensationsgebiet 31 vollständig geladen wurde, ”verschwindet” die Sperrschichtkapazität, was zu einem rapiden Absinken der Ausgangskapazität C_OSS führt. Die Flanke des Absinkens der Ausgangskapazität C_OSS ist steil und tritt bei der in 2 dargestellten Spannung V_DS0 auf. V_DS0, die beispielsweise zwischen 5 V und 80 V beträgt, ist abhängig von der Geometrie des Kompensationsgebiets 31 und dessen Dotierungskonzentration. V_DS0 repräsentiert einen speziellen Wert der Drain-Source-Spannung V_DS, bei der das Driftgebiet 11 durch eine Raumladungszone vollständig verarmt ist, die sich in einer Richtung senkrecht zu einer Stromflussrichtung des MOSFET ausbreitet.
Die Dotierungskonzentration des Driftgebiets 11 liegt beispielsweise im Bereich zwischen 10¹⁴(1E14) cm^–3 und 10¹⁶(1E16) cm^–3. Die Dotierungskonzentration des Kompensationsgebiets 11 kann im gleichen Bereich liegen.
Ein Superjunction-Bauelement mit einem Kompensationsgebiet 31 das (wie bei Szenario (a)) geladen wird, wenn der MOSFET ausgeschaltet wird, und entladen wird, wenn der MOSFET eingeschaltet wird, weist eine höhere Ausgangskapazität C_OSS, jedoch einen niedrigeren Einschaltwiderstand, als ein herkömmlicher MOSFET auf. Die Ausgangskapazität C_OSS ist reduziert, wenn das Kompensationsgebiet 31 (wie in Szenario (b)) nicht elektrisch an die Sourceelektrode 51 gekoppelt ist, d. h. wenn das Kompensationsgebiet 31 floated. Allerdings ist in diesem Fall ein erhöhter Einschaltwiderstand vorhanden. Dadurch kann durch die steuerbare Kopplungsanordnung 40 die Ausgangskapazität und der Einschaltwiderstand des MOSFET variiert werden. Es gibt einen Tradeoff dahingehend, dass ein Abnehmen der Ausgangskapazität (was zu verringerten kapazitiven Verlusten führt), mit einem Anstieg des Einschaltwiderstands (was zu höheren ohmschen Verlusten führt), verbunden ist. Ein Absinken des Einschaltwiderstands, was zu verringerten ohmschen Verlusten führt, ist verbunden mit einem Ansteigen der Ausgangskapazität, was zu höheren kapazitiven Verlusten führt.
Das für einen n-leitenden MOSFET zuvor erläuterte Funktionsprinzip gilt auch für einen p-leitenden MOSFET, wobei bei einem p-leitenden MOSFET die einzelnen Halbleitergebiete einen komplementären Dotierungstyp aufweisen und die Spannungen eine umgekehrte Polung besitzen.
Das Kompensationsgebiet 31 und das Driftgebiet 11 bilden einen JFET (Junction-FET, Sperrschicht-FET) zwischen dem Bodygebiet 13 und dem Draingebiet 14. Ein Schaltsymbol dieses JFET ist in 3 dargestellt. Wenn sich der MOSFET im Aus-Zustand befindet, gibt es zwei Verarmungsgebiete, die sich in dem Driftgebiet ausbreiten, ein erstes Verarmungsgebiet, das sich ausgehend von dem pn-Übergang zwischen dem Bodygebiet 13 und dem Driftgebiet 11 ausbreitet, und ein zweites Verarmungsgebiet, das sich von dem pn-Übergang zwischen dem Kompensationsgebiet 31 und dem Driftgebiet 11 ausbreitet.
Der MOSFET gemäß 3 kann mit mehreren identischen Strukturen ausgebildet sein, die allgemein als Transistorzellen bezeichnet werden. In 3 ist nur eine Transistorzelle dargestellt. 4 veranschaulicht schematisch eine Querschnittsdarstellung eines MOSFET mit mehreren Transistorzellen. Diese Transistorzellen sind parallel geschaltet, indem die Sourcegebiete 11 der einzelnen Transistorzellen an eine gemeinsame Sourceelektrode 51 angeschlossen sind, indem die Gateelektroden 21 der einzelnen Transistorzellen an einen gemeinsamen Gateanschluss G angeschlossen sind, und indem die Drain- und Driftgebiete 14, 11 der einzelnen Zellen an einen gemeinsamen Drainanschluss D angeschlossen sind. Das Driftgebiet 11 und das Draingebiet 14 sind den einzelnen Transistorzellen gemeinsam.
Die Kopplungsanordnung 40 ist dazu ausgebildet, die Kompensationsgebiete 31 der einzelnen Transistorzellen an wenigstens eine von dem Bodygebiet 13, dem Sourcegebiet 12 und der Sourceelektrode 51 abhängig von einem dem Steueranschluss zugeführten Steuersignal zu koppeln. Hierzu umfasst die Kopplungsanordnung mehrere Kopplungszellen, wobei jede Kopplungszelle dazu dient, das Kompensationsgebiet 31 wenigstens einer Transistorzelle an wenigstens eine von dem Bodygebiet 13, dem Sourcegebiet 12 und der Sourceelektrode 51 der Transistorzelle zu koppeln. In 4 sind zwei Kopplungszellen 40 ₁, 40 _n dargestellt, wobei jede Kopplungszelle dazu dient, ein Kompensationsgebiet 31 an ein Bodygebiet 13, ein Sourcegebiet 12 oder eine Sourceelektrode 51 zu koppeln. Bei dem in 4 dargestellten Ausführungsbeispiel ist ein Kompensationsgebiet 31 und ein Bodygebiet 13 zwei Transistorzellen gemeinsam. Dies ist jedoch lediglich ein Beispiel. Es ist auch möglich, die Transistorzellen so zu realisieren, dass nur ein Kompensationsgebiet 31, nur ein Bodygebiet 13 und nur eine Kopplungszelle einer Transistorzelle zugeordnet ist.
Die Kopplungsanordnung kann so ausgebildet sein, dass sich alle Kopplungszellen im selben Betriebszustand befinden, d. h. in dem ersten Betriebszustand oder im zweiten Betriebszustand. Es ist jedoch auch möglich, die Kopplungsanordnung so zu realisieren, dass die einzelnen Kopplungszellen unabhängig im ersten Betriebszustand oder zweiten Betriebszustand betrieben werden können, so dass einige Transistorzellen mit floatenden Kompensationsgebieten 31 betrieben werden, während andere mit an die Sourceelektrode 51 angeschlossenen Kompensationsgebieten 31 betrieben werden.
Die einzelnen Transistorzellen können mit einer herkömmlichen Transistorzellengeometrie ausgebildet sein. 5 veranschaulicht schematisch eine horizontale Querschnittsdarstellung eines MOSFET mit langgestreckten Zellen oder Streifenzellen. In diesem Fall besitzen die Source- und Bodygebiete 12, 13 der einzelnen Zellen eine Streifengeometrie.
Bezugnehmend auf die 6 und 7 ist es auch möglich, die Transistorzellen mit einer rechteckförmigen oder quadratischen Geometrie (vgl. 6) oder mit einer hexagonalen (vgl. 7) oder einer anderen polygonalen Geometrie auszubilden. In diesem Fall weisen die Bodygebiete 13 eine rechteckförmige oder quadratische, eine hexagonale oder polygonale Geometrie auf.
Die 5 bis 7 veranschaulichen horizontale Querschnittsdarstellungen des MOSFET in einer zweiten Schnittebene A-A, die in 4 dargestellt ist. Die Kompensationsgebiete 31 sind in diesen 5 bis 7 nicht dargestellt. Die Geometrie der Kompensationsgebiete in der horizontalen Ebene kann der Geometrie der Bodygebiete entsprechen. Daher können bei einem MOSFET mit Streifenzellen die Kompensationsgebiete 31 eine Streifengeometrie aufweisen, bei einem MOSFET mit einer rechteckförmigen oder quadratischen Geometrie können die Kompensationsgebiete 31 eine rechteckförmige oder quadratische Geometrie aufweisen und bei einem MOSFET mit hexagonalen oder polygonalen Zellen können die Kompensationsgebiete 31 eine hexagonale oder polygonale Geometrie aufweisen. In jedem dieser Fälle können die Kompensationsgebiete 31 in einer vertikalen Richtung des Halbleiterkörpers 100 unterhalb des Bodygebiets 13 angeordnet sein, wie in 4 dargestellt ist.
Es ist jedoch auch möglich, die Kompensationsgebiete 31 mit einer Geometrie zu realisieren, die sich von der Geometrie des Bodygebiets 13 unterscheidet. Es ist beispielsweise möglich, die Kompensationsgebiete 31 mit einer Streifengeometrie zu realisieren, während die Transistorzellen eine rechteckförmige, quadratische, hexagonale oder polygonale Geometrie aufweisen. Außerdem ist es möglich, die Kompensationsgebiete 31 nicht auf die Bodygebiete 13 ausgerichtet zu realisieren, d. h. die Kompensationsgebiete 31 müssen nicht notwendigerweise unterhalb der Bodygebiete 13 angeordnet sein.
8 veranschaulicht eine schematische vertikale Querschnittsdarstellung eines MOSFET, die ein Beispiel zum Realisieren der Kopplungsanordnung 40 veranschaulicht. Bei diesem Beispiel ist das Kompensationsgebiet 31 unterhalb des Bodygebiets 13 und beabstandet zu dem Bodygebiet 13 in der vertikalen Richtung des Halbleiterkörpers 100 angeordnet. Die Kopplungsanordnung 40, von der in 8 nur eine Kopplungszelle dargestellt ist, umfasst eine Steuerelektrode 41, die durch ein Steuerelektrodendielektrikum 42 dielektrisch gegenüber dem Halbleiterkörper 100 isoliert ist. Die Steuerelektrode 41 erstreckt sich von dem Bodygebiet 13 an oder in das Kompensationsgebiet 31. Die Steuerelektrode 41 erstreckt sich durch einen Abschnitt 11' des Driftgebiets, der das Bodygebiet 13 von dem Kompensationsgebiet 31 trennt. In diesem Abschnitt 11' des Driftgebiets ist ein Kanalgebiet 43 der Kopplungsanordnung entlang des Steuerelektrodendielektrikums 42 zwischen dem Bodygebiet 13 und dem Kompensationsgebiet 31 gebildet.
Die Steuerelektrode 41 ist dielektrisch an den Steueranschluss G2 auf eine in 8 nicht näher dargestellte Weise angeschlossen. Die Steuerelektrode 41 kann mit einem herkömmlichen Elektrodenmaterial realisiert sein, wie beispielsweise einem Metall, oder einem hochdotierten polykristallinen Halbleitermaterial, wie beispielsweise Polysilizium. Das Steuerelektrodendielektrikum 42 kann mit einem herkömmlichen dielektrischen Material, wie beispielsweise einem Oxid, einem Nitrid oder einem hochdielektrischen Material (engl.: high-k-dielectric) ausgebildet sein.
Die Steuerelektrode 41 dient zum Steuern eines Inversionskanals in dem Kanalgebiet 43 zwischen dem Kompensationsgebiet 31 und dem Bodygebiet 13. Dieser Kanal ist ein Kanal für p-Ladungsträger wenn das Kompensationsgebiet 31 und das Bodygebiet 13 p-dotiert sind, und ist ein leitender Kanal für n-Ladungsträger, wenn das Kompensationsgebiet 31 und das Bodygebiet 13 n-dotiert sind. Die Kopplungsanordnung 14 ist in dem ersten Betriebszustand, wenn die Steuerelektrode 41 durch Anlegen eines geeigneten Ansteuerpotentials an den Steueranschluss G2 so angesteuert ist, dass sie den Inversionskanal in dem Kanalgebiet 43 erzeugt. Bei einem n-leitenden MOSFET, bei dem das Sourcegebiet 12 n-dotiert ist und das Bodygebiet 13 p-dotiert ist, wird ein Inversionskanal in dem Kanalgebiet 43 zwischen dem Bodygebiet 13 und dem Kompensationsgebiet 31 erzeugt, wenn ein elektrisches Potential an die Steuerelektrode G2 angelegt wird, die unterhalb des Sourcepotentials liegt, welches das elektrische Potential des Bodygebiets 13, des Sourcegebiets 12 bzw. der Sourceelektrode 51 ist. Gemäß einem Ausführungsbeispiel ist eine Spannung, die zwischen den Steueranschluss G2 und die Sourceelektrode 51 bzw. den Sourceanschluss S angelegt werden muss, um einen leitenden Kanal zu erzeugen, im Bereich zwischen –0,1 V und –15 V. Bei einem p-leitenden MOSFET, bei dem das Sourcegebiet 12 p-dotiert ist und das Bodygebiet 13 n-dotiert ist, ist das elektrische Potential, das an den Steueranschluss G2 angelegt werden muss, ein positives Potential relativ zu dem Sourcepotential, um einen leitenden Kanal in einem Kanalgebiet 43 zu erzeugen. Eine zwischen den Steueranschluss G2 und den Sourceanschluss S anzulegende Spannung ist beispielsweise im Bereich zwischen 0,1 V und 15 V.
Die Kopplungsanordnung 40 ist in dem zweiten Betriebszustand, wenn die Steuerelektrode 41 so angesteuert wird, dass kein leitender Kanal entlang des Steuerelektrodendielektrikums 42 zwischen dem Bodygebiet 13 und dem Kompensationsgebiet 31 vorhanden ist. In diesem Fall floatet das Kompensationsgebiet 31. Die Kopplungsanordnung 40 ist in dem zweiten Betriebszustand, wenn der Absolutwert einer zwischen dem Steueranschluss G2 und dem Sourceanschluss S angelegten Spannung unterhalb einem Schwellenwert liegt. Der Schwellenwert ist beispielsweise zwischen 0,5 V und 2 V.
Der MOSFET gemäß der 3 bis 8 kann wie ein herkömmlicher MOSFET als elektronischer Schalter zum Schalten einer elektronischen Last verwendet werden, wie dies anhand von 1 erläutert wurde. Allerdings weist der MOSFET gemäß der 3 bis 8 außer dem Gateanschluss G wenigstens einen Steueranschluss auf, über den der Betriebszustand variiert werden kann, um die Ausgangskapazität bzw. den Einschaltwiderstand einzustellen. Der MOSFET funktioniert wie ein herkömmlicher Superjunction-MOSFET, wenn sich die Kopplungsanordnung 40 im ersten Betriebszustand befindet. In diesem Fall ist das Kompensationsgebiet 31 elektrisch an das Bodygebiet über den leitenden Kanal in dem Kanalgebiet 13 entlang des Steuerelektrodendielektrikums 42 gekoppelt. Außerdem kann der MOSFET mit einer reduzierten Ausgangskapazität, jedoch einem erhöhten Einschaltwiderstand betrieben werden, wenn die Kopplungsanordnung 40 im zweiten Betriebszustand betrieben wird, so dass der leitende Kanal zwischen dem Bodygebiet 13 und dem Kompensationsgebiet 31 unterbrochen ist und so dass das Kompensationsgebiet 31 floatet. In diesem Betriebszustand funktioniert der MOSFET immer noch wie ein herkömmliches Superjunction-Bauelement, jedoch eines mit einem anderen Satz elektrischer Daten, insbesondere mit einer anderen Ausgangskapazität und einem anderen Einschaltwiderstand.
Die Geometrie der Steuerelektrode 41 und des Steuerelektrodendielektrikums 42 in der horizontalen Ebene können der Transistorzellengeometrie entsprechen. Dies wird anhand der 9 bis 11 erläutert, in denen schematische horizontale Querschnittsdarstellungen von MOSFETs mit unterschiedlichen Zellengeometrien in horizontalen Schnittebenen dargestellt sind, die der in 8 dargestellten horizontalen Schnittebene B-B entsprechen.
9 veranschaulicht eine horizontale Querschnittsdarstellung eines MOSFET mit einer Streifenzellengeometrie, so dass das Bodygebiet 13 eine Streifengeometrie aufweist. Die Schnittebene B-B schneidet nicht durch das Bodygebiet 13. Allerdings ist zum besseren Verständnis der Position und der Geometrie das Bodygebiet 13 in den 9 bis 11 in gestrichelten Linien ebenfalls dargestellt.
Bezugnehmend auf 9 weisen das Kompensationsgebiet 31, die Steuerelektrode 41 und das Steuerelektrodendielektrikum 42 ebenfalls eine Streifengeometrie auf. Bei dem in 9 dargestellten Ausführungsbeispiel ist eine Breite des Kompensationsgebiets 31 kleiner als eine Breite des Bodygebiets 13. Die ”Breite” ist in diesem Zusammenhang die Abmessung des Kompensationsgebiets 31 und des Bodygebiets 13 in einer Richtung senkrecht zu einer Längsrichtung des Kompensationsgebiets 31 und des Bodygebiets 13. Allerdings ist das Vorsehen eines Kompensationsgebiets 31 mit einer geringeren Breite als das Bodygebiet 13 nur ein Beispiel. Es ist auch möglich, das Kompensationsgebiet 31 und das Bodygebiet 13 mit derselben Breite zu realisieren, oder das Kompensationsgebiet 31 mit einer größeren Breite als das Bodygebiet 13 zu realisieren. Dies gilt auch für die anderen Beispiele, die anhand der 10 und 11 nachfolgend erläutert werden.
10 veranschaulicht eine horizontale Querschnittsdarstellung eines MOSFET mit einer rechteckförmigen, insbesondere einer quadratischen Zahlengeometrie. Bei diesem Beispiel weist das Bodygebiet 13 eine rechteckförmige, insbesondere eine quadratische Geometrie auf. Das Kompensationsgebiet 31 weist ebenfalls eine rechteckförmige, insbesondere eine quadratische Geometrie auf. Die Steuerelektrode 41 weist ebenfalls eine rechteckförmige, insbesondere eine quadratische Geometrie auf.
11 veranschaulicht ein Beispiel, bei dem eine Transistorzelle eine hexagonale Geometrie aufweist, das Kompensationsgebiet 31 eine hexagonale Geometrie aufweist und die Steuerelektrode 41 eine hexagonale Geometrie aufweist. In diesem Zusammenhang sei erwähnt, dass außer einer hexagonalen Geometrie eine beliebige andere polygonale Geometrie ebenso verwendet werden kann.
Das Realisieren des Bodygebiets 13, des Kompensationsgebiets 31 und der Steuerelektrode 41 mit selben Geometrien ist nicht zwingend. Die Geometrie des Kompensationsgebiets 31 kann sich auch von der Geometrie des Bodygebiets 13 unterscheiden und die Geometrie der Steuerelektrode 41 kann sich auch von der Geometrie des Kompensationsgebiets 13 unterscheiden. Beispielsweise kann jede der folgenden Geometrien unabhängig jeweils für das Bodygebiet 13, das Kompensationsgebiet 31 und die Steuerelektrode 41 verwendet werden: rechteckig, quadratisch, hexagonal, polygonal, kreisförmig.
12 veranschaulicht eine horizontale Querschnittsdarstellung eines MOSFET, bei dem die einzelnen Transistorzellen eine rechteckförmige Geometrie besitzen, d. h. bei dem die Bodygebiete 13 eine rechteckförmige Geometrie besitzen, und bei dem die Kompensationsgebiete 31 ebenfalls eine rechteckförmige Geometrie besitzen. Die Steuerelektrode 41 weist eine Streifengeometrie auf, so dass eine Steuerelektrode 41 einigen Transistorzellen gemeinsam ist. Das Realisieren des Kompensationsgebietes 31 mit derselben Geometrie wie das Bodygebiet 13 ist lediglich ein Beispiel. Es ist auch möglich, das Bodygebiet 13 und das Kompensationsgebiet 31 mit unterschiedlichen Geometrien zu realisieren.
13 veranschaulicht ein Ausführungsbeispiel, bei dem das Kompensationsgebiet 31 eine Streifengeometrie aufweist und bei dem einige Steuerelektroden, die jeweils eine rechteckförmige Geometrie aufweisen, an ein Kompensationsgebiet 31 gekoppelt sind. Anstelle einer rechteckförmigen Geometrie kann auch eine kreisförmige, hexagonale oder eine beliebige andere polygonale Geometrie ebenso für die Steuerelektrode 41 verwendet werden.
Die Verbindung der Steuerelektrode 41 an den Steueranschluss G2 ist in 8 nur schematisch dargestellt. Der Steueranschluss G2 kann als eine Elektrode realisiert sein, die oberhalb des Halbleiterkörpers 100 angeordnet ist und an welche die Steuerelektrode 41 an einer Position angeschlossen ist, die in der vertikalen Querschnittsdarstellung in 8 nicht dargestellt ist.
14 veranschaulicht schematisch eine perspektivische Schnittdarstellung eines MOSFET mit streifenförmigen Transistorzellen, um eine Möglichkeit zum Kontaktieren der (vergrabenen) Steuerelektrode 41 zu veranschaulichen. In 13 ist nur eine Transistorzelle des MOSFET dargestellt. Der Transistor weist eine Streifengeometrie auf, und das Kompensationsgebiet 31 und die Steuerelektrode 41 weisen ebenfalls eine Streifengeometrie auf. Die Steuerelektrode 41 verläuft im Wesentlichen parallel zu dem Kompensationsgebiet 31 und dem Bodygebiet 13 zwischen dem Bodygebiet 13 und dem Kompensationsgebiet 31. Die Steuerelektrode 41 umfasst bei diesem Beispiel eine Verbindungselektrode 44, die sich in der vertikalen Richtung des Halbleiterkörpers durch das Bodygebiet 13 und das Sourcegebiet 12 an eine Steuerelektrode 45 erstreckt, die an den Steueranschluss G2 angeschlossen ist oder die den Steueranschluss G2 bildet.
15 veranschaulicht schematisch eine vertikale Querschnittsdarstellung des MOSFET in einer Schnittebene C-C, die durch das Gebiet des MOSFET schneidet, in dem die Verbindungselektrode 44 und die Kontaktelektrode 45 angeordnet sind. Wie anhand von 14 ersichtlich ist, sind die Steuerelektrode 41 und die Verbindungselektrode 44 dielektrisch gegenüber den Body- und Sourcegebieten 13, 12 durch das Steuerelektrodendielektrikum 42 isoliert. Die Kontaktelektrode 45 ist oberhalb des Halbleiterkörpers 100 angeordnet und ist elektrisch gegenüber der Gateelektrode 21 isoliert. Eine elektrische Isolation zwischen der Kontaktelektrode 45 und der Gateelektrode 21 kann durch dieselbe Isolationsschicht oder Dielektrikumsschicht 23 realisiert sein, die zwischen der Gateelektrode 21 und der Sourceelektrode 51 angeordnet ist. Optional ist das Steuerelektrodendielektrikum 42 auch zwischen der Steuerelektrode 45 und der Gateelektrode 21 angeordnet.
Die Sourceelektrode 51 ist in einer lateralen Richtung beabstandet zu der Kontaktelektrode 45 angeordnet und ist elektrisch gegenüber der Sourceelektrode 51 durch eine Isolationsschicht isoliert. Bezugnehmend auf 15 können das Sourcegebiet 12 und die Gateelektrode 21 ebenfalls unterhalb der Kontaktelektrode angeordnet sein. Allerdings ist das Anordnen des Sourcegebiets 12 unter der Gateelektrode 21 unterhalb der Kontaktelektrode optional. Gemäß einem weiteren Beispiel erstrecken sich das Sourcegebiet 12 und die Gateelektrode 21 nicht bis unterhalb der Kontaktelektrode 45. Die Steuerelektrode 41, die Verbindungselektrode 44 und die Kontaktelektrode 45 können aus demselben leitenden Material realisiert sein, wie beispielsweise einem Metall oder einem hochdotierten polykristallinen Halbleitermaterial. Es ist jedoch auch möglich, diese Elektroden 41, 44, 45 mit unterschiedlichen Elektrodenmaterialien zu realisieren. In nicht näher dargestellter Weise kann die Kontaktelektrode 45 an die Steuerelektroden 41 von mehreren Transistorzellen angeschlossen sein, jeweils durch eine Verbindungselektrode 44.
Bei dem in 14 dargestellten Beispiel weist die Steuerelektrode 41 eine langgestreckte (streifenförmige) Geometrie auf und erstreckt sich entlang des Kompensationsgebiets 31 und des Bodygebiets, so dass das Kompensationsgebiet 31 entlang seiner gesamten longitudinalen Länge elektrisch an das Bodygebiet 13 angeschlossen sein kann. Dies ist jedoch lediglich ein mögliches Beispiel. Bezugnehmend auf 16 ist es auch möglich, die Steuerelektrode 41 nur an einer Position vorzusehen oder mehrere Steuerelektroden 41 an verschiedenen Positionen entlang des Kompensationsgebiets 31 vorzusehen. 16 veranschaulicht eine schematische perspektivische Schnittdarstellung eines MOSFET, bei dem sich die Steuerelektrode 41 nicht vollständig entlang des Kompensationsgebiets 31 erstreckt, sonder nur unterhalb der Verbindungselektrode 44 angeordnet ist.
Gemäß einem Beispiel umfasst der MOSFET sowohl Transistorzellen die über eine Kopplungsanordnung an das Bodygebiet 13 bzw. die Sourceelektrode 51 gekoppelt sind, und herkömmliche Transistorzellen. Eine ”herkömmliche Transistorzelle” ist eine Transistorzelle, bei der ein Kompensationsgebiet permanent an das Bodygebiet angeschlossen ist. Lediglich zu Veranschaulichungszwecken ist eine schematische perspektivische Schnittdarstellung einer herkömmlichen Transistorzelle mit einer Streifengeometrie in 17 dargestellt. Selbstverständlich kann eine beliebige andere Zellengeometrie ebenso realisiert sein. Bei dem Transistor gemäß 18 grenzt ein Kompensationsgebiet 31' an das Bodygebiet 13 an und ist dadurch elektrisch an die Sourceelektrode 51 angeschlossen. In der herkömmlichen Zelle gemäß 17 bezeichnen gleiche Bezugszeichen gleiche Gebiete wie bei den anhand der 3 bis 16 erläuterten Transistorzellen.
Nachfolgend werden herkömmliche Transistorzellen als Transistorzellen eines ersten Typs bezeichnet, während Transistorzellen mit einer Kopplungsanordnung als Transistorzellen eines zweiten Typs bezeichnet werden. Die einzelnen Transistorzellen können so realisiert sein, dass sie ein gemeinsames Driftgebiet und ein gemeinsames Draingebiet aufweisen.
Transistorzellen des ersten und zweiten Typs können in dem Halbleiterkörper 100 auf vielfältige Weise angeordnet sein. Gemäß einem ersten Ausführungsbeispiel, das in 19 dargestellt ist, sind die Transistorzellen des ersten und zweiten Typs abwechselnd angeordnet. 18 veranschaulicht eine horizontale Querschnittsdarstellung in einer Schnittebene, die der Schnittebene B-B gemäß 8 entspricht und die durch die Kompensationsgebiete 31, 31' schneidet. Bei dem Ausführungsbeispiel gemäß 19 weisen die Transistorzellen und die Kompensationsgebiete 31, 31' eine Streifengeometrie auf. Allerdings kann auch eine beliebige andere Zellengeometrie und Kompensationsgebietgeometrie ebenso verwendet werden.
Gemäß einem weiteren Ausführungsbeispiel, das in 19 dargestellt ist, die ebenfalls eine horizontale Querschnittsdarstellung des Halbleiterkörpers zeigt, ist eine Gruppe mit einigen Zellen des zweiten Typs (die ein Kompensationsgebiet 31 aufweisen) neben einer Gruppe mit einigen Zellen des ersten Typs (die ein Kompensationsgebiet 31' aufweisen) angeordnet.
Gemäß einem Ausführungsbeispiel sind bei einem MOSFET, der Transistorzellen des ersten und zweiten Typs aufweist, die Transistorzellen des zweiten Typs ohne ein Kanalgebiet ausgebildet, d. h. ohne ein Sourcegebiet 12 und/oder eine Gateelektrode. Eine vertikale Querschnittsdarstellung einer Transistorzelle des zweiten Typs, die kein Sourcegebiet aufweist, ist in 21 dargestellt. Die Gateelektrode 21 (in gestrichelten Linien dargestellt) ist in diesem Fall optional. Bei einem MOSFET mit Transistorzellen des ersten und zweiten Typs dienen die Transistorzellen des zweiten Typs, also die Transistorzellen, deren Kompensationsgebiete an das Source- oder Bodygebiet über eine Kopplungsanordnung gekoppelt sind, nur dazu, die Ausgangskapazität und den Einschaltwiderstand einzustellen, wenn sie ohne Kanalgebiet realisiert sind. Der durch das Driftgebiet 11 fließende Strom, wenn der MOSFET im Ein-Zustand ist, wird nur durch die Kanalgebiete der Transistorzellen des ersten Typs geliefert. Die ”Kanalgebiete” der herkömmlichen Zellen sind die Gebiete in dem Bodygebiet 12 von Source entlang des Gatedielektrikums 22 der herkömmlichen Zellen bis an das Driftgebiet 11 (vgl. 17).
Das Funktionsprinzip eines MOSFET mit Transistorzellen des ersten und zweiten Typs wird nachfolgend anhand von 21 erläutert. 22 veranschaulicht ein Schaltbild, das den MOSFET 12 repräsentiert. Das Schaltbild umfasst eine Vielzahl von n ersten Transistoren 1 ₁₁, ..., 1 _1n, die jeweils eine Transistorzelle des ersten Typs oder eine Gruppe von Transistorzellen des ersten Typs repräsentieren, und m zweite Transistoren 1 ₂₁, ..., 1 _2m, die jeweils eine Transistorzelle des zweiten Typs oder eine Gruppe von Transistorzellen des zweiten Typs repräsentieren. Die einzelnen Zellen können auf eine der zuvor erläuterten Weisen realisiert sein.
Die einzelnen Transistorzellen sind parallel geschaltet. Dies ist in 22 dadurch dargestellt, dass die Drain-Source-Pfade der Transistoren 1 ₁₁, ..., 1 _1n, 1 ₂₁, ..., 1 _2m parallel geschaltet sind und dass die Gateanschlüsse der Transistoren miteinander gekoppelt sind, um den Gateanschluss G zu bilden. Die Transistoren, die die Transistorzellen des zweiten Typs repräsentieren weisen außer dem Gateanschluss einen Steueranschluss zum Einstellen der Ausgangskapazität und des Einschaltwiderstandes auf. Bei dem in 22 dargestellten Ausführungsbeispiel sind die Steueranschlüsse der Zellen des zweiten Typs miteinander gekoppelt, um den Steueranschluss G2 des MOSFET zu bilden.
Der MOSFET kann mit einem ersten Einschaltwiderstand und einer ersten Ausgangskapazität betrieben werden, wenn die Zellen des zweiten Typs so betrieben werden, dass sich die Kopplungsanordnung in dem ersten Betriebszustand befindet, so dass die Kompensationsgebiete der Zellen des zweiten Typs elektrisch an eine von dem Bodygebiet, dem Sourcegebiet und der Sourceelektrode angeschlossen sind. Der MOSFET kann auch mit einem zweiten Einschaltwiderstand, der höher ist als der erste Einschaltwiderstand, und mit einer zweiten Ausgangskapazität, die niedriger ist als die erste Ausgangskapazität, betrieben werden, wenn die Zellen des zweiten Typs so betrieben werden, dass sich die Kopplungsanordnung im zweiten Betriebszustand befindet, so dass die Kompensationsgebiete der Zellen des zweiten Typs floaten. Ein Verhältnis zwischen dem ersten und zweiten Einschaltwiderstand und zwischen der ersten und zweiten Ausgangskapazität ist abhängig von einem Verhältnis zwischen der Gesamtgröße der aktiven Gebiete der Transistorzellen des ersten Typs und der Gesamtgröße der aktiven Gebiete der Transistorzellen des zweiten Typs. Es sei beispielsweise angenommen, dass die einzelnen Zellen identische Größen besitzen. In diesem Fall ist die Gesamtgröße der aktiven Gebiete der Zellen des ersten Typs und der Zellen des zweiten Typs proportional zu der Anzahl der Zellen des ersten bzw. zweiten Typs. Gemäß einem Ausführungsbeispiel ist das Größenverhältnis A_CON/A_CA zwischen der Gesamtgröße der aktiven Gebiete des ersten Typs und der Gesamtgröße der aktiven Gebiete des zweiten Typs zwischen 10:1 und 1:10, insbesondere zwischen 2:1 und 1:2, oder zwischen 1,5:1 und 1:1,5.
Bezugnehmend auf ein weiteres Beispiel, das in 22 dargestellt ist, umfasst der MOSFET eine Vielzahl von p, mit p ≥ 2, Steueranschlüsse G2₁, G2_p. Jeder dieser Steueranschlüsse G2₁, G2_p dient dazu, den Betriebszustand einer Kopplungsanordnung einer Gruppe von Zellen des zweiten Typs zu steuern, wobei jede dieser Gruppen wenigstens eine Zelle des zweiten Typs aufweist. Bei dem MOSFET gemäß 23 können der Einschaltwiderstand und die Ausgangskapazität jeweils auf einen von p + 1 verschiedenen Werten eingestellt werden durch Variieren der Anzahl der Gruppen von Zellen des zweiten Typs, die in dem ersten oder zweiten Betriebszustand betrieben werden.
Bei den zuvor erläuterten Ausführungsbeispielen funktioniert die Kopplungsanordnung 40 wie ein Schalter, der abhängig von einem dem Steueranschluss zugeführten Ansteuersignal die Kompensationsgebiete 31 an eine von dem Bodygebiet 13, Source 12 und die Sourceelektrode 51 anschließt oder die Kompensationsgebiete floaten lässt.
Gemäß einem weiteren Ausführungsbeispiel, das in 23 dargestellt ist, steuert die Kopplungsanordnung auch einen Strom, der zwischen dem Kompensationsgebiet 31 und einem von dem Bodygebiet 13, Source 12 und der Sourceelektrode 51 fließen kann. Hierzu kann die Kopplungsanordnung 40 wie ein variabler Widerstand realisiert sein, der einen Widerstandswert aufweist, der durch ein an den Steueranschluss G2 angelegtes Ansteuersignal gesteuert ist. Wenn der Widerstandswert des variablen Widerstands so gesteuert ist, dass er sehr hoch ist, wird das Kompensationsgebiet 31 nicht entladen oder wird nur sehr langsam entladen, wenn der MOSFET einschaltet, während das Kompensationsgebiet 31 rasch entladen wird, wenn der Widerstandswert niedrig ist. Der variable Widerstand kann mit einer Steuerelektrode 41 und einem Dielektrikum gemäß 8 realisiert sein, wobei der Widerstandswert zwischen dem Kompensationsgebiet 31 und dem Bodygebiet 13 oder der Sourceelektrode eingestellt werden kann durch geeignetes Auswählen des an die Steuerelektrode 41 angelegten Ansteuerpotentials.
Die Ausgangskapazität C_OSS des MOSFET beeinflusst nicht nur die Schaltverluste des MOSFET, sondern beeinflusst auch das dynamische Verhalten des MOSFET, wie beispielsweise die Steigung von steigenden oder fallenden Flanken des Ladestroms durch den MOSFET und der Drain-Source-Spannung, wenn der MOSFET ein- und ausgeschaltet wird, wobei eine niedrige Ausgangskapazität C_OSS zu steilen Flanken führen kann. Das Einstellen des maximalen Entladestroms, der von dem Kompensationsgebiet 31 fließen kann, auf einen niedrigen Wert kann zu einer niedrigen Ausgangskapazität zum Zeitpunkt des Schaltens führen und kann dadurch zu steilen Schaltflanken führen. Das Kompensationsgebiet 31 wird dennoch nach einer Weile entladen, was zu einem niedrigen Einschaltwiderstand nach einer Verzögerungszeit nach dem Zeitpunkt des Schaltens führt.
Die Kopplungsanordnung 40 kann auch mit Schaltungselementen realisiert werden, die in der Lage sind, den Strom zwischen dem Kompensationsgebiet 31 und einem von der Sourceelektrode 51, dem Bodygebiet 13, dem Sourcegebiet 12 und der Gateelektrode 21 abhängig von einem an den Steueranschluss G2 angelegten Ansteuersignal zu steuern oder zu begrenzen. Die Kopplungsanordnung kann insbesondere dazu ausgebildet sein, den Strom zu oder von den Kompensationsgebieten auf einen Maximalwert zu begrenzen, der abhängig ist von dem Steuersignal an dem Steueranschluss. Herkömmliche steuerbare Strombegrenzer können in diesem Zusammenhang verwendet werden.
Bezugnehmend auf die bisherige Erläuterung gibt es einen Tradeoff zwischen ohmschen Verlusten und kapazitiven Verlusten, wobei dieser Tradeoff abhängig ist von der Lastbedingung des Transistors. Die Lastbedingung ist beispielsweise definiert durch den durch den Transistor in seinem Ein-Zustand fließenden Laststrom und/oder durch eine Schaltfrequenz, bei der der Transistor betrieben wird. Wenn der Laststrom beispielsweise hoch ist, ist es wünschenswert den Einschaltwiderstand zu reduzieren, um die Ohmschen Verluste zu reduzieren, auch wenn dies zu einem geringen Anstieg der gesamten Schaltverluste führt. Obwohl die kapazitiven Verluste unabhängig sind von dem Strom nehmen die Schaltverluste in Überphasen während dem Einschalten und/oder dem Ausschalten bei hohen Lastströmen zu. Die ohmschen Verluste bestimmen die Gesamtverluste bei hohen Lastströmen hauptsächlich, da sie mit dem Quadrat des Laststroms zunehmen. Gemäß einem Ausführungsbeispiel wird der MOSFET daher so betrieben, dass bei zunehmendem Laststrom der Einschaltwiderstand reduziert wird, während bei zunehmender Schaltfrequenz die Ausgangskapazität reduziert wird.
Der Einschaltwiderstand kann reduziert werden durch Ansteuern der Transistorzellen des zweiten Typs derart, dass die Anzahl der Transistorzellen, die im ersten Betriebszustand betrieben werden, erhöht wird. Die Ausgangskapazität kann reduziert werden durch Ansteuern der Transistorzellen des zweiten Typs derart, dass die Anzahl der Transistorzellen, die im zweiten Betriebszustand betrieben wird, erhöht wird.
24 veranschaulicht eine vertikale Querschnittsdarstellung eines Ausschnitts eines Transistorbauelements, insbesondere eines vertikalen MOSFET, der mehrere Bauelementzellen (Transistorzellen) aufweist. Im vorliegenden Ausführungsbeispiel umfasst jede Transistorzelle ein Draingebiet 14, ein Driftgebiet 11, ein Sourcegebiet 12 und ein Bodygebiet 13, was an das Sourcegebiet 12 angrenzt und das das Sourcegebiet 12 von dem Driftgebiet 11 trennt. Eine Transistorzelle ist in 24 in strichpunktierten Linien dargestellt (die Struktur in strichpunktierten Linien gemäß 24 kann auch als eine Halbzelle bezeichnet werden). Die einzelnen Transistorzellen teilen sich das Driftgebiet 11 und das Draingebiet 14. Das Draingebiet 14 kann an das Driftgebiet 11 angrenzen (wie dargestellt). Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) kann ein Feldstoppgebiet desselben Dotierungstyps wie das Driftgebiet 11 aber jedoch mit einer höheren Dotierung, im Driftgebiet 11 und im Draingebiet 14 angeordnet sein. Jede Transistorzelle umfasst außerdem eine Gateelektrode 21, die benachbart zu dem Bodygebiet 13 angeordnet ist und die durch ein Gatedielektrikum 23 dielektrisch gegenüber dem Bodygebiet 13 isoliert ist. Die Gateelektrode 21 ist eine Grabenelektrode, bei dem Ausführungsbeispiel gemäß 24, also eine Gateelektrode 21, die in einem Graben des Halbleiterkörpers 100 angeordnet ist und die sich in der vertikalen Richtung des Halbleiterkörpers 100 entlang des Bodygebiets 13 von dem Sourcegebiet 12 in das Driftgebiet 11 erstreckt. Die Gateelektroden 21 der einzelnen Transistorzellen sind elektrisch an einen Gateanschluss G angeschlossen (der in 24 nur schematisch dargestellt ist).
In dem Halbleiterbauelement der 24 kann das Driftgebiet 11, wie bei jedem der zuvor und nachfolgend erläuterten Halbleiterbauelemente, einen Driftgebietabschnitt 11' zwischen dem Draingebiet 14 und dem Kompensationsgebiet 31 aufweisen, der eine Dotierungskonzentration aufweist, die sich von der Dotierungskonzentration des Driftgebiets 11 zwischen zwei benachbarten Kompensationsgebieten 31 unterscheidet. Gemäß einem Ausführungsbeispiel ist die Dotierungskonzentration des Driftgebietabschnitts 11' niedriger als die Dotierungskonzentration des Driftgebiets 11 zwischen benachbarten Kompensationsgebieten 31.
Bezugnehmend auf 24 umfasst jede Transistorzelle weiterhin ein Kompensationsgebiet 31. Das Kompensationsgebiet 31 weist einen Dotierungstyp auf, der komplementär ist zu dem Dotierungstyp des Driftgebiets 11 und bildet einen pn-Übergang mit dem Driftgebiet 11. Zwei (oder mehr) Transistorzellen können sich ein Kompensationsgebiet 31 teilen. Dies ist in 24 dargestellt, wo zwei benachbarte Transistorzellen ein Kompensationsgebiet 31 teilen. Außerdem können sich zwei oder mehr Transistorzellen eine Gateelektrode 21 teilen. Bei dem in 24 dargestellten Ausführungsbeispiel teilen sich zwei benachbarte Transistorzellen eine Gateelektrode 21.
Das Sourcegebiet 12 und das Bodygebiet 13 jeder Transistorzelle sind an den Sourceanschluss S angeschlossen. Eine Sourceelektrode 51, die elektrisch an das Sourcegebiet 12 und das Bodygebiet 13 einer Transistorzelle angeschlossen ist, ist in 24 schematisch dargestellt. Optional ist ein Kontaktgebiet 15 desselben Dotierungstyps wie das Bodygebiet 13, jedoch höher dotiert, zwischen dem Bodygebiet 13 und der Sourceelektrode 51 angeordnet.
Bezugnehmend auf 24 ist eine Kopplungsanordnung 40 zwischen die Kompensationsgebiete 31 und den Sourceanschluss S geschaltet. Jede Kopplungsanordnung 40 umfasst ein Kanalgebiet 43 desselben Dotierungstyps wie das Kompensationsgebiet 31 und ist zwischen das Kompensationsgebiet 31 und den Sourceanschluss S geschaltet. Optional wird ein Kontaktgebiet 46 desselben Dotierungstyps wie das Kanalgebiet 43, das jedoch höher dotiert ist als das Kanalgebiet 43, dazu verwendet, das Kanalgebiet 43 an den Sourceanschluss S anzuschließen. Die Dotierungskonzentration des Kanalgebiets 43 ist beispielsweise zwischen 1E14 cm^–3 und 1E17 cm^–3, während die Dotierungskonzentration des Kontaktgebiets 46 beispielsweise zwischen 1E18 cm^–3 und 1E21 cm^–3 liegt. Die Steuerelektrode 41 ist benachbart zu dem Kanalgebiet 43 und ist durch das Steuerelektrodendielektrikum 42 dielektrisch gegenüber dem Kanalgebiet 43 isoliert. Bei dem vorliegenden Ausführungsbeispiel umfasst die Steuerelektrode 41 wenigstens zwei Steuerelektrodenabschnitte, die in einer horizontalen Richtung des Halbleiterkörpers 100 beabstandet sind und zwischen denen ein Kanalgebiet 41 angeordnet ist. Die Kopplungsanordnung ist im Bereich einer Oberfläche des Halbleiterkörpers 100 angeordnet, wobei das Kanalgebiet 43 an dieser Oberfläche elektrisch an den Sourceanschluss S angeschlossen ist. Das Kompensationsgebiet 31 ist ausgehend von dieser Oberfläche unterhalb des Kanalgebiets 43 angeordnet. Außerdem ist bei dem Ausführungsbeispiel gemäß 24 das Bodygebiet 13 von dem Kanalgebiet 43 durch die Steuerelektrode 41 und das Steuerelektrodendielektrikum 42 getrennt, und das Kompensationsgebiet 31 ist beabstandet zu dem Bodygebiet 13.
Die Steuerelektrode 41, das Steuerelektrodendielektrikum 42 und das Kanalgebiet 43 bilden einen Transistor, insbesondere einen selbstleitenden Transistor, der zwischen das Kompensationsgebiet 31 und die Steuerelektrode G2 geschaltet ist. Dieser Transistor ist gesteuert über den Steueranschluss G2, der an die Steuerelektrode 41 angeschlossen ist. Obwohl der Transistor des Kopplungsgebiets im Beispiel gemäß 24 und bei den nachfolgend erläuterten weiteren Ausführungsbeispielen als selbstleitender Transistor ausgebildet ist, ist dieser Transistor nicht darauf beschränkt, als selbstleitender Transistor ausgebildet zu sein, sondern könnte auch als ein beliebiger anderer Transistor ausgebildet sein, wie beispielsweise als selbstsperrender Transistor oder als JFET (Sperrschicht-FET).
Dieser Transistor, der nachfolgend als Kopplungstransistor bezeichnet wird, kann als Schalter betrieben werden, der das Kompensationsgebiet 31 gegenüber dem Sourceanschluss S isoliert, wenn das Kanalgebiet 43 verarmt ist (abgeschnürt ist), oder der das Kompensationsgebiet 31 an den Sourceanschluss S koppelt, wenn das Kanalgebiet 43 nicht verarmt ist (nicht abgeschnürt ist). Bei einem n-leitenden MOSFET ist der Kopplungstransistor der Kopplungsanordnung 40 ein p-leitender Transistor. Dieser Kopplungstransistor kann gesteuert werden durch Anlegen einer Steuerspannung an den Steueranschluss G2, die auf den Sourceanschluss S bezogen ist.
Das Funktionsprinzip des Kopplungstransistors wird nachfolgend erläutert. Lediglich zu Zwecken der Erläuterung sei angenommen, dass der Transistor ein p-leitender Depletion-Transistor ist. Der Kopplungstransistor weist eine Schwellenspannung auf, welche die Spannung ist, bei der der Kopplungstransistor zu leiten beginnt, wenn sie zwischen dem Steueranschluss G2 und dem Sourceanschluss S anliegt. Die Schwellenspannung eines p-leitenden selbstsperrenden Transistors ist eine positive Spannung, wobei der Transistor leitet, wenn die Steuerspannung unterhalb der Schwellenspannung liegt.
Der Kopplungstransistor kann als Schalter betrieben werden, der entweder ausgeschaltet ist oder der mit einem niedrigen Einschaltwiderstand eingeschaltet ist. Wenn der Kopplungstransistor ausgeschaltet ist, floatet das Kompensationsgebiet 31, während das Kompensationsgebiet an den Sourceanschluss angeschlossen ist, wenn der Kopplungstransistor eingeschaltet ist. Ein p-leitender Depletion-Transistor kann ausgeschaltet werden durch Anlegen einer Steuerspannung (Ausschaltspannung) die höher ist als die Schwellenspannung, und kann eingeschaltet werden mit einem niedrigen Einschaltwiderstand durch Anlegen einer Steuerspannung (Einschaltspannung) die wesentlich unterhalb der Schwellenspannung liegt und die den Transistor in seinem Sättigungsbereich betreibt. Gemäß einem Ausführungsbeispiel ist die Ausschaltspannung Null. Die Schwellenspannung des Kopplungstransistors kann eingestellt werden, durch die Dotierungskonzentration des Kanalgebiets 43, die Breite des Kanalgebiets 43 und eine Dicke des Steuerelektrodendielektrikums 42. Die Breite des Kanalgebiets 43 entspricht dem Abstand zwischen zwei gegenüberliegenden Abschnitten der Steuerelektrode 41. Die Schwellenspannung nimmt zu, wenn die Dotierungskonzentration zunimmt, und die Schwellenspannung nimmt zu, wenn die Breite des Kanalgebiets 43 zunimmt. Die Schwellenspannung ist beispielsweise eine Spannung zwischen 5 V und 15 V.
Gemäß einem weiteren Ausführungsbeispiel wird der Transistor der Kopplungsanordnung nicht als Schalter betrieben, sondern wird in der anhand von 23 erläuterten Weise als variabler Widerstand betrieben. Der Kopplungstransistor kann als variabler Widerstand betrieben werden durch Anlegen einer Steuerspannung, die zwischen der Einschaltspannung und der Ausschaltspannung liegt, wobei der elektrische Widerstand zunimmt, wenn sich die Steuerspannung an die Schwellenspannung annähert.
25 zeigt das elektrische Ersatzschaltbild einer Transistorzelle des Transistorbauelements gemäß 24. Dieses Ersatzschaltbild umfasst einen Enhancement-MOSFET 2. Bezugnehmend auf 24 ist dieser Enhancement-MOSFET gebildet durch die Gateelektrode 21, das Gatedielektrikum 22, das Sourcegebiet 12, das Bodygebiet 13 und den Abschnitt des Driftgebiets 11, der an das Bodygebiet 13 angrenzt. Ein JFET 3 ist in Reihe zu der Drain-Source-Strecke des Enhancement-MOSFET 2 geschaltet. Dieser JFET 3 ist gebildet durch das Driftgebiet 11, das Kompensationsgebiet 31 und das Draingebiet 14, wobei das Kompensationsgebiet 31 ein Gategebiet des JFET 3 bildet. Der Enhancement-MOSFET 2 und der erste JFET 3 sind in Reihe zwischen Lastanschlüsse des Transistorbauelements geschaltet, also die Source- und Drainanschlüsse S, D bei dem Ausführungsbeispiel gemäß 24. Bezugnehmend auf 25 ist ein Depletion-Transistor, insbesondere ein Depletion-MOSFET, zwischen den Sourceanschluss S und das Gate des JFET 3 geschaltet. Dieser Depletion-Transistor ist der Kopplungstransistor der Kopplungsanordnung und ist gebildet durch die Steuerelektrode 41, das Steuerelektrodendielektrikum 42 und das Kanalgebiet 43. Das Gate dieses Depletion-Transistors 4 ist an den Steueranschluss G2 angeschlossen. Dieser Depletion-Transistor ist ein p-leitender Depletion-Transistor bei dem Ausführungsbeispiel gemäß 25.
Bezugnehmend auf 24 können mehrere Transistorzellen (wobei jede Transistorzelle ein Ersatzschaltbild gemäß 25 aufweist) in dem Transistorbauelement realisiert sein. Gemäß einem Ausführungsbeispiel weisen die Kopplungstransistoren, die zwischen die Kompensationsgebiete 31 und den Sourceanschluss S geschaltet sind, dieselbe Schwellenspannung auf. Gemäß einem weiteren Ausführungsbeispiel, gibt es wenigstens zwei unterschiedliche Gruppen von Kompensationsgebieten 31, wobei die Kopplungstransistoren, die die Kompensationsgebiete einer Gruppe an den Sourceanschluss S koppeln eine Schwellenspannung aufweisen, die unterschiedlich ist zu der Schwellenspannung der Depletion-Transistoren, die die Kompensationsgebiete 31 der anderen Gruppe an den Sourceanschluss S koppeln. Das Funktionsprinzip eines Transistorbauelements, das auf diese Weise realisiert ist, ist ähnlich dem Funktionsprinzip des Transistorbauelements gemäß 22, mit dem Unterschied, dass das Transistorbauelement gemäß 24 nur eine Steuerspannung benötigt, wobei die einzelnen Kopplungstransistoren abhängig davon, ob die Steuerspannung unterhalb oder oberhalb der Schwellenspannung der einzelnen Kopplungstransistoren liegt, ein- oder ausgeschaltet werden. Wie bei dem Transistorbauelement gemäß 22 kann das Transistorbauelement gemäß 24 optional herkömmliche Transistorzellen aufweisen, deren Kompensationsgebiete permanent an den Source- oder Gateanschluss gekoppelt sind.
Gemäß einem weiteren Ausführungsbeispiel weisen die Kopplungstransistoren der einzelnen Transistorzellen dieselbe Schwellenspannung und wenigstens zwei Steueranschlüsse zum Anlegen verschiedener Steuerspannungen auf. Das Funktionsprinzip des derart realisierten Transistorbauelements entspricht dem Funktionsprinzip des Transistorbauelements gemäß 21.
Die 26 und 27 veranschaulichen horizontale Querschnittsdarstellungen von zwei unterschiedlichen Ausführungsbeispielen des Transistorbauelements gemäß 24. Bei jedem Ausführungsbeispiel sind die Transistorzellen langgestreckte Transistorzellen mit langgestreckten Sourcegebieten und mit einer langgestreckten Gateelektrode 21. Bei dem Ausführungsbeispiel gemäß 26 sind die Steuerelektrodenabschnitte 41 der einzelnen Kopplungstransistoren langgestreckte Elektroden. Entsprechend ist das Kanalgebiet 46 ebenfalls ein langgestrecktes Halbleitergebiet, das im Wesentlichen parallel zu dem Sourcegebiet 12 verläuft. Das Kompensationsgebiet 31 (das in 26 außerhalb des dargestellten Bereichs liegt) ist bei diesem Ausführungsbeispiel ebenfalls ein langgestrecktes Halbleitergebiet.
Bei dem Ausführungsbeispiel gemäß 27 ist das Kompensationsgebiet 31 (das in 27 in gestrichelten Linien dargestellt ist) ein langgestrecktes Halbleitergebiet. Allerdings ist ein Kompensationsgebiet 31 an den Sourceanschluss S über mehrere Kopplungstransistoren gekoppelt, wobei jeder Kopplungstransistor eine ringförmige Steuerelektrode 41 aufweist, wobei jede Steuerelektrode 41 ein Kanalgebiet 46 umgibt. Die spezielle Form des Rings der Steuerelektrode ist beliebig.
28 veranschaulicht eine Modifikation des Transistorbauelements gemäß 24. Bei einem Ausführungsbeispiel gemäß 28 ist das Kanalgebiet 43 elektrisch an das Kompensationsgebiet 31 über ein Verbindungsgebiet 47 angeschlossen, das den selben Dotierungstyp wie das Kanalgebiet 43 und die Kompensationsgebiete 31, jedoch eine höhere Dotierungskonzentration aufweist. Die Dotierungskonzentration des Verbindungsgebiets 47 ist beispielsweise etwa 1E17 cm^–3. In 28 ist, ebenso wie bei den anderen nachfolgend erläuterten Querschnittsdarstellungen, das Draingebiet des Transistorbauelements nicht dargestellt.
29 veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements, das eine Kopplungsanordnung mit einem Kopplungstransistor aufweist. Bei diesem Ausführungsbeispiel ist die Kopplungsanordnung 40 zwischen das Bodygebiet 13 und das Kompensationsgebiet 31 geschaltet, wobei das Kompensationsgebiet 31 in der vertikalen Richtung des Halbleiterkörpers unterhalb des Bodygebiets 13 angeordnet ist. Ein Ende des Kanalgebiets 43 grenzt an das Bodygebiet 13, während ein gegenüberliegendes Ende des Kanalgebiets 43 an ein Kompensationsgebiet 31 oder ein optionales Verbindungsgebiet 47 angrenzt. Das optionale Verbindungsgebiet 47 weist denselben Dotierungstyp wie das Kompensationsgebiet 31 und das Kanalgebiet 43 auf, weist jedoch eine höhere Dotierungskonzentration auf.
Bezugnehmend auf 29 ist die Steuerelektrode 41 des Kopplungstransistors als Grabenelektrode ausgebildet, die sich von der Oberfläche des Halbleiterkörpers 100 durch das Bodygebiet 13 und das Kanalgebiet 43 an oder in das Kompensationsgebiet 31 bzw. das optionale Verbindungsgebiet 47 erstreckt. Die Steuerelektrode 41 ist durch das Steuerelektrodendielektrikum dielektrisch gegenüber diesen Halbleitergebieten isoliert.
Bei dem Ausführungsbeispiel gemäß 29 ist die Gateelektrode (des Enhancement-MOSFET) als planare Elektrode oberhalb der Oberfläche des Halbleiterkörpers 100 ausgebildet und erstreckt sich in einer lateralen Richtung des Halbleiterkörpers 100 von dem Sourcegebiet 12 entlang des Bodygebiets 13 und des Driftgebiets 11 und ist dielektrisch durch das Gatedielektrikum 22 gegenüber diesen Halbleitergebieten isoliert. Ein Abschnitt des Driftgebiets 11 erstreckt sich bei diesem Ausführungsbeispiel bis an die Oberfläche des Halbleiterkörpers 100.
Das Funktionsprinzip des Transistorbauelements gemäß 29 entspricht dem Funktionsprinzip der Transistorbauelemente der 24 und 28. D. h., die Kopplungsanordnung 40 mit dem Kopplungstransistor bildet einen Schalter oder bildet einen variablen Widerstand zwischen dem Sourceanschluss, der elektrisch über das Kontaktgebiet 15 an das Bodygebiet 13 angeschlossen ist, und dem Kompensationsgebiet 31, wobei der Widerstandswert dieses variablen Widerstands über eine Steuerspannung, die zwischen dem Steueranschluss G2 und dem Sourceanschluss S anliegt, eingestellt werden kann. Wenn der Betrag der Steuerspannung höher als die Schwellenspannung des Depletion-Transistors ist, floatet das Kompensationsgebiet 31 (ist von dem Bodygebiet 13 elektrisch isoliert). Bei Steuerspannungen unterhalb der Schwellenspannung funktioniert der Transistor wie ein Widerstand, was anhand der 23 und 24 erläutert wurde.
30 veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements mit einer Kopplungsanordnung, die einen Kopplungstransistor aufweist. Bei diesem Ausführungsbeispiel ist die Gateelektrode 21 als Grabenelektrode ausgebildet, die sich von der Oberfläche des Halbleiterkörpers 100 durch das Sourcegebiet 12 und das Bodygebiet 13 an oder in das Driftgebiet 11 erstreckt. Das Kompensationsgebiet 31 ist beabstandet zu der Gateelektrode 21 in der lateralen Richtung des Halbleiterkörpers 100. Die Steuerelektrode 41 der Kopplungsanordnung 40 ist als planare Elektrode oberhalb der Oberfläche des Halbleiterkörpers 100 ausgebildet und erstreckt sich in einer lateralen Richtung des Halbleiterkörpers 100 von dem Kontaktgebiet 15 entlang des Kanalgebiets 43 bis an das Kompensationsgebiet 31. Optional schließt sich ein Verbindungsgebiet 47 desselben Dotierungstyps wie das Kanalgebiet 43, das jedoch höher dotiert ist, an das Kanalgebiet 43 im Bereich der Oberfläche des Halbleiterkörpers 100 an. Wie bei den zuvor erläuterten Ausführungsbeispielen ist das Bodygebiet 13 beabstandet zu dem Kompensationsgebiet 31.
31 veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements. Das Transistorbauelement gemäß 31 basiert auf dem Transistorbauelement gemäß 24 und unterscheidet sich von dem Transistorbauelement gemäß 24 dadurch, dass Feldelektroden 25, 48, die elektrisch an den Sourceanschluss S angeschlossen sind, unterhalb der Gateelektrode 21 bzw. der Steuerelektrode 41 angeordnet sind. Die Feldelektroden 25, 48 sind gegenüber umliegenden Halbleitergebieten durch Feldelektrodendielektrika 46, 49 dielektrisch isoliert. Die Feldelektrode 26 unterhalb der Gateelektrode 21 ist benachbart zu dem Driftgebiet 11, während die Feldelektrode 48 unterhalb der Steuerelektrode 41 benachbart zu dem Kompensationsgebiet 31 auf einer Seite und benachbart zu dem Driftgebiet 11 auf der anderen Seite ist. Die Feldelektroden 25, 48 haben eine Abschirmfunktion und schützen das Gatedielektrikum 22 und das Steuerelektrodendielektrikum 42 gegenüber elektrischen Feldern, wenn das Transistorbauelement im Aus-Zustand ist. Die Verbindung zwischen den Feldelektroden 25, 48 und dem Sourceanschluss S ist in 31 nur schematisch dargestellt.
Bezugnehmend auf die Beschreibung im Zusammenhang mit 24 kann der Kopplungstransistor der Kopplungsanordnung 40 als variabler Widerstand betrieben werden, der die elektrische Verbindung zwischen dem Kompensationsgebiet 31 und dem Sourceanschluss S nicht vollständig abschnürt. Der Effekt, einen variablen Widerstand zwischen den Kompensationsgebieten 31 und dem Sourceanschluss S vorzusehen, wurde unter Bezugnahme auf 23 erläutert. Bezugnehmend auf diese Beschreibung kann die Geschwindigkeit, bei der das Kompensationsgebiet 31 entladen wird, wenn das Transistorbauelement vom Aus-Zustand in den Ein-Zustand schaltet, durch die an den Steueranschluss G2 angelegte Steuerspannung eingestellt werden. Wenn der variable Widerstand so eingestellt ist, dass er einen hohen Widerstandswert aufweist, wie beispielsweise dann, wenn der Kopplungstransistor das Kanalgebiet 43 vollständig abschnürt, kann das Kompensationsgebiet 31 nicht entladen werden, wenn das Transistorbauelement einschaltet. Wenn das Kanalgebiet zwischen dem Kompensationsgebiet 31 und dem Sourceanschluss S allerdings nicht vollständig abgeschnürt ist (also wenn die Steuerspannung unterhalb der Schwellenspannung des Kopplungstransistors liegt), wird das Kompensationsgebiet 31 entladen, wenn der MOSFET einschaltet, wobei die Dynamik des Entladungsprozesses über den Widerstandswert des variablen Widerstands (der als Depletion-Transistor ausgebildet sein kann) definiert ist. In diesem Fall definiert der variable Widerstand die Ladungsmenge, die innerhalb einer vorgegebenen Zeitdauer aus dem Kompensationsgebiet in einen Sourceanschluss fließen kann, wobei eine Ladung von dem Kompensationsgebiet 31 fließt, bis das Kompensationsgebiet 31 vollständig entladen ist.
32 veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements. Bei diesem Transistorbauelement kann nicht nur die Ladungsmenge, die innerhalb einer vorgegebenen Zeitdauer, nachdem das Transistorbauelement eingeschaltet wurde, an das Kompensationsgebiet 31 fließt, sondern auch die Gesamtmenge der von dem Kompensationsgebiet 31 fließenden Ladung gesteuert werden. Das Steuern der Ladung, die vom dem Kompensationsgebiet 31 fließt, nachdem das Transistorbauelement eingeschaltet wurde, ermöglicht ein Einstellen der Ausgangskapazität und, dementsprechend, des Einschaltwiderstands des Transistorbauelements. Während bei den zuvor erläuterten Ausführungsbeispielen das Kompensationsgebiet 31 entweder floatet (zu einer niedrigen Ausgangskapazität jedoch einem hohen Einschaltwiderstand führt) oder entladen wird (wobei die Geschwindigkeit, mit der das Kompensationsgebiet 32 entladen wird, variieren kann), kann das Kompensationsgebiet 31 des Transistorbauelements gemäß 32 teilweise entladen werden. Es ist dadurch möglich, die Ausgangskapazität und den Einschaltwiderstand des Transistorbauelements kontinuierlich zu variieren. Die Ladungsmenge, die von dem Kompensationsgebiet 31 fließt, nachdem das Transistorbauelement eingeschaltet wurde, wird in der Kopplungsanordnung durch zwei Kopplungstransistoren gesteuert, nämlich dem zuvor erläuterten Kopplungstransistor (der nachfolgend als erster Kopplungstransistor bezeichnet wird), und einen zweiten Kopplungstransistor.
Bei dem Ausführungsbeispiel gemäß 32 ist der erste Kopplungstransistor als Depletion-Transistor ausgebildet. Das Ausführungsbeispiel gemäß 32 basiert auf dem Ausführungsbeispiel gemäß 24, so dass alles, was bezüglich der einzelnen Merkmale des Transistorbauelements gemäß 24 erläutert wurde, in entsprechender Weise für das Transistorbauelement gemäß 32 gilt. Wie das Transistorbauelement gemäß 24 kann das Transistorbauelement gemäß 32 ausgebildet sein mit ersten Kopplungstransistoren, die identische Schwellenspannungen aufweisen, mit ersten Kopplungstransistoren, die unterschiedliche Schwellenspannungen aufweisen, und mit einem oder mehreren Steueranschlüssen G2.
Bei dem Ausführungsbeispiel gemäß 32 ist der zweite Kopplungstransistor ebenfalls als Depletion-Transistor ausgebildet und umfasst eine zweite Steuerelektrode 61, die benachbart zu einem zweiten Kanalgebiet 63 angeordnet ist und die durch ein zweites Steuerelektrodendielektrikum dielektrisch gegenüber dem zweiten Kanalgebiet 63 isoliert ist. Das zweite Kanalgebiet 63 grenzt an das Kanalgebiet 43, das nachfolgend als erstes Kanalgebiet bezeichnet wird, an. Bei dem Ausführungsbeispiel gemäß 32 ist die zweite Steuerelektrode 61 der vertikalen Richtung des Halbleiterkörpers 100 unterhalb der ersten Steuerelektrode 41 und ist gegenüber der ersten Steuerelektrode 41 durch eine Dielektrikumsschicht dielektrisch isoliert. Das erste Kanalgebiet 43 ist entweder direkt oder über das optionale Kontaktgebiet 46 an den Sourceanschluss S angeschlossen, und das zweite Kanalgebiet 63 ist zwischen das erste Kanalgebiet 43 und das Kompensationsgebiet 31 geschaltet. Allerdings kann die Reihenfolge, in der die ersten und zweiten Kanalgebiete 43, 63 zwischen den Sourceanschluss S und das Kompensationsgebiet 31 geschaltet sind, in nachfolgend erläuterter Weise vertauscht werden. Die ersten und zweiten Kopplungstransistoren können Transistoren desselben Typs sein. Diese Kopplungstransistoren können jedoch auch als Transistoren unterschiedlichen Typs realisiert sein.
Bei dem Ausführungsbeispiel gemäß 32 umfasst das Transistorbauelement außerdem eine Feldelektrode 25, die an den Sourceanschluss S gekoppelt ist und die unterhalb der Gateelektrode 21 angeordnet ist. Allerdings ist diese Feldelektrode 25 optional.
33 zeigt das Ersatzschaltbild einer Transistorzelle des Transistorbauelements gemäß 32. Das Ersatzschaltbild gemäß 33 basiert auf dem Ersatzschaltbild gemäß 25 und umfasst außerdem einen zweiten Kopplungstransistor 6, der in Reihe zu dem ersten Kopplungstransistor 4 zwischen den Sourceanschluss S und das Gategebiet des JFET 3 geschaltet ist. Der zweite Kopplungstransistor 6 ist ebenfalls als Depletion-Transistor, insbesondere als p-leitender Depletion-Transistor ausgebildet. Bezugnehmend auf 32 ist dieser zweite Kopplungstransistor 6 durch die zweite Steuerelektrode 61, das zweite Steuerelektrodendielektrikum 62 und das zweite Kanalgebiet 63 gebildet.
Die Dotierungskonzentration des zweiten Kanalgebiets 63 kann der Dotierungskonzentration des ersten Kanalgebiets 43 entsprechen oder kann sich von der Dotierungskonzentration dieses Kanalgebiets 43 unterscheiden. Die Schwellenspannung des zweiten Kopplungstransistors kann durch die Dotierungskonzentration des zweiten Kanalgebiets 63 und/oder den Abstand zwischen den wenigstens zwei gegenüberliegenden Gebieten der zweiten Steuerelektrode 61, zwischen denen das zweite Steuergebiet 63 angeordnet ist, und/oder eine Dicke der Dielektrikumsschicht 62 eingestellt werden.
Das Funktionsprinzip des Transistorbauelements der 32 und 33 ist nachfolgend erläutert. Zu Zwecken der Erläuterung sei angenommen, dass das Transistorbauelement sich im Aus-Zustand befindet und das Kompensationsgebiet 31 geladen wurde. Wenn das Transistorbauelement durch Anlegen einer geeigneten Ansteuerspannung zwischen dem Gateanschluss G und dem Sourceanschluss S eingeschaltet wird, definiert die Steuerspannung zwischen dem Steueranschluss G2 und ihrem Sourceanschluss S den Widerstand des ersten Kopplungstransistors und definiert dadurch die Ladungsmenge, die zwischen den Kompensationsgebieten 31 und dem Sourceanschluss S innerhalb einer vorgegebenen Zeitdauer fließen kann. Der zweite Kopplungstransistor 6 definiert die Dauer eines Zeitraums, in dem Ladung zwischen dem Kompensationsgebiet 31 und dem Sourceanschluss S transferiert werden kann. Dieser zweite Kopplungstransistor 6 ist gesteuert durch den Gateanschluss G und schaltet aus, wenn die Spannung zwischen dem Gateanschluss G und dem Sourceanschluss S die Schwellenspannung des vierten Transistors 6 erreicht. Die Schwellenspannung des vierten Transistors 6 ist so eingestellt, dass sie niedriger ist als die abschließend zwischen dem Gateanschluss G und dem Sourceanschluss S angelegte Spannung, wenn sich der Transistor im Ein-Zustand befindet. Die Spannung (Gate-Source-Spannung), die zwischen dem Gateanschluss G und dem Sourceanschluss S im Ein-Zustand des Transistorbauelements angelegt wird, ist beispielsweise zwischen 5 V und 20 V, insbesondere zwischen 10 V und 15 V. Die Schwellenspannung des zweiten Kopplungstransistors der Kopplungsanordnung 40 ist niedriger als diese Spannung. Wenn das Transistorbauelement eingeschaltet werden soll, wird die Gate-Source-Spannung von einem Aus-Wert auf einen Ein-Wert erhöht. Der Aus-Wert ist beispielsweise 0 V bei einem n-leitenden Transistorbauelement, und der Ein-Wert entspricht dem zuvor erläuterten abschließenden Wert. Wenn die Gate-Source-Spannung ansteigt, wird der alte Transistor der Kopplungsanordnung eingeschaltet bis die Gate-Source-Spannung den Schwellenwert dieses zweiten Kopplungstransistors erreicht. In dem Zeitraum bevor der zweite Kopplungstransistor abschnürt, kann das Kompensationsgebiet 31 entladen werden, wobei die Ladungsmenge, die von dem Kompensationsgebiet 31 an den Sourceanschluss S während einer vorgegebenen Zeitdauer fließt, durch den ersten Kopplungstransistor der Kopplungsanordnung 40 definiert ist. Nachdem der zweite Transistor ausgeschaltet wurde, wird das Kompensationsgebiet 31 nicht mehr weiter entladen, und zwar unabhängig von der zwischen dem Steueranschluss G2 und dem Sourceanschluss S angelegten Steuerspannung. Dadurch kann die Ladungsmenge, die in dem Kompensationsgebiet verbleibt, nachdem der Transistor ausgeschaltet wurde, bei diesem Ausführungsbeispiel über die ersten und zweiten Kopplungstransistoren gesteuert werden.
34 veranschaulicht eine vertikale Querschnittsdarstellung eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Das Transistorbauelement gemäß 34 basiert auf dem Transistorbauelement gemäß 32 und umfasst zusätzlich ein Verbindungsgebiet 47 zwischen dem zweiten Kanalgebiet 63 und dem Kompensationsgebiet 31. Dieses Verbindungsgebiet 47 weist denselben Dotierungstyp wie das Kompensationsgebiet 31 und die ersten und zweiten Kanalgebiete 43, 63 auf, ist jedoch höher dotiert.
35 veranschaulicht eine vertikale Querschnittsdarstellung eines Transistorbauelements gemäß einem weiteren Ausführungsbeispiel. Bei diesem Ausführungsbeispiel ist das erste Kanalgebiet 43 zwischen dem zweiten Kanalgebiet 63 und dem Kompensationsgebiet 31 angeordnet. Das Kanalgebiet 63 ist an den Sourceanschluss S angeschlossen, und zwar entweder direkt oder über ein optionales Kontaktgebiet 65, das vom selben Dotierungstyp wie das zweite Kanalgebiet 63, das jedoch höher dotiert ist. Das Verbindungsgebiet 47 zwischen dem ersten Kanalgebiet 43 und dem Kompensationsgebiet 31 ist optional.
Das Ersatzschaltbild einer Transistorzelle des Transistorbauelements gemäß 35 ist in 36 dargestellt. Dieses Ersatzschaltbild entspricht dem Ersatzschaltbild gemäß 33 mit dem Unterschied, dass die Reihenfolge der ersten und zweiten Kopplungstransitoren 4, 6 in der Reihenschaltung mit den zwei Kopplungstransistoren zwischen dem Sourceanschluss S und dem Gategebiet (dem Kompensationsgebiet 31) des JFET 3 vertauscht ist.
37 veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements. Bei diesem Ausführungsbeispiel ist die Gateelektrode 21 als Grabenelektrode ausgebildet und ist benachbart zu dem Bodygebiet 13 auf einer Seite des Grabens und ist benachbart zu dem zweiten Kanalgebiet 36 auf der anderen Seite des Grabens. Dadurch funktioniert die Gateelektrode 21 gleichzeitig als Gateelektrode des MOSFET und als zweite Steuerelektrode des zweiten Kopplungstransistors der Kopplungsanordnung 40. Die erste Steuerelektrode ist unterhalb der Gateelektrode 21 und benachbart zu dem ersten Kanalgebiet 43 angeordnet. Das erste Kanalgebiet 43 grenzt an das zweite Kanalgebiet 63 an und ist entweder direkt oder über das optionale Verbindungsgebiet 47 an das Kompensationsgebiet 31 angeschlossen. Wie bei den zuvor anhand der 32, 34 und 35 erläuterten Ausführungsbeispielen ist das Kompensationsgebiet 31 beabstandet zu der Oberfläche des Halbleiterkörpers 100.
38 veranschaulicht ein weiteres Ausführungsbeispiel eines Transistorbauelements mit einer Kopplungsanordnung, die zwei Transistoren aufweist. Bei diesem Ausführungsbeispiel bildet die Gateelektrode 21, wie bei dem Ausführungsbeispiel gemäß 37, die Gateelektrode des MOSFET und die zweite Steuerelektrode des zweiten Transistors der Kopplungsanordnung. Die Gateelektrode 21 und die Steuerelektrode 41 des ersten Transistors der Kopplungsanordnung 40 sind beabstandet in der lateralen Richtung des Halbleiterkörpers 100 und sind jeweils als Grabenelektroden ausgebildet. Die Gateelektrode 21 ist benachbart zu dem Bodygebiet 13 auf einer Seite des Grabens und ist benachbart zu dem zweiten Kanalgebiet 63 auf der anderen Seite des Grabens. Das zweite Kanalgebiet 63 grenzt an das erste Kanalgebiet 43 in der lateralen Richtung des Halbleiterkörpers 100 an. Die ersten und zweiten Kanalgebiete 43, 63 sind beide zwischen dem Sourceanschluss S und das Kompensationsgebiet 31 geschaltet, wobei Verbindungsgebiete 46 und 47 zwischen den Kanalgebieten 43, 63 und dem Sourceanschluss bzw. den Kanalgebieten 43, 63 und dem Kompensationsgebiet 31 optional sind. Bei diesem Halbleiterbauelement steuert die Steuerelektrode 41 den Kanal in dem ersten Kanalgebiet 43 und insbesondere den Widerstandswert dieses Kanals, wenn das Halbleiterbauelement im Aus-Zustand ist. Der Abstand zwischen der Steuerelektrode 41 und der Gateelektrode 21, die Dotierungskonzentration in den ersten und zweiten Kanalgebieten 43, 63 und die Dicke der Dielektrikumsschichten 42, 22 sind so gewählt, dass die Gateelektrode 21 die ersten und zweiten Kanalgebiete 43, 63 abschnürt, wenn das Halbleiterbauelement im Ein-Zustand ist.
Obwohl verschiedene erläuternde Ausführungsbeispiele der Erfindung beschrieben wurden, ist es für einen Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, wodurch die Vorteile der Erfindung erhalten werden, ohne den Umfang der Erfindung zu verlassen. Es ist für Fachleute außerdem offensichtlich, dass Komponenten, die dieselbe Funktion erfüllen, in geeigneter Weise verwendet werden können. Es sei außerdem erwähnt, dass Merkmale, die im Zusammenhang mit einer speziellen Figur erläutert wurden, mit Merkmalen anderer Figuren kombiniert werden können, auch wenn dies zuvor nicht explizit erwähnt wurde. Außerdem können Verfahren der Erfindung vollständig in Software implementiert werden, unter Verwendung geeigneter Prozessorbefehle, oder als Hybridimplementierungen, die eine Kombination von Hardwarelogik und Softwarelogik umfassen, um dieselben Ergebnisse zu realisieren.

Claims

Halbleiterbauelement, das wenigstens eine Bauelementzelle aufweist, wobei die Bauelementzelle aufweist: ein Sourcegebiet (12), ein Draingebiet (14), ein Bodygebiet (13) und ein Driftgebiet (11) in einem Halbleiterkörper, wobei das Bodygebiet (13) zwischen dem Sourcegebiet (12) und dem Driftgebiet (11) und das Driftgebiet (11) zwischen dem Bodygebiet (13) und dem Draingebiet (14) angeordnet ist; ein Kompensationsgebiet (31), das an das Driftgebiet (11) angrenzt; eine Sourceelektrode (51), die das Sourcegebiet (12) und das Bodygebiet (13) elektrisch kontaktiert; eine Gateelektrode (21), die benachbart zu dem Bodygebiet (13) angeordnet ist und die durch ein Gatedielektrikum dielektrisch gegenüber dem Bodygebiet (13) isoliert ist; eine Kopplungsanordnung (40), die einen Steueranschluss (G2) aufweist und die dazu ausgebildet ist, das Kompensationsgebiet (31) abhängig von einem dem Steueranschluss (G2) zugeführten Steuersignal an wenigstens eines von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) zu koppeln.
Halbleiterbauelement nach Anspruch 1, wobei die Kopplungsanordnung weiterhin aufweist: einen elektronischen Schalter, der zwischen das Bodygebiet (13) und die Sourceelektrode (51) geschaltet ist.
Halbleiterbauelement nach Anspruch 1, wobei die Kopplungsanordnung weiterhin aufweist: eine Steuerelektrode (41), die elektrisch an den Steueranschluss (G2) gekoppelt ist und die zwischen dem Bodygebiet (13) und dem Kompensationsgebiet (31) durch einen Abschnitt des Driftgebiets (11) verläuft; ein Steuerelektrodendielektrikum (42), das die Steuerelektrode (41) dieelektrisch gegenüber dem Driftgebiet (11), dem Bodygebiet (13) und dem Kompensationsgebiet (31) isoliert.
Halbleiterbauelement nach Anspruch 1, wobei die Kopplungsanordnung (40) dazu ausgebildet ist, einen Strom zwischen dem Kompensationsgebiet (31) und wenigstens einem von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) einzustellen oder zu steuern.
Halbleiterbauelement nach Anspruch 1, wobei die Kopplungsanordnung (40) weiterhin einen variablen Widerstand aufweist.
Halbleiterbauelement nach Anspruch 1, wobei die Kopplungsanordnung (40) dazu ausgebildet ist, einen Strom zwischen dem Kompensationsgebiet (31) und wenigstens einem von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) auf einen Maximalstrom zu begrenzen, der von dem Steuersignal abhängig ist.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin aufweist: mehrere Bauelementzellen, wobei die mehreren Bauelementzellen ein gemeinsames Driftgebiet (11) und ein gemeinsames Draingebiet (14) aufweisen und wobei deren Gateelektroden (21) an einen gemeinsamen Gateanschluss (G) angeschlossen sind.
Halbleiterbauelement nach Anspruch 7, wobei die Steueranschlüsse der Kopplungsanordnungen der mehreren Bauelementzellen an einen gemeinsamen Steueranschluss (G2) angeschlossen sind.
Halbleiterbauelement nach Anspruch 7, wobei die mehreren Bauelementzellen in p, mit p ≥ 2, Gruppen von Bauelementzellen unterteilt sind, wobei jede Gruppe von Bauelementzellen einen Gruppensteueranschluss aufweist und wobei die Steueranschlüsse der Bauelementzellen jeder Gruppe an den entsprechenden Gruppensteueranschluss angeschlossen sind.
Halbleiterbauelement nach einem der vorangehenden Ansprüche, das weiterhin wenigstens eine weitere Bauelementzelle aufweist, die aufweist: ein weiteres Sourcegebiet, ein weiteres Draingebiet, ein weiteres Bodygebiet und ein weiteres Driftgebiet, wobei das weitere Bodygebiet zwischen dem weiteren Sourcegebiet und dem weiteren Driftgebiet angeordnet ist und das weitere Driftgebiet zwischen dem weiteren Bodygebiet und dem weiteren Draingebiet angeordnet ist; eine weitere Sourceelektrode, die das Sourcegebiet und das Bodygebiet elektrisch kontaktiert; eine weitere Gateeletrode, die benachbart zu dem Bodygebiet angeordnet ist und die dielektrisch gegenüber dem weiteren Bodygebiet durch ein Gatedielektrikum isoliert ist; ein weiteres Kompensationsgebiet, das in dem Driftgebiet angeordnet ist und das elektrisch an eines von dem weiteren Sourcegebiet, dem weiteren Bodygebiet, der weiteren Sourceelektrode und der weiteren Gateelektrode angeschlossen ist.
Halbleiterbauelement nach Anspruch 10, wobei die Gateelektrode und die weitere Gateelektrode der wenigstens einen Bauelementzelle und der wenigstens einen weiteren Bauelementzelle an einen gemeinsamen Gateanschluss angeschlossen sind.
Halbleiterbauelement nach Anspruch 10, wobei das Driftgebiet der wenigstens einen Transistorzelle und das weitere Driftgebiet der wenigstens einen weiteren Transistorzelle ein gemeinsames Driftgebiet bilden; und wobei das Draingebiet der wenigstens einen Transistorzelle und das weitere Draingebiet der wenigstens einen weiteren Transistorzelle ein gemeinsames Draingebiet bilden.
Halbleiterbauelement nach Anspruch 1, wobei die Kopplungsanordnung weiterhin aufweist: wenigstens einen ersten Kopplungstransistor (4), der ein erstes Kanalgebiet (43) aufweist, das zwischen das Kompensationsgebiet (31) das wenigstens eine von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) gekoppelt ist, und die eine erste Steuerelektrode (41) aufweist, die an den Steueranschluss gekoppelt ist.
Halbleiterbauelement nach Anspruch 13, wobei der wenigstens eine erste Kopplungstransistor (4) ein Depletion-Transistor ist.
Halbleiterbauelement nach Anspruch 13, wobei der wenigstens eine erste Kopplungstransistor (4) ein Depletion-MOSFET ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 15, wobei wenigstens eine von der Gateelektrode (21) und der Steuerelektrode (41) eine Grabenelektrode ist, die sich in einer vertikalen Richtung des Halbleiterkörpers (100) erstreckt.
Halbleiterbauelement nach einem der Ansprüche 13 bis 15, wobei wenigstens eine von der Gateeletrode (21) und der ersten Steuerelektrode (41) eine planare Elektrode ist, die oberhalb einer Oberfläche des Halbleiterkörpers (100) angeordnet ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 17, wobei das Kompensationsgebiet (31) in der vertikalen Richtung des Halbleiterkörpers benachbart zu dem Kanalgebiet (43) ist.
Halbleiterbauelement nach Anspruch 18, wobei das erste Kanalgebiet (43) benachbart zu dem Bodygebiet (13) in der vertikalen Richtung des Halbleiterkörpers ist.
Halbleiterbauelement nach Anspruch 18, wobei das erste Kanalgebiet (43) in einer lateralen Richtung des Halbleiterkörpers (100) benachbart zu dem Bodygebiet (13) ist und von dem Bodygebiet (13) durch die erste Steuerelektrode (41) getrennt ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 20, wobei das Kompensationsgebiet (31) benachbart zu dem Kanalgebiet (43) in der lateralen Richtung des Halbleiterkörpers (100) ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 21, wobei mehrere erste Kopplungstransistoren zwischen das Kompensationsgebiet (31) und das wenigstens eine von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) gekoppelt sind und eine erste Steuerelektrode (41) aufweisen, die an den Steueranschluss gekoppelt ist.
Halbleiterbauelement nach einem der Ansprüche 13 bis 22, das weiterhin aufweist: wenigstens einen zweiten Kopplungstransistor (6) mit einem zweiten Kanalgebiet (63), das zwischen das Kompensationsgebiet (31) und das wenigstens eine von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) gekoppelt ist und eine zweite Steuerelektrode (61), die an die Gateelektrode (21) gekoppelt ist.
Halbleiterbauelement nach Anspruch 23, wobei der wenigstens eine zweite Kopplungstransistor (4) ein Depletion-Transistor ist.
Halbleiterbauelement nach Anspruch 24, wobei der wenigstens eine zweite Kopplungstransistor (4) ein Depletion-MOSFET ist.
Halbleiterbauelement nach einem der Ansprüche 23 bis 25, wobei die Kanalgebiete (43, 63) der ersten und zweiten Kopplungstransistoren (4, 6) in Reihe zwischen das Kompensationsgebiet (31) und das wenigstens eine von dem Bodygebiet (13), dem Sourcegebiet (12), der Sourceelektrode (51) und der Gateelektrode (21) angeordnet sind.
Halbleiterbauelement nach einem der Ansprüche 23 bis 26, wobei eine Elektrode die Gateelektrode (21) und die zweite Steuerelektrode des zweiten Kopplungstransistors (6) bildet.
Halbleiterbauelement nach einem der Ansprüche 13 bis 27, das weiterhin aufweist: mehrere parallel geschaltete Transistorzellen.
Halbleiterbauelement nach Anspruch 28, wobei die ersten Kopplungstransistoren von mindestens zwei unterschiedlichen Transistorzellen unterschiedliche Schwellenspannungen aufweisen.
Halbleiterbauelement, das wenigstens eine Transistorzelle eines ersten Typs und wenigstens eine Transistorzelle eines zweiten Typs aufweist, wobei die wenigstens eine Transistorzelle des ersten Typs aufweist: ein erstes Sourcegebiet, ein erstes Draingebiet, ein erstes Bodygebiet und ein erstes Driftgebiet, wobei das erste Bodygebiet zwischen dem ersten Sourcegebiet und dem ersten Driftgebiet angeordnet ist und das erste Driftgebiet zwischen dem ersten Bodygebiet und dem ersten Draingebiet angeordnet ist; eine erste Gateelektrode, die benachbart zu dem ersten Bodygebiet angeordnet ist und die durch ein erstes Gatedielektrikum dielektrisch gegenüber dem ersten Bodygebiet isoliert ist; eine erste Sourceelektrode, die das erste Sourcegebiet und das erste Bodygebiet elektrisch kontaktiert; ein erstes Kompensationsgebiet, das in dem ersten Driftgebiet angeordnet ist und das elektrisch an wenigstens eine von dem ersten Bodygebiet, dem ersten Sourcegebiet und der ersten Gateelektrode angeschlossen ist, wobei die wenigstens eine Transistorzelle des zweiten Typs aufweist: ein zweites Draingebiet, ein zweites Bodygebiet und ein zweites Driftgebiet, wobei das zweite Driftgebiet zwischen dem zweiten Bodygebiet und dem zweiten Draingebiet angeordnet ist; ein zweites Kompensationsgebiet, das in dem zweiten Driftgebiet angeordnet ist und das beabstandet zu dem zweiten Bodygebiet liegt; eine zweite Sourceelektrode, die elektrisch das zweite Bodygebiet kontaktiert; eine Kopplungsanordnung, die einen Steueranschluss aufweist und die dazu ausgebildet ist, das zweite Kompensationsgebiet an wenigstens eines von dem zweiten Bodygebiet und der zweiten Sourceelektrode abhängig von einem im Steueranschluss zugeführten Steuersignal elektrisch zu koppeln.
Halbleiterbauelement nach Anspruch 30, wobei die wenigstens eine Transistorzelle des zweiten Typs weiterhin aufweist: ein zweites Sourcegebiet, das in dem zweiten Bodygebiet angeordnet ist und das beabstandet zu dem zweiten Driftgebiet ist; eine zweite Gateelektrode, die benachbart zu dem zweiten Bodygebiet angeordnet ist und die dielektrisch gegenüber dem zweiten Bodygebiet durch ein zweites Gatedielektrikum isoliert ist.
Halbleiterbauelement nach Anspruch 30 und 31, wobei die ersten und zweiten Driftgebiete der Transistorzellen des ersten und zweiten Typs durch ein gemeinsames Driftgebiet gebildet sind.
Halbleiterbauelement nach einem der Ansprüche 30 bis 32, wobei die ersten und zweiten Draingebiete der Transistorzellen des ersten und zweiten Typs durch ein gemeinsames Draingebiet gebildet sind.
Halbleiterbauelement nach einem der Ansprüche 30 bis 33, wobei die ersten und zweiten Driftgebiete der Transistorzellen des ersten und zweiten Typs durch ein gemeinsames Driftgebiet gebildet sind.
Halbleiterbauelement nach einem der Ansprüche 30 bis 34, wobei die ersten und zweiten Gateelektroden der Transistorzellen des ersten und zweiten Typs an einen gemeinsamen Gateanschluss angeschlossen sind.
Halbleiterbauelement nach einem der Ansprüche 30 bis 35, das weiterhin aufweist: eine Vielzahl von n, mit n ≥ 2, Transistorzellen des ersten Typs; und eine Vielzahl von m, mit m ≥ 2, Transistorzellen des zweiten Typs.
Halbleiterbauelement nach Anspruch 36, wobei die Steueranschlüsse der Transistorzellen des zweiten Typs an einen gemeinsamen Steueranschluss angeschlossen sind.
Halbleiterbauelement nach Anspruch 37, wobei die Vielzahl von m Transistorzellen des zweiten Typs in p, mit p ≥ 2, Gruppen von Transistorzellen des zweiten Typs unterteilt ist, wobei jede Gruppe von Transistorzellen einen Gruppensteueranschluss aufweist und wobei die Steueranschlüsse der Transistorzellen jeder Gruppe an einen entsprechenden Gruppensteueranschluss angeschlossen sind.
Halbleiterbauelement nach einem der Ansprüche 30 bis 38, wobei wenigstens eine Transistorzelle des ersten Typs und eine Transistorzelle des zweiten Typs ein gemeinsames Bodygebiet aufweisen.
Halbleiterbauelement nach einem der Ansprüche 30 bis 39, wobei die Kopplungsanordnung dazu ausgebildet ist, einen Strom zwischen dem Kompensationsgebiet und dem wenigstens einen von dem Bodygebiet, dem Sourcegebiet, der Sourceelektrode und der Gateelektrode einzustellen oder zu steuern.
Halbleiterbauelement, das einen Gateanschluss (G), wenigstens einen Steueranschluss (G2) und erste und zweite Lastanschlüsse (D, S) aufweist und das wenigstens eine Bauelementzelle aufweist, wobei die wenigstens eine Bauelementzelle aufweist: ein MOSFET-Bauelement (2) mit einer Laststrecke und einem Steueranschluss, wobei der Steueranschluss an einen Steueranschluss (G) gekoppelt ist; ein JFET-Bauelement (3) mit einer Laststrecke und einem Steueranschluss, wobei die Laststrecke in Reihe zu der Laststrecke des MOSFET-Bauelements zwischen die Lastanschlüsse (S), geschaltet ist; einen ersten Kopplungstransistor (4) mit einer Laststrecke und einem Steueranschluss, wobei die Laststrecke zwischen den Steueranschlüssen des JFET-Bauelements an einen von dem Sourceanschluss (S) und dem Gateanschluss (G) gekoppelt ist, und wobei der Steueranschluss an den wenigstens einen Steueranschluss (G2) des Transistorbauelements gekoppelt ist.
Halbleiterbauelement nach Anspruch 41, wobei der erste Kopplungstransistor ein Depletion-MOSFET ist.
Halbleiterbauelement nach Anspruch 42, wobei das MOSFET-Bauelement (2) und der Depletion-MOSFET entgegengesetzte Leitungstypen aufweisen.
Halbleiterbauelement nach Anspruch 43, das weiterhin aufweist: einen zweiten Kopplungstransistor (6) mit einer Laststrecke und einem Steueranschluss, wobei die Laststrecke zwischen den Steueranschluss des JFET-Bauelements und einem von dem Sourceanschluss (S) und dem Gateanschluss (G) gekoppelt ist, und wobei der Steueranschluss an den wenigstens einen Steueranschluss (G2) des Transistorbauelements gekoppelt ist.
Halbleiterbauelement nach Anspruch 44, wobei der zweite Kopplungstransistor (6) ein Depletion-MOSFET ist.
Halbleiterbauelement nach Anspruch 44, wobei die ersten Laststrecken des ersten Kopplungstransistors (4) und des zweiten Kopplungstransistors (6) in Reihe geschaltet sind.
Halbleiterbauelement nach einem der Ansprüche 41 bis 46, das weiterhin aufweist: mehrere Bauelementzellen, die parallel geschaltet sind.