DE102013213453A1 - Schaltungsanordnung mit einer Gleichrichterschaltung - Google Patents

Schaltungsanordnung mit einer Gleichrichterschaltung Download PDF

Info

Publication number
DE102013213453A1
DE102013213453A1 DE102013213453.3A DE102013213453A DE102013213453A1 DE 102013213453 A1 DE102013213453 A1 DE 102013213453A1 DE 102013213453 A DE102013213453 A DE 102013213453A DE 102013213453 A1 DE102013213453 A1 DE 102013213453A1
Authority
DE
Germany
Prior art keywords
voltage
semiconductor device
transistor
load
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013213453.3A
Other languages
English (en)
Inventor
Gerald Deboy
Rolf Weis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/546,510 external-priority patent/US8971080B2/en
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of DE102013213453A1 publication Critical patent/DE102013213453A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/25—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only arranged for operation in series, e.g. for multiplication of voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H02M3/33592—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer having a synchronous rectifier circuit or a synchronous freewheeling circuit at the secondary side of an isolation transformer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Gleichrichterschaltung umfasst erste und zweite Lastanschlüsse, ein erstes Halbleiterbauelement, das eine Laststrecke aufweist und das dazu ausgebildet ist, ein Ansteuersignal zu erhalten, und mehrere zweite Halbleiterbauelemente, die jeweils eine Laststrecke aufweisen und die jeweils dazu ausgebildet sind, ein Ansteuersignal zu erhalten. Die Laststrecken der zweiten Halbleiterbauelemente sind in Reihe geschaltet und sind in Reihe zu der Laststrecke des ersten Halbleiterbauelements geschaltet. Eine Reihenschaltung mit dem ersten Halbleiterbauelement und den zweiten Halbleiterbauelementen ist zwischen die Lastanschlüsse geschaltet. Jedes der zweiten Halbleiterbauelemente ist dazu ausgebildet, als Ansteuerspannung entweder eine Laststreckenspannung wenigstens eines der zweiten Halbleiterbauelemente oder eine Laststreckenspannung wenigstens des ersten Halbleiterbauelements zu erhalten. Das erste Halbleiterbauelement ist dazu ausgebildet, als Ansteuerspannung eine Laststreckenspannung wenigstens eines der zweiten Halbleiterbauelemente zu erhalten.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Schaltungsanordnung mit einem Gleichrichter.
  • Gleichrichter sind elektronische Schaltungen oder elektronische Bauelemente, die einen Stromfluss in einer ersten Richtung ermöglichen, während sie einen Stromfluss in einer entgegengesetzten zweiten Richtung verhindern. Solche Gleichrichter sind in unterschiedlichen elektronischen Schaltungen in Automobil-, Industrie- und Verbraucheranwendungen, insbesondere in Leistungswandlungs- und Antriebsanwendungen, weit verbreitet.
  • Herkömmliche Gleichrichter können mit einer Diode realisiert werden, die einen Strom leitet, wenn sie vorwärts gepolt ist, und die sperrt, wenn sie rückwärts gepolt ist. Eine Diode verursacht allerdings relativ hohe Verluste, wenn sie vorwärts gepolt ist. Diese Verluste sind proportional zu dem Strom durch die Diode. Insbesondere in Leistungswandlungsanwendungen oder Leistungsversorgungsanwendungen, bei denen ein hoher Strom durch den Gleichrichter fließen kann, können erhebliche Verluste auftreten. Außerdem leitet eine Diode (Leistungsdiode), die in Leistungswandlungs- oder Antriebsanwendungen verwendet wird, nicht sofort, wenn sie vom vorwärts gepolten Zustand in den rückwärts gepolten Zustand wechselt, so dass eine Zeitdauer vorhanden sein kann, in der ein Strom in der Rückwärtsrichtung fließt.
  • Ein Gleichrichter kann außerdem mit einem MOSFET (Leistungs-MOSFET) und einer geeigneten Ansteuerschaltung für den MOSFET realisiert sein. Ein herkömmlicher Leistungs-MOSFET umfasst eine integrierte Diode, die als Bodydiode bekannt ist, die wirksam ist zwischen einem Drainanschluss und einem Sourceanschluss des MOSFET. Aufgrund dieser Diode leitet ein MOSFET immer dann einen Strom, wenn eine Spannung zwischen die Drain- und Sourceanschlüsse angelegt wird, die den MOSFET rückwärts polt. Bei einem n-leitenden MOSFET (p-leitenden MOSFET) ist eine rückwärts polende Spannung des MOSFET eine positive Source-Drain-Spannung (negative Source-Drain-Spannung). Die Ansteuerschaltung schaltet den MOSFET jedes Mal dann ein, wenn der MOSFET rückwärts gepolt ist. Die Verluste, die in einem MOSFET im Ein-Zustand auftreten, sind niedriger als Verluste, die in einer Diode unter ähnlichen Betriebsbedingungen auftreten. Allerdings können Leistungs-MOSFETs, die in Gleichrichtern, in Antriebsanwendungen oder in Leistungswandlungsanwendungen verwendet werden können, eine erhebliche Ausgangskapazität besitzen, die jedes Mal dann, wenn der MOSFET ein-/ausschaltet, geladen/entladen werden muss. Diese Kapazität verursacht Schaltverluste und Schaltverzögerungen.
  • Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, eine Schaltungsanordnung mit einer Gleichrichterschaltung, die reduzierte Verluste besitzt, eine Gleichrichterschaltung mit reduzierten Verlusten und ein Verfahren zum Betreiben einer Gleichrichterschaltung zur Verfügung zu stellen.
  • Diese Aufgabe wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1, eine Gleichrichterschaltung gemäß Anspruch 34 und ein Verfahren gemäß Anspruch 22. Spezielle Ausführungsbeispiele sind in den abhängigen Ansprüchen angegeben. Ein erstes Ausführungsbeispiel betrifft eine Schaltungsanordnung, die eine Gleichrichterschaltung umfasst. Die Gleichrichterschaltung umfasst einen ersten und einen zweiten Lastanschluss, ein erstes Halbleiterbauelement mit einer Laststrecke und einem Steueranschluss und mehrere zweite Halbleiterbauelemente, die jeweils eine Laststrecke zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss und einen Steueranschluss aufweisen. Die Laststrecken der zweiten Halbleiterbauelemente sind in Reihe geschaltet und sind in Reihe zu der Laststrecke des ersten Halbleiterbauelements geschaltet. Die Reihenschaltung mit dem ersten Halbleiterbauelement und den zweiten Halbleiterbauelementen ist zwischen die Lastanschlüsse der Gleichrichterschaltung geschaltet. Der Steueranschluss eines der zweiten Halbleiterbauelemente ist an einen der Lastanschlüsse des ersten Halbleiterbauelements angeschlossen und andere zweite Halbleiterbauelemente als das erste zweite Halbleiterbauelement haben ihren Steueranschluss an einen Lastanschluss eines zweiten Halbleiterbauelements angeschlossen.
  • Ein zweites Ausführungsbeispiel betrifft eine Gleichrichterschaltung mit einem ersten und einem zweiten Lastanschluss, einem ersten Halbleiterbauelement, das eine Laststrecke aufweist, und mehreren zweiten Halbleiterbauelementen, die jeweils eine Laststrecke aufweisen und die jeweils dazu ausgebildet sind, ein Ansteuersignal zu erhalten. Laststrecken der zweiten Halbleiterbauelemente sind in Reihe geschaltet und sind in Reihe zu der Laststrecke des ersten Halbleiterbauelements geschaltet, und die Reihenschaltung mit dem ersten Halbleiterbauelement und den zweiten Halbleiterbauelementen ist zwischen die Lastanschlüsse geschaltet. Jedes der zweiten Halbleiterbauelemente ist dazu ausgebildet, als Ansteuerspannung entweder eine Laststreckenspannung wenigstens eines zweiten Halbleiterbauelements oder eine Laststreckenspannung wenigstens des ersten Halbleiterbauelements zu erhalten. Das erste Halbleiterbauelement ist dazu ausgebildet, als Ansteuerspannung eine Laststreckenspannung wenigstens eines der mehreren zweiten Halbleiterbauelemente zu erhalten.
  • Ein drittes Ausführungsbeispiel betrifft ein Verfahren zum Betreiben einer Gleichrichterschaltung. Die Gleichrichterschaltung umfasst einen ersten und einen zweiten Lastanschluss, ein erstes steuerbares Halbleiterbauelement mit einer Laststrecke und einem Steueranschluss, ein Gleichrichterelement, das in die Laststrecke geschaltet ist, eine Vielzahl von n, mit n > 1, zweite Halbleiterbauelemente, die jeweils eine Laststrecke zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss und einen Steueranschluss aufweisen. Die Laststrecken der zweiten Halbleiterbauelemente sind in Reihe geschaltet und sind in Reihe zu der Laststrecke des ersten Halbleiterbauelements geschaltet, wobei die Reihenschaltung mit dem ersten Halbleiterbauelement und der Vielzahl der zweiten Halbleiterbauelemente zwischen die Lastanschlüsse der Gleichrichterschaltung geschaltet ist. Der Steueranschluss eines der zweiten Halbleiterbauelemente ist an einen der Lastanschlüsse des ersten Halbleiterbauelements angeschlossen, und andere zweite Halbleiterbauelemente als das eine haben ihren Steueranschluss an einen Lastanschluss eines zweiten Halbleiterbauelements angeschlossen. Das Verfahren umfasst das Detektieren eines Betriebsparameters der Gleichrichterschaltung, wobei der Betriebsparameter abhängig ist von wenigstens einem der folgenden: einem Strom durch das Gleichrichterelement in dem ersten Halbleiterbauelement, einer Spannung über dem Gleichrichterelement, und einer Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss; und Steuern des ersten Halbleiterbauelements derart, dass es abhängig von dem Betriebsparameter eingeschaltet wird.
  • Beispiele werden nun unter Bezugnahme auf die Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen des Grundprinzips, so dass nur Merkmale, die zum Verständnis des Grundprinzips notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen die gleichen Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht schematisch eine Schaltungsanordnung mit einer Gleichrichterschaltung;
  • 2 veranschaulicht ein erstes Ausführungsbeispiel einer Gleichrichterschaltung, die eine Reihenschaltung mit einem ersten Halbleiterbauelement und mehreren zweiten Halbleiterbauelementen, die in Reihe geschaltet sind, aufweist;
  • 3 veranschaulicht ein zweites Ausführungsbeispiel einer Gleichrichterschaltung, die eine Reihenschaltung mit einem ersten Halbleiterbauelement und mehreren zweiten Halbleiterbauelementen, die in Reihe geschaltet sind, aufweist;
  • 4 veranschaulicht ein drittes Ausführungsbeispiel einer Gleichrichterschaltung, die eine Reihenschaltung mit einem ersten Halbleiterbauelement und mehreren zweiten Halbleiterbauelementen, die in Reihe geschaltet sind, aufweist;
  • 5 veranschaulicht ein Ausführungsbeispiel einer Gleichrichterschaltung, die eine Detektionsschaltung und eine Steuer- und Ansteuerschaltung aufweist;
  • 6 veranschaulicht die Gleichrichterschaltung gemäß 5 und ein Ausführungsbeispiel der Steuer- und Ansteuerschaltung im Detail;
  • 7 (die 7A und 7B umfasst) veranschaulicht Ausführungsbeispiele der Detektionsschaltung;
  • 8 (die 8A und 8B umfasst) veranschaulicht weitere Ausführungsbeispiele einer Gleichrichterschaltung, die eine Reihenschaltung mit einem ersten Halbleiterbauelement und mehreren zweiten Halbleiterbauelementen, die in Reihe geschaltet sind, aufweist;
  • 9 veranschaulicht eine Leistungswandlerschaltung mit einer Hochsetzwandler-Topologie;
  • 10 veranschaulicht eine Leistungswandlerschaltung mit einer Tiefsetzwandler-Topologie;
  • 11 veranschaulicht eine Leistungswandlerschaltung mit einer Sperrwandler-Topologie;
  • 12 veranschaulicht eine Leistungswandlerschaltung mit einer Zwei-Transistor-Durchflusstopologie (Two-transistor-Forward-Topology, TTF-Topologie);
  • 13 veranschaulicht eine Leistungswandlerschaltung mit einer Phasenverschiebungs-Nullspannungsschalt-Vollbrücken-Topologie (Phase-Shift Zero-Voltage-Switching (ZVS) Full-Bridge Topologie);
  • 14 veranschaulicht eine Leistungswandlerschaltung mit einer hart schaltenden Halbbrücken-Topologie;
  • 15 veranschaulicht eine Leistungswandlerschaltung mit einer resonanten LLC-DC/DC-Wandlertopologie;
  • 16 veranschaulicht eine Schaltungsanordnung mit einem Schalter und einer Gleichrichterschaltung gemäß einem weiteren Ausführungsbeispiel;
  • 17 veranschaulicht Ausführungsbeispiele des Schalters und der Gleichrichterschaltung gemäß 16;
  • 18 (die 18A und 18B umfasst) veranschaulicht weitere Ausführungsbeispiele der Detektionsschaltung;
  • 19 veranschaulicht noch ein weiteres Ausführungsbeispiel der Detektionsschaltung;
  • 20 veranschaulicht ein Ausführungsbeispiel einer Halbbrücke mit einem Signalkommunikationspfad zwischen einer Low-Side-Steuerschaltung und einer High-Side-Gleichrichterschaltung;
  • 21 (die 21A bis 21C umfasst) veranschaulicht ein erstes Ausführungsbeispiel eines zweiten Halbleiterbauelements, das als FINFET ausgebildet ist;
  • 22 (die 22A bis 22C umfasst) veranschaulicht ein zweites Ausführungsbeispiel eines zweiten Halbleiterbauelements, das als FINFET ausgebildet ist;
  • 23 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers gemäß einem ersten Ausführungsbeispiel, in dem ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente in einer Halbleiterfinne ausgebildet sind;
  • 24 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers gemäß einem zweiten Ausführungsbeispiel, in dem ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente in einer Halbleiterfinne ausgebildet sind;
  • 25 veranschaulicht eine Draufsicht auf einen Halbleiterkörper gemäß einem dritten Ausführungsbeispiel, in dem ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente, die jeweils mehrere FINFET-Zellen aufweisen, ausgebildet sind;
  • 26 veranschaulicht eine vertikale Querschnittsansicht eines zweiten Halbleiterbauelements, das mehrere FINFET-Zellen aufweist, die parallel geschaltet sind;
  • 27 (die 27A bis 27C umfasst) veranschaulicht ein weiteres Ausführungsbeispiel eines zweiten Halbleiterbauelements, das mehrere parallel geschaltete FINFET-Zellen aufweist;
  • 28 veranschaulicht zwei Halbleiterbauelemente des in 27 dargestellten Typs, die in Reihe geschaltet sind;
  • 29 veranschaulicht eine vertikale Querschnittsansicht eines ersten Transistors gemäß einem weiteren Ausführungsbeispiel;
  • 30 veranschaulicht eine vertikale Querschnittsansicht eines zweiten Transistors gemäß einem weiteren Ausführungsbeispiel;
  • 31 veranschaulicht ein weiteres Ausführungsbeispiel einer Gleichrichterschaltung, die ein erstes Halbleiterbauelement und mehrere zweite Halbleiterbauelemente aufweist;
  • 32 veranschaulicht schematisch Kennlinien eines ersten Halbleiterbauelements, das als p-leitender MOSFET ausgebildet ist;
  • 33 veranschaulicht eine erste Modifikation der Gleichrichterschaltung gemäß 31;
  • 34 veranschaulicht eine zweite Modifikation der Gleichrichterschaltung gemäß 31;
  • 35 veranschaulicht eine dritte Modifikation der Gleichrichterschaltung gemäß 31;
  • 36 veranschaulicht eine vierte Modifikation der Gleichrichterschaltung gemäß 31.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezielle Ausführungsbeispiele, wie die Erfindung realisiert werden kann, dargestellt sind.
  • 1 veranschaulicht eine Schaltungsanordnung mit einer Gleichrichterschaltung 10, die zwischen einen ersten Schaltungsblock 201 und einem zweiten Schaltungsblock 202 geschaltet ist. Jeder der Schaltungsblöcke 201, 202 umfasst wenigstens eines von einem elektronischen Bauelement, einer Spannungsquelle einer Stromquelle, wenigstens einen Anschluss zum Anlegen eines elektrischen Potenzials. Einige Ausführungsbeispiele der ersten und zweiten Schaltungsblöcke sind unter Bezugnahme auf weitere Figuren nachfolgend erläutert.
  • Die Gleichrichterschaltung 10 umfasst einen ersten Lastanschluss, der an den ersten Schaltungsblock 201 gekoppelt ist, und einen zweiten Lastanschluss 202, der an den zweiten Schaltungsblock 202 gekoppelt ist. Die Gleichrichterschaltung 10 ist dazu ausgebildet, einen Strom I1 zu leiten, wenn eine Spannung V1 zwischen den ersten und zweiten Lastanschlüssen 12, 13 eine erste Polarität besitzt, und ist dazu ausgebildet, zu sperren, wenn die Spannung V1 eine zweite Polarität entgegengesetzt zu der ersten Polarität besitzt und einen Betrag besitzt, der niedriger ist als eine Spannungsfestigkeit der Gleichrichterschaltung 10. Die Spannungsfestigkeit definiert die maximale Spannung, die durch die Gleichrichterschaltung 10 gesperrt werden kann. Lediglich zu Erläuterungszwecken sei angenommen, dass die Spannung V1 die erste Polarität besitzt, wenn die Spannung V1 eine positive Spannung zwischen den ersten und zweiten Lastanschlüssen 12, 13 ist, und dass die Spannung V1 die zweite Polarität besitzt, wenn die Spannung V1 eine negative Spannung zwischen den ersten und zweiten Lastanschlüssen 12, 13 ist.
  • 2 veranschaulicht ein erstes Ausführungsbeispiel der Gleichrichterschaltung 10. Bezug nehmend auf 2 umfasst die Gleichrichterschaltung 10 ein erstes Halbleiterbauelement 2 und mehrere zweite Halbleiterbauelemente 3 1–3 n.
  • Das erste Halbleiterbauelement 2 besitzt eine Laststrecke zwischen einem ersten Lastanschluss 22 und einem zweiten Lastanschluss 23 und einen Steueranschluss 21 und kann einen Ein-Zustand, in dem die Laststrecke einen Strom leitet, oder einen Aus-Zustand, in dem die Laststrecke sperrt, annehmen. Das erste Halbleiterbauelement 2 gemäß 1 ist als Transistorbauelement (Transistor) ausgebildet. Das erste Halbleiterbauelement gemäß 2 ist insbesondere als MOSFET ausgebildet, bei dem der Steueranschluss 21 ein Gateanschluss und die ersten und zweiten Lastanschlüsse 22, 23 Source- bzw. Drainanschlüsse sind. Das erste Halbleiterbauelement wird nachfolgend als erster Transistor bezeichnet.
  • In 2, ebenso wie in den nachfolgenden Figuren, bezeichnet das Bezugszeichen „3” gefolgt von einem tiefgestellten Index die einzelnen zweiten Halbleiterbauelemente. Gleiche Teile der einzelnen zweiten Halbleiterbauelemente, wie beispielsweise Steueranschlüsse und Lastanschlüsse, besitzen dasselbe Bezugszeichen gefolgt von einem tiefgestellten Index. 3 1 bezeichnet beispielsweise ein erstes der zweiten Halbleiterbauelemente, das einen Steueranschluss 31 1 und erste und zweite Lastanschlüsse 32 1, 33 1 aufweist. Wenn nachfolgend Bezug auf ein beliebiges der zweiten Halbleiterbauelemente oder auf die Vielzahl der zweiten Halbleiterbauelemente Bezug genommen wird und wenn keine Unterscheidung zwischen den einzelnen zweiten Halbleiterbauelementen notwendig ist, werden Bezugszeichen 3, 31, 32, 33 ohne Indizes verwendet, um die zweiten Halbleiterbauelemente und deren einzelne Teile zu bezeichnen.
  • Die zweiten Halbleiterbauelemente 3 sind bei dem in 5 dargestellten Ausführungsbeispiel als Transistorbauelemente (Transistoren) ausgebildet und werden nachfolgend als zweite Transistoren bezeichnet. Jeder der zweiten Transistoren 3 weist einen Steueranschluss 31 und eine Laststrecke zwischen einem ersten Lastanschluss 32 und einem zweiten Lastanschluss 33 auf. Die Laststrecken 32–33 der zweiten Halbleiterbauelemente sind in Reihe zueinander geschaltet, so dass der erste Lastanschluss eines zweiten Transistors an den zweiten Lastanschluss eines benachbarten zweiten Transistors angeschlossen ist. Außerdem sind die Laststrecken der zweiten Transistoren 3 in Reihe zu der Laststrecke 22–23 des ersten Halbleiterbauelements 2 geschaltet, so dass das erste Halbleiterbauelement 1 und die mehreren zweiten Transistoren 3 eine kaskodenartige Schaltung bilden.
  • Bezug nehmend auf 3 sind n zweite Transistoren 3 vorhanden, mit n > 1 (oder n > 2). Von diesen n zweiten Transistoren 3 ist ein erster zweiter Transistor 3 1 der zweite Transistor, der in der Reihenschaltung mit den n zweiten Transistoren 3 am nächsten zu dem ersten Halbleiterbauelement 2 angeordnet ist und dessen Laststrecke 32 1–33 1 direkt an die Laststrecke 22–23 des ersten Halbleiterbauelements 2 angeschlossen ist. Ein n-ter zweiter Transistor 3 n ist der zweite Transistor, der am weitesten entfernt zu dem ersten Halbleiterbauelement 2 in der Reihenschaltung mit den n zweiten Transistoren 3 angeordnet ist. Bei dem in 5 dargestellten Ausführungsbeispiel sind n = 4 zweite Transistoren 3 vorhanden. Dies ist jedoch nur ein Beispiel, die Anzahl n der zweiten Transistoren 3 kann beliebig gewählt werden, nämlich abhängig von einer gewünschten Spannungsfestigkeit der Halbleiterbauelementanordnung. Dies ist nachfolgend weiter im Detail erläutert.
  • Der Steueranschluss 31 jedes der zweiten Transistoren 3 ist an einen der Lastanschlüsse eines anderen der zweiten Transistoren 3 oder an einen der Lastanschlüsse des ersten Transistors 2 angeschlossen. Bei dem in 1 dargestellten Ausführungsbeispiel ist der Steueranschluss 31 1 des 1. zweiten Transistors 3 1 an den ersten Lastanschluss 22 des ersten Transistors 2 angeschlossen. Die Steueranschlüsse 31 2–31 n jedes der anderen zweiten Transistoren 3 2–3 n-1 sind an den ersten Lastanschluss 32 1–32 2 des zweiten Transistors angeschlossen, der in der Reihenschaltung in Richtung des ersten Halbleiterbauelements 2 benachbart ist. Zu Erläuterungszwecken sei angenommen, dass 3 i einer der zweiten Transistoren 3 2–3 n, anders als der 1. zweite Transistor 3 1 ist. In diesem Fall ist der Steueranschluss 31 i dieses zweiten Transistors (oberer zweiter Transistor) 3 i an den ersten Lastanschluss 32 i-1 eines benachbarten zweiten Transistors (unterer zweiter Transistor) 3 i-1 angeschlossen. Der erste Lastanschluss 32 i-1 des unteren zweiten Transistors 3 i-1, an den der Steueranschluss des oberen zweiten Transistors 3 i angeschlossen ist, ist nicht direkt an einen der Lastanschlüsse 32 i, 33 i dieses oberen zweiten Transistors 3 i angeschlossen. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist ein Steueranschluss 31 i eines zweiten Transistors 3 i nicht an den ersten Lastanschluss 31 i-1 desjenigen zweiten Transistors 3 i-1 angeschlossen, der direkt an den zweiten Transistor 3 i angeschlossen ist, sondern ist an den Lastanschluss 32 i-k eines zweiten Transistors 3 i-k, mit k > 1, der weiter weg von dem Transistor ist, angeschlossen. Wenn beispielsweise k = 2 ist, dann ist der Steueranschluss 31 i des zweiten Transistors 3 i an den ersten Lastanschluss 32 i-2 des zweiten Transistors 3 i-2 angeschlossen, der von dem zweiten Transistor 3 i in der Reihenschaltung in der Richtung des ersten Transistors 2 zwei zweite Transistoren entfernt ist.
  • Bezug nehmend auf 2 können der erste Transistor 2 und die zweiten Transistoren 3 als MOSFETs ausgebildet sein. Jeder dieser MOSFETs weist einen Gateanschluss als Steueranschluss 21, 31, einen Sourceanschluss als ersten Lastanschluss 22, 32 und einen Drainanschluss als zweiten Lastanschluss 23, 33 auf. MOSFETs sind spannungsgesteuerte Bauelemente, die durch die zwischen die Gate- und Sourceanschlüsse (den Steueranschluss und die Lastanschlüsse) angelegte Spannung gesteuert werden können. Damit wird bei der in 2 dargestellten Anordnung der 1. zweite Transistor 3 1 durch eine Spannung gesteuert, die der Laststreckenspannung des ersten Transistors 2 entspricht, und die anderen zweiten Transistoren 3 i werden durch die Laststreckenspannung wenigstens eines zweiten Transistors 3 i-1 oder 3 i-2 gesteuert. Die „Laststreckenspannung” eines MOSFET ist die Spannung zwischen den ersten und zweiten Lastanschlüssen (Drain- und Sourceanschluss) dieses MOSFET.
  • Bei dem in 2 dargestellten Ausführungsbeispiel ist der erste Transistor 2 ein selbstsperrender (Anreicherungs-)Transistor (Enhancement-Transistor), während die zweiten Transistoren 3 selbstleitende (Verarmungs-)Transistoren (Depletion-Transistoren) sind. Dies ist jedoch nur ein Beispiel. Jeder von dem ersten Halbleiterbauelement 2 und den zweiten Transistoren 3 kann als selbstleitender Transistor oder als selbstsperrender Transistor ausgebildet sein. Die einzelnen Transistoren können als n-leitende Transistoren oder als p-leitende Transistoren ausgebildet sein. Es ist sogar möglich, den ersten Transistor 2 als einen Transistor eines ersten Leitfähigkeitstyps (n-leitend oder p-leitend) auszubilden und die zweiten Transistoren als Transistoren eines zweiten Leitfähigkeitstyps (p-leitend oder n-leitend) komplementär zu dem ersten Typ auszubilden.
  • Das Ausbilden des ersten Transistors 2 und der zweiten Transistoren 3 als MOSFETs ist nur ein Beispiel. Eine beliebige Art von Transistor kann dazu verwendet werden, das erste Halbleiterbauelement 2 und die zweiten Transistoren 3 zu realisieren, wie beispielsweise ein MOSFET, ein MISFET, ein MESFET, ein IGBT, ein JFET, ein FINFET, ein Nanotube-Bauelement, ein HEMT, und so weiter. Unabhängig von der Art des Bauelements, das dazu verwendet wird, das erste Halbleiterbauelement 2 und die zweiten Halbleiterbauelemente 3 zu realisieren, können diese Bauelemente so miteinander verbunden werden, dass jedes der zweiten Halbleiterbauelemente 3 durch die Laststreckenspannung wenigstens eines anderen der zweiten Halbleiterbauelemente 3 oder das erste Halbleiterbauelement 2 in der Reihenschaltung angesteuert ist.
  • Die Halbleiterbauelementanordnung 1 mit dem ersten Transistor 2 und den zweiten Transistoren 3 kann wie ein herkömmlicher Transistor durch Anlegen einer geeigneten Ansteuerspannung oder eines Ansteuersignals S2 an das erste Halbleiterbauelement 2 ein- und ausgeschaltet werden. Der Steueranschluss 21 des ersten Transistors 2 bildet einen Steueranschluss 11 der Gesamtanordnung 1, und der erste Lastanschluss 21 des ersten Transistors 2 und der zweite Lastanschluss des n-ten zweiten Transistors 3 n bilden die ersten bzw. zweiten Lastanschlüsse 12, 13 der Gesamtanordnung. Das Ansteuersignal S2 zum Ein- und Ausschalten des ersten Transistors 2, und damit der Halbleiterbauelementanordnung, kann auf unterschiedliche unten erläuterte Weise erzeugt werden. Wenn der erste Transistor 2 eingeschaltet ist, kann die Halbleiterbauelementanordnung 1 einen Strom in beiden Richtungen leiten, nämlich der anhand von 1 erläuterten ersten Richtung und der zweiten Richtung. Allerdings wird das Ansteuersignal S2 so erzeugt, dass es die Halbleiterbauelementanordnung 1 nur dann einschaltet, wenn die Spannung V1 zwischen den ersten und zweiten Lastanschlüssen 12, 13 die erste Polarität besitzt. Das heißt, wenn die Spannung V1 eine positive Spannung zwischen den ersten und zweiten Lastanschlüssen bei dem Ausführungsbeispiel gemäß 2 ist. Damit funktioniert die Halbleiterbauelementanordnung 1 wie ein Gleichrichterelement in der Gleichrichterschaltung 10.
  • Das Funktionsprinzip der Halbleiterbauelementanordnung 1 ist nachfolgend erläutert. Lediglich zu Erläuterungszwecken sei angenommen, dass der erste Transistor 2 als n-leitender Anreicherungs-MOSFET ausgebildet ist, dass die zweiten Transistoren 3 als n-leitende Verarmungs-MOSFETs oder n-leitende JFETs ausgebildet sind und dass die einzelnen Bauelemente 2, 3 wie in 5 dargestellt miteinander verschaltet sind. Das grundlegende Funktionsprinzip gilt jedoch auch für Halbleiterbauelementanordnungen, die mit anderen Typen von ersten und zweiten Halbleiterbauelementen realisiert sind.
  • Es ist allgemein bekannt, dass Verarmungs-MOSFETs oder JFETs, die dazu verwendet werden können, die zweiten Transistoren zu realisieren, Halbleiterbauelemente sind, die in einem Ein-Zustand sind, wenn eine Ansteuerspannung (Gate-Source-Spannung) von etwa null angelegt wird, während Verarmungs-MOSFETs oder JFETs in einem Aus-Zustand sind, wenn der Betrag der Ansteuerspannung höher ist als eine Abschnürspannung des Bauelements. Die „Ansteuerspannung” ist die Spannung zwischen dem Gateanschluss und dem Sourceanschluss des Bauelements. Bei einem n-leitenden Verarmungs-MOSFET oder JFET ist die Abschnürspannung eine negative Spannung, während die Abschnürspannung bei einem p-leitenden Verarmungs-MOSFET oder JFET eine positive Spannung ist.
  • Wenn eine Spannung zwischen die ersten und zweiten Lastanschlüsse 12, 13 angelegt wird und wenn der erste Transistor 2 durch Anlegen eines geeigneten Ansteuerpotenzials (Ansteuersignal) S2 an den Steueranschluss 11 eingeschaltet wird, leitet der 1. zweite Transistor 3 1 (ist in einem Ein-Zustand), ist der Betrag der Spannung über der Laststrecke 22–23 des ersten Transistors 2 zu niedrig, um den 1. zweiten Transistor 3 1 abzuschnüren. Entsprechend beginnt der zweite Transistor 3 2 gesteuert durch die Laststreckenspannung des zweiten Transistors 3 1 ebenfalls zu leiten, und so weiter. Mit anderen Worten, der erste Transistor 2 und jeder der zweiten Transistoren 3 leitet schließlich, so dass die Halbleiteranordnung 1 in einem Ein-Zustand ist.
  • Der als MOSFET ausgebildete erste Transistor kann mit einer internen Diode D2 (die in 2 ebenfalls dargestellt ist), die als Bodydiode bekannt ist, ausgebildet sein. Die Bodydiode ist parallel zu der Laststrecke des Transistors. Bei einem n-leitenden MOSFET (wie in 2 dargestellt) entspricht ein Anodenanschluss der Diode D2 dem Sourceanschluss 22 des MOSFET, während ein Kathodenanschluss dem Drainanschluss 23 entspricht. Damit polt eine positive Source-Drain-Spannung (negative Drain-Source-Spannung) des ersten Transistors 1 die Bodydiode D2 vorwärts. Bei einem p-leitenden MOSFET polt eine negative Source-Drain-Spannung (positive Drain-Source-Spannung) die Bodydiode vorwärts.
  • Bezug nehmend auf 2 ist der erste Transistor 1 so verschaltet, dass eine Laststreckenspannung V2 mit der ersten Polarität (wie in 2 dargestellt) die Bodydiode D1 vorwärts polt. Wenn die Bodydiode D2 vorwärts gepolt ist, schaltet ein Spannungsabfall über der Bodydiode D2 den 1. zweiten Transistor 3 1 ein, der wiederum den 2. zweiten Transistor 3 2 einschaltet, und so weiter. Wenn also der erste Transistor 1 ausgeschaltet ist, funktioniert die Halbleiterbauelementanordnung aufgrund der Bodydiode D2 automatisch wie ein Gleichrichterelement, das einen Strom leitet, wenn die Laststreckenspannung V2 die erste Polarität besitzt. Wenn die Polarität der externen Spannung V1 zu der zweiten Polarität (was entgegengesetzt zu der in 2 veranschaulichten Polarität ist) wechselt, ist die Bodydiode D2 rückwärts gepolt, so dass der 1. zweite Transistor 3 1 auszuschalten beginnt, wenn der Betrag der Laststreckenspannung die Abschnürspannung des 1. zweiten Transistors 3 1 erreicht.
  • Wenn der 1. zweite Transistor 3 1 ausgeschaltet wird, nimmt der Spannungsabfall über dessen Laststrecke zu, so dass der 2. zweite Transistor 3 2 ausgeschaltet wird, was wiederum den 3. zweiten Transistor ausschaltet, und so weiter, bis jeder der zweiten Transistoren 3 ausgeschaltet ist und die Halbleiterbauelementanordnung 1 schließlich in einem stabilen Aus-Zustand ist. Die externe Spannung V1 mit der zweiten Polarität, die zwischen den ersten und zweiten Anschlüssen 13 und 12 anliegt, schaltet so viele zweite Transistoren vom Ein-Zustand in den Aus-Zustand, wie benötigt wird, um die externe Spannung über das erste Halbleiterbauelement und die zweiten Transistoren 3 zu verteilen. Bei Anlegen einer niedrigen externen Spannung V1 mit der zweiten Polarität sind einige zweite Transistoren 3 immer noch im Ein-Zustand, während andere im Aus-Zustand sind. Die Anzahl der zweiten Transistoren, die im Aus-Zustand sind, nimmt zu, wenn die externe Spannung V1 mit der zweiten Polarität zunimmt. Wenn also eine hohe externe Spannung V1 mit der zweiten Polarität angelegt wird, die im Bereich der Spannungsfestigkeit der gesamten Halbleiterbauelementanordnung 1 ist, ist das erste Halbleiterbauelement 1 und jeder der zweiten Transistoren 3 im Aus-Zustand.
  • Wenn die Halbleiterbauelementanordnung 1 in einem Aus-Zustand ist, und wenn die externe Spannung V1 die Polarität zu der ersten Polarität ändert. Sobald die Spannung über der Bodydiode D2 auf eine Spannung von etwa null absinkt, schaltet der selbstleitende 1. zweite Transistor 3 1 ein, welcher wiederum den 2. zweiten Transistor 3 2 einschaltet, und so weiter. Dies geht weiter, bis jeder der zweiten Transistoren 3 wieder eingeschaltet ist. Die Bodydiode D2 leitet, sobald die Spannung V1 mit der ersten Polarität bis auf die Vorwärtsspannung der Bodydiode D1 ansteigt. Diese Vorwärtsspannung ist etwa 0,7 V, wenn die Bodydiode (und die anderen Halbleiterbauelemente) in Silizium ausgebildet sind.
  • Obwohl die Bodydiode D2 einen Stromfluss in der ersten Richtung ermöglicht, wenn die Lastspannung V1 die erste Polarität besitzt, kann der erste Transistor 1 über das Ansteuersignal 2 zusätzlich eingeschaltet werden, wenn die Spannung V1 die erste Polarität besitzt, um Verluste zu reduzieren. In der Bodydiode D2 auftretende Verluste entsprechen dem Produkt aus der Vorwärtsspannung der Diode, welche etwa 0,7 V ist, wenn der Transistor 1 in Siliziumtechnologie implementiert ist, und des Stroms I1. Dieser Spannungsabfall über der Bodydiode D2 kann bei Einschalten des ersten Transistors 1 auf unterhalb der Vorwärtsspannung reduziert werden. Wenn der erste Transistor 1 im Ein-Zustand ist (eingeschaltet ist), wird die Bodydiode D2 überbrückt. Wenn der erste Transistor 1 ausgeschaltet wird und die externe Spannung V1 immer noch die erste Polarität besitzt, übernimmt die Bodydiode D2 den Strom und hält den zweiten Transistor eingeschaltet, bis die externe Spannung zu der zweiten Polarität ändert.
  • Es ist wünschenswert, den ersten Transistor 1 auszuschalten, bevor die Spannung V1 zu der zweiten Polarität ändert, um einen Stromfluss in der zweiten Richtung zu verhindern. Ausführungsbeispiele von Ansteuerschaltungen und Ansteuermustern, die den ersten Transistor 1 nur dann einschalten, wenn die Spannung V1 die erste Polarität besitzt, sind unten erläutert.
  • Schaltzustände der zweiten Transistoren 3, die in Reihe zu dem ersten Transistor 2 geschaltet sind, sind abhängig von dem Schaltzustand des ersten Transistors 2 und folgen dem Schaltzustand des ersten Transistors 2, wenn die Spannung V1 die zweite Polarität besitzt. Damit sind die zweiten Transistoren 3 ausgeschaltet, wenn der erste Transistor 2 ausgeschaltet ist und wenn die Spannung V1 die zweite Polarität besitzt. Weiterhin sind die zweiten Transistoren 3 unabhängig vom Schaltzustand des ersten Transistors 1 eingeschaltet, wenn die Spannung V1 die erste Polarität besitzt. In diesem Fall hilft das Einschalten des ersten Transistors 1, die Verluste zu reduzieren.
  • Nachfolgend ist ein „Ein-Zustand” der Halbleiterbauelementanordnung (des Gleichrichterelements) 1 ein Betriebszustand, in dem die Spannung V1 die erste Polarität besitzt und in dem der erste Transistor 1 eingeschaltet ist. Ein „Aus-Zustand” ist ein Betriebszustand, in dem die Spannung V1 die zweite Polarität besitzt und in dem der erste Transistor 1 ausgeschaltet ist. Die Halbleiteranordnung 1 besitzt einen niedrigen Widerstand zwischen den ersten und zweiten Lastanschlüssen 12, 13 im Ein-Zustand, und besitzt einen hohen Widerstand zwischen den ersten und zweiten Lastanschlüssen 12, 13 im Aus-Zustand. Im Ein-Zustand entspricht ein ohmscher Widerstand zwischen den ersten und zweiten Lastanschlüssen 12, 13 der Summe der Einschaltwiderstände RON des ersten Halbleiterbauelements 2 und der zweiten Transistoren 3 (wobei der Einschaltwiderstand leicht erhöht ist, wenn der erste Transistor 1 ausgeschaltet ist und die Bodydiode D2 den Strom leitet). Eine Spannungsfestigkeit, welche die maximale Spannung ist, die zwischen den ersten und zweiten Lastanschlüssen 12, 13 angelegt werden kann, wenn die Halbleiteranordnung im Aus-Zustand ist, bevor ein Avalanchedurchbruch einsetzt, entspricht der Summe der Spannungsfestigkeiten des ersten Transistors 2 und der zweiten Transistoren 3. Der erste Transistor 2 und die einzelnen zweiten Transistoren können relativ niedrige Spannungsfestigkeiten besitzen, wie beispielsweise Spannungsfestigkeiten zwischen 3 V und 50 V. Allerdings kann abhängig von der Anzahl n der zweiten Transistoren 3 eine hohe Gesamtspannungsfestigkeit von bis zu einigen 100 V, wie beispielsweise 600 V, oder mehr, erreicht werden.
  • Die Spannungsfestigkeit und der Einschaltwiderstand der Halbleiteranordnung 1 sind definiert durch die Spannungsfestigkeiten des ersten Transistors 2 und der zweiten Transistoren 3 und durch die Einschaltwiderstände des ersten Transistors 2 bzw. der zweiten Transistoren 3. Wenn signifikant mehr als zwei zweite Transistoren realisiert sind (N >> 2), wie beispielsweise mehr als 5, mehr als 10 oder sogar mehr als 20 zweite Transistoren realisiert sind, sind die Spannungsfestigkeit und der Einschaltwiderstand der Halbleiteranordnung 1 hauptsächlich definiert durch die Anordnung 30 mit den zweiten Transistoren 3. Die Gesamt-Halbleiteranordnung 1 kann wie ein herkömmlicher Leistungstransistor betrieben werden, wobei bei einem herkömmlichen Leistungstransistor ein integriertes Driftgebiet hauptsächlich den Einschaltwiderstand und die Spannungsfestigkeit definiert. Somit besitzt die Anordnung 30 mit den zweiten Transistoren 3 eine Funktion, die äquivalent ist zu dem Driftgebiet in einem herkömmlichen Leistungstransistor. Die Anordnung 30 mit den zweiten Transistoren 3 wird daher als aktives Driftgebiet (engl.: active drift region, ADR) oder als aktive Driftzone (engl.: active drift zone, ADZ) bezeichnet. Die Gesamt-Halbleiteranordnung 1 gemäß 2 kann als ADZ-Transistor oder ADR-Transistor oder als ADRFET (ADZFET), wenn das erste Halbleiterbauelement als MOSFET ausgebildet ist, bezeichnet werden.
  • Wenn die Halbleiterbauelementanordnung 1 im Aus-Zustand ist, wird die Spannung V1 (mit der zweiten Polarität), die zwischen den ersten und zweiten Lastanschlüssen 12, 13 anliegt, so verteilt, dass ein Teil dieser Spannung über der Laststrecke 22–23 des ersten Transistors 2 anliegt, während andere Teile dieser Spannung über den Laststrecken der zweiten Transistoren 3 anliegen. Allerdings kann es Fälle geben, bei denen es keine gleiche Verteilung dieser Spannung auf die zweiten Transistoren 3 gibt. Stattdessen können solche Transistoren 3, die näher an dem ersten Halbleiterbauelement 2 sind, eine höhere Spannungsbelastung haben als solche zweiten Transistoren 3, die weiter beabstandet zu dem ersten Halbleiterbauelement 2 sind.
  • Um die Spannung gleichmäßiger auf die zweiten Transistoren 3 zu verteilen, umfasst die Halbleiteranordnung optional Spannungsbegrenzungsmittel 7 1–7 n, die dazu ausgebildet sind, die Spannung über den Laststrecken der zweiten Transistoren 3 zu begrenzen oder zu klemmen. Optional ist ein Klemmelement 7 0 auch parallel zu der Laststrecke (zwischen die Source- und Drainanschlüsse) des ersten Halbleiterbauelements 2 geschaltet. Diese Spannungsklemmmittel 7 0–7 n können in vielfältiger verschiedener Weise realisiert werden. Lediglich zu Erläuterungszwecken umfassen die Klemmmittel 7 0–7 n, die in 2 dargestellt sind, Zenerdioden 7 0–7 n, wobei jede Zenerdiode 7 0–7 n parallel zu der Laststrecke eines der zweiten Transistoren 3 und, optional, des ersten Transistors 2 geschaltet ist.
  • Anstelle von Zenerdioden 7 0–7 n können auch Tunneldioden, PIN-Dioden, Avalanche-Dioden, oder Ähnliches verwendet werden. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) sind die einzelnen Klemmelemente 7 0–7 n als Transistoren ausgebildet, wie beispielsweise als p-leitende MOSFETs, wenn die zweiten Transistoren 3 n-leitende MOSFETs sind. Der Gateanschluss jedes dieser Klemm-MOSFETs ist an dessen Drainanschluss angeschlossen, und die Laststrecke (die Drain-Source-Strecke) jedes MOSFET ist parallel zu der Laststrecke eines zweiten Transistors 3 geschaltet.
  • Die einzelnen Klemmelemente, wie beispielsweise die in 2 dargestellten Zenerdioden 7 0–7 n, können in demselben Halbleiterkörper integriert werden wie der erste Transistor 2 und die zweiten Transistoren 3. Allerdings könnten diese Klemmelemente auch als externe Bauelemente außerhalb des Halbleiterkörpers realisiert werden.
  • Verglichen mit einem herkömmlichen Leistungstransistor mit einer integrierten Bodydiode besitzt die Halbleiterbauelementanordnung 1 mit dem ersten Transistor 2 und den mehreren zweiten Transistoren 3 reduzierte Schaltverluste und sie schaltet schneller vom Aus-Zustand in den Ein-Zustand. Bei einem herkömmlichen Leistungstransistor treten Schaltverluste durch Laden einer Ausgangskapazität des Transistors zum Zeitpunkt des Einschaltens und durch Entladen der Ausgangskapazität zum Zeitpunkt des Ausschaltens auf. Die Ausgangskapazität (COSS) umfasst eine interne Drain-Source-Kapazität (CDS) und eine interne Gate-Drain-Kapazität (CGD) des Transistors. Verluste treten außerdem aufgrund von Reverse-Recovery-Effekten in der Bodydiode auf. Wenn die Bodydiode vorwärts gepolt ist, werden elektrische Ladungen in der Bodydiode gespeichert. Diese Ladungen müssen entfernt werden, wenn die Bodydiode rückwärts gepolt wird, bevor die Bodydiode sperrt. Das Speichern von Ladungen in der Bodydiode und das Entfernen von Ladungen aus der Bodydiode führt zu Verlusten. Diese Verluste nehmen mit der Menge von Ladungen, die in der vorwärts gepolten Bodydiode gespeichert sind, zu, wobei diese Menge zunimmt, wenn die Spannungsfestigkeit des Leistungstransistors zunimmt.
  • In der Halbleiterbauelementanordnung (ADRFET) 1 ist die Ausgangskapazität des ersten Transistors 1, der eine Spannungsfestigkeit von einigen Volt bis hin zu einigen 10 V haben kann, niedriger als die Ausgangskapazität eines herkömmlichen Leistungstransistors, der eine Spannungsfestigkeit von bis zu einigen 100 V haben kann. Außerdem werden weniger Ladungen in der Bodydiode des ersten Transistors 2 gespeichert, wenn die Bodydiode D2 vorwärts gepolt ist. Damit sind Verluste, die in dem ersten Transistor 2 des ADRFET 1 auftreten, niedriger als Verluste, die in einem Leistungs-MOSFET auftreten, der dieselbe Spannungsfestigkeit wie der ADRFET 1 besitzt. Die niedrige Ausgangskapazität des ersten Transistors 2 hält nicht nur die Schaltverluste gering, sondern führt auch zu hohen Schaltgeschwindigkeiten, d. h. zu schnellen Übergängen zwischen dem Ein-Zustand und dem Aus-Zustand des Schalters 1, und umgekehrt.
  • Gate-Source-Kapazitäten, Gate-Drain-Kapazitäten und Drain-Source-Kapazitäten der zweiten Transistoren 3 werden ebenfalls geladen und entladen, wenn der Schalter 1 ein- und ausgeschaltet wird. Allerdings bleiben elektrische Ladungen, die zum Laden dieser Kapazitäten der zweiten Transistoren 3 benötigt werden, hauptsächlich in der Anordnung 30 mit den zweiten Transistoren 3, so dass diese Ladungen nicht durch die Ansteuerschaltung 20 in jedem Schaltprozess zur Verfügung gestellt werden müssen. Diese Ladungen werden über die Laststrecke des ADRFET bereitgestellt. Außerdem ist aufgrund der relativ geringen Spannungsfestigkeiten der zweiten Transistoren 3 die Summe dieser Kapazitäten der zweiten Transistoren 3 niedriger als die korrespondierende Ausgangskapazität eines Leistungstransistors, der dieselbe Spannungsfestigkeit wie der ADRFET 1 besitzt.
  • 3 veranschaulicht ein weiteres Ausführungsbeispiel zum Realisieren des Gleichrichterelements (ADRFET) 1 der Gleichrichterschaltung 10. In dem Gleichrichterelement 1 gemäß 3 ist der erste Transistor 2 mit einem Verarmungs-MOSFET, insbesondere mit einem n-leitenden Verarmungs-MOSFET, ausgebildet. Wie bei dem Ausführungsbeispiel gemäß 2, können die zweiten Transistoren 3 gemäß 3 als Verarmungstransistoren, insbesondere als n-leitende Verarmungstransistoren, ausgebildet sein. Die Anordnung 30 mit den zweiten Transistoren ist in 3 nur schematisch dargestellt. Die einzelnen zweiten Transistoren der Anordnung 30 können wie zuvor anhand von 2 erläutert verschaltet sein. Das Funktionsprinzip des Gleichrichterelements 1 gemäß 3 entspricht dem Funktionsprinzip des Gleichrichterelements gemäß 2, mit dem Unterschied, dass eine negative Ansteuerspannung (Gate-Source-Spannung) benötigt wird, um den ersten Transistor 2 gemäß 3 auszuschalten, während der Anreicherungstransistor 2 gemäß 2 bereits schaltet, wenn die Gate-Source-Spannung unterhalb einer positiven Schwellenspannung absinkt.
  • Bezug nehmend auf die vorangehende Erläuterung erhält der erste Transistor 2 des Gleichrichterelements 1 ein Ansteuersignal S2. Gemäß einem Ausführungsbeispiel wird das Ansteuersignal S2 so erzeugt, dass es den ersten Transistor 2 einschaltet, wenn die externe Spannung V1 die erste Polarität besitzt, und den ersten Transistor 2 ausschaltet, wenn die externe Spannung die zweite Polarität besitzt. Gemäß einem Ausführungsbeispiel ist das Ansteuersignal S2 ein extern erzeugtes Ansteuersignal oder ist abhängig von einem solchen extern erzeugten Ansteuersignal. Ein extern erzeugtes Ansteuersignal ist ein Ansteuersignal, das durch eine externe Schaltung erzeugt wird, und wird der Gleichrichterschaltung 10 zugeführt. Gemäß einem Ausführungsbeispiel ist das Ansteuersignal S2 ein intern erzeugtes Ansteuersignal. Ein intern erzeugtes Ansteuersignal ist ein in der Gleichrichterschaltung 10 erzeugtes Ansteuersignal.
  • 4 veranschaulicht schematisch ein Ausführungsbeispiel der Gleichrichterschaltung 10, die ein extern erzeugtes Ansteuersignal Sin erhält. Gemäß einem Ausführungsbeispiel ist das extern erzeugte Ansteuersignal Sin dem ersten Transistor 2 als das Ansteuersignal S2 des Transistors 2 zugeführt. Gemäß einem weiteren Ausführungsbeispiel erhält eine Ansteuerschaltung 14 (in gestrichelten Linien dargestellt) das extern erzeugte Ansteuersignal Sin und erzeugt das Ansteuersignal S2 des Transistors 2 aus dem erhaltenen Ansteuersignal Sin. Die Ansteuerschaltung 14 kann dazu ausgebildet sein, Signalpegel des empfangenen Ansteuersignals Sin derart anzupassen, dass zum Ansteuern des ersten Transistors 2 geeignete Signalpegel erhalten werden.
  • Das Gleichrichterelement 1 gemäß 4 entspricht dem Gleichrichterelement gemäß 2. Dies ist jedoch nur ein Beispiel. Das Gleichrichterelement 1 könnte wie ein beliebiges der zuvor erläuterten Gleichrichterelemente realisiert sein.
  • 5 veranschaulicht ein Ausführungsbeispiel einer Gleichrichterschaltung 10, in der ein Ansteuersignal S2 des ersten Transistors 2 intern erzeugt wird. Bezug nehmend auf 5 umfasst die Gleichrichterschaltung 10 eine Steuer- und Ansteuerschaltung 8 und eine Detektionsschaltung 9. Die Steuer- und Ansteuerschaltung 8 erhält ein Detektionssignal SD von der Detektionsschaltung 9 und ist dazu ausgebildet, das Ansteuersignal S2 abhängig von dem Detektionssignal SD zu erzeugen. Die Detektionsschaltung 9 ist dazu ausgebildet, einen Betriebsparameter der Gleichrichterschaltung zu detektieren (auszuwerten). Der Betriebsparameter ist abhängig von wenigstens einem von einem Strom durch das Gleichrichterelement (Bodydiode) D2 in dem ersten Halbleiterbauelement 1, einer Spannung über dem Gleichrichterelement D2 und einer Spannung zwischen dem ersten Lastanschluss 12 und dem zweiten Lastanschluss 13.
  • Gemäß einem Ausführungsbeispiel stellt die Detektionsschaltung 9 als Detektionssignal SD ein Strommesssignal zur Verfügung, das den Strom I1 repräsentiert. In diesem Fall umfasst das Detektionssignal SD eine Information über die Stromrichtung (entsprechend dem Vorzeichen des Detektionssignals SD) und eine Information über den Betrag des Stroms I1. Bei diesem Ausführungsbeispiel kann die Steuer- und Ansteuerschaltung 8 dazu ausgebildet sein, den ersten Transistor 1 jedes Mal dann einzuschalten, wenn das Detektionssignal SD anzeigt, dass der Strom I1 in der ersten Richtung fließt (was bei dem Ausführungsbeispiel gemäß 5 die in 5 dargestellte Stromrichtung ist). Die Bodydiode D2 des ersten Transistors 2 ermöglicht einen Stromfluss in der ersten Richtung I1, bevor der erste Transistor 2 eingeschaltet wird. Der erste Transistor 2 kann ausgeschaltet werden, wenn der Strom I1 unter eine vordefinierte Stromschwelle absinkt. Ein Absinken des Stroms I1 auf unter die Stromschwelle kann anzeigen, dass der Strom I1 wahrscheinlich dabei ist, auf null abzusinken und dass eine Polarität der Spannung V1 wahrscheinlich dabei ist, auf die zweite Polarität (die Polarität entgegengesetzt der in 5 dargestellten Polarität) zu wechseln.
  • Gemäß einem weiteren Ausführungsbeispiel liefert die Detektionsschaltung 9 als Detektionssignal SD ein Strommesssignal, das den Strom I1 repräsentiert, und die Steuer- und Ansteuerschaltung 8 ist dazu ausgebildet, eine zeitliche Änderung des Strommesssignals SD zu ermitteln. Gemäß einem Ausführungsbeispiel ist die Steuer- und Ansteuerschaltung 8 dazu ausgebildet, den ersten Transistor 2 einzuschalten, wenn die Detektionsschaltung SD anzeigt, dass der Strom I1 in der ersten Richtung fließt. Außerdem ist die Steuer- und Ansteuerschaltung 8 dazu ausgebildet, den ersten Transistor 2 auszuschalten, wenn der in der ersten Richtung fließende Strom I1 abnimmt und wenn eine Steigung des (abnehmenden) Stroms höher ist als eine vordefinierte fallende Steigungsschwelle (engl.: slope threshold). Dies entspricht der Tatsache, dass ein (negativer) Differenzialkoeffizient (dI1/dt) des Stroms I1 einen Betrag höher als die vordefinierte Steigungsschwelle besitzt. Alternativ schaltet die Steuer- und Ansteuerschaltung 8 den ersten Transistor 2 ein, wenn der Strom I1 in der ersten Richtung fließt und ansteigt und wenn die Steigung des ansteigenden Stroms I1 oberhalb einer weiteren Steigungsschwelle liegt. Dies entspricht der Tatsache, dass der positive Differenzialkoeffizient (dI1/dt) des Stroms I1 oberhalb der weiteren Steigungsschwelle liegt.
  • Gemäß noch einem weiteren Ausführungsbeispiel repräsentiert das Detektionssignal SD eine Spannung V2 über der Bodydiode. Die Polarität dieser Spannung V2 entspricht der Polarität der Spannung V1 zwischen den Lastanschlüssen 12, 13. Die Bodydiodenspannung V2 besitzt die erste Polarität, wenn sie die Bodydiode D1 vorwärts polt, und besitzt die zweite Polarität, wenn sie die Bodydiode rückwärts polt. Die Bodydiode D2 beginnt zu leiten, wenn die Spannung V2 die erste Polarität und einen Betrag entsprechend der Vorwärtsspannung der Bodydiode D2 (etwa 0,7 V bei Silizium) besitzt. Gemäß einem Ausführungsbeispiel ist die Steuer- und Ansteuerschaltung 8 dazu ausgebildet, den ersten Transistor 2 einzuschalten, wenn das Detektionssignal SD anzeigt, dass die Bodydiodenspannung V2 die erste Polarität besitzt und eine erste Spannungsschwelle erreicht. Die erste Spannungsschwelle kann unterhalb der Vorwärtsspannung der Bodydiode D2 liegen. In diesem Fall kann die Steuer- und Ansteuerschaltung 8 den ersten Transistor 2 einschalten, bevor die Bodydiode leitet. Allerdings kann aufgrund von Laufzeitverzögerungen zwischen dem Zeitpunkt, zu dem die Bodydiodenspannung V2 die erste Spannungsschwelle erreicht, und dem Zeitpunkt, zu dem der erste Transistor einschaltet, die Bodydiodenspannung auf die Vorwärtsspannung ansteigen, so dass die Bodydiode D2 leitet, bevor der erste Transistor 1 einschaltet. Die Steuer- und Ansteuerschaltung 8 kann weiterhin dazu ausgebildet sein, den ersten Transistor 1 auszuschalten, wenn das Detektionssignal anzeigt, dass die Bodydiodenspannung V2 die erste Polarität besitzt und auf eine zweite Spannungsschwelle, wie beispielsweise 0, absinkt.
  • Gemäß einem weiteren Ausführungsbeispiel, bei dem das Detektionssignal SD die Bodydiodenspannung V2 repräsentiert, ist die Steuer- und Ansteuerschaltung 8 dazu ausgebildet, den ersten Transistor 2 einzuschalten, wenn das Detektionssignal SD anzeigt, dass die Bodydiodenspannung V2 die erste Polarität besitzt und ansteigt und dass eine Steigung der ansteigenden Spannung eine vordefinierte erste Spannungssteigungsschwelle (engl.: voltage slope threshold) erreicht. Außerdem ist die Steuer- und Ansteuerschaltung 8 dazu ausgebildet, den ersten Transistor 1 auszuschalten, wenn das Detektionssignal SD anzeigt, dass die Bodydiodenspannung V2 die erste Polarität besitzt und abnimmt und dass eine Steigung der abnehmenden Spannung eine vordefinierte zweite Spannungssteigungsschwelle erreicht. Die Steuer- und Ansteuerschaltung 8 kann das Detektionssignal SD ableiten (eine zeitliche Ableitung berechnen), um die Steigungen der steigenden und fallenden Flanken der Bodydiodenspannung V2 zu erhalten.
  • 6 veranschaulicht ein Ausführungsbeispiel der Steuer- und Ansteuerschaltung 8 mehr im Detail. Bei dem Ausführungsbeispiel gemäß 6 ist die Detektiionsschaltung 9 als Stromsensor ausgebildet, der dazu ausgebildet ist, den Strom I1 durch das Gleichrichterelement 1 zu messen, und der ein Strommesssignal SD als Detektionssignal erzeugt. Die Steuer- und Ansteuerschaltung 8 umfasst eine Versorgungsschaltung 81, die dazu ausgebildet ist, eine Versorgungsspannung VSUP bereitzustellen, und eine Auswerte- und Ansteuerschaltung 82. Die Auswerte- und Ansteuerschaltung 82 erhält die Versorgungsspannung VSUP und das Detektionssignal SD und ist dazu ausgebildet, das Ansteuersignal S2 aus der Versorgungsspannung VSUP abhängig von dem Detektionssignal SD zu erzeugen. Die Auswerte- und Ansteuerschaltung 82 kann dazu ausgebildet sein, das Detektionssignal SD wie im Zusammenhang mit 5 erläutert auszuwerten und das Ansteuersignal S2 abhängig von der Auswertung zu erzeugen.
  • Die Versorgungsschaltung 81 gemäß 6 umfasst ein kapazitives Speicherelement 183 und ein Gleichrichterelement 181, wie beispielsweise eine Diode, die in Reihe zu dem kapazitiven Speicherelement 183 geschaltet ist. Die Reihenschaltung mit dem kapazitiven Speicherelement 183 und dem Gleichrichterelement 181 ist zwischen die Lastanschlüsse 13, 12 des Gleichrichterelements 1 geschaltet.
  • Das kapazitive Speicherelement 183 wird jedes Mal dann geladen, wenn die Spannung V1 über dem Gleichrichterelement 1 die zweite Polarität besitzt, also wenn der erste Transistor 1 ausgeschaltet werden soll. Das Gleichrichterelement 181 verhindert, dass das kapazitive Speicherelement 183 entladen wird, wenn die Spannung V1 zu der ersten Polarität wechselt. Optional umfasst die Versorgungsschaltung 81 außerdem ein Spannungsbegrenzungselement, das dazu ausgebildet ist, die Spannung über dem kapazitiven Speicherelement 183 zu begrenzen. Gemäß einem Ausführungsbeispiel ist das Spannungsbegrenzungselement 182 als Verarmungs-MOSFET oder als JFET ausgebildet und ist in Reihe zu dem kapazitiven Speicherelement 183 geschaltet. Das kapazitive Speicherelement 183 ist zwischen den Sourceanschluss und den Gateanschluss des Verarmungs-MOSFET (JFET) geschaltet. Der Verarmungs-MOSFET (JFET) schnürt ab, wenn die Spannung über dem kapazitiven Speicherelement 183 der Abschnürspannung des Verarmungs-MOSFET (JFET) entspricht. Diese Abschnürspannung ist so gewählt, dass die Versorgungsspannung VSUP eine vordefinierte Spannung erreicht, wie beispielsweise 15 V, 10 V, 5 V, oder Ähnliches. Das Realisieren des Spannungsbegrenzungselements 182 als Verarmungs-MOSFET oder JFET ist nur ein Beispiel. Eine beliebige andere Art von Spannungsbegrenzungselement kann ebenso verwendet werden.
  • 7A veranschaulicht ein Ausführungsbeispiel des Stromsensors 9 gemäß 6. Bezug nehmend auf 7 umfasst der Stromsensor einen Stromspiegel mit einem ersten Stromspiegeltransistor 91 1 und einem zweiten Stromspiegeltransistor 91 2. Die Steueranschlüsse (Gateanschlüsse) der zwei Stromspiegeltransistoren 91 1, 91 2 sind miteinander verbunden und eine Laststrecke (Drain-Source-Strecke) des ersten Stromspiegeltransistors 91 1 ist in Reihe zu der Laststrecke des ersten Transistors 2 geschaltet. Der erste Stromspiegeltransistor 91 1 ist in Reihe zu einem ersten Widerstand 91 6 geschaltet, wobei die Reihenschaltung mit dem ersten Stromspiegeltransistor 91 1 und dem ersten Widerstand 91 6 zwischen den ersten Transistor 2 und die Transistoranordnung 30 geschaltet ist. Der erste Stromspiegeltransistor 91 1 ist als Diode verschaltet und sein Steueranschluss (Gateanschluss) ist an einen seiner Lastanschlüsse (Drainanschluss) angeschlossen. Die Laststrecke des zweiten Stromspiegeltransistors 91 2 ist in Reihe zu einem zweiten Widerstand 91 5 und einem weiteren Transistor 91 3 geschaltet, wobei diese Reihenschaltung zwischen den ersten Lastanschluss 12 und die Transistoranordnung 30 geschaltet ist.
  • Bei dem Ausführungsbeispiel gemäß 7 sind die Stromspiegeltransistoren 91 1, 91 2 als MOSFETs, insbesondere als p-leitende MOSFETs, ausgebildet, deren Sourceanschluss über den ersten Widerstand 91 6 bzw. den zweiten Widerstand 91 5 jeweils an die Anordnung 30 mit den zweiten Transistoren gekoppelt ist. Der weitere Transistor 91 3 ist vom selben Typ wie der erste Transistor 2 und seine Laststrecke ist zwischen den ersten Lastanschluss 12 und den zweiten Stromspiegeltransistor 91 2 geschaltet. Der weitere Transistor 91 3 erhält das Ansteuersignal S2 und wird synchron zu dem ersten Transistor 2 ein- und ausgeschaltet. Der weitere Transistor 91 3 umfasst ebenfalls eine Bodydiode. Allerdings ist diese Bodydiode in 7A nicht explizit dargestellt.
  • Bezug nehmend auf 7 umfasst die Detektionsschaltung 9 außerdem einen Verstärker, wie beispielsweise einen Operationsverstärker (OPV). Der Verstärker erhält eine Spannung über dem zweiten Widerstand 91 5 als Eingangssignal und liefert das Detektionssignal SD. Das Detektionssignal SD repräsentiert die Amplitude des Stroms I1 durch den ersten Transistor 2 (der die Bodydiode D2 umfasst).
  • 7B veranschaulicht ein weiteres Ausführungsbeispiel einer Detektionsschaltung 9. Die Detektionsschaltung gemäß 7B ist eine Modifikation der Detektionsschaltung gemäß 7A und umfasst weiterhin einen zweiten Stromspiegel mit einem dritten Stromspiegeltransistor 91 7, der als Diode verschaltet ist, und einen vierten Stromspiegeltransistor 91 8. Die Steueranschlüsse (Gateanschlüsse) dieser zwei Stromspiegeltransistoren 91 7, 91 8 sind miteinander verbunden. Der zweite Stromspiegel ist zwischen den ersten Stromspiegel und den ersten Transistor 2 und den weiteren Transistor 91 3 geschaltet, wobei die Laststrecke des dritten Stromspiegeltransistors 91 7 zwischen den ersten Stromspiegeltransistor 91 1 und den ersten Transistor 2 geschaltet ist und die Laststrecke des vierten Stromspiegeltransistors 91 8 zwischen den zweiten Stromspiegeltransistor 91 2 und den weiteren Transistor 91 3 geschaltet ist. Das Detektionssignal SD ist wieder am Ausgang des Verstärkers 91 4 verfügbar. Während die Detektionsschaltung 9 gemäß 7A nur in der Lage ist, den Strom I1 zu messen, wenn der Strom I1 die erste Richtung (wie in 7A gezeigt) besitzt, ist die Detektionsschaltung 9 gemäß 7B in der Lage, den Strom I1 in beiden Richtungen zu messen.
  • 8A veranschaulicht ein weiteres Ausführungsbeispiel der Gleichrichterschaltung 10. Bei diesem Ausführungsbeispiel ist das erste Halbleiterelement 2 des Gleichrichterelements 1 als Diode ausgebildet. Das Funktionsprinzip dieser Diode 2 entspricht dem Funktionsprinzip der Bodydiode D2 des ersten Transistors in dem zuvor erläuterten Gleichrichterelement 1. Die Diode 2 gemäß 8 kann als Bodydiode eines MOSFET ausgebildet sein, dessen Gateanschluss an dessen Sourceanschluss angeschlossen ist. Das heißt, ein Gateanschluss des MOSFET ist nicht an eine Ansteuerschaltung oder Ähnliches angeschlossen.
  • Das Funktionsprinzip der Gleichrichterschaltung 10 gemäß 8 entspricht dem Funktionsprinzip der Gleichrichterschaltung 10 gemäß 2, wenn die Bodydiode D2 des ersten Transistors 1 gemäß 2 leitet. Die Gleichrichterschaltung 10 gemäß 8 mit dem als Diode ausgebildeten ersten Halbleiterbauelement 2 besitzt höhere Verluste als die Gleichrichterschaltung 10 mit dem als Transistor ausgebildeten ersten Halbleiterbauelement 2. Allerdings besitzt das Gleichrichterelement 1 mit der Diode 2 und der Anordnung 30 mit den mehreren zweiten Transistoren niedrigere Verluste und schaltet schneller ab als eine herkömmliche Diode, die dieselbe Spannungsfestigkeit wie die Gleichrichterschaltung 10 besitzt.
  • 8B veranschaulicht ein weiteres Ausführungsbeispiel der Gleichrichterschaltung. Bei diesem Ausführungsbeispiel ist das erste Halbleiterbauelement 2 mit einem p-leitenden Transistor, insbesondere einem p-leitenden MOSFET, ausgebildet. Dieser Transistor ist als Diode verschaltet und dessen Steueranschluss (Gateanschluss) ist an einen seiner Lastanschlüsse (Drainanschluss) angeschlossen. Bei dem Ausführungsbeispiel gemäß 8B ist der Sourceanschluss des MOSFET an den ersten Lastanschluss 12 angeschlossen, während der Drainanschluss an die Transistoranordnung 30 angeschlossen ist. Die Transistoranordnung kann wie zuvor anhand von 2 erläutert realisiert sein. Insbesondere kann die Transistoranordnung 30 mit n-leitenden Verarmungs-MOSFETs oder JFETs ausgebildet sein.
  • Die Gleichrichteranordnung gemäß 8B leitet einen Strom I1 in der ersten Richtung (der in 8B angegebenen Richtung), wenn die Spannung V1 zwischen den Lastanschlüssen 12, 13 die erste Polarität besitzt, so dass eine Spannung V2 über dem MOSFET 2 die erste Polarität besitzt, und wenn die Spannung V2 über dem Transistor die Schwellenspannung des MOSFET 2 erreicht. Gemäß einem Ausführungsbeispiel ist der MOSFET mit einer Schwellenspannung von etwa 0 V ausgebildet.
  • Die zuvor erläuterte Gleichrichterschaltung 10 kann in einer Vielzahl von Schaltungsanordnungen realisiert sein, wie beispielsweise elektronischen Industrie-, Automobil- oder Verbraucheranwendungen. Insbesondere kann die Gleichrichterschaltung 10 in Leistungswandlerschaltungen verwendet werden, die dazu ausgebildet sind, eine Ausgangsspannung aus einer Eingangsspannung zu erzeugen. Ausführungsbeispiele einiger Leistungswandlerschaltungen, die wenigstens eine Gleichrichterschaltung des zuvor erläuterten Typs aufweisen, sind nachfolgend anhand von Zeichnungen erläutert.
  • 9 veranschaulicht ein Ausführungsbeispiel einer Leistungswandlerschaltung mit einer Hochsetzwandler-Topologie. Bezug nehmend auf 9 umfasst die Wandlerschaltung Eingangsanschlüsse 201, 202 zum Erhalten einer Eingangsspannung Vin und Ausgangsanschlüsse 203, 204 zum Bereitstellen einer Ausgangsspannung Vout. Ein induktives Speicherelement 205, wie beispielsweise eine Drossel, ist in Reihe zu einem Schalter 206 geschaltet. Die Reihenschaltung mit dem induktiven Speicherelement 205 und dem Schalter 206 ist zwischen die Eingangsanschlüsse 201, 202 geschaltet. Eine Reihenschaltung mit einer Gleichrichterschaltung 10 und einem kapazitiven Speicherelement 207 ist parallel zu dem Schalter 206 geschaltet, wobei die Ausgangsspannung Vout über dem kapazitiven Speicherelement 207 zur Verfügung steht. Die Gleichrichterschaltung 10 kann gemäß einem der zuvor erläuterten Ausführungsbeispiele ausgebildet sein.
  • Bezug nehmend auf 9 umfasst die Leistungswandlerschaltung außerdem eine Ansteuerschaltung 208, die dazu ausgebildet ist, ein pulsweitenmoduliertes (PWM) Ansteuersignal S206 abhängig von einem Ausgangssignal Sout an den Schalter 206 zu liefern. Das Ausgangssignal Sout ist abhängig von der Ausgangsspannung Vout und repräsentiert die Ausgangsspannung Vout. Die Ansteuerschaltung 208 kann wie ein herkömmlicher PWM-Controller ausgebildet sein und ist dazu ausgebildet, ein Tastverhältnis (Duty-Cycle) des Ansteuersignals S206 so einzustellen, dass die Ausgangsspannung Vout einer vorgegebenen Sollspannung entspricht.
  • Das Funktionsprinzip der Leistungswandlerschaltung gemäß 9 ist wie folgt: Jedes Mal dann, wenn der Schalter 206 eingeschaltet wird, wird Energie magnetisch in dem induktiven Speicherelement 205 gespeichert. Wenn der Schalter 206 ausgeschaltet wird, fließt ein Strom I1 durch das induktive Speicherelement 205 weiter, wobei dieser Strom durch die Gleichrichterschaltung 10 zu den Ausgangsanschlüssen 203, 204 bzw. dem kapazitiven Speicherelement 207 fließt. Die Ausgangsspannung Vout ist eine Gleichspannung. Die Eingangsspannung Vin kann eine Gleichspannung oder eine Wechselspannung sein. Die Ausgangsspannung Vout ist höher als die Eingangsspannung Vin oder höher als eine Amplitude der Eingangsspannung Vin.
  • Gemäß einem Ausführungsbeispiel ist die Gleichrichterschaltung 10 dazu ausgebildet, ein externes Ansteuersignal Sin zu erhalten. Dieses externe Ansteuersignal Sin kann durch die Steuerschaltung 208 bereitgestellt werden. Bei diesem Ausführungsbeispiel kann die Steuerschaltung 208 so ausgebildet sein, dass sie den ersten Transistor in der Gleichrichterschaltung 10 jedes Mal dann einschaltet, wenn der Schalter 206 ausgeschaltet wird, und den ersten Transistor jedes Mal dann ausschaltet, wenn der Schalter 206 geschaltet wird oder jedes Mal, wenn der Strom I1 auf null absinkt. Allerdings ist es auch möglich, die Gleichrichterschaltung 10 (und jede der nachfolgend erläuterten Gleichrichterschaltungen) so zu realisieren, dass ein Ansteuersignal für den ersten Transistor 2 (in 9 nicht dargestellt) intern erzeugt wird, wie anhand der 5 und 6 erläutert, oder so, dass die Gleichrichterschaltung 10 mit einer Diode als erstes Halbleiterbauelement realisiert wird, wie anhand von 8 erläutert.
  • 10 veranschaulicht ein Ausführungsbeispiel einer Leistungswandlerschaltung mit einer Tiefsetzwandler-Topologie. Bei diesem Ausführungsbeispiel ist eine Reihenschaltung mit einem Schalter 306, einem induktiven Speicherelement 305 und einem kapazitiven Speicherelement 307 zwischen Eingangsanschlüsse 301, 302 geschaltet. Die Eingangsanschlüsse 301, 302 sind dazu ausgebildet, eine Eingangsspannung Vin zu erhalten. Eine Ausgangsspannung Vout ist zwischen Ausgangsanschlüssen 303, 304 über dem kapazitiven Speicherelement 307 verfügbar. Eine Gleichrichterschaltung 10 ist parallel zu der Reihenschaltung mit dem induktiven Speicherelement 305 und dem kapazitiven Speicherelement 307 geschaltet. Die Gleichrichterschaltung 10 kann gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein.
  • Bezug nehmend auf 10 erzeugt eine Steuerschaltung 308 ein Ansteuersignal S306 für den Schalter 306. Das Ansteuersignal ist ein pulsweitenmoduliertes (PWM) Ansteuersignal, das durch die Ansteuerschaltung 308 abhängig von dem Ausgangssignal Sout erzeugt wird. Das Ausgangssignal Sout repräsentiert die Ausgangsspannung Vout. Die Steuerschaltung 308 stellt das Tastverhältnis des Ansteuersignals S306 so ein, dass die Ausgangsspannung Vout einer vorgegebenen Sollspannung entspricht.
  • Das Funktionsprinzip der Leistungswandlerschaltung gemäß 10 ist wie folgt: Jedes Mal dann, wenn der Schalter 306 eingeschaltet wird, fließt ein Strom I1 getrieben durch die Eingangsspannung Vin durch die Reihenschaltung mit dem Schalter 306, dem induktiven Speicherelement 305 und dem kapazitiven Speicherelement 307. Wenn der Schalter 306 ausgeschaltet wird, funktioniert die Gleichrichterschaltung 10 wie ein Freilaufelement und ermöglicht, dass der Strom I1, getrieben durch das induktive Speicherelement 305, weiter fließt.
  • Die Gleichrichterschaltung 10 kann dazu ausgebildet sein, ein externes Ansteuersignal Sin zu erhalten. Gemäß einem Ausführungsbeispiel wird dieses Ansteuersignal Sin durch die Steuerschaltung 308 bereitgestellt. In diesem Fall ist die Steuerschaltung 308 dazu ausgebildet, dass der Schalter 306 und die Gleichrichterschaltung 10 nicht zum selben Zeitpunkt im Ein-Zustand betrieben werden. Gemäß einem Ausführungsbeispiel schaltet die Steuerschaltung 308 den Transistor in der Gleichrichterschaltung 10 jedes Mal dann ein, wenn der Schalter 306 ausgeschaltet wird. Außerdem ist die Steuerschaltung 308 dazu ausgebildet, den Transistor in der Gleichrichterschaltung 10 jedes Mal dann auszuschalten, wenn der Schalter 306 ausgeschaltet wird, oder jedes Mal dann, wenn der Strom I1 auf null absinkt.
  • 11 veranschaulicht ein Ausführungsbeispiel einer Leistungswandlerschaltung, die eine Sperrwandler-Topologie aufweist. Bezug nehmend auf 11 umfasst der Leistungswandler einen Transformator 405 mit einer Primärwicklung 405 1 und einer Sekundärwicklung 405 2. Die Primärwicklung 405 1 ist in Reihe zu einem Schalter 406 geschaltet, wobei die Reihenschaltung mit der Primärwicklung 405 1 und dem Schalter 406 zwischen Eingangsanschlüsse 401, 402 zum Erhalten einer Eingangsspannung Vin geschaltet ist. Eine Reihenschaltung mit einem Gleichrichterelement 10 und einem kapazitiven Speicherelement 407 ist parallel zu der Sekundärwicklung 405 2 geschaltet. Eine Ausgangsspannung Vout ist über dem kapazitiven Speicherelement 407 zwischen Ausgangsanschlüssen 403, 404 verfügbar.
  • Bezug nehmend auf 11 erzeugt eine Steuerschaltung 408 ein Ansteuersignal S406 des Schalters 406 abhängig von einem Ausgangssignal Sout. Das Ausgangssignal Sout repräsentiert die Ausgangsspannung Vout. Das Ansteuersignal S406 ist ein pulsweitenmoduliertes (PWM) Ansteuersignal. Die Steuerschaltung 408 stellt das Tastverhältnis des Ansteuersignals S406 so ein, dass die Ausgangsspannung Vout einer vorgegebenen Sollspannung entspricht.
  • Das Funktionsprinzip der Leistungswandlerschaltung gemäß 11 ist wie folgt: Jedes Mal dann, wenn der Schalter 406 eingeschaltet wird, ist die Primärwicklung 405 1 des Transformators 405 zwischen die Eingangsanschlüsse 401, 402 geschaltet und Energie wird magnetisch in der Primärwicklung 405 1 gespeichert. Ein Strom I1 durch die Sekundärwicklung 405 2 ist 0, wenn der Schalter 406 eingeschaltet ist, da die Primärwicklung 405 1 und die Sekundärwicklung 405 2 entgegengesetzte Wicklungssinne besitzen. Wenn der Schalter 406 ausgeschaltet wird, überträgt die Primärwicklung die zuvor darin gespeicherte Energie an die Sekundärwicklung 405 2, wobei ein Strom I1 durch die Sekundärwicklung 405 2 durch die Gleichrichterschaltung 10 zu den Ausgangsanschlüssen 403, 404 bzw. dem kapazitiven Speicherelement 407 fließt.
  • Die Gleichrichterschaltung 10 kann gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein. Die Gleichrichterschaltung 10 kann dazu ausgebildet sein, ein externes Ansteuersignal Sin zu erhalten. Dieses externe Ansteuersignal Sin kann durch die Steuerschaltung 408 erzeugt werden. Gemäß einem Ausführungsbeispiel wird das Ansteuersignal Sin so erzeugt, dass der Transistor in der Gleichrichterschaltung 10 eingeschaltet wird, wenn der Schalter 406 ausgeschaltet wird. Außerdem kann das externe Ansteuersignal Sin so erzeugt werden, dass der Transistor in der Gleichrichterschaltung 10 ausgeschaltet wird, wenn der Strom I1 auf null absinkt oder wenn der Schalter 406 wieder eingeschaltet wird.
  • 12 veranschaulicht ein weiteres Ausführungsbeispiel einer Leistungswandlerschaltung. Die Leistungswandlerschaltung gemäß 12 besitzt eine Zwei-Transistor-Durchfluss-(Two-Transistor-Forward, TTF)-Topologie. Bezug nehmend auf 12 umfasst der Leistungswandler einen Transformator 505 mit einer Primärwicklung 505 1 und einer Sekundärwicklung 505 2, die identische Wicklungssinne besitzen. Die Primärwicklung 505 1 ist zwischen einen ersten Schalter 506 1 und einen zweiten Schalter 506 2 geschaltet, wobei die Reihenschaltung mit den Schaltern 506 1, 506 2 und der Primärwicklung 505 1 zwischen Eingangsanschlüsse 501, 502 zum Erhalten einer Eingangsspannung Vin geschaltet ist. Ein Schaltungsknoten, der dem ersten Schalter 506 1 und der Primärwicklung 505 1 gemeinsam ist, ist über ein erstes Gleichrichterelement 507, wie beispielsweise eine Diode, an den zweiten Eingangsanschluss 502 gekoppelt. Außerdem ist ein Schaltungsknoten, der der Primärwicklung 505 1 und dem zweiten Schalter 506 2 gemeinsam ist, über ein weiteres Gleichrichterelement 507 2, wie beispielsweise eine Diode, an den ersten Eingangsanschluss 501 gekoppelt. Eine Reihenschaltung mit einem ersten Gleichrichterelement 10 1, einem induktiven Speicherelement 508 und einem kapazitiven Speicherelement 509 ist parallel zu der Sekundärwicklung 505 2 geschaltet. Eine Ausgangsspannung Vout ist zwischen Ausgangsanschlüssen 503, 504 über dem kapazitiven Speicherelement 509 verfügbar. Eine weitere Gleichrichterschaltung 10 2 ist parallel zu der Reihenschaltung mit dem induktiven Speicherelement 508 und einem kapazitiven Speicherelement 509 geschaltet.
  • Bezug nehmend auf 12 erzeugt eine Steuerschaltung 510 ein Ansteuersignal S506 für die ersten und zweiten Schalter 506 1, 506 2, die synchron ein- und ausgeschaltet werden. Das Ansteuersignal S506 ist ein pulsweitenmoduliertes (PWM) Ansteuersignal, das abhängig ist von einem Ausgangssignal Sout. Dieses Ausgangssignal Sout repräsentiert die Ausgangsspannung Vout. Die Steuerschaltung 510 erzeugt das Ansteuersignal S506 mit einem Tastverhältnis derart, dass die Ausgangsspannung Vout einer vorgegebenen Sollspannung entspricht.
  • Das Funktionsprinzip der Leistungswandlerschaltung gemäß 12 ist wie folgt: Jedes Mal dann, wenn die ersten und zweiten Schalter 506 1, 506 2 eingeschaltet werden, ist die Primärwicklung 505 1 zwischen die Eingangsanschlüsse 501, 502 geschaltet, und ein Strom I5051 fließt durch die Primärwicklung. Die Polarität einer Spannung V5052 über der Sekundärwicklung 505 2 ist wie in 12 dargestellt. Diese Spannung bewirkt einen Strom I11 durch die erste Gleichrichterschaltung 10 1, das induktive Speicherelement 505 und das kapazitive Speicherelement 509. Wenn die Schalter 506 1, 506 2 ausgeschaltet werden, fließt der Strom I5051 durch die Primärwicklung weiter aufgrund der zwei Gleichrichterelemente 507 1, 507 2. Allerdings ist die Polarität der Spannung V5052 invertiert, so dass der Strom I11 durch die erste Gleichrichterschaltung 10 1 null wird und ein Strom I12 durch die zweite Gleichrichterschaltung 10 2 fließt.
  • Die ersten und zweiten Gleichrichterschaltungen 10 1, 10 2 können gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein. Insbesondere können die Gleichrichterschaltungen 10 1, 10 2 so ausgebildet sein, dass sie jeweils ein externes Ansteuersignal Sin1, Sin2 (in 12 in gestrichelten Linien dargestellt) erhalten, oder können dazu ausgebildet sein, die Ansteuersignale intern zu erzeugen.
  • 13 veranschaulicht ein weiteres Ausführungsbeispiel einer Leistungswandlerschaltung. Die Leistungswandlerschaltung gemäß 13 umfasst eine Phasenverschiebungs-Nullspannungsschalt-Vollbrücken-Topologie (Phase-Shift Zero-Voltage Switching (ZVS) Full-Bridge Topologie). Bezug nehmend auf 13 umfasst die Leistungswandlerschaltung zwei Halbbrücken, die jeweils einen High-Side-Schalter 605 1, 606 1 und einen Low-Side-Schalter 605 2, 606 2 aufweisen, die zwischen Eingangsanschlüsse 601, 602 zum Erhalten einer Eingangsspannung Vin geschaltet sind. Eine Reihenschaltung mit einem induktiven Speicherelement 610 und einer Primärwicklung 607 1 eines Transformators 607 ist zwischen Ausgangsanschlüsse der zwei Halbbrücken geschaltet. Der Transformator 607 umfasst zwei Sekundärwicklungen, nämlich eine erste Sekundärwicklung 607 2 und eine zweite Sekundärwicklung 607 3, die induktiv mit der Primärwicklung 607 1 gekoppelt sind. Die Primärwicklung 607 1 und die Sekundärwicklung 607 2, 607 3 besitzen identische Wicklungssinne. Auf der Sekundärseite (der Seite mit den Sekundärwicklungen) umfasst die Leistungswandlerschaltung eine Reihenschaltung mit einem induktiven Speicherelement 611 und einem kapazitiven Speicherelement 608. Die erste Sekundärwicklung 607 2 ist über eine erste Gleichrichterschaltung 10 1 an diese Reihenschaltung 611, 608 gekoppelt, und die zweite Sekundärwicklung 607 3 ist über eine zweite Gleichrichterschaltung 10 2 an diese Reihenschaltung 611, 608 gekoppelt. Eine dritte Gleichrichterschaltung 10 3 ist parallel zu der Reihenschaltung mit dem induktiven Speicherelement 611 und dem kapazitiven Speicherelement 608 geschaltet. Insbesondere ist das induktive Speicherelement 611 über die erste Gleichrichterschaltung 10 1 an die erste Sekundärwicklung 607 2 und über die zweite Gleichrichterschaltung 10 2 an die zweite Sekundärwicklung 607 3 gekoppelt. Ein Schaltungsknoten, der den ersten und zweiten Sekundärwicklungen 607 2, 607 3 gemeinsam ist, ist an den Schaltungsknoten des kapazitiven Speicherelements 608 angeschlossen, der von dem induktiven Speicherelement 611 bzw. dem zweiten Ausgangsanschluss 604 wegzeigt.
  • Die Schalter der Halbbrücken werden durch eine Ansteuerschaltung 609 abhängig von einem Ausgangssignal Sout, das die Ausgangsspannung Vout repräsentiert, gemäß einem speziellen Ansteuerschema zyklisch ein- und ausgeschaltet. In 13 bezeichnen Bezugszeichen S6051, S6052, S6061, S6062 Ansteuersignale, die durch die Ansteuerschaltung 9 den einzelnen Schaltern 605 1, 605 2, 606 1, 606 2 zugeführt werden. Jeder Zyklus gemäß diesem Ansteuerschema umfasst vier verschiedene Phasen. In einer ersten Phase sind der High-Side-Schalter 605 1 der ersten Halbbrücke und der Low-Side-Schalter 606 2 der zweiten Halbbrücke eingeschaltet. Dadurch fließt ein Strom I6071 durch das erste induktive Speicherelement 610 und die Primärwicklung 607 1. Spannungen V6072, V6073 über den Sekundärwicklungen 607 2, 607 3 besitzen Polaritäten, wie in 13 dargestellt. Die Spannung V6072 bewirkt einen Strom I11 durch die erste Gleichrichterschaltung 101, das zweite induktive Speicherelement 611 und das kapazitive Speicherelement 608, während die zweite Gleichrichterschaltung 10 2 sperrt.
  • In einer zweiten Phase ist der High-Side-Schalter 605 1 der ersten Halbbrücke eingeschaltet und der High-Side-Schalter 606 1 der zweiten Halbbrücke ist eingeschaltet. Zwischen dem Ausschalten des Low-Side-Schalters 605 2 der ersten Halbbrücke und dem Einschalten des High-Side-Schalters 606 1 der zweiten Halbbrücke kann eine Verzögerungszeit vorhanden sein. Während dieser Verzögerungszeit kann ein Freilaufelement (nicht dargestellt), das parallel zu dem High-Side-Schalter 606 1 geschaltet ist, den Strom übernehmen. Die Schalter 605 1, 605 2, 606 1, 606 2 können als Leistungs-MOSFETs ausgebildet sein, insbesondere als Leistungs-MOSFETs, die eine integrierte Bodydiode aufweisen, die als Freilaufelement wirken kann.
  • In der zweiten Phase sind die Spannung über der Primärwicklung 607 1 und die Spannungen V6072, V6073 über den Sekundärwicklungen null. Der Strom durch das induktive Speicherelement 611 fließt weiter, wobei die dritte Gleichrichterschaltung 10 3 den Strom durch das induktive Speicherelement 611 und das kapazitive Speicherelement 608 übernimmt.
  • In der dritten Phase sind der High-Side-Schalter 606 1 der zweiten Halbbrücke und der Low-Side-Schalter 605 2 der ersten Halbbrücke eingeschaltet. Die Spannungen V6072, V6073 über den Sekundärwicklungen 607 2, 607 3 besitzen Polaritäten entgegengesetzt der in 13 dargestellten Polaritäten. In diesem Fall fließt ein Strom durch die zweite Sekundärwicklung 607 3, die zweite Gleichrichterschaltung 10 2, das induktive Speicherelement 611 und das kapazitive Speicherelement 608.
  • In der vierten Phase ist der Low-Side-Schalter 605 2 der ersten Halbbrücke ausgeschaltet, und der High-Side-Schalter 605 1 der ersten Halbbrücke ist eingeschaltet. Die Spannung über der Primärwicklung 607 1 und die Spannung über den Sekundärwicklungen 607 2, 607 3 wird null. Der Strom durch das zweite induktive Speicherelement 611 und das kapazitive Speicherelement 608 fließt weiter, wobei die dritte Gleichrichterschaltung 10 3 einen Strompfad für diesen Strom zur Verfügung stellt.
  • Gemäß einem Ausführungsbeispiel ist ein Zeitablauf des Einschaltens und des Ausschaltens der einzelnen Schalter der zwei Halbbrücken so, dass wenigstens einige der Schalter eingeschaltet sind und/oder ausgeschaltet sind, wenn die Spannung über dem jeweiligen Schalter null ist.
  • Jede der Gleichrichterschaltungen 10 1, 10 2, 10 3 kann gemäß einem der zuvor erläuterten Ausführungsbeispiele ausgebildet sein. In 13 bezeichnen Bezugszeichen 12 1, 12 2, 12 3 erste Lastanschlüsse und Bezugszeichen 13 1, 13 2, 13 3 bezeichnen zweite Lastanschlüsse der einzelnen Gleichrichterschaltungen 10 1, 10 2, 10 3.
  • 14 veranschaulicht ein weiteres Ausführungsbeispiel einer Leistungswandlerschaltung. Die Leistungswandlerschaltung gemäß 14 ist mit einer hart schaltenden Halbbrückentopologie ausgebildet. Die Leistungswandlerschaltung umfasst eine Halbbrücke mit einem High-Side-Schalter 705 1 und einem Low-Side-Schalter 705 2, die zwischen Eingangsanschlüsse 701, 702 zum Erhalten einer Eingangsspannung Vin geschaltet sind. Ein kapazitiver Spannungsteiler 706 1, 706 2 ist ebenfalls zwischen die Eingangsanschlüsse 701, 702 geschaltet. Eine Primärwicklung 707 1 eines Transformators 707 ist zwischen einen Ausgangsanschluss der Halbbrücke und einen Mittenabgriff des kapazitiven Spannungsteilers geschaltet. Eine Sekundärwicklung 707 2 des Transformators 707 und die Primärwicklung 707 1 besitzen dieselben Wicklungssinne. Ein erster Anschluss der Sekundärwicklung 707 2 ist an einen ersten Ausgangsanschluss 703 über ein erstes induktives Speicherelement 708 angeschlossen, und ein zweiter Anschluss der Sekundärwicklung 707 2 ist an den ersten Ausgangsanschluss 703 über ein zweites induktives Speicherelement 709 angeschlossen. Ein kapazitives Speicherelement 710 ist zwischen den ersten Ausgangsanschluss 703 und einen zweiten Ausgangsanschluss 704 geschaltet, wobei eine Ausgangsspannung Vout zwischen diesen Ausgangsanschlüssen 703, 704 zur Verfügung steht. Der zweite Ausgangsanschluss 704 ist an den ersten Anschluss der Sekundärwicklung 707 2 über eine erste Gleichrichterschaltung 10 1 angeschlossen, und der zweite Ausgangsanschluss 704 ist an den zweiten Anschluss der Sekundärwicklung 707 2 über eine zweite Gleichrichterschaltung 10 2 angeschlossen. Die erste Gleichrichterschaltung 10 1 stellt einen Freilaufpfad für eine erste Reihenschaltung mit dem ersten induktiven Speicherelement 708 und dem kapazitiven Speicherelement 710 zur Verfügung, und die zweite Gleichrichterschaltung 10 2 stellt einen Freilaufpfad für eine zweite Reihenschaltung mit dem zweiten induktiven Speicherelement 709 und dem kapazitiven Speicherelement 710 zur Verfügung.
  • Jede der ersten und zweiten Gleichrichterschaltungen 10 1, 10 2 kann gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein. In 14 bezeichnen die Bezugszeichen 12 1, 12 2 erste Lastanschlüsse und die Bezugszeichen 13 1, 13 2 bezeichnen zweite Lastanschlüsse der einzelnen Gleichrichterschaltungen 10 1, 10 2.
  • Eine Ansteuerschaltung 610 liefert Ansteuersignale S7051, S7052 für die Schalter 705 1, 705 2 der Halbbrücke abhängig von einem Ausgangssignal. Das Ausgangssignal repräsentiert die Ausgangsspannung Vout. Die Ansteuersignale S7051, S7052 werden so erzeugt, dass die Ausgangsspannung Vout mit einer vorgegebenen Sollspannung übereinstimmt.
  • Das Funktionsprinzip der Leistungswandlerschaltung gemäß 14 ist wie folgt: Das elektrische Potenzial an dem Mittenabgriff des kapazitiven Spannungsteilers 706 1, 706 2 ist irgendwo zwischen elektrischen Potenzialen an den ersten und zweiten Eingangsanschlüssen 701, 702. Lediglich zu Erläuterungszwecken sei angenommen, dass das elektrische Potenzial an dem Mittenabgriff der Hälfte der Eingangsspannung Vin entspricht.
  • Jedes Mal, wenn der High-Side-Schalter 705 1 der ersten Halbbrücke eingeschaltet wird, ist eine Spannung über der Primärwicklung 707 1 positiv und eine resultierende Spannung V7072 über der Sekundärwicklung 707 2 besitzt eine wie in 14 angegebene Polarität. In diesem Fall fließt ein Strom durch das erste induktive Speicherelement 708, das kapazitive Speicherelement 707, die zweite Gleichrichterschaltung 10 2 und die Sekundärwicklung 707 2. Während dieser Phase wird Energie magnetisch in dem ersten induktiven Speicherelement 708 gespeichert.
  • In einer zweiten Phase sind beide Schalter ausgeschaltet. In dieser Phase fließt der Strom durch das erste induktive Speicherelement 708 weiter, wobei die erste Gleichrichterschaltung 10 1, die zwischen den zweiten Ausgangsanschluss 704 und das erste induktive Speicherelement 708 geschaltet ist, den Strom übernimmt.
  • In einer dritten Phase ist der Low-Side-Schalter 705 2 der Halbbrückenschaltung eingeschaltet. Eine Spannung über der Primärwicklung 707 1 ist in diesem Fall negativ, und die korrespondierende Spannung V7072 über der Sekundärwicklung 707 2 besitzt eine Polarität entgegen der in 14 dargestellten Polarität. In diesem Fall fließt der Strom durch die Sekundärwicklung 707 2, das zweite induktive Speicherelement 709, die Ausgangskapazität 710 und die erste Gleichrichterschaltung 10 1.
  • In einer vierten Phase sind beide Schalter 705 1, 705 2 ausgeschaltet. In dieser Phase fließt der Strom durch das zweite induktive Speicherelement 709 weiter, wobei die zweite Gleichrichterschaltung 10 2 den Strom in diesem Fall übernimmt.
  • 15 veranschaulicht eine Leistungswandlerschaltung gemäß einem weiteren Ausführungsbeispiel. Die Leistungswandlerschaltung gemäß 15 umfasst eine resonante LLC-Topologie. Bezug nehmend auf 15 umfasst die Leistungswandlerschaltung eine Halbbrücke mit einem High-Side-Schalter 805 1 und einem Low-Side-Schalter 805 2, die zwischen die Eingangsanschlüsse 801, 802 zum Erhalten einer Eingangsspannung Vin geschaltet ist. Die Leistungswandlerschaltung umfasst außerdem eine Reihen-LLC-Schaltung mit einem kapazitiven Speicherelement 806, einem induktiven Speicherelement 807 und einer Primärwicklung 809 1 eines Transformators 809, die parallel zu dem Low-Side-Schalter 805 2 geschaltet ist. Ein weiteres induktives Speicherelement 808 ist parallel zu der Primärwicklung 809 1 geschaltet. Der Transformator 809 umfasst zwei Sekundärwicklungen, nämlich eine erste Sekundärwicklung 809 2 und eine zweite Sekundärwicklung 809 3, die an die Primärwicklung 809 1 gekoppelt sind und die jeweils denselben Wicklungssinn wie die Primärwicklung 809 1 aufweisen. Die erste Sekundärwicklung 809 2 ist über eine erste Gleichrichterschaltung 10 1 an einen ersten Ausgangsanschluss 803 gekoppelt, und die zweite Sekundärwicklung 809 3 ist über die zweite Gleichrichterschaltung 10 2 an den ersten Ausgangsanschluss 803 gekoppelt. Ein Schaltungsknoten, der den ersten und zweiten Sekundärwicklungen 809 2, 809 3 gemeinsam ist, ist an einen zweiten Ausgangsanschluss 804 gekoppelt. Ein kapazitives Speicherelement 810 ist zwischen die Ausgangsanschlüsse 803, 804, wo eine Ausgangsspannung Vout verfügbar ist, geschaltet.
  • In 15 bezeichnen S8051, S8052 Ansteuersignale für die Schalter 805 1, 805 2 der Halbbrücke. Diese Ansteuersignale S8051, S8052 werden durch eine Ansteuerschaltung 811 gemäß einem Ausgangssignal Sout erzeugt. Das Ausgangssignal Sout repräsentiert die Ausgangsspannung Vout. Die Ansteuerschaltung 8 ist dazu ausgebildet, die Ansteuersignale S8051, S8052 so zu erzeugen, dass die Ausgangsspannung Vout mit einem vorgegebenen Sollwert übereinstimmt.
  • In der Leistungswandlerschaltung gemäß 15 werden der High-Side-Schalter 805 1 und der Low-Side-Schalter 805 2 abwechselnd ein- und ausgeschaltet. Dies bewirkt einen Wechselstrom durch die Primärwicklung 809 1 des Transformators 809. Dieser Wechselstrom wird auf die Sekundärseite übertragen. Wenn der Wechselstrom durch die Primärwicklung 809 1 eine erste Richtung besitzt, fließt ein Strom auf der Sekundärseite durch die erste Sekundärwicklung 809 2 und die erste Gleichrichterschaltung 10 1 an das kapazitive Speicherelement 810 bzw. die Ausgangsanschlüsse 803, 804. Wenn der Strom durch die Primärwicklung 809 1 eine entgegengesetzte zweite Richtung besitzt, fließt der Strom auf der Sekundärseite durch die zweite Sekundärwicklung 809 3 und die zweite Gleichrichterschaltung 10 2 zu dem kapazitiven Speicherelement 810 bzw. den Ausgangsanschlüssen 803, 804.
  • In 15 bezeichnen die Bezugszeichen 12 1, 12 2 erste Lastanschlüsse der ersten und zweiten Gleichrichterschaltungen 10 1, 10 2, und Bezugszeichen 13 1, 13 2 bezeichnen zweite Lastanschlüsse der ersten und zweiten Gleichrichterschaltungen 10 1, 10 2. Jede dieser Gleichrichterschaltungen 10 1, 10 2 kann gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein.
  • Bei jeder der zuvor erläuterten Leistungswandlerschaltungen kann eine Last (nicht dargestellt) an die Ausgangsanschlüsse angeschlossen sein, um die Ausgangsspannung Vout zu erhalten.
  • Sofern eine der zuvor erläuterten Leistungswandlerschaltungen mehr als eine Gleichrichterschaltung aufweist, können die einzelnen Gleichrichterschaltungen identisch realisiert sein. Es ist jedoch auch möglich, zwei oder mehr Gleichrichterschaltungen in einer Leistungswandlerschaltung mit unterschiedlichen Topologien zu realisieren.
  • 16 veranschaulicht ein weiteres Ausführungsbeispiel einer Schaltungsanordnung, die eine Gleichrichterschaltung 10 aufweist. Die Schaltungsanordnung umfasst Eingangsanschlüsse 901, 902 zum Erhalten einer Eingangsspannung Vin, eine Reihenschaltung mit einer Last Z und einem Schalter 903, die zwischen die Eingangsanschlüsse 901, 902 geschaltet ist, und eine Gleichrichterschaltung 10, die parallel zu der Last geschaltet ist. Die Last Z ist beispielsweise eine induktive Last. Das heißt, die Last Z umfasst wenigstens ein induktives Element oder ein Schaltungselement mit einem induktiven Verhalten. Der Schalter 903 ist ein Low-Side-Schalter. Das heißt, der Schalter 903 ist zwischen die Last Z und den Anschluss für das negative Versorgungspotenzial oder Bezugspotenzial der Eingangsspannung Vin geschaltet. Eine Schaltungskonfiguration, wie sie in 16 dargestellt ist, kann beispielsweise in einem Stromregler zum Regeln eines Stroms durch eine induktive Last realisiert sein.
  • Das Funktionsprinzip der Schaltungsanordnung gemäß 16 ist wie folgt: Jedes Mal, wenn der Schalter 903 eingeschaltet wird, ist die Last Z zwischen die Eingangsanschlüsse 901, 902 geschaltet und ein Strom I1 fließt durch die Last. Wenn der Schalter 903 ausgeschaltet wird, fließt der Strom I1 durch die Last Z aufgrund des induktiven Charakters der Last weiter (und nimmt ab). In dieser Phase funktioniert die Gleichrichterschaltung 10 als Freilaufelement und übernimmt den Strom I1, der durch die Last Z fließt.
  • Der Schalter 903 wird durch ein Ansteuersignal S903, das durch eine Steuerschaltung 904 bereitgestellt wird, ein- und ausgeschaltet. Gemäß einem Ausführungsbeispiel ist die Steuerschaltung 904 dazu ausgebildet, ein Tastverhältnis des Ansteuersignals S903 abhängig von dem Strom I1 durch die Last Z einzustellen, um einen Durchschnittswert des Stroms I1 durch die Last so zu steuern, dass er mit einem vorgegebenen Sollwert übereinstimmt.
  • 17 veranschaulicht die Schaltungsanordnung gemäß 16, die eine Gleichrichterschaltung gemäß dem Ausführungsbeispiel von 5 umfasst. Der Schalter 905 ist ähnlich dem Gleichrichterelement 1 der Gleichrichterschaltung 10 mit einem ersten Transistor 2 903 und mit einer Anordnung 30 903 mit mehreren zweiten Transistoren ausgebildet. Bei dem Ausführungsbeispiel gemäß 17 ist der erste Transistor 20 903 des Schalters 903 als n-leitender Anreicherungs-MOSFET ausgebildet. Dies ist jedoch nur ein Beispiel. Der Schalter 903 könnte ebenso als beliebiger anderer erster Transistor ausgebildet sein. Die Anordnung 30 903 mit den zweiten Transistoren kann wie die Anordnung 30 mit den zweiten Transistoren 3 1–3 n, die zuvor in Verbindung mit dem Gleichrichterelement 1 in 2 erläutert wurde, ausgebildet sein. Das Funktionsprinzip des Schalters 903 entspricht dem Funktionsprinzip des Gleichrichterelements gemäß 2. Das heißt, der Schalter 1 ist im Ein-Zustand (eingeschaltet), wenn der erste Transistor 2 903 eingeschaltet ist, und der Schalter 903 ist im Aus-Zustand (ausgeschaltet), wenn der erste Transistor 2 903 ausgeschaltet ist. Das von der Steuerschaltung (in 17 nicht dargestellt) erhaltene Ansteuersignal S903 ist dazu ausgebildet, den ersten Transistor 2 903 entweder einzuschalten oder auszuschalten.
  • 18A veranschaulicht ein Ausführungsbeispiel einer Detektionsschaltung 9 der Gleichrichterschaltung 10 in der Schaltungsanordnung gemäß 17. In 18 sind nur einige der Schaltungselemente des Gleichrichterelements 1 der Gleichrichterschaltung 10 und nur einige der Schaltungselemente des Schalters 903 dargestellt, nämlich solche Schaltungselemente, die zum Verständnis des Funktionsprinzips der Detektionsschaltung 9 notwendig sind. 18 zeigt den ersten Transistor 2, die Bodydiode D2 und das optionale Spannungsbegrenzungselement 7 0 des Gleichrichterelements 1 und den n-ten zweiten Transistor 3 n-903 des Schalters 903. Die Funktion dieses zweiten Transistors 3 n-903 entspricht der Funktion des in 2 dargestellten zweiten Transistors 3. Das Bezugszeichen 7 n-903 bezeichnet das optionale Spannungsbegrenzungselement, das parallel zu diesem zweiten Transistor 3 n-903 geschaltet ist.
  • Bezug nehmend auf 18A umfasst die Detektionsschaltung 9 einen Verstärker 92 4, wie beispielsweise einen Operationsverstärker (OPV). Dieser Verstärker 92 4 ist dazu ausgebildet, eine Spannung über der Bodydiode D2 des ersten Transistors 2 des Gleichrichterelements 1 auszuwerten, um einen Strom I1 durch das Gleichrichterelement 1 zu ermitteln. Ein erster Lastanschluss 22 (entsprechend dem Anodenanschluss der Bodydiode D2) des ersten Transistors 2 ist an einen ersten Anschluss des Operationsverstärkers 92 4 über ein erstes Widerstandselement 92 1 gekoppelt, und der zweite Lastanschluss 23 des zweiten Transistors 2 ist an den ersten Anschluss des Verstärkers 92 4 über ein zweites Widerstandselement 92 2 gekoppelt. Außerdem ist der Lastanschluss des zweiten Transistors 3 n-903, der von dem ersten Transistor 1 wegzeigt, an einen zweiten Anschluss des Verstärkers 92 4 über ein drittes Widerstandselement 92 3 gekoppelt. Der zweite Anschluss des Verstärkers 92 4 ist an den Ausgangsanschluss über ein weiteres Widerstandselement 92 5 gekoppelt. Das Detektionssignal SD ist am Ausgang des Verstärkers 92 4 verfügbar. Optional sind Puffer 92 6, 92 7, 92 8 zwischen die ersten, zweiten und dritten Widerstandselemente und die entsprechenden Schaltungsknoten des Gleichrichterelements 1 und den Schalter 903 geschaltet. Das Ausgangssignal SD des Verstärkers 92 4 repräsentiert die Richtung des Stroms I1, wobei das Ausgangssignal SD ein erstes Vorzeichen besitzt, wenn der Strom in der ersten Richtung fließt, und ein zweites Vorzeichen besitzt, wenn der Strom in der entgegengesetzten zweiten Richtung fließt.
  • 18B veranschaulicht eine Modifikation der Detektionsschaltung 9 gemäß 18A. Die Detektionsschaltung 9 gemäß 18B umfasst zwei Shunt-Widerstände, einen ersten Shunt-Widerstand 92 9 zwischen dem ersten Lastanschluss 12 der Gleichrichterschaltung 10 und dem Schaltungsknoten zum Anschließen der Last Z, und einen zweiten Shunt-Widerstand 92 9 zwischen dem Schaltungsknoten zum Anschließen der Last Z und dem Schalter 903. Bei dieser Detektionsschaltung 9 ist der erste Eingangseinschluss (der nicht-invertierende Anschluss) des Verstärkers 92 4 über den zweiten Widerstand 92 9 an den Schaltungsknoten, der dem ersten Shunt-Widerstand 92 9 und der Gleichrichterschaltung gemeinsam ist, und über den ersten Widerstand 92 10 an den Schaltungsknoten, der dem ersten Shunt-Widerstand 92 9 und dem zweiten Shunt-Widerstand 92 10 gemeinsam ist, gekoppelt. Wie bei dem Ausführungsbeispiel gemäß 18A sind die Puffer 92 6, 92 7 optional. Der zweite Eingangsanschluss (der invertierende Anschluss) des Verstärkers 92 4 ist an den Schaltungsknoten, der dem zweiten Shunt-Widerstand 92 10 und dem Schalter 903 gemeinsam ist, gekoppelt. Bei dieser Detektionsschaltung 9 repräsentiert das Detektionssignal SD am Ausgang des Verstärkers 92 4 die Richtung des Stroms I1 durch die Gleichrichterschaltung 10 und die Amplitude des Stroms I1.
  • 19 veranschaulicht ein weiteres Ausführungsbeispiel einer Detektionsschaltung 9. Die Detektionsschaltung 9 gemäß 19 basiert auf der Detektionsschaltung 9 gemäß 18B und umfasst weiterhin einen Differenzierer 93, der das Strommesssignal am Ausgang des Verstärkers 92 4 erhält. In 19 bezeichnet das Bezugszeichen S924 das Ausgangssignal des Verstärkers, das dem Detektionssignal gemäß 18 entspricht. Der Differenzierer 93 kann wie ein herkömmlicher Differenzierer ausgebildet sein. Lediglich zu Erläuterungszwecken ist ein Ausführungsbeispiel des Differenzierers 93 im Detail in 19 dargestellt.
  • Der Differenzierer 93 gemäß 19 umfasst einen weiteren Verstärker 93 1, wie beispielsweise einen Operationsverstärker (OPV). Der Ausgang des Verstärkers 92 4 ist an einen ersten Eingang (den invertierenden Eingang bei diesem Ausführungsbeispiel) des weiteren Verstärkers 93 1 über ein kapazitives Element 93 2 gekoppelt. Außerdem ist der invertierende Eingang über einen Widerstand 93 3 an den Ausgang gekoppelt. Ein Detektionssignal SD am Ausgang des Differenzierers 93 entspricht einer Spannung zwischen dem Ausgang des weiteren Verstärkers 93 1 und dem zweiten Eingangsanschluss (den nicht-invertierenden Eingangsanschluss bei diesem Ausführungsbeispiel) des weiteren Verstärkers 93 1. Dieses Ausgangssignal entspricht einer zeitlichen Ableitung des Strommesssignals S924 am Ausgang des Verstärkers 92 4. Die zeitliche Ableitung des Strommesssignals S924 ist positiv, wenn der Strom I1 durch die Gleichrichterschaltung 1 zunimmt, und ist negativ, wenn der Strom durch die Gleichrichterschaltung abnimmt.
  • Die Steuer- und Ansteuerschaltung 8 (in 19 nicht dargestellt), die das Detektionssignal SD gemäß 19 enthält, kann dazu ausgebildet ist, Maxima des Detektionssignals SD zu detektieren, und kann dazu ausgebildet sein, den ersten Transistor 2 der Gleichrichterschaltung 1 einzuschalten, wenn das Detektionssignal SD ein positives Maximum besitzt, und kann dazu ausgebildet sein, den ersten Transistor 2 der Gleichrichterschaltung 1 auszuschalten, wenn das Detektionssignal SD ein negatives Maximum besitzt.
  • Optional ist ein Gleichrichter 94 dem Ausgang des weiteren Verstärkers 93 1 nachgeschaltet. Der Gleichrichter 94 erhält das Detektionssignal SD und stellt ein gleichgerichtetes Detektionssignal |SD| zur Verfügung.
  • 20 veranschaulicht eine Modifikation der Schaltungsanordnung gemäß 17. Bei der Schaltungsanordnung gemäß 17 ist die Gleichrichterschaltung 10 dazu ausgebildet, ein externes Ansteuersignal Sin zu erhalten. Dieses externe Ansteuersignal Sin wird durch eine Steuerschaltung 94 über einen Levelshifter 95 zur Verfügung gestellt. Die Steuerschaltung 94 kann auch das Ansteuersignal des Schalters 903 zur Verfügung stellen. Der Levelshifter 95 umfasst eine Reihenschaltung mit einem ersten Transistor 2 95, der das Ansteuersignal Sin erhält, und eine Vielzahl von n (mit n > 1) zweiten Transistoren 3 1-95–3 n-95, die in Reihe zu dem ersten Transistor geschaltet sind. Die Reihenschaltung mit dem ersten Transistor 2 95 und den zweiten Transistoren 3 1-95–3 n-95 ist zwischen den Anschluss 902 für das Bezugspotenzial und den Schaltungsknoten zwischen dem ersten Transistor 2 der Gleichrichterschaltung 10 und der Anordnung 30 mit den zweiten Transistoren geschaltet. Bezug nehmend auf 20 kann der erste Transistor 2 95 des Levelshifters als Anreicherungs-MOSFET, insbesondere als n-leitender Anreicherungs-MOSFET ausgebildet sein, während die zweiten Transistoren 3 1-95–3 n-95 als Verarmungs-MOSFETs (oder JFETs) ausgebildet sein können. Der Gateanschluss jedes der zweiten Transistoren 3 1-95–3 n-95 ist an dessen Sourceanschluss angeschlossen, wobei der Sourceanschluss des 1. zweiten Transistors 3 1-95 an den Drainanschluss des ersten Transistors angeschlossen ist. Ein Spannungsbegrenzungselement 7 0-95–7 n-95, wie beispielsweise eine Zenerdiode oder eine Reihenschaltung mit Zenerdioden, ist parallel zu dem ersten Transistor 2 95 und jedem der zweiten Transistoren 3 1-95–3 n-95 geschaltet.
  • Eine Auswerteschaltung 95 1–95 3 vergleicht das elektrische Potenzial an dem Lastanschluss eines der zweiten Transistoren, nämlich des oberen zweiten Transistors 3 n-95 bei diesem Ausführungsbeispiel, mit dem elektrischen Potenzial an dem ersten Lastanschluss der Gleichrichterschaltung 10 und erzeugt das Ansteuersignal S2 für den ersten Transistor 2 der Gleichrichterschaltung 10 abhängig von dem Vergleich. Das elektrische Potenzial an dem zweiten Transistor 3 n-95 ist abhängig von dem Schaltzustand des ersten Transistors 2 95 des Levelshifters 95. Dieses elektrische Potenzial ist ein hohes elektrisches Potenzial, wenn der erste Transistor 2 95 eingeschaltet ist, und ist ein niedriges elektrisches Potenzial, wenn der erste Transistor 2 95 eingeschaltet ist. Dadurch werden durch Einschalten und Ausschalten des ersten Transistors 2 95 unterschiedliche elektrische Potenziale an dem zweiten Transistor 3 n-95 erzeugt, wobei dieses elektrische Potenzial dazu verwendet wird, das Ansteuersignal des ersten Transistors 2 in der Gleichrichterschaltung 10 zu erzeugen. Bezug nehmend auf 20 umfasst die Auswerteschaltung einen Verstärker 95 1 mit einem ersten (nicht-invertierenden) Eingang, der an den ersten Lastanschluss 12 der Gleichrichterschaltung 10 gekoppelt ist, und mit einem zweiten (invertierenden) Eingang, der an den Lastanschluss (Sourceanschluss) des zweiten Transistors 3 n-95 über einen Widerstand 95 2 gekoppelt ist und der über einen weiteren Widerstand 95 3 an den Ausgang gekoppelt ist. Das Ansteuersignal S2 ist am Ausgang des Verstärkers 95 1 verfügbar.
  • Das erste Halbleiterbauelement 2 und die zweiten Halbleiterbauelemente (zweiten Transistoren) 3, die in den oben erläuterten Figuren durch Schaltsymbole repräsentiert sind, können auf vielfältige unterschiedliche Weise realisiert werden. Einige veranschaulichende Ausführungsbeispiele zum Realisieren der zweiten Transistoren 3 sind unter Bezugnahme auf Figuren nachfolgend erläutert.
  • 21A zeigt eine perspektivische Ansicht eines zweiten Transistors 3. 21B zeigt eine vertikale Querschnittsansicht und 21C zeigt eine horizontale Querschnittsansicht dieses zweiten Transistors 3. Die 21A, 21B, 21C zeigen nur den Abschnitt des Halbleiterkörpers 100, in dem der zweite Transistor 3 implementiert ist. Aktive Gebiete des ersten Halbleiterbauelements 2 und aktive Gebiete von benachbarten zweiten Transistoren sind nicht dargestellt. Der zweite Transistor 3 gemäß der 21A bis 21C ist als MOSFET, insbesondere als FINFET, ausgebildet und umfasst ein Sourcegebiet 53, ein Draingebiet 54 und ein Bodygebiet 55, die jeweils in einem finnenartigen Halbleiterabschnitt 52 angeordnet sind, der nachfolgend auch als „Halbleiterfinne” bezeichnet wird. Die Halbleiterfinne ist auf einem Substrat 51 angeordnet. In einer ersten horizontalen Richtung reichen die Source- und Draingebiete 53, 54 von einer ersten Seitenwand 52 2 zu einer zweiten Seitenwand 52 3 der Halbleiterfinne 52. In einer zu der ersten Richtung senkrechten zweiten Richtung sind die Source- und Draingebiete 53, 54 beabstandet zueinander angeordnet und sind durch das Bodygebiet 55 getrennt. Die Gateelektrode 56 (in 21A in gestrichelten Linien dargestellt) ist durch ein Gatedielektrikum 57 dielektrisch von der Halbleiterfinne 52 isoliert und ist an den Seitenwänden 52 2, 52 3 und an einer oberen Oberfläche 52 1 der Halbleiterfinne 52 benachbart zu dem Bodygebiet 55.
  • Die 22A bis 22C veranschaulichen ein weiteres Ausführungsbeispiel eines zweiten Transistors 3, der als FINFET ausgebildet ist. 22A zeigt eine perspektivische Ansicht, 22B zeigt eine vertikale Querschnittsansicht in einer vertikalen Schnittebene E-E und 22C zeigt eine horizontale Querschnittsansicht in einer horizontalen Schnittsebene D-D. Die vertikale Schnittebene E-E verläuft senkrecht zu der oberen Oberfläche 52 1 der Halbleiterfinne 52 und in einer Längsrichtung der Halbleiterfinne 52. Die horizontale Schnittebene D-D verläuft parallel zu der oberen Oberfläche 52 1 der Halbleiterfinne. Die „Längsrichtung” der Halbleiterfinne 52 entspricht der zweiten horizontalen Richtung und ist die Richtung, in der das Source- und Draingebiet 53, 54 zueinander beabstandet sind.
  • Der Transistor 3 gemäß der 22A bis 22C ist als U-shape-surround-gate-FINFET ausgebildet. Bei diesem Transistor erstrecken sich das Sourcegebiet 53 und das Draingebiet 54 von der ersten Seitenwand 52 2 zu der zweiten Seitenwand 52 3 der Halbleiterfinne 52 in der ersten horizontalen Richtung und sind in der zweiten horizontalen Richtung (der Längsrichtung der Halbleiterfinne 52), die senkrecht zu der ersten horizontalen Richtung ist, beabstandet zueinander. Bezug nehmend auf die 22A und 22B sind das Sourcegebiet 53 und das Draingebiet 54 durch einen Graben getrennt, der sich von der ersten Oberfläche 52 1 der Halbleiterfinne in das Bodygebiet 55 erstreckt und der sich von Seitenwand 52 2 zu Seitenwand 52 3 in der ersten horizontalen Richtung erstreckt. Das Bodygebiet 55 ist unterhalb des Sourcegebiets 53, des Draingebiets 54 und des Grabens in der Halbleiterfinne 52 angeordnet. Die Gateelektrode 56 ist benachbart zu dem Bodygebiet 55 in dem Graben und entlang der Seitenwände 52 2, 52 3 der Halbleiterfinne 52 und ist durch das Gatedielektrikum dielektrisch von dem Bodygebiet 55 und den Source- und Draingebieten 53, 54 getrennt. In einem oberen Bereich des Grabens, welcher ein Bereich ist, in dem die Gateelektrode 56 nicht benachbart zu dem Bodygebiet 55 angeordnet ist, kann die Gateelektrode 56 mit einem isolierenden oder dielektrischen Material 58 bedeckt sein.
  • Die zweiten Transistoren gemäß der 21A bis 21C und der 22A bis 22C sind beispielsweise als Verarmungstransistoren ausgebildet, wie beispielsweise als n-leitende oder p-leitende Verarmungstransistoren. In diesem Fall besitzen die Source- und Draingebiete 53, 54 und das Bodygebiet 55 denselben Dotierungstyp. Das Bodygebiet 55 besitzt üblicherweise eine niedrigere Dotierungskonzentration als die Source- und Draingebiete 53, 54. Die Dotierungskonzentration des Bodygebiets 55 ist beispielsweise etwa E18 cm–3. Um in der Lage zu sein, einen leitenden Kanal in dem Bodygebiet 55 zwischen dem Sourcegebiet 53 und dem Draingebiet 54 vollständig zu unterbrechen, erstreckt sich die Gateelektrode 56 entlang der Seitenwände 52 2, 52 3 der Halbleiterfinne 52 vollständig entlang der Halbleiterfinne 52 in der zweiten horizontalen Richtung (der Längsrichtung). In der vertikalen Richtung erstreckt sich die Gateelektrode 56 entlang der Seitenwände 52 2, 52 3 von den Source- und Draingebieten 53, 54 wenigstens bis unterhalb des Grabens.
  • Bezug nehmend auf die 21A und 22A ist das Sourcegebiet 53 an den ersten Lastanschluss (Sourceanschluss) 32 angeschlossen, das Draingebiet 54 ist an den zweiten Lastanschluss (Drainanschluss) 33 angeschlossen und die Gateelektrode 56 ist an den Steueranschluss (Gateanschluss) 31 angeschlossen. Diese Anschlüsse sind in den 21A und 22A nur schematisch dargestellt.
  • Eine Dicke der Halbleiterfinne 52, welche die Dimension der Halbleiterfinne in der ersten horizontalen Richtung ist, und die Dotierungskonzentration des Bodygebiets 55 sind so eingestellt, dass ein durch die Gateelektrode 56 gesteuertes Verarmungsgebiet sich von Seitenwand 52 2 zu Seitenwand 52 3 erstrecken kann, um einen leitenden Kanal zwischen dem Source- und Draingebiet 53, 54 vollständig zu unterbrechen und um den zweiten Transistor 3 auszuschalten. Bei einem n-leitenden Verarmungs-MOSFET erstreckt sich ein Verarmungsgebiet in dem Bodygebiet 55, wenn eine negative Steuer-(Ansteuer-)Spannung zwischen die Gateelektrode 56 und das Sourcegebiet 53 bzw. zwischen dem Gateanschluss 31 und dem Sourceanschluss 32 angelegt wird. Bezug nehmend auf die unter Bezugnahme auf 1 gemachte Erläuterung ist diese Ansteuerspannung abhängig von der Lastspannung des ersten Halbleiterbauelements 2 oder ist abhängig von der Lastspannung eines anderen der zweiten Transistoren 3. Wie weit sich das Verarmungsgebiet senkrecht zu den Seitenwänden 52 2, 52 3 erstreckt, ist ebenfalls abhängig von dem Betrag, der zwischen dem Gateanschluss 31 und dem Sourceanschluss 32 angelegten Steuerspannung. Damit sind die Dicke der Halbleiterfinne 52 und die Dotierungskonzentration des Bodygebiets 55 ebenfalls abhängig von dem Betrag der Steuerspannung, die im Betrieb der Halbleiterbauelementanordnung auftreten kann, dimensioniert.
  • Das Realisieren der in den 21A bis 21C und 22A bis 22C dargestellten FINFETs als U-shape-surround-gate-FINFET, bei dem der Kanal (das Bodygebiet) 55 eine U-Form besitzt und bei dem die Gateelektrode 56 ebenfalls an Seitenwänden 52 2, 52 3 und einer oberen Oberfläche 52 1 der Halbleiterfinne 130 angeordnet ist, ist nur ein Beispiel. Diese FINFETs könnten auch so modifiziert werden (nicht dargestellt), dass die Gateelektrode 56 mit zwei Gateelektrodenabschnitten ausgebildet ist, die an den Seitenwänden 52 2, 52 3, jedoch nicht auf der oberen Oberfläche 52 1 der Halbleiterfinne 52 angeordnet sind. Ein FINFET dieses Typs kann als Doppel-Gate-FINFET bezeichnet werden. Jeder der zuvor und nachfolgend erläuterten FINFETs kann als U-shape-surround-gate-FINFET oder als Doppel-Gate-FINFET ausgebildet sein. Es ist sogar möglich, die einzelnen zweiten Transistoren 3 als unterschiedliche Arten von MOSFETs oder FINFETs in einer integrierten Schaltung zu realisieren.
  • Jeder der zweiten Transistoren 3 und das erste Halbleiterbauelement 2 kann als FINFET ausgebildet sein. Diese einzelnen FINFETs können in unterschiedlicher Weise realisiert sein, um die Halbleiteranordnung 1 zu bilden.
  • 23 veranschaulicht eine vertikale Querschnittsansicht einer Halbleiterfinne 52, in der aktive Gebiete (Source-, Drain- und Bodygebiete) eines ersten Halbleiterbauelements 2 und von n zweiten Transistoren angeordnet sind. Bei diesem Ausführungsbeispiel sind das erste Halbleiterbauelement 2 und die zweiten Transistoren als U-shape-surround-gate-FINFET oder als Doppel-Gate-FINFET ausgebildet. In 23 werden gleiche Bezugszeichen dazu verwendet, gleiche Merkmale wie in den 21A bis 21C und 22A bis 22C zu bezeichnen. In 23 besitzen die Bezugszeichen gleicher Merkmale der unterschiedlichen zweiten Transistoren 3 1–3 n unterschiedliche Indizes (1, 2, 3, n).
  • Bezug nehmend auf 23 sind die aktiven Gebiete benachbarter zweiter Transistoren durch Dielektrikumsschichten 59 voneinander isoliert, die sich in einer vertikalen Richtung der Halbleiterfinne 52 erstrecken. Diese Dielektrikumsschichten 59 können sich nach unten bis zu dem oder nach unten bis in das Substrat 51 erstrecken. Außerdem erstrecken sich die Dielektrikumsschichten 59 von Seitenwand zu Seitenwand der Halbleiterfinne 52. Allerdings ist dies in 23 außerhalb der Darstellung. Die aktiven Gebiete des ersten Halbleiterbauelements 2 sind von aktiven Gebieten des 1. zweiten Transistors 3 1 durch eine weitere Dielektrikumsschicht 66 dielektrisch isoliert, die sich ebenfalls in einer vertikalen Richtung der Halbleiterfinne 52 erstreckt. In dem ersten Halbleiterbauelement 2 sind ein Sourcegebiet 61 und ein Draingebiet 62 durch ein Bodygebiet 63 getrennt. Die Gateelektrode 64, die in dem Graben angeordnet ist (und deren Position an den Seitenwänden der Halbleiterfinne durch gepunktete Linien dargestellt ist), erstreckt sich von dem Sourcegebiet 61 entlang des Bodygebiets 63 zu dem Draingebiet 62. Das Sourcegebiet 61 ist an den ersten Lastanschluss 22 angeschlossen, der den ersten Lastanschluss 12 der Halbleiteranordnung 1 bildet, und das Draingebiet 62 ist an den zweiten Lastanschluss 23 angeschlossen und die Gateelektrode 64 ist an den Steueranschluss 21 angeschlossen, der den Steueranschluss 11 der Halbleiteranordnung 1 bildet. Das Bodygebiet 63 ist ebenfalls an den ersten Lastanschluss 22 angeschlossen.
  • Das erste Halbleiterbauelement 2 ist beispielsweise als Anreicherungs-MOSFET ausgebildet. In diesem Fall ist das Bodygebiet 63 komplementär zu den Source- und Draingebieten 61, 62 dotiert. Bei einem n-leitenden MOSFET sind die Source- und Draingebiete 61, 62 n-dotiert, während das Bodygebiet 63 p-dotiert ist, und in einem p-leitenden MOSFET sind die Source- und die Draingebiete 61, 62 p-dotiert, während das Bodygebiet 63 n-dotiert ist.
  • Gemäß einem Ausführungsbeispiel ist das Substrat 51 komplementär zu den aktiven Gebieten der zweiten Transistoren 3 und zu den Source- und Draingebieten 61, 62 des ersten Halbleiterbauelements 2 dotiert. In diesem Fall ist eine Sperrschichtisolation zwischen den einzelnen zweiten Transistoren vorhanden. Gemäß einem weiteren Ausführungsbeispiel (in gestrichelten Linien dargestellt) ist das Substrat ein SOI-Substrat und umfasst ein Halbleitersubstrat 51 1 und eine Isolationsschicht 51 2 auf dem Halbleitersubstrat 51 1. Die Halbleiterfinne 52 ist auf der Isolationsschicht angeordnet. Bei diesem Ausführungsbeispiel ist eine Dielektrikumsschicht zwischen den einzelnen zweiten Transistoren 3 in dem Substrat 51 vorhanden.
  • Gemäß einem noch weiteren Ausführungsbeispiel, das in 24 dargestellt ist, besitzt das Substrat 51 denselben Dotierungstyp wie die aktiven Gebiete der zweiten Transistoren 3 und wie die Source- und Draingebiete 61, 62 des ersten Halbleiterbauelements. Bei diesem Ausführungsbeispiel erstreckt sich die Gateelektrode 56 des ersten Halbleiterbauelements bis an das Substrat, so dass ein leitender Pfad in dem Bodygebiet zwischen dem Sourcegebiet 61 und dem Substrat 51 vorhanden ist, wenn das erste Halbleiterbauelement 2 im Ein-Zustand ist. Außerdem ist das Substrat an den zweiten Lastanschluss 13 der Halbleiteranordnung über ein Kontaktgebiet 67 desselben Dotierungstyps wie das Substrat 51 angeschlossen. Das Kontaktgebiet 67 ist höher dotiert als das Substrat 51 und erstreckt sich von der ersten Oberfläche 52 1 der Halbleiterfinne 52 bis an das Substrat. Das Kontaktgebiet 67 kann an das Draingebiet 54 n des n-ten zweiten Transistors 3 angrenzen. Das Kontaktgebiet 67 ist optional. Eine Verbindung zwischen dem zweiten Lastanschluss 13 und dem Substrat 51 könnte ebenso durch die Drain- und Bodygebiete 54 n, 55 n des zweiten Transistors 3 n zur Verfügung gestellt werden.
  • Bei der Halbleiteranordnung gemäß 24 bildet das Substrat 51 einen Strompfad, der parallel ist zu dem Strompfad durch die zweiten Transistoren 3 oder der parallel ist zu der ADZ. Das Substrat 51 ist ähnlich dem Driftgebiet in einem herkömmlichen Leistungstransistor. Bei diesem Ausführungsbeispiel sind die Bodygebiete 55 der einzelnen zweiten Transistoren 3 an das Driftgebiet 51 gekoppelt.
  • Gemäß einem weiteren Ausführungsbeispiel (in 24 in gestrichelten Linien dargestellt) umfasst das Substrat 51 eine Halbleiterschicht 51 3, die komplementär zu verbleibenden Abschnitten des Substrats 51 und den Bodygebieten 55 der zweiten Transistoren 3 dotiert ist. Diese Schicht 51 3 ist zwischen den Bodygebieten 55 der zweiten Transistoren 3 und solchen Abschnitten des Substrats, die als Driftgebiet wirken, angeordnet und bildet eine Sperrschichtisolation zwischen den einzelnen zweiten Transistoren 3 in dem Substrat 51.
  • Die Halbleiteranordnung 1 gemäß 3 mit der in Reihe zu den zweiten Transistoren 3 geschalteten Diode 2 kann aus der in den 21 und 22 dargestellten Anordnung auf einfache Weise dadurch erhalten werden, dass entweder der Steueranschluss des ersten Halbleiterbauelements an den ersten Lastanschluss 22 angeschlossen wird oder dass der Steueranschluss 21 floatend bleibt. In diesem Fall ist nur die Bodydiode des MOSFET, welches die durch den pn-Übergang zwischen dem Bodygebiet 63 und dem Draingebiet 65 gebildete Diode ist, zwischen den ersten und zweiten Lastanschlüssen 22, 23 des zweiten Halbleiterbauelements aktiv.
  • Das erste Halbleiterbauelement 2 und die zweiten Transistoren 3 (nachfolgend als Bauelemente bezeichnet) können jeweils mehrere identische Zellen (Transistorzellen) aufweisen, die parallel geschaltet sind. Jede dieser Zellen kann wie das erste Halbleiterbauelement 2 bzw. wie die zweiten Transistoren 3, die in den 21 und 22 dargestellt sind, realisiert sein. Das Vorsehen von mehreren Zellen, die in einem Bauelement parallel geschaltet sind, kann helfen, die Stromtragfähigkeit zu erhöhen und den Einschaltwiderstand des einzelnen Bauelements zu reduzieren.
  • 25 veranschaulicht eine Draufsicht auf eine Halbleiteranordnung gemäß einem ersten Ausführungsbeispiel, die ein erstes Halbleiterbauelement 2 und mehrere zweite Transistoren 3 aufweist, wobei jedes dieser Bauelemente mehrere (von denen drei dargestellt sind) parallel geschaltete Zellen aufweist. Die einzelnen Zellen eines Bauelements sind in unterschiedlichen Halbleiterfinnen 52 I, 52 II, 52 III ausgebildet. Jeder dieser Zellen weist ein Sourcegebiet 61, 53, das in 25 zusätzlich mit „S” bezeichnet ist, und ein Draingebiet 62, 54, das in 25 zusätzlich mit „D” bezeichnet ist, auf. Die Zellen eines Bauelements sind parallel geschaltet, indem die Sourcegebiete des einen Bauelements miteinander verbunden sind und indem die Draingebiete des einen Bauelements miteinander verbunden sind. Diese Verbindungen, ebenso wie Verbindungen zwischen den Lastanschlüssen der einzelnen Bauelemente, sind in 25 in fetten Linien dargestellt. Verbindungen zwischen den Steueranschlüssen (Gateanschlüssen) und den Lastanschlüssen der unterschiedlichen Bauelemente sind in 25 nicht dargestellt. Die Verbindungen zwischen den Zellen und den unterschiedlichen Bauelementen können unter Verwendung herkömmlicher Verdrahtungsanordnungen, die oberhalb des Halbleiterkörpers angeordnet sind und die die einzelnen aktiven Gebiete (Source- und Draingebiete) über Vias kontaktieren, realisiert werden. Solche Verdrahtungsanordnungen sind allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind. Die einzelnen Zellen eines Bauelements 2, 3 1, 3 2, 3 3, 3 n besitzen eine gemeinsame Gateelektrode 64, 56 1, 56 2, 56 3, 56 n, die in den U-förmigen Gräben der einzelnen Halbleiterfinnen und in Gräben zwischen den einzelnen Finnen angeordnet sind. Diese „Gräben zwischen den Finnen” sind longitudinale Gräben entlang der Finnen. Alle Gates 64, 56 1, 56 2, 56 3, 56 n sind durch ein Dielektrikum 66 und 59 dielektrisch voneinander isoliert.
  • 26 veranschaulicht ein weiteres Ausführungsbeispiel zum Realisieren eines zweiten Transistors 3 mit mehreren Transistorzellen. Bei diesem Ausführungsbeispiel sind mehrere Transistorzellen des zweiten Transistors 3 in einer Halbleiterfinne ausgebildet. In der Längsrichtung der Halbleiterfinne 52 sind Source- und Draingebiete 53, 54 abwechselnd angeordnet, wobei ein Sourcegebiet 53 und ein benachbartes Draingebiet 54 durch einen (U-förmigen) Graben getrennt sind, der die Gateelektrode 56 aufnimmt. Die Sourcegebiete 53 sind an den ersten Lastanschluss 22 angeschlossen, und die Draingebiete 54 sind an den zweiten Lastanschluss 23 angeschlossen, so dass die einzelnen Transistorzellen parallel geschaltet sind. Die Gateelektrode 56 ist den einzelnen Transistorzellen gemeinsam und erstreckt sich entlang der Seitenwände der Halbleiterfinne 52 in der Längsrichtung. Jedes Sourcegebiet 53 und jedes Draingebiet 54 (außer den Source- und Draingebieten, die an den longitudinalen Enden der Halbleiterfinne 52 angeordnet sind) ist zwei benachbarten Transistorzellen gemeinsam.
  • Das Konzept, mehrere Transistorzellen in einer Halbleiterfinne vorzusehen, und das unter Bezugnahme auf 26 erläutert ist, ist selbstverständlich auch auf die Realisierung des ersten Halbleiterbauelements 2 anwendbar.
  • Bezug nehmend auf die 27A bis 27C kann ein zweiter Transistor 3 mehrere Halbleiterfinnen 52 IV, 52 V, 52 VI, 52 VII aufweisen, wobei jede Halbleiterfinne 52 IV–52 VII mehrere Transistorzellen aufweisen kann (eine dieser Zellen ist in 27A durch einen strichpunktierten Rahmen hervorgehoben). 27A zeigt eine Draufsicht auf einen zweiten Transistor, 27B zeigt eine vertikale Querschnittsansicht in einer Schnittebene F-F, die durch Sourcegebiete in unterschiedlichen Finnen schneidet, und 27C zeigt eine vertikale Querschnittsansicht in einer Schnittebene G-G, die durch die Gräben mit der Gateelektrode 56 in unterschiedlichen Finnen schneidet. Bezug nehmend auf 27A sind die Sourcegebiete der einzelnen Transistorzellen an den ersten Lastanschluss 22 angeschlossen, und die Draingebiete der einzelnen Transistorzellen sind an den zweiten Lastanschluss 23 angeschlossen, so dass die einzelnen Transistorzellen parallel geschaltet sind. Diese Verbindungen sind in 27A nur schematisch dargestellt.
  • Das Konzept, mehrere Halbleiterfinnen vorzusehen, wobei jede Halbleiterfinne mehrere Transistorzellen umfasst, das unter Bezugnahme auf die 27A bis 27C erläutert wurde, ist selbstverständlich auch auf die Realisierung des ersten Halbleiterbauelements 2 anwendbar.
  • Obwohl in 27A nur 20 Transistorzellen dargestellt sind, nämlich fünf Zellen in jeder der vier Halbleiterfinnen 52 IV–52 VII, kann ein zweiter Transistor 3 oder das erste Halbleiterbauelement 2 bis hin zu einigen tausend oder sogar bis hin zu einigen zehn oder einigen hundert Millionen parallel geschalteten Transistorzellen aufweisen. Die einzelnen Transistorzellen bilden eine Matrix von Transistorzellen, die parallel geschaltet sind. Ein Bauelement (erstes Bauelement 2 oder zweiter Transistor 3) mit mehreren Transistorzellen, die in einer Matrix angeordnet sind, wird nachfolgend als Matrixbauelement bezeichnet.
  • 28 veranschaulicht, wie zweite Transistoren, die als Matrixbauelemente ausgebildet sind, in Reihe geschaltet werden können. Zu Erläuterungszwecken sind in 28 nur zwei zweite Transistoren 3 i, 3 i+1 dargestellt. Zum In-Reihe-Schalten dieser zwei Transistoren sind die Sourcegebiete des zweiten Transistors 3 i+1 an die Draingebiete des Transistors 3 i angeschlossen. Die Sourcegebiete des zweiten Transistors 3 i sind an die Draingebiete des zweiten Transistors 3 i-1 (nicht dargestellt) angeschlossen, und die Draingebiete des zweiten Transistors 3 i+1 sind an die Sourcegebiete des zweiten Transistors 3 i+2 (nicht dargestellt) angeschlossen.
  • 29 veranschaulicht eine vertikale Querschnittsansicht einer Transistorzelle des ersten Transistors 2 gemäß einem weiteren Ausführungsbeispiel. Einige der Transistorzellen gemäß 29 können parallel geschaltet werden, um den ersten Transistor 2 zu bilden. Die Transistorzelle gemäß 29 ist mit einer planaren Gateelektrode 64 ausgebildet. Die Gateelektrode 64 ist oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet und ist durch das Gatedielektrikum 65 dielektrisch von dem Bodygebiet 63 isoliert. Die Source- und Draingebiete 61, 62 sind im Bereich der ersten Oberfläche 101 angeordnet und sind in einer lateralen Richtung des Halbleiterkörpers 100 beabstandet. Das Bodygebiet 63 grenzt an das Substrat 51 an, wobei das Substrat 51 gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein kann. Außerdem ist das Bodygebiet 63 elektrisch an den Sourceanschluss 22 angeschlossen. Bezug nehmend auf 19 kann sich die vertikale Dielektrikumsschicht 66 durch das Bodygebiet 63 zu dem oder in das Substrat 51 erstrecken. Die vertikale Dielektrikumsschicht 66 kann das Bodygebiet 63 in einer horizontalen Ebene des Halbleiterkörpers 100 umgeben, welche eine Ebene senkrecht zu der in 19 dargestellten Schnittebene ist. Der erste Transistor 2 gemäß 19 kann als Anreicherungstransistor ausgebildet sein. In diesem Fall ist das Bodygebiet 63 komplementär zu den Source- und Draingebieten 61, 62 dotiert. Bezüglich der Dotierungstypen der einzelnen Bauelementgebiete wird auf die zuvor erläuterten Ausführungsbeispiele Bezug genommen.
  • Gemäß einem Ausführungsbeispiel ist ein pn-Übergang zwischen dem Bodygebiet 63 und dem Substrat 51 vorhanden. Dieser pn-Übergang kann durch Realisieren des Bodygebiets 63 und des Substrats 51 als komplementär dotierte Gebiete realisiert werden. Alternativ ist ein Halbleitergebiet 55' desselben Dotierungstyps wie das Source- und Draingebiet 53, 54 zwischen dem Bodygebiet 55 und dem Substrat 51 vorhanden. Das optionale Halbleitergebiet 55' kann an das Sourcegebiet 53 angeschlossen sein (wie in 30 in gestrichelten Linien dargestellt).
  • 30 veranschaulicht eine vertikale Querschnittsansicht einer Transistorzelle eines zweiten Transistors 2 gemäß einem weiteren Ausführungsbeispiel. Einige der Transistorzellen gemäß 20 können parallel geschaltet werden, um einen zweiten Transistor 3 zu bilden. Die Transistorzelle gemäß 20 ist mit einer planaren Gateelektrode 56 ausgebildet. Die Gateelektrode 56 ist oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet und ist durch das Gatedielektrikum 57 dielektrisch von dem Bodygebiet 55 isoliert. Die Source- und Draingebiete 53, 54 sind im Bereich der ersten Oberfläche 101 angeordnet und sind in einer lateralen Richtung des Halbleiterkörpers 100 beabstandet. Das Bodygebiet 55 grenzt an eine Schicht desselben Dotierungstyps wie Source und Drain an und ist an Source angeschlossen. Diese Schicht grenzt an das Substrat 51 an, wobei das Substrat 51 gemäß einem der zuvor erläuterten Ausführungsbeispiele realisiert sein kann. Außerdem ist das Bodygebiet 55 elektrisch an den Sourceanschluss 32 angeschlossen. Bezug nehmend auf 30 kann sich die vertikale Dielektrikumsschicht 59 durch das Bodygebiet 55 zu dem oder in das Substrat 51 erstrecken. Die vertikale Dielektrikumsschicht 59 kann das Bodygebiet 55 in einer horizontalen Ebene des Halbleiterkörpers 100 umgeben, welches eine Ebene senkrecht zu der in 30 dargestellten Schnittebene ist.
  • Der zweite Transistor 3 gemäß 30 kann als Verarmungstransistor ausgebildet sein. In diesem Fall ist das Bodygebiet 55 komplementär zu den Source- und Draingebieten 53, 54 dotiert und umfasst ein Kanalgebiet 55' desselben Dotierungstyps wie die Source- und Draingebiete 53, 54 entlang des Gatedielektrikums. Das Kanalgebiet 55' erstreckt sich von dem Sourcegebiet 53 zu dem Draingebiet 54. Bei einem n-leitenden Verarmungstransistor sind das Sourcegebiet 53 und das Draingebiet 54 und das Kanalgebiet 55' n-dotiert, während das Bodygebiet p-dotiert ist. Bei einem p-leitenden Verarmungstransistor sind die Dotierungstypen dieser Bauelementgebiete komplementär zu solchen in einem n-leitenden Transistor.
  • Gemäß einem Ausführungsbeispiel ist ein pn-Übergang zwischen dem Bodygebiet 55 und dem Substrat 51 vorhanden. Dieser pn-Übergang kann durch Realisieren des Bodygebiets 55 und des Substrats 51 als komplementär dotierte Gebiete realisiert sein. Alternativ ist ein Halbleitergebiet 63' desselben Dotierungstyps wie das Source- und Draingebiet 61, 62 zwischen dem Bodygebiet 63 und dem Substrat 51 angeordnet. Dieses optionale Halbleitergebiet 63' kann an das Sourcegebiet 61 (wie in 29 in gestrichelten Linien dargestellt) angeschlossen sein.
  • 31 veranschaulicht ein weiteres Ausführungsbeispiel einer Gleichrichterschaltung 10 mit einem ersten Halbleiterbauelement 2 und mit mehreren zweiten Halbleiterbauelementen 3 1–3 n, das dazu ausgebildet ist, „automatisch” zu leiten, wenn die Spannung V1 zwischen den ersten und zweiten Lastanschlüssen 12, 13 die erste Polarität besitzt, und zu sperren, wenn diese Spannung V1 die zweite Polarität besitzt. Die Gleichrichterschaltung 10 gemäß 31 ist eine Modifikation der Gleichrichterschaltung gemäß der 8A und 8B. Die Anordnung 30 mit den zweiten Halbleiterbauelementen 3 1–3 n gemäß 31 entspricht der anhand der 8A und 8B erläuterten Anordnung 30. Das heißt, jedes der zweiten Halbleiterbauelemente 3 1–3 n, das in Reihe zu dem ersten Halbleiterbauelement 2 geschaltet ist, ist dazu ausgebildet, als Ansteuerspannung entweder eine Laststreckenspannung wenigstens eines zweiten Halbleiterbauelements 3 1–3 n oder wenigstens eine Laststreckenspannung des ersten Halbleiterbauelements 2 zu erhalten. Bei dem Ausführungsbeispiel gemäß 31 erhält der als 1. zweite Halbleiterbauelement 3 1 die Laststreckenspannung VDS2 des ersten Halbleiterbauelements 2 als Ansteuerspannung, und jedes der anderen zweiten Halbleiterbauelemente 3 2–3 n erhält als Ansteuerspannung die Laststreckenspannung eines benachbarten zweiten Halbleiterbauelements. Das heißt, ein 2. zweites Halbleiterbauelement 3 2 erhält die Laststreckenspannung des 1. zweiten Halbleiterbauelements 3 1 als Ansteuerspannung, und so weiter. Allerdings ist diese spezielle Topologie nur ein Beispiel. Die Anordnung 30 könnte auf einfache Weise so modifiziert werden, dass wenigstens einige der zweiten Halbleiterbauelemente 3 1–3 n als Ansteuerspannung die Summe der Laststreckenspannungen von zwei oder mehr benachbarten Halbleiterbauelementen erhalten.
  • Wie bei den zuvor erläuterten Ausführungsbeispielen sind die Gleichrichterelemente 7 0–7 n, die als Schottkydioden, Avalanche- oder Zenerdioden ausgebildet sein können und die parallel zu dem ersten Halbleiterbauelement 2 und den zweiten Halbleiterbauelementen 3 1–3 n geschaltet sind, optional.
  • Gemäß einem Ausführungsbeispiel ist das erste Halbleiterbauelement 2 ein Transistor, insbesondere ein Feldeffekttransistor eines ersten Leitfähigkeitstyps und die zweiten Halbleiterbauelemente 3 1–3 n sind Transistoren, insbesondere Feldeffekttransistoren eines zweiten Leitfähigkeitstyps komplementär zu dem ersten Leitfähigkeitstyp. Lediglich zu Erläuterungszwecken sei angenommen, dass der erste Leitfähigkeitstyp ein p-Typ ist und dass der zweite Leitfähigkeitstyp ein n-Typ ist. Allerdings gilt das nachfolgend erläuterte Funktionsprinzip auch für eine Gleichrichterschaltung mit einem n-leitenden ersten Halbleiterbauelement 2 und p-leitenden zweiten Halbleiterbauelementen 3 1–3 n ebenso. Gemäß einem Ausführungsbeispiel ist das erste Halbleiterbauelement 2 ein MOSFET (Metall-Oxide-Semiconductor Field-Effect Transistor), insbesondere ein Anreicherungs-MOSFET mit einer Schwellenspannung von im Wesentlichen 0 V, und die zweiten Halbleiterbauelemente 3 1–3 n sind Verarmungs-MOSFETs oder JFETs (Junction Field-Effect Transistors), HEMTs (High-Electron-Mobility Transistors) oder Nanotubes.
  • Zu Erläuterungszwecken sei angenommen, dass das erste Halbleiterbauelement 2 ein p-leitender MOSFET ist und dass die zweiten Halbleiterbauelemente 3 1–3 n n-leitende MOSFETs oder n-leitende JFETs, HEMTs oder Nanotubes sind. Bezug nehmend auf 31 ist ein Sourceanschluss des ersten Halbleiterbauelements 2 an Anordnung 30 mit den zweiten Halbleiterbauelementen angeschlossen. Das heißt, der Sourceanschluss 22 des ersten Halbleiterbauelements 2 ist an einen Sourceanschluss 32 1 des 1. zweiten Halbleiterbauelements 3 1 angeschlossen. Ein Drainanschluss 23 des ersten Halbleiterbauelements 2 ist an den ersten Lastanschluss 12 der Gleichrichterschaltung angeschlossen. Das erste Halbleiterbauelement 2 erhält als Ansteuerspannung die Laststreckenspannung wenigstens eines zweiten Halbleiterbauelements 3 1–3 n. In dem vorliegenden Ausführungsbeispiel erhält das erste Halbleiterbauelement 2 als Ansteuerspannung die Laststreckenspannung des 1. zweiten Halbleiterbauelements 3 1. Hierzu ist ein Gateanschluss des ersten Halbleiterbauelements 2 an einen Schaltungsknoten angeschlossen, der der Laststrecke des 1. zweiten Halbleiterbauelements 3 1 und des zweiten Halbleiterbauelements 3 2 gemeinsam ist. Gemäß einem weiteren Ausführungsbeispiel (in 31 nicht dargestellt) erhält das erste Halbleiterbauelement 2 als Ansteuerspannung die Laststreckenspannungen von zwei oder mehr der zweiten Halbleiterbauelemente 3 1–3 n. Hierzu ist der Gateanschluss 21 des ersten Halbleiterbauelements 2 an einen Schaltungsknoten angeschlossen, der den Laststrecken eines anderen Paars von zweiten Halbleiterbauelementen gemeinsam ist.
  • 32 zeigt schematisch Kennlinien des ersten Halbleiterbauelements 2, wenn es als p-leitender MOSFET mit einer Schwellenspannung von im Wesentlichen 0 V ausgebildet ist. 32 zeigt den Laststrom (Drain-Source-Strom) IDS2 des ersten Halbleiterbauelements 2 abhängig von der Ansteuerspannung (Gate-Source-Spannung) VGS2. Gemäß 32 nimmt der Laststrom IDS2 beginnend bei VGS = 0 zu, wenn der Betrag der Ansteuerspannung VGS zunimmt. Bezug nehmend auf 32 leitet der p-leitende MOSFET 2, wenn die Ansteuerspannung VGS2 negativ ist, d. h., wenn das Gatepotenzial (das elektrische Potenzial an dem Gateanschluss 21) unterhalb des Sourcepotenzials (das elektrische Potenzial an dem Sourceanschluss 23) ist. Der Drain-Source-Strom IDS2 ist negativ, d. h., der Strom fließt in der Richtung entgegengesetzt der in 31 dargestellten Richtung.
  • Das Funktionsprinzip der Gleichrichterschaltung 10 gemäß 31 ist wie folgt. Wenn die Spannung V1 zwischen den ersten und zweiten Lastanschlüssen 12, 13 null ist, so dass die elektrischen Potenziale an jedem der Schaltungsknoten der Gleichrichterschaltung 10 null sind, sind das erste Halbleiterbauelement 2 und die zweiten Halbleiterbauelemente 3 1–3 n eingeschaltet (leitend). Allerdings ist ein Laststrom I1 durch die Gleichrichterschaltung null. Wenn die Spannung V1 zu einem positiven Spannungspegel (ein Spannungspegel mit der ersten Polarität) ansteigt, fließt ein Laststrom I1 durch die Gleichrichterschaltung 10 in einer in 31 dargestellten Richtung. Aufgrund von unvermeidlichen Einschaltwiderständen des ersten Halbleiterbauelements 2 und der zweiten Halbleiterbauelemente 3 1–3 n sind Spannungspegel der Laststreckenspannungen VDS2 und VDS31–VDS3n des ersten Halbleiterbauelements 2 und der zweiten Halbleiterbauelemente 3 1–3 n von null verschieden und besitzen Polaritäten, wie sie in 31 dargestellt sind, wenn ein Laststrom I1 durch die Gleichrichterschaltung 10 fließt. Bei dem Ausführungsbeispiel gemäß 31 bewirkt die Laststreckenspannung VDS31 des zweiten Halbleiterbauelements 3 1, dass die Gate-Source-Spannung VGS2 negativ wird, und bewirkt, dass das erste Halbleiterbauelement 2 seine Leitfähigkeit erhöht.
  • Wenn die Spannung V1 die zweite Polarität besitzt (eine Polarität entgegengesetzt der in 31 dargestellten Polarität), wird die Gate-Source-Spannung VGS2 des zweiten Halbleiterbauelements 2 positiv, so dass das erste Halbleiterbauelement 2 ausschaltet. Wenn die Spannung V1 zunimmt, nimmt die Laststreckenspannung VDS2 des ersten Halbleiterbauelements 2 zu (und besitzt eine Polarität entgegengesetzt der in 31 dargestellten Polarität), bis sie die Schwellenspannung des zweiten Halbleiterbauelements 3 1 erreicht. Wenn das zweite Halbleiterbauelement 3 1 ausschaltet, steigt die Laststreckenspannung VDS31 des zweiten Halbleiterbauelements 3 1 an, bis sie die Schwellenspannung des zweiten Halbleiterbauelements 3 2 erreicht, und so weiter.
  • Damit leitet die Gleichrichterschaltung 10 gemäß 31 automatisch einen Strom, wenn die Spannung V1 die erste Polarität besitzt, und sperrt automatisch, wenn die Spannung V1 die zweite Polarität besitzt. Die Gleichrichterschaltung 10 gemäß 31 kann in jeder der zuvor erläuterten Anwendungsschaltungen verwendet werden. Außerdem können die einzelnen Halbleiterbauelemente der Gleichrichterschaltung 10 gemäß 31 wie zuvor anhand der 21A bis 30 erläutert realisiert werden.
  • 33 zeigt eine elektronische Schaltung, die die Gleichrichterschaltung 10 gemäß 31 aufweist und die zusätzlich ein Schaltelement 24 aufweist, das parallel zu dem ersten Halbleiterbauelement 2 geschaltet ist. Das Schaltelement ist in dem Ausführungsbeispiel gemäß 33 als Transistor des zweiten Leitfähigkeitstyps, insbesondere als n-leitender MOSFET 24, ausgebildet. Der Drainanschluss dieses Transistors 24 ist an die Anordnung 30 mit den zweiten Halbleiterbauelementen angeschlossen und der Sourceanschluss ist an den ersten Lastanschluss 12 angeschlossen. Bei diesem Ausführungsbeispiel kann der weitere Transistor 24 unabhängig von dem ersten Halbleiterbauelement 2 ein- und ausgeschaltet werden, wobei das zweite Transistorbauelement 24 im Ein-Zustand die Laststrecke des ersten Halbleiterbauelements 2 überbrückt. Damit kann die elektronische Schaltung gemäß 33 einen Strom leiten, wenn die Spannung V1 die zweite Polarität besitzt und wenn der weitere Transistor 24 eingeschaltet ist. Wenn der weitere Transistor 24 ausgeschaltet ist und die Spannung V2 die zweite Polarität besitzt, sperrt die Gleichrichterschaltung 10 wie zuvor anhand von 31 erläutert wurde. Wenn die Spannung V1 die erste Polarität besitzt, leitet die Gleichrichterschaltung 10 einen Strom. In diesem Fall überbrückt das erste Halbleiterbauelement 2 eine interne Bodydiode (nicht dargestellt) des weiteren Transistors 24.
  • Modifikationen der Gleichrichterschaltung 10 gemäß 31 sind unter Bezugnahme auf die 34 bis 36 nachfolgend erläutert. Jede dieser Gleichrichterschaltungen 10 kann zusammen mit einem weiteren Transistor, der dem weiteren Transistor 24 gemäß 33 entspricht, realisiert werden.
  • Die Gleichrichterschaltung gemäß 34 basiert auf der Gleichrichterschaltung gemäß 31 und umfasst zusätzlich einen Widerstand 25, der in Reihe zu dem ersten Halbleiterbauelement 2 und zwischen das erste Halbleiterbauelement 2 und die Anordnung 30 mit den zweiten Halbleiterbauelementen geschaltet ist. Der Gateanschluss des ersten Halbleiterbauelements 2 ist an einen Schaltungsknoten angeschlossen, der den Widerstand 25 und der Anordnung 30 mit den zweiten Halbleiterbauelementen gemeinsam ist. Bei diesem Ausführungsbeispiel entspricht die Gate-Source-Spannung VGS2 einer Spannung V25 über dem Widerstand 25, wobei diese Spannung V25 zunimmt, wenn die Spannung V1 die erste Polarität besitzt und wenn der Strom I1 zunimmt. Das heißt, das erste Halbleiterbauelement 2 erhält als Ansteuerspannung wenigstens die Spannung über dem Widerstand 25. Gemäß einem weiteren Ausführungsbeispiel, das in gepunkteten Linien dargestellt ist, ist der Gateanschluss des ersten Halbleiterbauelements 2 an einen Schaltungsknoten angeschlossen, der den Laststrecken der zweiten Halbleiterbauelemente gemeinsam ist, wie anhand von 31 erläutert ist.
  • 35 veranschaulicht eine Modifikation der Gleichrichterschaltung gemäß 34. In der Gleichrichterschaltung gemäß 35 ist ein Transistor 26 des zweiten Leitfähigkeitstyps zwischen das erste Halbleiterbauelement 2 und die Anordnung 30 mit den zweiten Halbleiterbauelementen geschaltet. In dem vorliegenden Ausführungsbeispiel ist der Transistor 26 ein n-leitender MOSFET, dessen Sourceanschluss 28 an den Sourceanschluss 22 des ersten Halbleiterbauelements 2 angeschlossen ist und dessen Drainanschluss 29 an die Anordnung 30 mit den zweiten Halbleiterbauelementen angeschlossen ist. Ein Gateanschluss 27 des Transistors 26 ist an den ersten Lastanschluss 12 angeschlossen. Die Schwellenspannung des Transistors 26 ist im Wesentlichen 0 V.
  • Das Funktionsprinzip der Gleichrichterschaltung 10 gemäß 25 ist wie folgt. Wenn die Spannung V1 null ist, leiten die einzelnen Halbleiterbauelemente in der Gleichrichterschaltung 10, aber der Strom I1 ist null. Wenn die Spannung V1 zunimmt und die erste Polarität besitzt, fließt ein Strom I1 in der in 35 dargestellten Richtung. Der Transistor 26 erhält die Laststreckenspannung VDS2 des ersten Halbleiterbauelements 2 als Ansteuerspannung, wobei der Transistor 26 seine Leitfähigkeit erhöht, wenn die Laststreckenspannung VDS2 ansteigt.
  • Wenn die Spannung V1 die zweite Polarität besitzt, schaltet das erste Halbleiterbauelement 2 aus, wie zuvor anhand von 31 erläutert ist. Wenn das erste Halbleiterbauelement ausschaltet, besitzt die Laststreckenspannung eine Polarität entgegengesetzt der in 35 dargestellten Polarität und der Betrag der Laststreckenspannung nimmt zu. Diese Laststreckenspannung schaltet den Transistor 26 aus, so dass die Gesamtspannung über dem ersten Halbleiterbauelement 2 und dem Transistor 26 zunimmt, wenn die Spannung V1 zunimmt. Das zweite Halbleiterbauelement 3 1 erhält im vorliegenden Ausführungsbeispiel die Spannung über dem ersten Halbleiterbauelement 2 und dem Transistor 26 als Ansteuerspannung.
  • Bezug nehmend auf 35 erhält das erste Halbleiterbauelement 2 die Laststreckenspannung VDS26 des Transistors 26 als Ansteuerspannung VGS2. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel (in 35 in gepunkteten Linien dargestellt) erhält das erste Halbleiterbauelement 2 die Laststreckenspannung VDS26 des Transistors 26 plus der Laststreckenspannung wenigstens eines der zweiten Halbleiterbauelemente 3 1–3 n als Ansteuerspannung VGS2.
  • 36 veranschaulicht ein weiteres Ausführungsbeispiel der Gleichrichterschaltung 10. Die Gleichrichterschaltung 10 gemäß 36 basiert auf der Gleichrichterschaltung gemäß 31 und umfasst zusätzlich eine Spannungsteilerschaltung, die zwischen den ersten Lastanschluss 12 und den zweiten Lastanschluss 13 geschaltet ist und die dazu ausgebildet ist, das erste Halbleiterbauelement 2 anzusteuern. Die Spannungsteilerschaltung ist wie die Gleichrichterschaltung gemäß 8A ausgebildet und umfasst ein Gleichrichterelement 102, wie beispielsweise eine Diode, und eine Zweite-Halbleiterbauelemente-Anordnung 130 mit mehreren zweiten Halbleiterbauelementen 103 1–103 n, die in Reihe zu dem Gleichrichterelement 102 geschaltet sind. Optional sind Gleichrichterelemente, wie beispielsweise Schottkydioden, Avalanche- oder Zenerdioden 107 0–107 n parallel zu den zweiten Halbleiterbauelementen 103 1–103 n und dem Gleichrichterelement 102 geschaltet. Die Zweite-Halbleiterbauelemente-Anordnung 130 kann realisiert werden, wie zuvor anhand der Zweite-Halbleiterbauelemente-Anordnung 30 erläutert wurde. Die Zweite-Halbleiterbauelemente-Anordnung 130 des Spannungsteilers kann wie die Halbleiterbauelementeanordnung 30 ausgebildet sein. Es ist jedoch auch möglich, diese Zweite-Halbleiterbauelemente-Anordnungen 130, 30 unterschiedlich auszubilden.
  • Optional ist ein Widerstand 104 zwischen das Gleichrichterelement 102 und die ADR 130 geschaltet. Das Funktionsprinzip der Gleichrichterschaltung 10 gemäß 36 ist wie folgt. Zu Erläuterungszwecken sei angenommen, dass die zweiten Halbleiterbauelemente 103 1–103 n denselben Leitfähigkeitstyp wie die zweiten Halbleiterbauelemente 3 1–3 n der ADR 30 besitzen. Die Spannungsteilerschaltung leitet, wenn die Spannung V1 die erste Polarität besitzt. In diesem Fall schaltet ein Spannungsabfall über dem Gleichrichterelement 102 und dem optionalen Widerstand 104 das erste Halbleiterbauelement 2 ein. Gemäß einem Ausführungsbeispiel sind das Gleichrichterelement 102 und die ADR 130 so ausgebildet, dass die Spannung V1 im Wesentlichen über dem Gleichrichterelement 102 und dem optionalen Widerstand 104 abfällt.
  • Wenn die Spannung V2 die zweite Polarität besitzt, sperrt die Spannungsteilerschaltung, wobei eine Spannung V102 über dem Gleichrichterelement zunimmt, bis die Schwellenspannung des zweiten Halbleiterbauelements 103 1, das direkt an das Gleichrichterelement 102 oder den optionalen Widerstand 104 angeschlossen ist, ausschaltet. In diesem Betriebszustand schützt die ADR 130 das Gleichrichterelement 102 vor hohen Spannungen. Allerdings ist ein Spannungsabfall über dem Gleichrichterelement 102 ausreichend hoch, um das erste Halbleiterbauelement 2 auszuschalten.
  • Ein herkömmlicher MOSFET, der als Synchrongleichrichter verwendet werden kann, kann durch die folgenden Parameter charakterisiert werden: Den Einschaltwiderstand RON, die Spannungsfestigkeit (Durchbruchspannung) VBR, die Ausgangsladung QOSS, die in der Ausgangskapazität des MOSFET gespeichert ist, wenn der MOSFET im Aus-Zustand ist, und die elektrische Ladung QRR, die in dem MOSFET gespeichert ist, wenn die Bodydiode leitet. QRR resultiert aus einem Ladungsträgerplasma, das in dem MOSFET erzeugt wird, wenn die Bodydiode vorwärts gepolt ist.
  • Die in der Ausgangskapazität COSS gespeicherte Ladung QOSS ist gegeben durch:
    Figure DE102013213453A1_0002
    wobei VBR die Durchbruchspannung des MOSFET und COSS die Ausgangskapazität ist, die gegeben ist durch die Gate-Drain-Kapazität CGD und die Drain-Source-Kapazität CDS. Diese Parameter (QOSS, QRR, RON) sind allgemein bekannt und sind beispielsweise beschrieben in Görgens, Lutz; Siemieniec, Ralf; Sanchez, Juan Miguel Martinez, "MOSFET Technology as a Key for High Power Density Converters," Power Electronics and Motion Control Conference, 2006. EPE-PEMC 2006. 12th International, pp. 1968–1973, Aug. 30 2006-Sept. 1 2006. Üblicherweise führt ein niedriger Einschaltwiderstand RON zu einer hohen bipolaren Ladung QRR und einer hohen Ausgangsladung, und eine hohe Spannungsfestigkeit VBR führt zu einem hohen Einschaltwiderstand RON. Dadurch kann die Leistungsfähigkeit eines MOSFET ausgedrückt werden durch eine Figure-of-Merit (FOM), das das Produkt RON × (QRR + QOSS) und den Kehrwert (1/VBR) der Spannungsfestigkeit berücksichtigt.
  • Jede der hierin zuvor erläuterten Halbleiteranordnungen, die als Synchrongleichrichter verwendet werden kann, besitzt einen Einschaltwiderstand RON, der einem Einschaltwiderstand eines MOSFET entspricht, eine Ausgangsladung QOSS, die der Ausgangsladung eines MOSFET entspricht, eine bipolare Ladung QRR, die der bipolaren Ladung eines MOSFET entspricht, und eine Spannungsfestigkeit, so dass diese Halbleiteranordnungen durch dieselbe FOM charakterisiert werden können. Verglichen mit einem herkömmlichen MOSFET kann eine Halbleiteranordnung mit dem ersten Halbleiterbauelement 2 (wie beispielsweise einer Diode oder einem MOSFET) und mit den mehreren zweiten Halbleiterbauelementen 3 1–3 n mit einem niedrigeren Einschaltwiderstand RON bei einer gegebenen Spannungsfestigkeit VBR verglichen mit einem herkömmlichen MOSFET realisiert werden. Eine geeignete FOMSR, um die zuvor erläuterten Halbleiteranordnungen zu charakterisieren, ist beispielsweise:
    Figure DE102013213453A1_0003
  • Gemäß einem Ausführungsbeispiel kann jede der zuvor erläuterten Halbleiteranordnungen mit einem ersten Halbleiterbauelement 2 und mehreren zweiten Halbleiterbauelementen 3 1–3 n so realisiert werden, dass FOMSR unterhalb von 3, unterhalb von 2, unterhalb von 1,5, unterhalb von 1,2 oder sogar unterhalb von 1 ist.
  • Obwohl verschiedene exemplarische Ausführungsbeispiele der Erfindung beschrieben wurden, ist es für Fachleute offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige Vorteile der Erfindung mit sich bringen. Es sei erwähnt, dass Merkmale, die im Zusammenhang mit einer speziellen Figur erläutert wurden, mit Merkmalen anderer Figuren kombiniert werden können, auch in solchen Fällen, in denen dies nicht explizit erwähnt wurde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Görgens, Lutz; Siemieniec, Ralf; Sanchez, Juan Miguel Martinez, ”MOSFET Technology as a Key for High Power Density Converters,” Power Electronics and Motion Control Conference, 2006. EPE-PEMC 2006. 12th International, pp. 1968–1973, Aug. 30 2006-Sept. 1 2006 [0199]

Claims (46)

  1. Schaltungsanordnung, die eine Gleichrichterschaltung aufweist, wobei die Gleichrichterschaltung (10), die aufweist: einen ersten und einen zweiten Lastanschluss (12, 13); ein erstes Halbleiterbauelement (2), das eine Laststrecke (22–23) und einen Steueranschluss (21) aufweist; mehrere zweite Halbleiterbauelemente (3 1–3 n), die jeweils eine Laststrecke zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss und einen Steueranschluss aufweisen; wobei die Laststrecken der zweiten Halbleiterbauelemente in Reihe geschaltet sind und in Reihe zu der Laststrecke des ersten Halbleiterbauelements (2) geschaltet sind, und wobei die Reihenschaltung mit dem ersten Halbleiterbauelement und den zweiten Halbleiterbauelementen (3 1–3 n) zwischen die Lastanschlüsse der Gleichrichterschaltung (10) geschaltet sind, und wobei der Steueranschluss eines der zweiten Halbleiterbauelemente an einen der Lastanschlüsse des ersten Halbleiterbauelements angeschlossen ist und wobei der Steueranschluss anderer zweiter Halbleiterbauelemente (3 2–3 n) als das eine zweite Halbleiterbauelement (3 1) an den Lastanschluss eines zweiten Halbleiterbauelements angeschlossen ist.
  2. Schaltungsanordnung nach Anspruch 1, bei der das erste Halbleiterbauelement (2) als Diode ausgebildet ist.
  3. Schaltungsanordnung nach Anspruch 1, bei der das erste Halbleiterbauelement (2) als ein erster Transistor ausgebildet ist.
  4. Schaltungsanordnung nach Anspruch 3, bei dem der erste Transistor (2) einer von einem Anreicherungs-MOSFET, einem Verarmungs-MOSFET, einem JFET ist.
  5. Schaltungsanordnung nach Anspruch 1, bei dem jedes der zweiten Halbleiterbauelemente (3 1–3 n) als ein Transistor ausgebildet ist.
  6. Schaltungsanordnung nach Anspruch 5, bei dem jedes der zweiten Halbleiterbauelemente (3 1–3 n) als einer von einem Verarmungs-MOSFET und einem JFET ausgebildet ist.
  7. Schaltungsanordnung nach Anspruch 1, bei dem das erste Halbleiterbauelement (2) ein Transistor eines ersten Leitfähigkeitstyps ist, und bei dem jedes der zweiten Halbleiterbauelemente (3 1–3 n) ein Transistor eines zweiten Leitfähigkeitstyps ist.
  8. Schaltungsanordnung nach Anspruch 1, bei dem das erste Halbleiterbauelement (2) ein MOSFET eines ersten Leitfähigkeitstyps ist; und bei dem jedes der zweiten Halbleiterbauelemente (3 1–3 n) ein zweiter Transistor eines zweiten Leitfähigkeitstyps ist, der aus der Gruppe ausgewählt ist, die besteht aus: einem Verarmungs-MOSFET, einem JFET, einem HEMT, und einer Nanotube.
  9. Schaltungsanordnung nach Anspruch 8, bei dem der MOSFET des ersten Leitfähigkeitstyps eine Schwellenspannung von im Wesentlichen 0 V besitzt.
  10. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei dem das erste Halbleiterbauelement (2) dazu ausgebildet ist, eine Laststreckenspannung wenigstens eines der mehreren zweiten Halbleiterbauelemente (3 1–3 n) als Ansteuerspannung zu erhalten.
  11. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die weiterhin aufweist: einen Widerstand (25), der in Reihe zu dem ersten Halbleiterbauelement (2) geschaltet ist und der zwischen das erste Halbleiterbauelement (2) und die mehreren zweiten Halbleiterbauelemente (3 1–3 n) geschaltet ist.
  12. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die weiterhin aufweist: einen weiteren Transistor (25), der in Reihe zu dem ersten Halbleiterbauelement (2) geschaltet ist und der zwischen das erste Halbleiterbauelement (2) und die mehreren zweiten Halbleiterbauelemente (3 1–3 n) geschaltet ist.
  13. Schaltungsanordnung nach Anspruch 12, bei dem der weitere Transistor (25) dazu ausgebildet ist, eine Laststreckenspannung des ersten Halbleiterbauelements (2) als Ansteuerspannung zu erhalten, und bei dem das erste Halbleiterbauelement (2) dazu ausgebildet ist, die Laststreckenspannung wenigstens des weiteren Transistors als Ansteuerspannung zu erhalten.
  14. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die weiterhin aufweist: eine Spannungsteilerschaltung, die zwischen den ersten Lastanschluss (12) und den zweiten Lastanschluss (13) geschaltet ist und die dazu ausgebildet ist, das erste Halbleiterbauelement anzusteuern.
  15. Schaltungsanordnung nach Anspruch 14, bei der die Spannungsteilerschaltung aufweist: ein Gleichrichterelement (102); mehrere dritte Halbleiterbauelemente (103 1–103 n), die in Reihe zu dem Gleichrichterelement (102) geschaltet sind, wobei jedes der dritten Halbleiterbauelemente (103 1–103 n) dazu ausgebildet ist, eine Laststreckenspannung wenigstens eines dritten Halbleiterbauelements (103 1–103 n) oder des Gleichrichterelements (102) als Ansteuerspannung zu erhalten.
  16. Schaltungsanordnung nach Anspruch 15, bei dem die dritten Halbleiterbauelemente (103 1–103 n) aus der Gruppe ausgewählt sind, die besteht aus: einem Verarmungs-MOSFET; einem Anreicherungs-MOSFET; einem HEMT; einer Nanotube; und einem JFET.
  17. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die als Leistungswandlerschaltung mit einer Topologie ausgebildet ist, die aus der Gruppe ausgewählt ist, die besteht aus: einer Tiefsetzwandler-Topologie; einer Hochsetzwandler-Topologie; einer Sperrwandler-Topologie; einer TTF-Topologie; einer Phasenverschiebungs-ZVS-Topologie; und einer resonanten LLC-Wandler-Topologie.
  18. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die weiterhin aufweist: eine Steuer- und Ansteuerschaltung, die dazu ausgebildet ist, das erste Halbleiterbauelement (2) abhängig wenigstens von einer Polarität einer Spannung über der Gleichrichterschaltung (10) oder einer Polarität einer Spannung über dem ersten Halbleiterbauelement (2) anzusteuern.
  19. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die weiterhin aufweist: eine Diode (D2), die parallel zu der Laststrecke des ersten Halbleiterbauelements (2) geschaltet ist; eine Steuer- und Ansteuerschaltung, die dazu ausgebildet ist, das erste Halbleiterbauelement (2) abhängig von wenigstens der Amplitude eines Stroms durch die Diode oder einer zeitlichen Ableitung des Stroms durch die Diode anzusteuern.
  20. Schaltungsanordnung nach Anspruch 19, bei dem die Diode (D2) eine integrierte Diode ist.
  21. Schaltungsanordnung nach einem der vorangehenden Ansprüche, die weiterhin aufweist: einen Schalter (903), der in Reihe zu der Gleichrichterschaltung (10) geschaltet ist, wobei die Reihenschaltung zwischen Versorgungsspannungsanschlüsse (901, 902) geschaltet ist; eine Last (Z), die parallel zu der Gleichrichterschaltung (10) geschaltet ist.
  22. Verfahren zum Betreiben einer Gleichrichterschaltung, wobei die Gleichrichterschaltung aufweist: einen ersten und einen zweiten Lastanschluss (12, 13); ein erstes steuerbares Halbleiterbauelement (2) mit einer Laststrecke und einem Steueranschluss (21) und einem Gleichrichterelement, das in die Laststrecke geschaltet ist; eine Vielzahl von n, mit n > 1, zweiten Halbleiterbauelementen (3 1–3 n), die jeweils eine Laststrecke zwischen einem ersten Lastanschluss und einem zweiten Lastanschluss und einen Steueranschluss (31 1–31 n) aufweisen; wobei Laststrecken der zweiten Halbleiterbauelemente (3 1–3 n) in Reihe geschaltet und in Reihe zu der Laststrecke des ersten Halbleiterbauelements (2) geschaltet sind, wobei die Reihenschaltung mit dem ersten Halbleiterbauelement (2) und der Vielzahl der zweiten Halbleiterbauelemente (3 1–3 n) zwischen die Lastanschlüsse (12, 13) der Gleichrichterschaltung geschaltet ist, wobei der Steueranschluss eines der zweiten Halbleiterbauelemente an einen der Lastanschlüsse des ersten Halbleiterbauelements (2) angeschlossen ist, und wobei der Steueranschluss jedes von anderen zweiten Halbleiterbauelementen (3 1–3 n) als dem einen zweiten Halbleiterbauelement an einen Lastanschluss eines zweiten Halbleiterbauelements angeschlossen ist, und wobei das Verfahren aufweist: Detektieren eines Betriebsparameters der Gleichrichterschaltung (10), wobei der Betriebsparameter abhängig ist von wenigstens einem der folgenden: einem Strom durch das Gleichrichterelement in dem ersten Halbleiterbauelement (2), einer Spannung über dem Gleichrichterelement und einer Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss (12, 13); Steuern des ersten Halbleiterbauelements (2), dass es abhängig von dem Betriebsparameter eingeschaltet wird.
  23. Verfahren nach Anspruch 22, bei dem das erste Halbleiterbauelement (2) ein MOSFET ist und bei dem das Gleichrichterelement eine Bodydiode des MOSFET ist.
  24. Verfahren nach Anspruch 23, bei dem der MOSFET ein Anreicherungs-MOSFET ist.
  25. Verfahren nach Anspruch 23, bei dem jedes der zweiten Halbleiterbauelemente (3 1–3 n) entweder ein Verarmungs-MOSFET oder ein JFET ist.
  26. Verfahren nach einem der Ansprüche 22 bis 25, das weiterhin aufweist: Auswerten des Stroms durch das Gleichrichterelement; und Einschalten des ersten Halbleiterbauelements (2), wenn der Strom eine erste Stromschwelle erreicht.
  27. Verfahren nach Anspruch 26, das weiterhin aufweist: Ausschalten des ersten Halbleiterbauelements (2), wenn der Strom eine zweite Stromschwelle erreicht.
  28. Verfahren nach Anspruch 27, bei dem ein Betrag der zweiten Stromschwelle niedriger ist als ein Betrag der ersten Stromschwelle.
  29. Verfahren nach einem der Ansprüche 22 bis 25, das weiterhin aufweist: Auswerten des Stroms durch das Gleichrichterelement; und Einschalten des ersten Halbleiterbauelements, wenn eine Steigung des Stroms eine erste Steigungsschwelle erreicht.
  30. Verfahren nach Anspruch 29, das weiterhin aufweist: Ausschalten des ersten Halbleiterbauelements (2), wenn die Steigung des Stroms eine zweite Steigungsschwelle erreicht, wobei die erste Steigungsschwelle und die zweite Steigungsschwelle unterschiedliche Vorzeichen besitzen.
  31. Verfahren nach einem der Ansprüche 22 bis 25, die weiterhin aufweist: Auswerten der Spannung über dem Gleichrichterelement; und Einschalten des ersten Halbleiterbauelements (2), wenn die Spannung eine erste Spannungsschwelle erreicht.
  32. Verfahren nach Anspruch 31, das weiterhin aufweist: Ausschalten des ersten Halbleiterbauelements (2), wenn die Spannung eine zweite Spannungsschwelle erreicht.
  33. Verfahren nach Anspruch 32, bei dem ein Betrag der zweiten Spannungsschwelle niedriger ist als ein Betrag der ersten Spannungsschwelle.
  34. Gleichrichterschaltung, die aufweist: einen ersten und einen zweiten Lastanschluss (12, 13); ein erstes Halbleiterbauelement (2) mit einer Laststrecke (22–23); mehrere zweite Halbleiterbauelemente (3 1–3 n), die jeweils eine Laststrecke aufweisen und die dazu ausgebildet sind, ein Ansteuersignal zu erhalten; wobei Laststrecken der zweiten Halbleiterbauelemente (3 1–3 n) in Reihe geschaltet sind und in Reihe zu der Laststrecke des ersten Halbleiterbauelements (2) geschaltet sind, und wobei die Reihenschaltung mit dem ersten Halbleiterbauelement und den zweiten Halbleiterbauelementen (3 1–3 n) zwischen die Lastanschlüsse (12, 13) geschaltet ist, wobei jedes der zweiten Halbleiterbauelemente (3 1–3 n) dazu ausgebildet ist, als Ansteuerspannung entweder eine Laststreckenspannung wenigstens eines zweiten Halbleiterbauelements (3 1–3 n) oder eine Laststreckenspannung wenigstens des ersten Halbleiterbauelements (2) zu erhalten, und wobei das erste Halbleiterbauelement (2) dazu ausgebildet ist, als Ansteuerspannung eine Laststreckenspannung wenigstens eines der mehreren zweiten Halbleiterbauelemente (3 1–3 n) zu erhalten.
  35. Gleichrichterschaltung nach Anspruch 34, bei dem das erste Halbleiterbauelement (2) als ein Transistor eines ersten Leitfähigkeitstyps ausgebildet ist.
  36. Schaltungsanordnung nach Anspruch 35, bei dem jedes der zweiten Halbleiterbauelemente (3 1–3 n) als ein Transistor eines zu dem ersten Leitfähigkeitstyp zweiten Leitfähigkeitstyps ausgebildet ist.
  37. Gleichrichterschaltung nach Anspruch 36, bei dem der Transistor des ersten Leitfähigkeitstyps ein MOSFET ist; und bei dem der Transistor des zweiten Leitfähigkeitstyps aus der Gruppe ausgewählt ist, die besteht aus: einem Verarmungs-MOSFET, einem HEMT, einer Nanotube, einem JFET.
  38. Gleichrichterschaltung nach Anspruch 37, bei dem der Transistor des ersten Leitfähigkeitstyps eine Schwellenspannung von im Wesentlichen 0 V besitzt.
  39. Gleichrichterschaltung nach Anspruch 34, bei dem das erste Halbleiterbauelement (2) dazu ausgebildet ist, eine Laststreckenspannung wenigstens eines der mehreren zweiten Halbleiterbauelemente (3 1–3 n) als Ansteuerspannung zu erhalten.
  40. Gleichrichterschaltung nach Anspruch 34, die weiterhin aufweist: einen Widerstand (25), der in Reihe zu dem ersten Halbleiterbauelement (2) geschaltet ist und der zwischen das erste Halbleiterbauelement (2) und den mehreren zweiten Halbleiterbauelementen (3 1–3 n) geschaltet ist.
  41. Gleichrichterschaltung nach Anspruch 35, die weiterhin aufweist: einen weiteren Transistor (25), der in Reihe zu dem ersten Halbleiterbauelement (2) geschaltet ist und der zwischen das erste Halbleiterbauelement (2) und die mehreren zweiten Halbleiterbauelemente (3 1–3 n) geschaltet ist.
  42. Gleichrichterschaltung nach Anspruch 41, bei dem der weitere Transistor (25) dazu ausgebildet ist, eine Laststreckenspannung des ersten Halbleiterbauelements (2) als Ansteuerspannung zu erhalten, und bei dem das erste Halbleiterbauelement dazu ausgebildet ist, als Ansteuerspannung die Laststreckenspannung wenigstens des weiteren Transistors zu erhalten.
  43. Gleichrichterschaltung nach Anspruch 34, die weiterhin aufweist: eine Spannungsteilerschaltung, die zwischen den ersten Lastanschluss (12) und den zweiten Lastanschluss (13) geschaltet ist und die dazu ausgebildet ist, das erste Halbleiterbauelement anzusteuern.
  44. Gleichrichterschaltung nach Anspruch 43, bei der die Spannungsteilerschaltung aufweist: ein Gleichrichterelement (102); mehrere dritte Halbleiterbauelemente, die in Reihe zu dem Gleichrichterelement geschaltet sind, wobei jedes der dritten Halbleiterbauelemente dazu ausgebildet ist, eine Laststreckenspannung wenigstens eines dritten Halbleiterbauelements oder des Gleichrichterelements als Ansteuerspannung zu erhalten.
  45. Gleichrichterschaltung nach Anspruch 44, bei dem die dritten Halbleiterbauelemente aus einer Gruppe ausgewählt sind, die besteht aus: einem Verarmungs-MOSFET; einem Anreicherungs-MOSFET; einem HEMT; einer Nanotube; und einem JFET.
  46. Gleichrichterschaltung nach Anspruch 34, bei der
    Figure DE102013213453A1_0004
    wobei RON der Einschaltwiderstand ist, QRR die bipolare Ladung ist, QOSS die Ausgangsladung ist und VBR die Spannungsfestigkeit ist, und wobei FOMSR unterhalb von 3 ist.
DE102013213453.3A 2012-07-11 2013-07-09 Schaltungsanordnung mit einer Gleichrichterschaltung Pending DE102013213453A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/546,510 US8971080B2 (en) 2012-07-11 2012-07-11 Circuit arrangement with a rectifier circuit
US13546510 2012-07-11
US13/834,700 US8995158B2 (en) 2012-07-11 2013-03-15 Circuit arrangement with a rectifier circuit
US13834700 2013-03-15

Publications (1)

Publication Number Publication Date
DE102013213453A1 true DE102013213453A1 (de) 2014-01-16

Family

ID=49781679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013213453.3A Pending DE102013213453A1 (de) 2012-07-11 2013-07-09 Schaltungsanordnung mit einer Gleichrichterschaltung

Country Status (3)

Country Link
US (2) US8995158B2 (de)
CN (1) CN103546049B (de)
DE (1) DE102013213453A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014015309A1 (de) 2014-10-16 2016-04-21 Audi Ag Modulationsspannungsentkopplung im Kraftfahrzeug
DE102017112248A1 (de) * 2017-06-02 2018-12-06 Infineon Technologies Dresden Gmbh Elektronische Schaltung mit mehreren in Reihe geschalteten elektronischen Schaltern und einer Ansteuerschaltung
DE102016103130B4 (de) * 2015-02-24 2020-11-05 Infineon Technologies Austria Ag Schaltungsanordnung mit einer Gleichrichterschaltung und Verfahren
DE102020121630A1 (de) 2020-08-18 2022-02-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Aktive diodenschaltung
DE102015112245B4 (de) 2014-08-11 2022-09-15 Infineon Technologies Austria Ag Gleichrichter
DE102015112244B4 (de) 2014-08-11 2022-09-15 Infineon Technologies Austria Ag Gleichrichter mit hilfsspannungsausgang
US11451161B2 (en) * 2019-10-25 2022-09-20 Kabushiki Kaisha Toshiba Power switcher, power rectifier, and power converter including cascode-connected transistors
DE102016114820B4 (de) 2015-08-10 2024-03-21 Infineon Technologies Austria Ag System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8569842B2 (en) * 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) * 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US9859274B2 (en) 2012-07-11 2018-01-02 Infineon Technologies Dresden Gmbh Integrated circuit with at least two switches
US8995158B2 (en) * 2012-07-11 2015-03-31 Infineon Technologies Dresden Gmbh Circuit arrangement with a rectifier circuit
TWI500015B (zh) * 2014-06-20 2015-09-11 Au Optronics Corp 雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路
US9559608B2 (en) * 2015-03-16 2017-01-31 Delphi Technologies, Inc. Rectifier circuit with reduced reverse recovery time
KR20160122921A (ko) * 2015-04-14 2016-10-25 엘에스산전 주식회사 인버터의 구동을 위한 게이트 드라이버
CN105245099A (zh) * 2015-09-25 2016-01-13 无锡华润矽科微电子有限公司 一种电压源电路
US9716472B2 (en) * 2015-10-20 2017-07-25 Signalchip Innovations Private Limited Voltage follower circuit to mitigate gain loss caused by finite output impedance of transistors
EP3548231B1 (de) * 2016-12-01 2021-01-20 Koninklijke Philips N.V. Haarschneidevorrichtung mit stromdetektor
US10291146B2 (en) * 2017-03-30 2019-05-14 Infineon Technologies Ag Gate driver circuit for a rectifier device including a cascade of transistor stages
US10547296B2 (en) * 2017-05-31 2020-01-28 Texas Instruments Incorporated Methods and apparatus for cross-conduction detection
CN107037852B (zh) * 2017-06-06 2021-01-15 哈尔滨工业大学深圳研究生院 线性压控电流源拓扑结构及太阳阵模拟器
US10256744B2 (en) 2017-09-12 2019-04-09 Infineon Technologies Austria Ag Controller device with adaptive synchronous rectification
DE102018113146B4 (de) * 2018-06-01 2020-02-06 Infineon Technologies Ag Gleichrichtereinrichtung und Halbleitereinrichtung
EP3614562A1 (de) * 2018-08-24 2020-02-26 General Electric Technology GmbH Elektronische ventilvorrichtung
DE102018222554A1 (de) * 2018-12-20 2020-06-25 Robert Bosch Gmbh Vorrichtung und Verfahren zum richtungsabhängigen Betreiben eines elektrochemischen Energiespeichers
CN113366403B (zh) * 2019-02-15 2023-08-18 日本电气株式会社 电源电路和用于控制电源电路的方法
US11190177B2 (en) * 2019-02-21 2021-11-30 Shenzhen GOODIX Technology Co., Ltd. Diode with low threshold voltage and high breakdown voltage
CN110174603A (zh) * 2019-05-13 2019-08-27 上海交通大学 功率半导体器件导通压降的在线测量电路
US11192007B2 (en) * 2020-02-14 2021-12-07 Charles Isgar Smart golf bag system
US20230284353A1 (en) * 2020-06-29 2023-09-07 Spintrol Technology (Shenzhen) Co., Ltd. Control circuit for bypassing diode current and control method
US11063590B1 (en) * 2020-11-13 2021-07-13 Nxp Usa, Inc. High voltage integrated circuit devices with hot carrier injection damage protection
US11996776B2 (en) 2022-01-07 2024-05-28 Ford Global Technologies, Llc Automotive high voltage rectifier circuit
US11728804B1 (en) * 2022-05-05 2023-08-15 National Technology & Engineering Solutions Of Sandia, Llc High voltage switch with cascaded transistor topology

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1403249A (en) 1972-10-28 1975-08-28 Ferranti Ltd High-voltage electric switching circuits
DE3485409D1 (de) 1983-10-28 1992-02-13 Hitachi Ltd Halbleiterschaltvorrichtung.
FR2587157B1 (fr) 1985-09-06 1987-11-20 Thomson Csf Dispositif de commutation de tension
US5742491A (en) 1995-08-09 1998-04-21 Lucent Technologies Inc. Power converter adaptively driven
DE69729816T2 (de) * 1996-01-31 2005-07-21 Texas Instruments Deutschland Gmbh Verbesserung für Vollweggleichrichter
WO1998032218A1 (fr) * 1997-01-22 1998-07-23 Seiko Epson Corporation Circuit oscillant, circuit electronique, dispositif a semi-conducteur, installation electronique et horloge
US6005415A (en) 1997-07-18 1999-12-21 International Business Machines Corporation Switching circuit for large voltages
DE10243571B4 (de) 2002-09-19 2006-04-20 Infineon Technologies Ag Schaltungsanordnung zum Kurzschlussabschalten eines MOSFET-Schalters
JP2004215469A (ja) 2003-01-09 2004-07-29 Renesas Technology Corp スイッチング電源装置および電源制御用半導体集積回路
US6798256B1 (en) 2003-04-30 2004-09-28 Intel Corporation Resonant buffer apparatus, method, and system
US7301388B2 (en) * 2004-12-22 2007-11-27 Mosel Vitelic Corporation Charge pump with ensured pumping capability
US8031498B2 (en) 2007-07-05 2011-10-04 Infineon Technologies Austria Ag Active diode
DE102007046705B3 (de) 2007-09-28 2009-04-30 Infineon Technologies Austria Ag Schaltung für eine aktive Diode und Verfahren zum Betrieb einer aktiven Diode
DE102007060231A1 (de) * 2007-12-14 2009-06-18 Robert Bosch Gmbh Generator mit Gleichrichteranordnung
US7825467B2 (en) 2008-09-30 2010-11-02 Infineon Technologies Austria Ag Semiconductor component having a drift zone and a drift control zone
US8193559B2 (en) 2009-01-27 2012-06-05 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US8111104B2 (en) * 2010-01-25 2012-02-07 Peregrine Semiconductor Corporation Biasing methods and devices for power amplifiers
CN103250318B (zh) * 2010-09-09 2016-05-04 本肖股份有限公司 控制m2lc系统的系统和方法
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8802529B2 (en) 2011-07-19 2014-08-12 Alpha And Omega Semiconductor Incorporated Semiconductor device with field threshold MOSFET for high voltage termination
US8866253B2 (en) 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8971080B2 (en) * 2012-07-11 2015-03-03 Infineon Technologies Dresden Gmbh Circuit arrangement with a rectifier circuit
US8995158B2 (en) * 2012-07-11 2015-03-31 Infineon Technologies Dresden Gmbh Circuit arrangement with a rectifier circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Görgens, Lutz; Siemieniec, Ralf; Sanchez, Juan Miguel Martinez, "MOSFET Technology as a Key for High Power Density Converters," Power Electronics and Motion Control Conference, 2006. EPE-PEMC 2006. 12th International, pp. 1968-1973, Aug. 30 2006-Sept. 1 2006

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112245B4 (de) 2014-08-11 2022-09-15 Infineon Technologies Austria Ag Gleichrichter
DE102015112244B4 (de) 2014-08-11 2022-09-15 Infineon Technologies Austria Ag Gleichrichter mit hilfsspannungsausgang
DE102014015309A1 (de) 2014-10-16 2016-04-21 Audi Ag Modulationsspannungsentkopplung im Kraftfahrzeug
DE102016103130B4 (de) * 2015-02-24 2020-11-05 Infineon Technologies Austria Ag Schaltungsanordnung mit einer Gleichrichterschaltung und Verfahren
DE102016114820B4 (de) 2015-08-10 2024-03-21 Infineon Technologies Austria Ag System und Verfahren für einen Schalter mit einem selbstleitenden Transistor und einem selbstsperrenden Transistor
DE102017112248A1 (de) * 2017-06-02 2018-12-06 Infineon Technologies Dresden Gmbh Elektronische Schaltung mit mehreren in Reihe geschalteten elektronischen Schaltern und einer Ansteuerschaltung
DE102017112248B4 (de) 2017-06-02 2019-06-27 Infineon Technologies Dresden Gmbh Elektronische Schaltung mit mehreren in Reihe geschalteten elektronischen Schaltern und einer Ansteuerschaltung und Verfahren
US10581429B2 (en) 2017-06-02 2020-03-03 Infineon Technologies Dresden GmbH & Co. KG Electronic circuit with several electronic switches connected in series and a drive circuit
US11451161B2 (en) * 2019-10-25 2022-09-20 Kabushiki Kaisha Toshiba Power switcher, power rectifier, and power converter including cascode-connected transistors
DE102020121630A1 (de) 2020-08-18 2022-02-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Aktive diodenschaltung

Also Published As

Publication number Publication date
CN103546049A (zh) 2014-01-29
US9484834B2 (en) 2016-11-01
US20150200605A1 (en) 2015-07-16
CN103546049B (zh) 2016-08-10
US8995158B2 (en) 2015-03-31
US20140016361A1 (en) 2014-01-16

Similar Documents

Publication Publication Date Title
DE102013213453A1 (de) Schaltungsanordnung mit einer Gleichrichterschaltung
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102012209188B4 (de) Schaltungsanordnung mit einem einstellbaren Transistorbauelement
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102013217176B4 (de) Schaltungsanordnung mit einem ersten Halbleiterbauelement und mit mehreren zweiten Halbleiterbauelementen
DE102013200335A1 (de) Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor
DE102014112335B4 (de) Laden eines kondensators
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
KR101610449B1 (ko) 제1반도체 소자 및 복수의 제2반도체 소자를 가진 반도체 소자 장치
DE102017103765B4 (de) Doppelgate-Transistorbauelement und Verfahren zum Betreiben
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102017110508B4 (de) Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
US8971080B2 (en) Circuit arrangement with a rectifier circuit
DE102016103130B4 (de) Schaltungsanordnung mit einer Gleichrichterschaltung und Verfahren
DE102014110985A1 (de) MOSFET-Treibervorrichtung
DE112013000782T5 (de) Halbleiteranordnung mit aktiver Driftzone
DE102007004323A1 (de) Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102011077836A1 (de) Elektronische Schaltung und Halbleiteranordnung mit einem Last-, einem Mess- und einem Anlauftransistor
DE102013219654A1 (de) Elektronische Schaltung mit einem rückwärtsleitenden Transistorbauelement
DE102014106790A1 (de) Schaltung mit einer Vielzahl an Dioden und Verfahren zum Ansteuern einer solchen Schaltung
DE102016111127A1 (de) Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
DE102007055290A1 (de) Halbleitervorrichtung
DE102016115805A1 (de) Transistorbauelement mit hoher lawinen-festigkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication