DE102013200335A1 - Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor - Google Patents

Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor Download PDF

Info

Publication number
DE102013200335A1
DE102013200335A1 DE102013200335A DE102013200335A DE102013200335A1 DE 102013200335 A1 DE102013200335 A1 DE 102013200335A1 DE 102013200335 A DE102013200335 A DE 102013200335A DE 102013200335 A DE102013200335 A DE 102013200335A DE 102013200335 A1 DE102013200335 A1 DE 102013200335A1
Authority
DE
Germany
Prior art keywords
transistor
load
measuring
terminal
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013200335A
Other languages
English (en)
Inventor
Anton Mauder
Franz Hirler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013200335A1 publication Critical patent/DE102013200335A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Abstract

Beschrieben wird eine Schaltungsanordnung mit einem Lasttransistor und ein Verfahren zum Messen eines Laststromes durch einen Lasttransistor. Die Schaltungsanordnung umfasst: einen Lasttransistor (11), der einen Steueranschluss (G1), einen ersten Lastanschluss (D1) und einen zweiten Lastanschluss (S1) aufweist, wobei der Lasttransistor (11) dazu ausgebildet ist, in einem Ein-Zustand oder in einem Aus-Zustand betrieben zu werden; ein Messtransistor (12), der einen Steueranschluss (G2), einen ersten Lastanschluss (D2) und einen zweiten Lastanschluss (S2) aufweist, wobei der erste Lastanschluss (D1) des Lasttransistors (11) an den ersten Lastanschluss (D2) des Messtransistors (12) gekoppelt ist und wobei der Messtransistor (12) dazu ausgebildet ist, in einem Ein-Zustand oder in einem Aus-Zustand betrieben zu werden; eine Messschaltung (2), die eine Stromquelle (21) aufweist, die dazu ausgebildet ist, einen Kalibrierungsstrom (IM) zu liefern, wobei die Messschaltung (2) dazu ausgebildet ist, eine erste Spannung (VDS2) zwischen dem ersten Lastanschluss (D2) und dem zweiten Lastanschluss (S2) des Messtransistors (12) im Ein-Zustand des Messtransistors (12) zu messen, einen Widerstand des Messtransistors (12) basierend auf dem Kalibrierungsstrom (IM) und der ersten Spannung (VDS2) zu ermitteln, eine zweite Spannung (VDS1) zwischen dem ersten Lastanschluss (D1) und dem zweiten Lastanschluss (S1) des Lasttransistors (11) im Ein-Zustand des Lasttransistors (11) zu messen, und einen Laststrom (IDS) durch den Lasttransistor (11) basierend auf dem Widerstand des Messtransistors (12) und der zweiten Spannung (VDS1) zu ermitteln.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Schaltungsanordnung mit einem Lasttransistor und einer Strommessschaltung und ein Verfahren zum Messen des Stromes in einem Leistungstransistor.
  • Leistungstransistoren sind als Lasttransistoren zum Schalten elektrischer Lasten in Automobil- oder Industrieanwendungen weit verbreitet. Leistungstransistoren können beispielsweise in beliebigen Arten von Schaltnetzteilen, in Ansteuerschaltungen zum Ansteuern von Lasten, wie beispielsweise Lampen, Magnetventilen oder Motoren, in Umrichtern, oder ähnlichem, verwendet werden. Um den Strom durch die Last zu regeln oder um einfach eine Überlastbedingung zu erkennen, ist es bei vielen Anwendungen wünschenswert, den durch die Transistoren fließenden Strom zu messen.
  • Verschiedene Konzepte zum Messen eines Laststromes durch einen Transistor sind bekannt. Diese Konzepte umfassen beispielsweise das Schalten eines Shunt-Widerstands in Reihe zu der Laststrecke des Transistors und das Messen der Spannung über dem Widerstand, das Messen des Stromes unter Verwendung eines Hall-Sensors oder das induktive Messen des Stromes unter Verwendung eines induktiven Stromsensors.
  • Leistungstransistoren umfassen üblicherweise mehrere identische Transistorzellen, die parallel geschaltet sind. Gemäß einem weiteren Konzept wird wenigstens eine dieser Transistorzellen (Messzelle) dazu verwendet, den Strom durch die anderen Transistorzellen (Lastzellen) des Transistors zu messen. Die Messzelle wird im selben Arbeitspunkt wie die Lastzelle betrieben (aber es wird nur der Strom durch die Messzelle gemessen), so dass der Strom durch die Messzelle proportional ist zu dem Gesamtstrom durch die Lastzellen. Der Proportionalitätsfaktor ist gegeben durch das Verhältnis zwischen der Anzahl der Messzellen und der Anzahl der Lastzellen.
  • Die der vorliegenden Erfindung zugrundeliegende Aufgabe besteht darin, eine Schaltungsanordnung mit einem Lasttransistor und mit einer Messschaltung, die den Strom durch den Lasttransistor genau und mit geringen Messverlusten misst, zur Verfügung zu stellen, und ein genaues und effizientes Verfahren zum Messen eines Stromes durch einen Lasttransistor zur Verfügung zu stellen.
  • Dieses Problem wird gelöst durch eine Schaltungsanordnung gemäß Anspruch 1 und durch ein Verfahren gemäß Anspruch 16.
  • Ein erstes Ausführungsbeispiel betrifft eine Schaltungsanordnung, die einen Lasttransistor aufweist. Der Lasttransistor und der Messtransistor umfassen jeweils einen Steueranschluss, einen ersten Lastanschluss und einen zweiten Lastanschluss. Der Steueranschluss des Lasttransistors ist an den Steueranschluss des Messtransistors gekoppelt. Der erste Lastanschluss des Lasttransistors ist an den ersten Lastanschluss des Messtransistors gekoppelt. Der Lasttransistor und der Messtransistor sind dazu ausgebildet, in einem Ein-Zustand oder einem Aus-Zustand betrieben zu werden. Die Schaltungsanordnung umfasst außerdem eine Messschaltung mit einer Stromquelle, die dazu ausgebildet ist, einen Kalibrierungsstrom bereitzustellen. Die Messschaltung ist dazu ausgebildet, eine erste Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss des Messtransistors im Ein-Zustand des Messtransistors zu messen. Die Messschaltung ist dazu ausgebildet, einen Widerstand des Messtransistors basierend auf dem Kalibrierungsstrom und der ersten Spannung zu ermitteln. Die Messschaltung ist dazu ausgebildet, eine zweite Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss des Lasttransistors im Ein-Zustand des Lasttransistors zu ermitteln, und einen Laststrom durch den Lasttransistor basierend auf dem Widerstand des Messtransistors und der zweiten Spannung zu ermitteln.
  • Ein zweites Ausführungsbeispiel betrifft ein Verfahren zum Messen des Stromes durch einen Lasttransistor, der einen Steueranschluss, einen ersten Lastanschluss und einen zweiten Lastanschluss aufweist. Das Verfahren umfasst das Bereitstellen eines Messtransistors mit einem Steueranschluss, einem ersten Lastanschluss und einem zweiten Lastanschluss und das Koppeln des Steueranschlusses des Messtransistors an den Steueranschluss des Lasttransistors und des ersten Lastanschlusses des Messtransistors an den ersten Lastanschluss des Lasttransistors. Das Verfahren umfasst außerdem das Betreiben des Messtransistors in einem Ein-Zustand, das Treiben eines Kalibrierungsstromes durch den Messtransistor und das Messen einer ersten Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss des Messtransistors. Ein Widerstand des Messtransistors wird basierend auf dem Kalibrierungsstrom und der ersten Spannung ermittelt. Eine zweite Spannung zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss des Lasttransistors wird im Ein-Zustand des Lasttransistors gemessen. Ein Laststrom durch den Lasttransistor wird basierend auf dem Widerstand des Messtransistors und der zweiten Spannung ermittelt.
  • Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Merkmale dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Zeichnungen sind nicht maßstabsrecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
  • 1 veranschaulicht schematisch die Verwendung eines Leistungstransistors zum Schalten eines Stromes durch eine Last;
  • 2 veranschaulicht Kennlinien eines MOSFET;
  • 3 veranschaulicht ein erstes Ausführungsbeispiel einer Schaltungsanordnung mit einem Lasttransistor, einem Messtransistor und einer Messschaltung;
  • 4 veranschaulicht Verfahrensschritte zum Messen des Laststromes durch den Lasttransistor;
  • 5 veranschaulicht ein Ausführungsbeispiel der Messschaltung näher im Detail;
  • 6 veranschaulicht eine horizontale Querschnittsansicht eines Halbleiterkörpers, in dem ein Lasttransistor und ein Messtransistor gemäß einem ersten Ausführungsbeispiel implementiert sind;
  • 7 veranschaulicht eine horizontale Querschnittsansicht eines Halbleiterkörpers, in dem ein Lasttransistor und ein Messtransistor gemäß einem zweiten Ausführungsbeispiel implementiert sind;
  • 8 veranschaulicht schematisch ein erstes Ausführungsbeispiel zum Implementieren von Messtransistorzellen und Lasttransistorzellen in einem Halbleiterkörper;
  • 9 veranschaulicht schematisch ein zweites Ausführungsbeispiel zum Implementieren von Messtransistorzellen und Lasttransistorzellen in einem Halbleiterkörper;
  • 10 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers, in dem ein Lasttransistor und ein Messtransistor gemäß einem dritten Ausführungsbeispiel implementiert sind;
  • 11 veranschaulicht ein Schaltbild der Anordnung gemäß 10 und eine Vorspannschaltung gemäß einem ersten Ausführungsbeispiel;
  • 12 veranschaulicht ein Schaltbild der Anordnung gemäß 10 und eine Vorspannschaltung gemäß einem zweiten Ausführungsbeispiel;
  • 13 veranschaulicht eine Modifikation des Ausführungsbeispiels gemäß 10;
  • 14 veranschaulicht ein erstes Ausführungsbeispiel zum Implementieren von Lasttransistorzellen und Messtransistorzellen der Anordnungen gemäß der 10 und 11 in einem gemeinsamen Halbleiterkörper;
  • 15 veranschaulicht ein zweites Ausführungsbeispiel zum Implementieren von Lasttransistorzellen und Messtransistorzellen der Anordnungen gemäß der 10 und 13 in einen gemeinsamen Halbleiterkörper;
  • 16 veranschaulicht eine Modifikation der Anordnung gemäß 10;
  • 17 veranschaulicht ein erstes Ausführungsbeispiel zum Implementieren einer Kopplung zwischen einem Drainanschluss und einem Driftsteuergebiet bei den Ausführungsbeispielen gemäß der 10 und 16;
  • 18 veranschaulicht ein zweites Ausführungsbeispiel zum Implementieren einer Kopplung zwischen einem Drainanschluss und eine, Driftsteuergebiet bei den Ausführungsbeispielen gemäß der 10 und 16;
  • 19 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers, in dem ein Spannungsklemmelement gemäß einem ersten Ausführungsbeispiel implementiert ist;
  • 20 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers in dem ein Spannungsklemmelement gemäß einem zweiten Ausführungsbeispiel implementiert ist; und
  • 21 veranschaulicht eine vertikale Querschnittsansicht eines Halbleiterkörpers, in dem ein Spannungsklemmelement gemäß einem dritten Ausführungsbeispiel implementiert ist.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Figuren Bezug genommen, die einen Teil der Beschreibung bilden, und in denen zur Veranschaulichung spezielle Ausführungsbeispiele dargestellt sind, in denen die Erfindung praktiziert werden kann. Es sei darauf hingewiesen, dass Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nichts anderes angegeben ist.
  • 1 veranschaulicht schematisch die Verwendung eines Leistungstransistors als elektronischer Schalter zum Schalten eines Laststromes IDS durch eine Last Z. Die Last kann eine beliebige Art von elektrischer Last sein, wie beispielsweise eine induktive Last, eine resistive Last, eine kapazitive Last oder eine Kombination hiervon. Die Last Z kann eine komplexe elektronische Schaltung mit mehreren elektronischen Bauelementen umfassen und kann weitere Leistungstransistoren umfassen. Der in 1 dargestellte Leistungstransistor M ist als MOSFET ausgebildet, insbesondere als n-leitender MOSFET (engl.: n-type MOSFET). Dies dient jedoch lediglich Illustrationszwecken. Leistungstransistoren, die als elektronische Schalter verwendet werden, sind nicht auf n-leitende MOSFETs beschränkt. Stattdessen können andere Arten von MOS-FETs, wie beispielsweise p-leitende MOSFETs, IGBTs (Insulated Gate Bipolar Transistors), Leistungs-JFETs (JFETs = Junction Field-Effect Transistors) oder Leistungs-BJTs (BJTs = Bipolar Junction Transistors, bipolare Sperrschichttransistoren) ebenso verwendet werden.
  • Bei dem in 1 dargestellten Ausführungsbeispiel ist der Leistungstransistor M als Low-Side-Schalter verschaltet. D. h., der Leistungstransistor M ist zwischen die Last Z und einen Anschluss für ein Low-Side-Potential oder Referenzpotential, wie beispielsweise Masse GND, verschaltet. Dies ist jedoch lediglich ein Beispiel. Der Leistungstransistor M könnte auch als High-Side-Schalter verschaltet sein. In diesem Fall würde der Leistungstransistor M zwischen die Last Z und einen Anschluss für ein High-Side-Potential oder positives Versorgungspotential V+ geschaltet werden.
  • Der Leistungstransistor M weist einen Steueranschluss, einen ersten Lastanschluss und einen zweiten Lastanschluss auf und weist eine Laststrecke zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss auf. Bei einem Leistungs-MOSFET M, wie in 1 dargestellt, ist ein Gateanschluss G der Steueranschluss, ein Drainanschluss D der erste Lastanschluss, ein Sourceanschluss S der zweite Lastanschluss und eine Drain-Source-Strecke D-S ist die Laststrecke.
  • Um den Laststrom IDS durch die Last Z zu schalten, ist die Laststrecke D-S des Leistungstransistors M in Reihe zu der Last Z zwischen den Anschluss für das High-Side-Versorgungspotential V+ und das Low-Side-Versorgungspotential GND geschaltet. Der Leistungstransistor M kann durch Anlegen einer geeigneten Ansteuerspannung VGS zwischen den Steueranschluss G und den zweiten Lastanschluss S ein- und ausgeschaltet werden. Bei einem MOSFET, wie er in 1 dargestellt ist, ist die Ansteuerspannung die Gate-Source-Spannung VGS des MOSFET.
  • 2 zeigt typische Kennlinien eines n-leitenden (Anreicherungs-)Leistungs-MOSFET (engl.: (enhancement) power MOSFET). 2 zeigt den Laststrom oder Drain-Source-Strom IDS abhängig von der Lastspannung (Drain-Source-Spannung) VDS bei verschiedenen Steuerspannungen (Gate-Source-Spannungen VGS1–VGS6 mit VGS1 < VGS2 < VGS3 < VGS4 < VGS5 < VGS6). Bezugnehmend auf 2 besitzen die Kennlinien jeweils einen linearen Bereich, also einen Bereich, in dem der Laststrom IDS (annähernd) linear ansteigt, wenn die Lastspannung VDS ansteigt, und besitzen jeweils einen Sättigungsbereich, also einen Bereich, in dem ein weiterer Anstieg der Lastspannung VDS nicht zu einem weiteren (signifikanten) Anstieg des Laststroms IDS führt. Die Kennlinien, die bei verschiedenen Steuerspannungen VGS1–VGS2 erhalten werden, sind ähnlich und unterscheiden sich bezüglich des Maximalstroms, also des Stroms, wenn der Leistungs-MOSFET im Sättigungsbereich betrieben wird.
  • Ein Leistungs-MOSFET, der im linearen Bereich betrieben wird, kann als idealer Schalter angesehen werden, der in Reihe zu einem Ohmschen Widerstand geschaltet ist. Üblicherweise werden Leistungs-MOSFETs, die als elektronische Schalter dienen, im linearen Bereich betrieben, wenn sie eingeschaltet sind. In diesem Fall liegt die maximale Lastspannung VDS im Bereich von einigen Volt, wie beispielsweise zwischen 0 V und 3 V. Die Lastspannung VDS ist abhängig von dem Laststrom IDS und dem Einschaltwiderstand (RON) des MOSFET. Der Einschaltwiderstand ist abhängig von der Spannungsfestigkeit des Transistors, so dass Transistoren mit einer hohen Spannungsfestigkeit üblicherweise einen höheren spezifischen Einschaltwiderstand besitzen als Transistoren mit einer niedrigen Spannungsfestigkeit. Der ”spezifische Einschaltwiderstand” (RON·A) eines MOSFET ist das Produkt des Einschaltwiderstands (RON) und der Halbleiterfläche (A) des MOSFET. Die Spannungsfestigkeit des Transistors ist üblicherweise abhängig von der Anwendung ausgelegt. Bei Industrieanwendungen werden üblicherweise Leistungstransistoren mit einer Spannungsfestigkeit zwischen 50 V oder 100 V und 1000 V eingesetzt.
  • Bei vielen Anwendungen, bei denen Leistungstransistoren als elektronische Schalter verwendet werden, ist es wünschenswert, den Laststrom IDS durch die Last Z und durch den Leistungstransistor M zu messen. Die Information über den Laststrom kann abhängig von der speziellen Anwendung in vielfacher unterschiedlicher Weise verwendet werden. Beispielsweise in Stromreglern wird die Information über den Laststrom dazu verwendet, den Laststrom zu regeln, in Current-Mode-Spannungsreglern (engl.: current-mode voltage regulators) wird die Information über den Laststrom dazu verwendet, eine Ausgangsspannung des Spannungsreglers zu regeln. Bei anderen Anwendungen wird die Information über den Laststrom einfach dazu verwendet, eine Überlastbedingung der Last Z zu detektieren.
  • 3 veranschaulicht ein erstes Ausführungsbeispiel einer Schaltungsanordnung, die einen Lasttransistor 1 1 als elektronischen Schalter aufweist und die dazu ausgebildet ist, einen Laststrom IDS durch den Lasttransistor 1 1 zu messen. Der Lasttransistor 1 1 weist einen Steueranschluss G1, einen ersten Lastanschluss D1 und einen zweiten Lastanschluss S1 auf. Wie bei der anhand von 1 erläuterten Schaltung ist der Lasttransistor 1 1 gemäß 3 als MOSFET, insbesondere als n-leitender MOSFET ausgebildet. Dies ist jedoch lediglich ein Beispiel. Der Lasttransistor 1 1 ist nicht darauf beschränkt, als MOSFET ausgebildet zu sein. Stattdessen kann eine andere Art von MOSFET, wie beispielsweise ein p-leitender MOSFET, oder eine Art von Leistungstransistor, wie beispielsweise ein Leistungs-JFET oder ein Leistungs-BJT, ebenfalls verwendet werden. Bei dem Ausführungsbeispiel gemäß 3 ist der Steueranschluss des Lasttransistors 1 1 der Gateanschluss G1 des MOSFETs, der erste Lastanschluss D1 ist der Drainanschluss des MOSFET und der zweite Lastanschluss S1 ist der Sourceanschluss des MOSFET.
  • Die Schaltungsanordnung umfasst außerdem einen Messtransistor 1 2, der einen Steueranschluss G2, einen ersten Lastanschluss D2 und einen zweiten Lastanschluss S2 aufweist. Der Messtransistor 1 2 ist vom selben Typ wie der Lasttransistor 1 1, so dass bei dem in 3 dargestellten Ausführungsbeispiel der Messtransistor 1 2 als MOSFET, insbesondere als n-leitender MOSFET ausgebildet ist. Der Steueranschluss G2 des Messtransistors 1 2 ist an den Steueranschluss G1 des Lasttransistors 1 1 gekoppelt und der erste Lastanschluss D2 des Messtransistors 1 2 ist an den ersten Lastanschluss D1 des Lasttransistors 1 1 gekoppelt. Ein Anschluss, an den die Steueranschlüsse G1, G2 des Lasttransistors 1 1 und des Messtransistors 1 2 angeschlossen sind, wird nachfolgend als gemeinsamer Steueranschluss G bezeichnet, und ein Anschluss, an den die ersten Lastanschlüsse G1, G2 des Lasttransistors 1 1 und des Messtransistor 1 2 angeschlossen sind, wird nachfolgend als gemeinsamer erster Lastanschluss D bezeichnet.
  • Der Lasttransistor 11 und der Messtransistor 12 sind Teil einer Transistoranordnung 1. Gemäß einem Ausführungsbeispiel ist die Transistoranordnung 1 in einem gemeinsamen Halbleiterkörper integriert. Ausführungsbeispiele zum Implementieren des Lasttransistors 1 1 und des Messtransistors 1 2 in einem gemeinsamen Halbleiterkörper werden nachfolgend anhand von Zeichnungen erläutert.
  • Bei der Schaltungsanordnung gemäß 3 können der Lasttransistor 1 1 und der Messtransistor 1 2 als Transistoren mit gemeinsamem Gate (Common-Gate-Transistoren) und Transistoren mit gemeinsamem Drain (Common-Drain-Transistoren) ausgebildet sein, während die Sourceanschlüsse S1, S2 getrennte Anschlüsse sind. Der separate Sourceanschluss S2 des Messtransistors 1 2 kann zu Strommesszwecken verwendet werden, wie nachfolgend erläutert wird. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) sind der Lasttransistor 1 1 und der Messtransistor 1 2 als Common-Gate- und Common-Source-Transistoren (Transistoren mit gemeinsamem Source) ausgebildet. Bei diesem Ausführungsbeispiel sind die ersten Lastanschlüsse, die an einem gemeinsamen Lastanschluss angeschlossen sind, die Sourceanschlüsse des Lasttransistors 1 1 bzw. des Messtransistors 1 2, während die zweiten Lastanschlüsse die Drainanschlüsse sind. Diese Drainanschlüsse sind getrennt und werden zu Strommesszwecken verwendet.
  • Bezugnehmend auf die im Zusammenhang mit 2 gemachte Erläuterung kann ein Leistungstransistor, insbesondere ein Leistungs-MOSFET, der im linearem Bereich betrieben wird, als ein idealer Schalter angesehen werden, der einen in Reihe geschalteten Ohmschen Widerstand aufweist. Zu Zwecken de Erläuterung sind Widerstände, die die Einschaltwiderstände RON1, RON2 des Lasttransistors 1 1 bzw. des Messtransistors 1 2 repräsentieren, in 3 ebenfalls dargestellt. Wenn der Lasttransistor 1 1 und der Messtransistor 1 2 im linearen Bereich betrieben werden, sind die Einschaltwiderstände unabhängig von den durch die einzelnen Transistoren 1 1, 1 2 fließenden Strömen und sind unabhängig von den Drain-Source-Spannungen VDS1, VDS2 der einzelnen Transistoren 1 1, 1 2.
  • Bezugnehmend auf 3 umfasst die Schaltungsanordnung außerdem eine Strommessschaltung 2. Die Strommessschaltung 2 ist dazu ausgebildet, ein Strommesssignal S2 zu liefern, das einen Laststrom IDS1 durch den Lasttransistor 1 1 repräsentiert. Die Strommessschaltung 2 umfasst eine erste Stromquelle 21, die an den zweiten Lastanschluss S2 des Messtransistors 1 2 angeschlossen ist und die dazu ausgebildet ist, einen Kalibrierungsstrom IM zu liefern. Die Stromquelle 21 ist zwischen den zweiten Lastanschluss S2 und einen Anschluss für ein Versorgungspotential V2 geschaltet. Die Stromquelle kann aus einer aktiven Schaltung bestehen, die einen stabilisierten Strom liefert. Optional kann die Stromquelle aus einem zwischen das Versorgungspotential V2 und den zweiten Lastanschluss S2 geschalteten Widerstand bestehen. Dieses Versorgungspotential V2 kann dem elektrischen Potential an dem zweiten Lastanschluss S1 des Lasttransistors 1 1 entsprechen oder kann sich von dem elektrischen Potential an dem zweiten Lastanschluss S1 des Lasttransistors unterscheiden. Das elektrische Potential an dem zweiten Lastanschluss S1 des Lasttransistors 1 1 ist ein Low-Side-Versorgungspotential, wie beispielsweise Masse GND, wenn der Lasttransistor 1 1 als Low-Side-Schalter verwendet wird. Gemäß einem weiteren Ausführungsbeispiel ist das Versorgungspotential V2 ein elektrisches Potential, das höher ist als das elektrische Potential an dem zweiten Lastanschluss S1 des Lasttransistors 1 1. Gemäß einem weiteren Ausführungsbeispiel ist das Versorgungspotential V2 ein elektrisches Potential, das niedriger ist als das elektrische Potential an dem zweiten Lastanschluss S1 des Lasttransistors 1 1. Die Stromflussrichtung des Kalibrierungsstromes IM kann durch die Stromquelle 21 definiert sein. Der Kalibrierungsstrom IM fließt in einer Richtung, die in 3 angezeigt ist, wenn das Versorgungspotential V2 dem Potential an dem zweiten Lastanschluss S1 des Lasttransistor 1 1 entspricht, beispielsweise wenn das Versorgungspotential V2 negativer ist als das Potential an dem ersten Lastanschluss D1 des Lasttransistor 1 1, und der Kalibrierungsstrom IM fließt in der entgegengesetzten Richtung, wenn das Versorgungspotential V2 ein positives Versorgungspotential ist, das höher ist als das elektrische Potential an dem gemeinsamen ersten Lastanschluss D.
  • Die Strommessschaltung 2 umfasst außerdem eine Steuer- und Auswerteschaltung 22, die dazu ausgebildet ist, eine erste Lastspannung VDS1 des ersten Lasttransistors 1 1 zu messen und eine zweite Lastspannung VDS2 des Messtransistors 1 2 zu messen. Die ersten und zweiten Lastspannungen VDS1, VDS2 sind die Drain-Source-Spannungen des Lasttransistors 1 1 bzw. des Messtransistors 1 2 bei dem Ausführungsbeispiel gemäß 3. Die Steuer- und Auswerteschaltung 22 kann als Mikrocontroller ausgebildet sein oder kann einen Mikrocontroller aufweisen. Bei einem weiteren Ausführungsbeispiel kann die Steuer- und Auswerteschaltung 22 unter Verwendung wenigstens eines Verstärkers und/oder wenigstens eines Komparators implementiert sein.
  • Die Strommessschaltung 2 kann an eine Ansteuerschaltung DRV (in gestrichelten Linien dargestellt) gekoppelt sein, die ein Gate-Ansteuersignal erzeugt, das an dem gemeinsamen Steueranschluss G erhalten wird. Die Strommessschaltung 2 kann eine Information über das Gate-Ansteuersignal von der Ansteuerschaltung DRV erhalten, um in der Lage zu sein, zu detektieren, ob der Lasttransistor 1 1 und der Messtransistor 1 2 im Ein-Zustand oder Aus-Zustand betrieben werden. MOSFETs, wie beispielsweise die in 3 dargestellten n-leitenden MOSFETs, werden im Ein-Zustand betrieben, wenn der Absolutwert des Gate-Ansteuersignals (Gate-Source-Spannung) oberhalb eines Schwellenwertes liegt, und werden im Aus-Zustand betrieben, wenn der Absolutwert des Gate-Ansteuersignals unterhalb eines Schwellenwertes liegt. Üblicherweise werden Leistungstransistoren, die als elektronische Schalter dienen, mit einem Gate-Ansteuersignal versorgt, das wesentlicher höher ist als eine Schwellenspannung. Während die Schwellenspannung üblicherweise zwischen 0,7 V und 8 V oder zwischen 2 V und 5 V liegt, liegt die Gate-Ansteuerspannung, die Leistungstransistoren zugeführt wird, die als elektronische Schalter dienen, üblicherweise zwischen 1,3 V und 20 V oder zwischen 8 V und 15 V. Die Strommessschaltung 2 kann dazu ausgebildet sein, den Einschaltwiderstand des Messtransistors 1 2 zu einem beliebigen Zeitpunkt oder während eines beliebigen Zeitintervalls während des Ein-Zustands des Messtransistors 1 2 zu messen. Der Zeitpunkt, zu dem der Einschaltwiderstand des Messtransistors 1 2 gemessen wird und der Einschaltwiderstand des Lasttransistors 1 1 berechnet wird, wird nachfolgend als Kalibrierungszeitpunkt oder Kalibrierungsperiode bezeichnet. Gemäß einem Ausführungsbeispiel ist eine Zeitverzögerung zwischen dem Zeitpunkt, zu dem der Lasttransistor 1 1 und der Messtransistor 1 2 eingeschaltet werden, und dem Kalibrierungszeitpunkt vorhanden. Dies dient zum Sicherstellen, dass der Einschaltwiderstand des Lasttransistors 1 1 ermittelt wird, wenn sich der Lasttransistor in einem eingeschwungenem Zustand befindet, so dass parasitäre Effekte, die zum Zeitpunkt des Einschaltens des Lasttransistors 1 1 oder kurz nach dem Einschalten auftreten, das Messergebnis nicht negativ beeinflussen. Solche parasitären Effekte sind beispielsweise das Laden oder Entladen interner parasitärer Kapazitäten (wie beispielsweise der Gate-Source-, Gate-Drain- oder Drain-Source-Kapazitäten) oder Diodenregenerationsprozesse (eng.: diode recovery processes). Entsprechend kann eine Verzögerungszeit zwischen dem Kalibrierungszeitpunkt und dem Zeitpunkt, zu dem der Lasttransistor 11 auszuschalten beginnt, vorhanden sein.
  • Gemäß einem weiteren Ausführungsbeispiel (das in 3 in gestrichelten Linien dargestellt ist) ist die Stromquelle 21 eine gesteuerte Stromquelle, die durch ein Steuersignal S21, das von der Strommessschaltung 2 erhalten wird, ein- und ausgeschaltet werden kann. In diesem Fall ist die Stromquelle 21 dazu ausgebildet, einen konstanten Kalibrierungsstrom IM zu liefern, wenn die Stromquelle 21 eingeschaltet ist, und liefert keinen Kalibrierungsstrom (einen Kalibrierungsstrom von 0), wenn sie ausgeschaltet ist. Bei diesem Ausführungsbeispiel kann die Strommessschaltung 2 dazu ausgebildet sein, die Stromquelle 21 jedes Mal einzuschalten, wenn der Messtransistor 1 2 und der Lasttransistor 1 1 eingeschaltet werden. Die Information über den Schaltzustand des Messtransistors 1 2 kann der Strommessschaltung 2 durch ein Schaltzustandssignal SON/OFF, das durch die Ansteuerschaltung DRV bereitgestellt wird, geliefert werden.
  • Das Funktionsprinzip der Schaltungsanordnung gemäß 3 bzw. ein Verfahren zum Messen des Laststromes IDS1 unter Verwendung der Schaltungsanordnung wird nachfolgend anhand von 4 erläutert. 4 veranschaulicht schematisch einzelne Verfahrensschritte, die durch die Schaltungsanordnung gemäß 3 durchgeführt werden, um den Laststrom IDS1 zu ermitteln und das Strommesssignal S2 zu erzeugen.
  • Bezugnehmend auf 4 umfasst das Messen des Laststromes IDS1 durch den Lasttransistor 1 1 (Schritt 201 in 4) das Treiben des Kalibrierungsstromes IM durch den Messtransistor 1 2, wenn der Messtransistor 1 2 in einem Ein-Zustand ist, und das Messen der zweiten Lastspannung VDS2. Die Stromquelle 21 kann als ungeregelte Konstantstromquelle ausgebildet sein. Selbstverständlich kann die Stromquelle 21 nur dann den Kalibrierungsstrom IM durch den Messtransistor 1 2 treiben, wenn der Messtransistor 1 2 (und der Lasttransistor 1 1) im Ein-Zustand ist. In diesem Fall treibt die Stromquelle 21 den Kalibrierungsstrom ”automatisch” jedes Mal dann durch den Messtransistor 1 2, wenn der Messtransistor 1 2 eingeschaltet ist.
  • Bezugnehmend auf 4 umfasst das Messen des Laststromes IDS1 außerdem (Schritt 202) das Berechnen des Widerstandes RON2 des Messtransistors 1 2 basierend auf dem Kalibrierungsstrom IM und der gemessenen zweiten Lastspannung VDS2. Der Einschaltwiderstand RON2 kann gemäß dem Ohmschen Gesetz wie folgt berechnet werden:
    Figure 00150001
    wobei RON2 der Einschaltwiderstand des Messtransistors 1 2, VDS2 die durch die Strommessschaltung 2 gemessene zweite Lastspannung VDS2 und IM der Kalibrierungsstrom ist. Gemäß einem Ausführungsbeispiel ist der Kalibrierungsstrom IM ein konstanter Strom, wobei ein Stromwert in der Strommessschaltung 2 gespeichert ist. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) misst die Strommessschaltung 2 außerdem den Kalibrierungsstrom IM und berechnet den Einschaltwiderstand RON2 des Messtransistors 1 2 basierend auf dem gemessenen Kalibrierungsstrom IM.
  • Die zweite Lastspannung VDS2 ist eine Spannung mit einer Polung, wie sie in 3 dargestellt ist, wenn der Kalibrierungsstrom IM in einer Richtung fließt, wie sie in 3 dargestellt ist. Die zweite Lastspannung VDS2 besitzt eine entgegengesetzte Polung, wenn der Kalibrierungsstrom IM in der entgegengesetzten Richtung fließt. Der Kalibrierungsstrom IM kann also in derselben Richtung wie der Laststrom IDS1 fließen, könnte aber auch in der entgegengesetzten Richtung fließen. Im zuletzt genannten Fall würde der Kalibrierungsstrom IM durch den Messtransistor 1 2 fließen und würde sich zu dem Laststrom IDS1 durch den Lasttransistor 1 1 hinzuaddieren. Der Kalibrierungsstrom IM sollte aber bei der Berechnung des Laststromes IDS1 durch den Lasttransistor 1 2 nicht berücksichtigt werden, wie anhand der nachfolgenden Erläuterung ersichtlich wird.
  • Bezugnehmend auf 4 umfasst das Ermitteln des Laststromes IDS1 außerdem (Schritt 203) das Messen der ersten Lastspannung VDS1 und das Messen des Laststromes IDS1 basierend auf dem Widerstand RON2 des Messtransistors 1 2 und basierend auf der gemessenen ersten Lastspannung VDS1.
  • Der Lasttransistor 1 1 und der Messtransistor 1 2 sind Transistoren desselben Typs und können in einem gemeinsamen Halbleiterkörper implementiert sein. Der Lasttransistor 1 1 und der Messtransistor 1 2 weisen jeweils ein aktives Transistorgebiet auf, was nachfolgend noch weiter im Detail erläutert wird. Der Einschaltwiderstand RON1 des Lasttransistors 1 1 ist (wenigstens annäherungsweise) proportional zu dem Einschaltwiderstand RON2 des Messtransistors 1 2, wobei ein Proportionalitätsfaktor zwischen dem Einschaltwiderstand RON1 des Lasttransistors 1 1 und des Einschaltwiderstands RON2 des Messtransistors 1 2 gegeben ist durch das Verhältnis zwischen der Größe des aktiven Bereichs A2 des Messtransistors 1 2 und der Größe des aktiven Bereichs A1 des Lasttransistors 1 1, d. h.:
    Figure 00160001
  • Gemäß einem Ausführungsbeispiel sind der Lasttransistor 1 1 und der Messtransistor 1 2 mit mehreren identischen Transistorzellen, die identische Kanalweiten aufweisen, ausgebildet. Zu Zwecken der Erläuterung sei angenommen, dass der Lasttransistor 1 1 mit n Transistorzellen ausgebildet ist und dass der Messtransistor 12 mit m Transistorzellen ausgebildet ist, wobei m << n ist. m ist beispielsweise zwischen 1 und 50, während n bis zu einige 100, bis zu einige 1.000 oder sogar bis zu einige 10.000 betragen kann. In diesem Fall können die Gleichungen (2a) und (2b) ersetzt werden durch:
    Figure 00170001
  • Der Laststrom IDS1 wird basierend auf dem Einschaltwiderstand RON1 des Lasttransistors 1 1 und der gemessenen ersten Lastspannung VDS1 wie folgt berechnet:
    Figure 00170002
  • Nachdem der Einschaltwiderstand RON1 des Lasttransistors in einem Kalibrierungsschritt erhalten wurde, umfasst das Berechnen des Laststroms IDS1 damit nur noch das Messen der Lastspannung VDS1 des Lasttransistors und das Berechnen des Laststromes unter Verwendung von Gleichung (4). Dies kann sehr schnell erfolgen.
  • In der Messschaltung 2 wird entweder der Widerstand RON2 des Messtransistors 1 2 oder der Widerstand RON1 des Lasttransistors 1 1 gespeichert.
  • Der Einschaltwiderstand RON1 des Lasttransistors 1 1 kann basierend auf den Gleichungen (2b) oder (3b) nicht exakt berechnet werden, wenn die elektrischen Potentiale an den Sourceanschlüssen S1, S2 des Lasttransistors 1 1 und des Messtransistors 1 2 nicht identisch sind. Wenn beispielsweise das zweite Versorgungspotential V2 dem elektrischen Potential an dem Sourceanschluss S1 des Lasttransistors 1 1 entspricht, entspricht die Gate-Source-Spannung VGS2 des Messtransistors 1 2 der Gate-Source-Spannung VGS1 des Lasttransistors 1 1 minus eines Spannungsabfalls V21 über der Stromquelle 21. Bezugnehmend auf 2 ist die Steigung der Kennlinien im linearen Bereich eines Leistungs-MOSFET auch abhängig von der Gate-Source-Spannung. Der Kehrwert der Steigungen der Kennlinien definiert den Einschaltwiderstand bei der zugehörigen Gate-Source-Spannung (VGS1–VGS2 in 2). Da der Messtransistor 1 2 bei einer niedrigeren Gate-Source-Spannung als der Lasttransistor 1 1 betrieben wird, repräsentiert der Einschatwiderstand RON2, wie er für den Messtransistor 1 2 gemessen wird, nicht exakt den Einschaltwiderstand RON1 des Lasttransistors 1 1. Wenn allerdings die Gate-Source-Spannung des Lasttransistors 1 1 wesentlich höher ist als die Schwellenspannung und wenn der Spannungsabfall an der Stromquelle 21 wesentlich geringer ist als die Gate-Source-Spannung VGS2 des Messtransistors 1 2, ist der Fehler sehr gering und die Einschaltwiderstände RON2 und RON1 des Messtransistors 1 2 bzw. des Lasttransistors 1 1 können als proportional angesehen werden. Außerdem ist ein Fehler, der aus einem Ansteuern des Lasttransistors 1 1 und des Messtransistors 1 2 mit verschiedenen Ansteuerspannungen VGS1, VGS2 resultiert, annähernd vernachlässigbar, wenn bei den MOSFETs 1 1, 1 2 der Widerstand des Gatekanals sehr gering ist im Vergleich zu den Gesamt-Einschaltwiderständen RON1, RON2. Dies ist bei Hochspannungs-MOSFETs der Fall, bei denen der Gesamt-Einschaltwiderstand hauptssächlich bestimmt ist durch den Widerstand eines Driftgebiets. Ausführungsbeispiele von Driftgebieten in MOSFETs sind nachfolgend erläutert.
  • Optional umfasst die Messschaltung 2 eine Steuerschaltung, die das elektrische Potential an den Sourceanschluss S2 des Messtransistors 1 2 so einstellt, dass sie identisch ist mit dem elektrischen Potential an dem Sourceanschluss S1 des Lasttransistors 1 1. Eine solche Steuerschaltung (Regelschaltung) kann einen einstellbaren Widerstand aufweisen, wie beispielsweise einen Transistor, der zwischen den Sourceanschluss S2 des Messtransistors 1 2 und einen Operationsverstärker, der das Sourcepotential des Lasttransistors 1 1 und das Sourcepotential des Messtransistors 1 2 erhält und der dazu ausgebildet ist, den Widerstand des einstellbaren Widerstandes so einzustellen, dass diese Potentiale identisch sind, geschaltet ist. Eine solche Steuerschaltung ist allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind. Wenn allerdings eine solche Steuerschaltung verwendet wird, sollte das Versorgungspotential V2 niedriger sein als das elektrische Potential an dem Sourceanschluss S1 des Lasttransistors 1 1.
  • Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) sind die Gateanschlüsse G1, G2 des Lasttransistors 1 1 bzw. des Messtransistors 1 2 nicht (direkt) gekoppelt, so dass diese Anschlüsse unterschiedliche Ansteuerpotentiale erhalten. Gemäß einem Ausführungsbeispiel umfasst die Schaltung eine Steuerschaltung, die das Gatepotential (die elektrischen Potentiale an den Gateanschlüssen G1, G2) so einstellt, dass unabhängig von Unterschieden zwischen den Sourcepotentialen die Gate-Source-Spannungen VGS1, VGS2 des Lasttransistors 1 1 und des Messtransistors 1 2 identisch sind, so dass die zwei Transistoren 1 1, 1 2 im selben Arbeitspunkt betrieben werden. Bei diesem Ausführungsbeispiel kann der Gateanschluss G1 des Lasttransistors 1 1 an die Steuerschaltung DRV angeschlossen sein und die Steuerschaltung kann zwischen die zwei Gateanschlüsse G1, G2 geschaltet sein und kann dazu ausgebildet sein, den Messtransistor 1 2 abhängig von der Gate-Source-Spannung VGS1 des Lasttransistors 1 1 so anzusteuern, dass die Gate-Source-Spannung VGS2 des Messtransistors 1 2 der Gate-Source-Spannung VGS2 des Lasttransistors 1 1 entspricht.
  • Bezugnehmend auf 3 weist die Steuer- und Auswerteschaltung 22 einen Eingangsanschluss auf, der an den gemeinsamen ersten Lastanschluss (Drainanschluss) D1, D2 des Lasttransistors 1 1 und des Messtransistors 1 2 gekoppelt ist. Die Steuer- und Auswerteschaltung 22 weist eine Spannungsmessschaltung auf, die zwischen diesen Eingangsanschluss, den zweiten Lastanschluss S1 des Lasttransistors 1 1 und den zweiten Lastanschluss S2 des Messtransistors 1 2 gekoppelt ist. Die Spannung über dieser Messschaltung entspricht der ersten Lastspannung VDS1 bzw. der zweiten Lastspannung VDS2. Diese Spannungen sind Spannungen mit einem Maximum von einigen Volt, wenn der Lasttransistor 1 1 und der Messtransistor 1 2 im Ein-Zustand sind. Dadurch können diese Spannungen einfach durch Spannungsmessschaltungen erfasst werden, die mit elektronischen Niederspannungsbauelementen realisiert sind. Allerdings können diese Spannungen auf bis zu einige 100 V ansteigen, wenn der Lasttransistor 1 1 und der Messtransistor 1 2 im Aus-Zustand sind oder während bestimmter Überlast- oder Fehlerbedingungen, wie beispielsweise wenn ein Kurzschluss in der Last Z vorhanden ist.
  • Um die Steuer- und Auswerteschaltung 22 vor hohen ersten und zweiten Lastspannungen VDS1, VDS2 zu schützen, umfasst die Messschaltung 22 gemäß einem in 5 dargestellten Ausführungsbeispiel ein Spannungsbegrenzungs- oder Spannungsklemmelement 23, das zwischen den gemeinsamen ersten Lastanschluss D und den Eingangsanschluss der Steuer- und Auswerteschaltung 22 geschaltet ist. Bezugnehmend auf 5 kann das Spannungsklemmelement 23 als Verarmungstransistor (Depletion-Transistor) wie beispielsweise als Verarmungs-MOSFET (wie in 5 dargestellt) oder als JFET ausgebildet sein. Die Laststrecke (Drain-Source-Strecke) des Verarmungstransistors ist zwischen den gemeinsamen ersten Lastanschluss D und den Eingangsanschluss der Steuer- und Auswerteschaltung 22 geschaltet, und der Steueranschluss (Gateanschluss) des Verarmungstransistors 23 ist entweder an den zweiten Lastanschluss S1 des Lasttransistors 1 1 oder den zweiten Lastanschluss S2 des Messtransistors 1 2 angeschlossen. Der Verarmungstransistor 23 klemmt (begrenzt) die von der Mess- und Auswerteschaltung 22 erhaltene Spannung auf die Abschürspannung (Pinch-Off-Spanung) des Verarmungstransistors 23. Der Verarmungstransistor 23 schnürt ab, wenn die Spannung zwischen dessen Gateanschluss und dem Eingangsanschluss der Steuer- und Auswerteschaltung 22 die Abschnürspannung des Verarmungstransistors 23 erreicht. Der Verarmungstransistor 23 ist so ausgewählt, dass dessen Abschnürspannung höher ist als übliche Lastspannungen VDS1, VDS2, die auftreten, wenn sich der Lasttransistor 1 1 bzw. der Messtransistor 1 2 im Ein-Zustand befinden. Dadurch werden die ersten und zweiten Lastspannungen VDS1, VDS2 ungeändert an die Steuer- und Auswerteschaltung 22 durchgeleitet, wenn diese Transistoren im Ein-Zustand sind, während die an die Steuer- und Auswerteschaltung 22 durchgeleiteten Spannungen auf die Abschnürspannung des Verarmungstransistors 23 begrenzt sind, wenn die erste Lastspannung VDS1 bzw. die zweite Lastspannung VDS2 über die Abschnürspannung des Verarmungstransistors 23 ansteigt.
  • Die Messschaltung, die die Lastspannungen VDS1, VDS2 erhält, ist in 5 nur schematisch dargestellt. Diese Messschaltung umfasst ein erstes Spannungsmesselement 25, das die erste Lastspannung VDS1 erhält, und ein zweites Spannungsmesselement 26, das die zweite Lastspannung VDS2 erhält. Spannungsmesssignale, die durch diese Spannungsmesselemente 25, 26 bereitgestellt werden, werden von einer Berechnungseinheit 24 erhalten (die in 5 nur schematisch dargestellt), die die Spannungsmesssignale, die von den Spannungsmesseinheiten erhalten werden, in einer anhand von 4 erläuterten Weise verarbeitet, um das Strommesssignal S2 bereitzustellen, das den Laststrom IDS1 durch den Lasttransistor 1 1 repräsentiert.
  • Die Messschaltung zum Messen der ersten und zweiten Lastspannungen VDS1, VDS2 ist in 5 nur schematisch dargestellt. Eine beliebige Messeinheit kann verwendet werden, um die ersten und zweiten Lastspannungen VDS1, VDS2 zu messen. Die Berechnungseinheit 24 kann eine analoge Signalverarbeitungseinheit oder eine digitale Signalverarbeitungseinheit sein, die die Spannungsmesssignale von der Messschaltung erhält und die Spannungsmesssignale in der zuvor erläuterten Weise verarbeitet.
  • Die Routine zum Berechnen des Einschaltwiderstandes RON2 des Messtransistors 1 2 wird nachfolgend als Kalibrierungsroutine bezeichnet. Gemäß einem Ausführungsbeispiel ist die Messschaltung dazu ausgebildet, die Kalibrierungsroutine jedes Mal dann durchzuführen, wenn der Lasttransistor 1 1 (und der Messtransistor 1 2) eingeschaltet wird. Gemäß einem weiteren Ausführungsbeispiel ist die Messschaltung 2 dazu ausgebildet, die Kalibrierungsroutine nicht in jedem Schaltzyklus des Lasttransistors 1 1, sondern in regelmäßigen oder unregelmäßigen Zeitintervallen oder abhängig von externen Parametern, durchzuführen.
  • Das Ermitteln des Einschaltwiderstandes RON2 des Messtransistors 1 2 in regelmäßigen oder unregelmäßigen Zeitintervallen oder abhängig von externen Parametern kann notwendig sein, weil der Einschaltwiderstand RON2 des Messtransistors 1 2, und damit der Einschaltwiderstand des Lasttransistors 1 1, Änderungen unterliegt, die durch Änderungen der Temperatur in der Transistoranordnung 1 mit dem Lasttransistor 1 1 und dem Messtransistor 1 2 bedingt sein können. Gemäß einem Ausführungsbeispiel ist der externe Parameter eine Temperatur in dem Lasttransistor, wird die Temperatur gemessen und wird eine Kalibrierungsroutine jedes Mal dann durchgeführt, wenn sich die Temperatur um mehr als einen Schwellenwert, wie beispielsweise 5 K, 10 K, 20 K, ändert.
  • Die Transistoranordnung 1 mit dem Lasttransistor 1 1 und dem Messtransistor 1 2 kann auf vielfältige unterschiedliche Weise implementiert sein. Einige Beispiele zum Implementieren der Transistoranordnung 1 werden nachfolgend anhand der 6 bis 18 erläutert.
  • 6 veranschaulicht eine vertikale Querschnittsansicht eines Abschnitts eines Halbleiterkörpers 100 gemäß einem ersten Ausführungsbeispiel, in dem aktive Bauelementgebiete eines Lasttransistors 1 1 und des Messtransistors 1 2 implementiert sind. Der Halbleiterkörper 100 weist eine erste Oberfläche 101 und eine gegenüberliegende zweite Oberfläche 102 auf. 6 veranschaulicht eine vertikale Querschnittsansicht in einer vertikalen Schnittebene, die senkrecht zu den ersten und zweiten Oberflächen 101, 102 verläuft.
  • In der Transistoranordnung gemäß 6 sind der Lasttransistor 1 1 und der Messtransistor 1 2 jeweils als vertikale Transistoren ausgebildet, d. h., dass eine Stromflussrichtung der Transistoren 1 1, 1 2 hauptsächlich einer vertikalen Richtung des Halbleiterkörpers 100 entspricht.
  • Der Lasttransistor 1 1 umfasst mehrere Transistorzellen, die parallel geschaltet sind. Eine dieser Transistorzellen ist in 6 mit dem Bezugszeichen 10 1 bezeichnet. Jede dieser Transistorzellen umfasst ein Driftgebiet 11, ein Bodygebiet 12, das an das Driftgebiet 11 angrenzt, ein Sourcegebiet 13, das von dem Driftgebiet 11 durch das Bodygebiet 12 getrennt ist, und ein Draingebiet 15, das an das Driftgebiet 11 angrenzt. Eine Gateelektrode 17 ist benachbart zu dem Bodygebiet 12 angeordnet und ist durch ein Gatedielektrikum 18 dielektrisch gegenüber dem Bodygebiet 12 isoliert. Das Sourcegebiet 13 und das Bodygebiet 12 sind elektrisch an eine Sourceelektrode 14 1 angeschlossen. Die Sourceelektrode 14 1 bildet oder ist angeschlossen an einen zweiten Lastanschluss S1 (Sourceanschluss) des Lasttransistors 1 1. Optional ist ein Kontaktgebiet 19, das höher dotiert ist als das Bodygebiet 12 und das denselben Dotierungstyp wie das Bodygebiet 12 aufweist, zwischen dem Bodygebiet 12 und der Sourceelektrode 14 1 angeordnet. Eine Drainelektrode 16 ist an das Draingebiet 15 angeschlossen. Die Drainelektrode 16 bildet oder ist angeschlossen an den gemeinsamen Lastanschluss D (Drainanschluss).
  • Die wenigstens eine Transistorzelle 10 2 des Messtransistors 1 2 ist baugleich mit den Transistorzellen 10 1 des Lasttransistors 1 1. Daher besitzen die gleichen Merkmale der Transistorzelle 10 2 des Messtransistors 1 1 dieselben Bezugszeichen wie die entsprechenden Merkmale der Transistorzelle 10 1 des Lasttransistors 1. Das Sourcegebiet 13 und das Bodygebiet 12 der wenigstens einen Transistorzelle 10 2 des Messtransistors 1 2 sind an eine zweite Sourceelektrode 14 2 angeschlossen, die den zweiten Lastanschluss S2 des Messtransistors 1 2 bildet oder an diesen angeschlossen ist.
  • Während der Lasttransistor 1 1 und der Messtransistor 1 2 getrennte Sourceelektroden 14 1, 14 2 aufweisen, sind das Draingebiet 15 und die Drainelektrode 16 den einzelnen Transistorzellen 10 1 des Lasttransistors 1 1 und der wenigstens einen Transistorzelle 10 2 des Messtransistors 1 2 gemeinsam. Der Lasttransistor 1 1 und der Messtransistor 1 2 können daher als Common-Drain-Transistoren bezeichnet werden. Die Gateelektroden 17 der einzelnen Transistorzellen 10 1, 10 2 sind an einen gemeinsamen Gateanschluss G angeschlossen. Dies ist lediglich für zwei der in 6 gezeigten Transistorzellen schematisch dargestellt.
  • Gemäß einem Ausführungsbeispiel sind die einzelnen Transistorzellen 10 1, 10 2 des Lasttransistors bzw. des Messtransistors so ausgebildet, dass sie gleiche oder wenigstens annähernd gleiche Kanalweiten besitzen. In diesem Fall kann der Einschaltwiderstand RON1 des Lasttransistors 1 1 leicht anhand des gemessenen Einschaltwiderstandes RON2 des Messtransistors 1 2 unter Verwendung der Gleichung (2b) berechnet werden.
  • Bezugnehmend auf die vorangehende Erläuterung könnten der Lasttransistor 1 1 und der Messtransistor 1 2 auch als Common-Source-Transistoren ausgebildet sein. in diesem Fall (nicht dargestellt) besitzen der Lasttransistor 1 1 und der Messtransistor 1 2 eine gemeinsame Sourceelektrode, besitzen jedoch getrennte Draingebiete und getrennte Drainelektroden. Common-Source-Transistoren sind bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind.
  • Bezugnehmend auf 6 umfassen die einzelnen Transistorzellen 10 1, 10 2 weiterhin jeweils eine Feldelektrode 51, die durch ein Feldelektrodendielektrikum 52 dielektrisch gegenüber dem Driftgebiet 11 isoliert ist. Die Feldelektrodenstruktur mit der Feldelektrode 51 und dem Feldelektrodendielektrikum 52 erstreckt sich durch das Driftgebiet 11 zu dem oder in das Draingebiet 15. Die Feldelektroden 51 der Transistorzellen 10 1 des Lasttransistors 1 1 sind elektrisch an die erste Sourceelektrode 14 1 angeschlossen. Alternativ sind diese Feldelektroden 51 elektrisch an den Gateanschluss G angeschlossen. Bei dem in 6 dargestellten Ausführungsbeispiel haben eine Transistorzelle 10 2 des Messtransistors 1 2 und eine benachbarte Transistorzelle des Lasttransistors 1 1 die Feldelektrode 51 gemeinsam, so dass die Feldelektrode 51 der Messtransistorzelle 10 2 bei diesem Ausführungsbeispiel auch an die erste Sourceelektrode 14 1 angeschlossen ist. Allerdings könnte diese gemeinsame Feldelektrode 51 auch an die zweite Sourceelektrode 15 2 angeschlossen sein.
  • Obwohl die Gateelektroden 17 der Lasttransistorzellen 10 1 und der Messtransistorzellen 10 2 bei dem in 6 dargestellten Ausführungsbeispiel an einen gemeinsamen Gateanschluss G angeschlossen sind, ist es auch möglich, die Gateelektroden der Lasttransistorzellen 10 1 an einen ersten Gateanschluss anzuschließen und die Gateelektrode 17 der wenigstens einen Messtransistorzelle 10 2 an einen zweiten Gateanschluss, der sich von dem ersten Gateanschluss unterscheidet, anzuschließen. Dies ermöglicht, die Gate-Ansteuerpotentiale des Lasttransistors 1 1 und des Messtransistors 1 2 unabhängig einzustellen, wie zuvor erläutert wurde.
  • Bei dem in 6 dargestellten Ausführungsbeispiel sind zwei Gateelektroden 17 oder zwei Abschnitte der Gateelektrode und eine Feldelektrode 51 in einem gemeinsamen Graben des Halbleiterkörpers 100 angeordnet, wobei die Gateelektroden 18 oberhalb des Feldelektrodendielektrikums 52 und zwischen einem Abschnitt der Feldelektrode 51 und dem Bodygebiet 12 angeordnet sind.
  • In herkömmlicher Weise können die Feldelektrode 51 und die Gateelektrode 17 ein polykristallines hoch dotiertes Halbleitermaterial, wie beispielsweise Polysilizium, aufweisen, und das Gatedielektrikum 18 und das Feldelektrodendielektrikum 52 können ein Halbleiteroxid, wie beispielsweise Siliziumoxid, oder eine beliebige andere Art von Feldelektrodendielektrikum aufweisen.
  • Bei dem in 6 dargestellten Ausführungsbeispiel sind die Driftgebiete 11 der Messtransistorzellen 10 2 des Messtransistors 1 2 von den Driftgebieten 11 der benachbarten Lasttransistorzellen 10 1 durch Feldelektrodenstrukturen 51, 52 getrennt. Dadurch fließt der in den Messtransistor 1 2 getriebene Kalibrierungsstrom nur durch das Driftgebiet 11 des Messtransistors 1 2, wobei das Driftgebiet hauptsächlich den Einschaltwiderstand des Messtransistors definiert. Dadurch gibt es keinen Querstrom zwischen den Driftgebieten des Messtransistors 1 2 und des Lasttransistors 1 1, die den Kalibrierungsprozess negativ beeinflussen können.
  • Das Sourcegebiet 13, das Bodygebiet 12, das Driftgebiet 11 und das Draingebiet 15 der einzelnen Transistorzellen 10 1, 10 2 können mit herkömmlichen Dotierungskonzentrationen von Leistungstransistoren ausgebildet sein. Die Dotierungskonzentration des Sourcegebiets und des Draingebiets 13, 15 ist beispielsweise im Bereich zwischen 5E17 cm–3 und 1E21 cm–3. Die Dotierungskonzentration des Bodygebiets 12 ist beispielsweise im Bereich zwischen 5E16 cm–3 und 5E18 cm–3. Die Dotierungskonzentration des Driftgebiets 11 ist beispielsweise im Bereich zwischen 1E12 cm–3 und 1E16 cm–3.
  • Der Lasttransistor 1 1 und der Messtransistor 1 2 können als n-leitende Transistoren oder als p-leitende Transistoren ausgebildet sein. Bei n-leitenden Transistoren ist das Sourcegebiet 13 und das Driftgebiet 11 n-dotiert, während das Bodygebiet 12 p-dotiert ist. Bei p-leitenden Transistoren ist das Sourcegebiet 13 und das Driftgebiet 11 p-dotiert, während das Bodygebiet 12 n-dotiert ist. Außerdem können die Transistoren als MOSFETs oder IGBTs ausgebildet sein. Bei MOSFETs besitzt das Draingebiet 15 denselben Dotierungstyp wie das Driftgebiet 11, ist jedoch höher dotiert. Bei IGBTs weist das Draingebiet 15 (das auch als Emittergebiet bezeichnet wird) einen Dotierungstyp komplementär zu dem Dotierungstyp des Driftgebiets 11 auf.
  • 7 veranschaulicht ein weiteres Ausführungsbeispiel einer Transistoranordnung 1 mit einem Lasttransistor 1 1 und einem Messtransistor 1 2. Bei dem Ausführungsbeispiel gemäß 6 weist die Transistorzelle 10 2 des Messtransistors 1 2 ein Driftgebiet 1 1 auf, das sich zwischen zwei benachbarten Gräben erstreckt, wobei jeder Graben eine Gateelektrode 17 der Messtransistorzelle 10 2 aufweist. Bei dem Ausführungsbeispiel gemäß 7 verläuft das Driftgebiet 11 der Messtransistorzelle 10 2 an gegenüberliegenden Seiten eines Grabens, in dem die Gateelektroden 17 der Messtransistorzelle integriert sind. Außerdem ist bei dem Ausführungsbeispiel gemäß 7 die Feldelektrode 51 der Messtransistorzelle 10 2 an die zweite Sourceelektrode 14 2 angeschlossen.
  • Die 6 und 7 zeigen vertikale Querschnittsansichten der einzelnen Transistorzellen 10 1, 10 2 des Lasttransistors 1 1 bzw. des Messtransistors 1 2. In einer horizontalen Ebene senkrecht zu den in den 6 und 7 dargestellten Schnittebenen können die einzelnen Transistorzellen 10 1, 10 2 auf unterschiedliche Weise implementiert sein.
  • Bezugnehmend auf 8 können die Transistorzellen 10 1, 10 2 als langgestreckte Transistorzellen in der horizontalen Ebene implementiert sein. In 8 sind die einzelnen Transistorzellen 10 1, 10 2 nur schematisch dargestellt. Details der Transistorzellen, wie beispielsweise Sourcegebiete, Bodygebiete, Gateelektroden und Gatedielektrika sind nicht dargestellt.
  • 9 veranschaulicht ein weiteres Ausführungsbeispiel zum Implementieren der einzelnen Transistorzellen 10 1, 10 2 in der horizontalen Ebene. Bei dem Ausführungsbeispiel gemäß 9 besitzen die einzelnen Transistorzellen eine rechteckförmige Form. Dies ist jedoch nur ein Beispiel, die einzelnen Transistorzellen könnten auch mit einer hexagonalen Form oder mit einer beliebigen anderen polygonalen Form in der horizontalen Ebene ausgebildet sein.
  • 10 veranschaulicht eine vertikale Querschnittsansicht eines Abschnitts eines Halbleiterkörpers 100, in dem aktive Bauelementgebiete eines Lasttransistors 1 1 und des Messtransistors 1 2 gemäß einem zweiten Ausführungsbeispiel ausgebildet sind. Wie bei den Ausführungsbeispielen, die in den 6 und 7 dargestellt sind, ist der Lasttransistor 1 1 mit mehreren Transistorzellen 10 1, die parallel geschaltet sind, ausgebildet, und der Messtransistor 1 2 ist mit wenigstens einer Transistorzelle 10 2 ausgebildet. In 10 sind zwei Transistorzellen 10 1 des Lasttransistors 1 1 und eine Transistorzelle 10 2 des Messtransistors 1 2 gezeigt.
  • Der Lasttransistor 1 1 und der Messtransistor 1 2 sind beide als MOSFETs, insbesondere als vertikale MOSFETs in dem vorliegenden Ausführungsbeispiel ausgebildet. Bezugnehmend auf 10 ist ein vertikaler MOSFET ein MOSFET, in dem eine Stromflussrichtung einer vertikalen Richtung des Halbleiterkörpers 100 entspricht, in dem aktive Bauelemente des MOSFETs ausgebildet sind. Die ”vertikale Richtung” des Halbleiterkörpers 100 ist eine Richtung senkrecht zu der ersten Oberfläche 101 des Halbleiterkörpers 100. 10 zeigt eine vertikale Querschnittsansicht des MOSFET oder, genauer, eine vertikale Querschnittsansicht des Halbleiterkörpers 100. Das grundlegende Funktionsprinzip, das nachfolgend erläutert wird, ist jedoch nicht auf einen vertikalen MOSFET beschränkt, sondern gilt auch für einen lateralen MOSFET, in dem eine Stromflussrichtung einer lateralen Richtung eines Halbleiterkörpers entspricht.
  • Bezugnehmend auf 10 umfasst jede Transistorzelle 10 1, 10 2 ein Driftgebiet 11, ein Bodygebiet 12, ein Sourcegebiet 13 und ein Draingebiet 15. Die Source- und Draingebiete 13, 15 sind in der Stromflussrichtung (der vertikalen Richtung des Halbleiterkörpers 100 in dem vorliegenden Ausführungsbeispiel) beabstandet angeordnet. Das Bodygebiet 12 ist zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 angeordnet, und das Driftgebiet 11 ist zwischen dem Bodygebiet 12 und dem Draingebiet 15 angeordnet. Das Draingebiet 15 ist elektrisch an eine Drainelektrode 16 angeschlossen, die den gemeinsamen ersten Lastanschluss (Drainanschluss D) bildet oder an diesen angeschlossen ist. Das Sourcegebiet 13 und das Bodygebiet 12 der Transistorzellen 10 1 des Lasttransistors 1 1 sind elektrisch an eine erste Sourceelektrode 14 1 angeschlossen, die den zweiten Lastanschluss S1 des Lasttransistors 1 1 bildet oder an diesen angeschlossen ist, und das Sourcegebiet 13 und das Bodygebiet 12 der wenigstens einen Transistorzelle 10 2 des Messtransistors 1 2 ist elektrisch an eine zweite Sourceelektrode 14 2 angeschlossen, die den zweiten Lastanschluss S2 des Messtransistors 1 2 bildet oder an diesen angeschlossen ist. Die Bodygebie te 12 der Lasttransistorzellen 10 1 und/oder der Messtransistorzellen 10 2 können an den entsprechenden zweiten Lastanschluss S1, S2 über höher dotierte Gebiete desselben Dotierungstyps wie die Bodygebiete 12 angeschlossen sein. Solche höher dotierten Gebiete sind in 10 durch gepunktete Linien angedeutet.
  • Das Driftgebiet 11, das Bodygebiet 12, das Sourcegebiet 13 und das Draingebiet 15 bilden aktive Bauelementbereiche des MOSFET und sind in dem Halbleitekörper 100 ausgebildet. Die aktiven Bauelementgebiete sind gemäß einem Ausführungsbeispiel monokristalline Halbleitergebiete. Die Drainelektrode 16 kann beispielsweise ein hoch dotiertes monokristallines Halbleitersubstrat, ein polykristallines Halbleitermaterial, ein Silizid oder ein Metall aufweisen. Die Sourceelektrode kann ein polykristallines Halbleitermaterial, ein Silizid oder ein Metall aufweisen.
  • Jede der Transistorzellen 10 1, 10 2 umfasst weiterhin eine Gateelektrode 17, die sich von dem Sourcegebiet 13 durch das Bodygebiet 12 zu dem oder in das Driftgebiet 11 erstreckt. Die Gateelektrode 17 ist durch ein Gatedielektrikum 18 dielektrisch gegenüber diesen Halbleitergebieten isoliert und ist an einen gemeinsamen Gateanschluss G angeschlossen. Das Gatedielektrikum 18 kann ein herkömmliches Gatedielektrikum sein und umfasst beispielsweise ein Oxid, ein Nitrid oder ein High-k-Dielektrikum.
  • Der MOSFET kann als n-leitender MOSFET oder als p-leitender MOSFET ausgebildet sein. Bei einem n-leitenden MOSFET sind das Sourcegebiet 13 und das Draingebiet 15 n-dotiert, während das Bodygebiet 12 p-dotiert ist. Bei einem p-leitenden MOSFET sind das Sourcegebiet 13 und das Draingebiet 15 p-dotiert, während das Bodygebiet 12 n-dotiert ist. Die Dotierungskonzentration des Sourcegebiets und des Draingebiets 13, 15 ist beispielsweise im Bereich zwischen 5E17 cm–3 und 1E21 cm–3. Die Dotierungskonzentration des Bodygebiets 12 ist beispielsweise im Bereich zwischen 5E16 cm–3 und 15E18 cm–3. Die Dotierungskonzentration des Driftgebiets 11 ist beispielsweise im Bereich zwischen 1E12 cm–3 und 1E15 cm–3.
  • Bei der Art von MOSFET, die in 10 dargestellt ist, kann das Driftgebiet 11 denselben Dotierungstyp wie das Sourcegebiet 13 und das Draingebiet 15 aufweisen, kann komplementär zu dem Sourcegebiet 13 und dem Draingebiet 15 dotiert sein oder könnte auch beide Arten von Dotierungstypen aufweisen, die jeweils in Abschnitten des Driftgebiets 11 vorherrschen (nicht dargestellt), wobei wenigstens ein Abschnitt des Driftgebiets 11 zwischen einer Dielektrikumsschicht 15, die nachfolgend noch erläutert wird, und einem Kanalgebiet des MOSFET denselben Dotierungstyp wie das Sourcegebiet 13 aufweisen kann. Das ”Kanalgebiet” des MOSFET ist ein Gebiet des Bodygebiets 12 entlang des Gatedielektrikums 18, wo die Gateelektrode einen leitenden Kanal steuert.
  • Bezugnehmend auf 10 umfasst jede Transistorzelle 10 1, 10 2 außerdem ein Driftsteuergebiet 31, das durch eine Dielektrikumsschicht 65 dielektrisch gegenüber dem Driftgebiet 11 isoliert ist. Die Dielektrikumsschicht 35 wird nachfolgend als Driftsteuergebietdielektrikum 35 bezeichnet. Das Driftsteuergebietdielektrikum 35 erstreckt sich in der Stromflussrichtung. Dadurch ist bei dem in 10 dargestellten Ausführungsbeispiel das Driftsteuergebietdielektrikum 35 eine vertikale Dielektrikumsschicht, die sich in der vertikalen Richtung des Halbleiterkörpers 100 erstreckt. Das Driftsteuergebiet 31 ist dazu ausgebildet, einen leitenden Kanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 35 zu erzeugen, wenn sich der zugehörige MOSFET in einem Ein-Zustand befindet. Dieser leitende Kanal hilft den Einschaltwiderstand des MOSFETs zu reduzieren. Jeder der MOSFETs 1 1, 1 2 ist, wie ein herkömmlicher MOSFET, in einem Ein-Zustand, wenn ein elektrisches Potential an dem Gateanschluss G angelegt wird, das einen leitenden Kanal in dem Bodygebiet 12 zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 entlang des Gatedielektrikums 18 bewirkt, und wenn eine elektrische Spannung zwischen die Drain- und Sourceanschlüsse D, S1, S2 angelegt wird. Bei einem n-leitenden Anreicherungs-MOSFET (Enhancement-MOSFET) ist die zwischen den Gateanschluss G und den Sourceanschluss S anzulegende Spannung eine positive Spannung und die zwischen den Drainanschluss D und den Sourceanschluss S anzulegende Spannung ist eine positive Spannung, um zu bewirken, dass sich der MOSFET im Ein-Zustand befindet. Der leitende Kanal entlang des Driftsteuergebietdielektrikums 35 ist ein Akkumulationskanal wenn das Driftgebiet 11 denselben Dotierungstyp wie die Source- und Draingebiete 13, 15 aufweist, und der leitende Kanal ist ein Inversionskanal, wenn das Driftgebiet 11 komplementär zu diesen Source- und Draingebieten 13, 15 dotiert ist.
  • Die Halbleiterbauelementanordnung umfasst außerdem eine Vorspannungsquelle 40, die an das Driftsteuergebiet 31 gekoppelt ist. Die Vorspannungsquelle 40 ist dazu ausgebildet, das Driftsteuergebiet 31 so vorzuspannen, dass ein leitender Kanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 35 erzeugt wird, wenn sich der MOSFET im Ein-Zustand befindet. In einer Anordnung mit einem n-leitenden MOSFET ist die Vorspannungsquelle 40 dazu ausgebildet, das Driftsteuergebiet 31 so zu laden, dass das Driftsteuergebiet 31 ein elektrisches Potential annimmt, das höher ist als das elektrische Potential des Driftgebiets 11, wenn sich der MOSFET in einem Ein-Zustand befindet. In diesem Fall wird ein Elektronenkanal (als Akkumulations- oder Inversionskanal, abhängig von der Dotierungsart des Driftgebiets 11) in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 35 erzeugt. In einer Anordnung mit einem p-leitenden MOSFET ist die Vorspannungsquelle 40 dazu ausgebildet, das Driftsteuergebiet 31 so zu laden, dass das Driftsteuergebiet ein elektrisches Potential annimmt, das niedriger ist als das elektrische Potential des Driftgebiets 11. Die Vorspannungsquelle 40 kann auf vielfache unterschiedliche Weise implementiert werden. Zwei mögliche Beispiele sind in den 10 und 11 dargestellt. In den 10 und 11 sind der Lasttransistor 1 1 und der Messtransistor 1 2 durch Schaltsymbole repräsentiert. Diese Schaltsymbole basieren auf Schaltsymbolen herkömmlicher MOSFETs (insbesondere von n-leitenden MOSFETs in dem vorliegenden Ausführungsbeispiel) die einen zweiten Steueranschluss DR1 bzw. DR2 aufweisen. Diese zwei Steueranschlüsse DR1, DR2 sind an die Driftsteuergebiete 31 der einzelnen Bauelemente gekoppelt und entsprechen den Elektroden 34 gemäß 10.
  • Bei dem in 10 dargestellten Ausführungsbeispiel und bei den in den 11 und 12 dargestellten Ausführungsbeispielen steht eine Treiberschaltung 40 für den Lasttransistor 1 1 und den Messtransistor 1 2, zur Verfügung. Dies ist jedoch lediglich ein Beispiel. Es ist auch möglich, eine eigene Treiberschaltung jeweils für den Lasttransistor 1 1 und en Messtransistor 1 2 zur Verfügung zu stellen.
  • Bezugnehmend auf 11 kann die Vorspannungsquelle 14 an den Gateanschluss G angeschlossen sein und kann ein Gleichrichterelement 41, wie beispielsweise eine Diode, aufweisen, das zwischen den Gateanschluss G und das Driftsteuergebiet 31 (die zweiten Steueranschlüsse DR1, DR2 in 11) geschaltet ist. Die Polung der in 11 dargestellten Diode gilt für einen n-leitenden MOSFET, bei dem der Gateanschluss ein elektrisches Potential oberhalb dem der Source- und Bodygebiete 13, 12 (vgl. 10) aufweist, wenn der MOSFET im Ein-Zustand ist. Bei diesem Ausführungsbeispiel wird das Driftsteuergebiet 31 über die Gate-Ansteuerschaltung DRV (in 11 in gestrichelten Linien dargestellt) jedes Mal dann geladen, wenn das elektrische Potential an dem Gateanschluss höher ist (bei einem n-leitenden MOSFET) oder niedriger ist (bei einem p-leitenden MOSFET) als das elektrische Potential des Driftsteuergebiets 31.
  • Bezugnehmend auf 11 kann die Vorspannungsquelle 40 außerdem ein kapazitives Element 42, wie beispielsweise einen Kondensator, aufweisen, der zwischen das Driftsteuergebiet 31 (die zweiten Steueranschlüsse DR1, DR2) und einen Anschluss für ein Referenzpotential, wie beispielsweise den ersten Sourceanschluss S1 (wie dargestellt) oder den zweiten Sourceanschluss S2, geschaltet ist. Das kapazitive Element 42 dient zum Speichern von Ladungsträgern aus dem Driftsteuergebiet 31, wenn der MOSFET im Aus-Zustand ist. Diese Ladungsträger werden in dem Driftsteuergebiet 31 benötigt zum Steuern (Erzeugen) des leitenden Kanals in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 35 wenn der MOSFET im Ein-Zustand ist. Dies ist nachfolgend im Detail erläutert. Das Speichern von Ladungen in dem Kondensator 42 während der Aus-Perioden des MOSFET und das Bereitstellen dieser Ladungen aus dem Kondensator 42, wenn der MOSFET eingeschaltet wird, hilft Schaltverluste zu reduzieren. Die Reduktion von Schaltverlusten ist insbesondere dann ein Thema, wenn der MOSFET bei hohen Schaltfrequenzen betrieben wird.
  • Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist das Driftsteuergebiet 31 einfach an die Gateelektrode G (über die Elektrode 34 und das optionale Halbleitergebiet 33) angeschlossen. Bei diesem Ausführungsbeispiel funktioniert die Ansteuerschaltung DRV, die an den Gateanschluss angeschlossen ist und die dazu ausgebildet ist, den MOSFET durch Anlegen eines geeigneten Ansteuerpotentials an die Gateelektrode G ein- und auszuschalten, auch als Vorspannungsquelle, die das Driftsteuergebiet 31 jedes Mal dann vorspannt, wenn der MOSFET eingeschaltet wird.
  • Bei dem in 12 dargestellten Ausführungsbeispiel umfasst die Vorspannungsschaltung 40 einen Verarmungstransistor 43, wie beispielsweise einen Verarmungs-MOSFET. Der Verarmungstransistor 43 umfasst eine Laststrecke (Drain-Source-Strecke), die zwischen den Drainanschluss D und das Driftsteuergebiet 31 (die zweiten Steueranschlüsse DR1, DR2) geschaltet ist, und einen Steueranschluss (Gateanschluss). Der Steueranschluss ist an einen Anschluss für ein Referenzpotential angeschlossen, wie beispielsweise einen der ersten und zweiten Sourceanschlüsse S1, S2. In der Vorspannungsschaltung 40 lädt der Verarmungstransistor 43 das Driftsteuergebiet 31 über den Drainanschluss D bis eine Spannung zwischen dem Driftsteuergebiet 31 und dem Referenzanschluss (dem ersten Sourceanschluss S1 bei dem Ausführungsbeispiel gemäß 12) der Abschnürspannung des Verarmungstransistors 43 entspricht.
  • Bezugnehmend auf 10 kann jede Transistorzelle 10 1, 10 2 weiterhin ein Gleichrichterelement 44, wie beispielsweise eine Diode, aufweisen, das zwischen die Drainelektrode 16 und das drainseitige Ende des Driftsteuergebiets 31 geschaltet ist. Das Driftsteuergebiet 31 verläuft entlang des Driftgebiets in einer Stromflussrichtung des MOSFET. Das ”drainseitige Ende” des Driftsteuergebiets 31 ist das Ende, das in Richtung des Draingebiets 15 (oder der Drainelektrode 16) der einzelnen MOSFETs 1 1, 1 2 liegt. Entsprechend ist ein ”sourceseitiges Ende” des Driftgebiets 31 das Ende, das in Richtung des Sourcegebiets 13 (oder der Sourceelektrode 14) liegt. Optional ist das Gleichrichterelement 44 an ein Anschlussgebiet 32 angeschlossen, das denselben Dotierungstyp wie die Source- und Draingebiete 13, 15 aufweist, so dass das Anschlussgebiet 32 bei einem n-leitenden MOSFET n-dotiert ist und bei einem p-leitenden MOSFET p-dotiert ist. Das Anschussgebiet 31 besitzt eine höhere Dotierungskonzentration als das Driftsteuergebiet 31. Die Dotierungskonzentration des Anschlussgebiets 32 liegt beispielsweise im Bereich zwischen 10E15 cm–3 und 10E21 cm–3. Das Gleichrichterelement 44 ist in 10 nur schematisch dargestellt. Das Gleichrichterelement 24 kann auch nahe der ersten Oberfläche 101 des Halbleiterkörpers 100 realisiert sein mit elektrisch leitenden Anschlüssen an das Driftsteuergebiet 31 oder das Anschlussgebiet 32 auf der einen Seite und an die Drainelektrode D an der anderen Seite. Eine dielektrische Isolation kann zwischen dem Driftsteuergebiet 31 und/oder dem Anschlussgebiet 32 und dem Drainkontakt 16 (nicht dargestellt) vorgesehen sein.
  • Der MOSFET kann weiterhin ein Halbleitergebiet 33 aufweisen, das komplementär zu den Source- und Draingebieten 13, 15 des MOSFET dotiert ist und das an einem sourceseitigen Ende des Driftsteuergebiets 31 an das Driftsteuergebiet 31 angrenzt. Bei einem n-leitenden MOSFET ist die Halbleiterzone 33 p-dotiert, und bei einem p-leitenden MOSFET ist die Halbleiterzone 33 n-dotiert. Die Vorspannungsquelle 40 ist an das Driftsteuergebiet 31 über dieses optionale Halbleitergebiet 33 angeschlossen. Die Vorspannungsquelle 40 kann an eine Kontaktelektrode 34 angeschlossen sein, wobei die Kontaktelektrode an das Driftsteuergebiet 31 bzw. das Gebiet 33 angeschlossen ist. Zum elektrischen Anschließen des Driftsteuergebiets 31 oder des Halbleitergebiets 33 an die Kontaktelektrode 34 können das Driftsteuergebiet 31 bzw. das Halbleitergebiet 33 ein höher dotiertes Kontaktgebiet (nicht dargestellt) desselben Dotierungstyps wie das Driftsteuergebiet 31 bzw. des Halbleitegebiets 33 aufweisen. Dieses Kontaktgebiet wird durch die Kontaktelektrode 34 kontaktiert.
  • Der Dotierungstyp des Driftsteuergebiets 31 kann dem Dotierungstyp des Driftgebiets 11 entsprechen oder kann komplementär zu dem Dotierungstyp des Driftgebiets sein. Gemäß einem weiteren Ausführungsbeispiel sind das Driftsteuergebiet 31 und/oder das Driftgebiet 11 intrinsisch.
  • Das grundsätzliche Funktionsprinzip der Transistoranordnung gemäß 10 wird nun erläutert. Zu Zwecken der Erläuterung sei angenommen, dass der MOSFET ein n-leitender Anreicherungs-MOSFET mit einer n-dotierten Driftzone 11 ist und dass das Driftsteuergebiet 31 denselben Dotierungstyp wie das Driftgebiet 11 aufweist. In diesem Fall ist die Vorspannungsquelle 40 dazu ausgebildet, das Driftsteuergebiet 31 so vorzuspannen, dass sie ein positives Potential relativ zu dem elektrischen Potential des Sourceanschlusses S (Source Potential) besitzt, wenn der MOSFET im Ein-Zustand ist. Der MOSFET ist im Ein-Zustand, wenn das an dem Gateanschluss G angelegte Ansteuerpotential einen leitenden Kanal in dem Bodygebiet 12 zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 erzeugt und wenn eine positive Spannung zwischen den Drain- und Sourceanschlüsse D, S anliegt. Im Ein-Zustand erzeugt das Driftsteuergebiet 31, das ein höheres elektrisches Potential als das Driftgebiet aufweist, einen Akkumulationskanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 35. Dieser Akkumulationskanal reduziert den Einschaltwiderstand des MOSFET im Vergleich zu einem MOSFET ohne Driftsteuergebiet wesentlich. Wenn das Driftgebiet 11 komplementär zu den Source- und Draingebieten 13, 15 dotiert ist, erzeugt das Driftsteuergebiet 31 einen Inversionskanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 35.
  • Der MOSFET ist im Aus-Zustand, wenn der Kanal entlang des Gatedielektrikums 18 in dem Bodygebiet 12 unterbrochen ist. In diesem Fall breitet sich ein Verarmungsgebiet in dem Driftgebiet 11 beginnend von dem pn-Übergang zwischen dem Bodygebiet 12 und dem Driftgebiet 11 aus. Das sich in dem Driftgebiet 11 ausbreitende Verarmungsgebiet bewirkt, dass sich ein Verarmungsgebiet auch in dem Driftsteuergebiet 31 ausbreitet, das, wie das Driftgebiet 11, ein monokristallines Halbleitermaterial aufweisen kann. Durch das sich in dem Driftgebiet ausbreitende Verarmungsgebiet und das sich in dem Driftsteuergebiet 31 ausbreitende Verarmungsgebiet wird eine Spannung über dem Driftsteuergebietdielektrikum 35 begrenzt.
  • Im Aus-Zustand des MOSFET dient das kapazitive Speicherelement 42 dazu, elektrische Ladungen zu speichern, die in dem Driftsteuergebiet 31 benötigt werden, wenn der MOSFET im Ein-Zustand ist. Diese Ladungen sind positive Ladungen bei einem n-leitenden MOSFET und können durch die Halbleiterzone 33 bereitgestellt werden.
  • Das Gleichrichterelement 44 erlaubt Ladungsträgern, die thermisch in dem Driftsteuergebiet 31 erzeugt werden, zu dem Draingebiet 15 zu fließen, um zu verhindern, dass ein elektrisches Potential des Driftsteuergebiets 31 in unkontrollierter Weise ansteigt. Das Gleichrichterelement 44 dient somit als Spannungsbegrenzungselement, das eine Spannungsdifferenz zwischen dem elektrischen Potential des Driftsteuergebiets 31 und der Drainelektrode 15 begrenzt. Dieses Gleichrichterelement ist derart verschaltet, dass im Ein-Zustand des MOSFET das Driftsteuergebiet 31 ein höheres elektrisches Potential annehmen kann als das Potential am Drainanschluss D.
  • Bei dem in 10 dargestellten Ausführungsbeispiel ist die Gateelektrode 17 eine Grabenelektrode (engl.: trench electrode), die in einem Graben des Halbleiterkörpers 100 angeordnet ist, wobei sich der Graben von der ersten Oberfläche 101 in einer vertikalen Richtung des Halbleiterkörpers erstreckt. Dies ist jedoch lediglich ein Beispiel. Die Gateelektrode 17 könnte auch als planare Elektrode (nicht dargestellt) oberhalb der ersten Oberfläche 101 des Halbleiterkörpers 100 ausgebildet sein.
  • 13 veranschaulicht eine vertikale Querschnittsansicht eines MOSFET gemäß einem weiteren Ausführungsbeispiel. Bei diesem Ausführungsbeispiel grenzt das Driftsteuergebiet 31 oder das optionale Halbleitergebiet 33 an die Gateelektrode 17 an. Bei diesem Ausführungsbeispiel umfasst die Gateelektrode 17 ein monokristallines Halbleitermaterial. Gemäß einem Ausführungsbeispiel entsprechen der Dotierungstyp und die Dotierungskonzentration der Gateelektrode dem Dotierungstyp und der Dotierungskonzentration des Driftsteuergebiets 31. Bei diesem Ausführungsbeispiel sind die Gateelektrode 17 und das Driftsteuergebiet 31 durch ein durchgehendes monokristallines Halbleitergebiet desselben Dotierungstyps und derselben Dotierungskonzentration gebildet. In diesem Fall ist die Gateelektrode 17 das Halbleitergebiet benachbart zu dem Bodygebiet 12, und das Driftsteuergebiet 31 ist das Halbleitergebiet benachbart zu dem Driftgebiet 11.
  • Gemäß einem weiteren Ausführungsbeispiel weist die Gateelektrode 17 denselben Dotierungstyp wie das Bodygebiet 12 auf, der komplementär zu dem Dotierungstyp des Driftsteuergebiets 31 sein kann. Die Dotierungskonzentration der Gateelektrode 17 kann der Dotierungskonzentration des Bodygebiets 12 entsprechen. Mit anderen Worten, die Dotierungskonzentration der Gateelektrode 17 kann der Dotierungskonzentration des zuvor erläuterten Halbleitergebiets 33 entsprechen. Dieses Halbleitergebiet 33 kann in diesem Fall weggelassen werden.
  • Die Gateelektrode 17 dient dazu, einen leitenden Kanal in dem Bodygebiet 12 zu steuern und ist durch das Gatedielektrikum 18 dielektrisch gegenüber dem Bodygebiet 12 isoliert. Das Funktionsprinzip des Halbleiterbauelements gemäß 13 entspricht dem Funktionsprinzip des Halbleiterbauelements gemäß 12 mit dem Unterschied, dass bei dem Halbleiterbauelement gemäß 13 das Driftsteuergebiet 31 über die Gateelektrode 17 geladen wird, wenn das Bauelement eingeschaltet wird, und über die Gateelektrode entladen wird. Die benötigte elektrische Ladung wird durch die Gate-Ansteuerschaltung bereitgestellt. Das Driftsteuergebietdielektrikum 35 und das Gatedielektrikum 18, die aneinander angrenzen, können durch eine Dielektrikumsschicht gebildet sein, die bei dem Ausführungsbeispiel gemäß 13 eine vertikale Dielektrikumsschicht ist.
  • In der horizontalen Ebene, also einer Ebene, die parallel zu der ersten Oberfläche 101 des Halbleiterkörpers 100 verläuft, können die einzelnen Transistorzellen in vielfacher verschiedener Weise realisiert sein. Zwei mögliche Realisierungen sind in den 14 und 15 dargestellt. Die 14 und 15 zeigen horizontale Querschnittsansichten des Halbleiterkörpers 100 in einer Schnittebene, die durch das Driftgebiet 11, das Driftsteuergebietdielektrikum 35 und das Driftsteuergebiet 31 der MOSFETs gemäß der 10 und 13 schneidet.
  • Bezugnehmend auf 14 können die Driftgebiete 11 der einzelnen Transistorzellen eine langgestreckte (longitudinale, streifenförmige) Form in der horizontalen Ebene besitzen. Ein Driftsteuergebiet 31 kann die einzelnen Driftgebiete 11 umgeben. Gemäß einem weiteren Ausführungsbeispiel (in 7 in gestrichelten Linien dargestellt) gibt es mehrere Driftsteuergebiete 31 mit einer longitudinalen Form, wobei jedes Driftsteuergebiet 31 an den longitudinalen Enden durch weitere Dielektrikumsschichten 36 abgeschlossen ist.
  • Bezugnehmend auf 15 können die Driftgebiet 11 der einzelnen Transistorzellen eine rechteckförmige Form besitzen und sind in einem hexagonalen Gitter angeordnet. Allerdings können die Driftgebiete 11 auch mit anderen Formen realisiert sein, wie beispielsweise elliptisch, hexagonal, oktogonal oder mit anderen polygonalen Formen, oder in anderen Gittern, wie rechteckförmigen oder anderen Gittern.
  • Bezugnehmend auf 16, die eine Transistoranordnung zeigt, die auf der Transistoranordnung gemäß 10 basiert, kann das kapazitive Element 43 der Ansteuerschaltung 40 in dem Halbleiterkörper 100 in dem Driftsteuergebiet 31 und/oder dem Halbleitergebiet 33 integriert sein. Bei dem in 16 dargestellten Ausführungsbeispiel ist ein Grabenkondensator in jedem der Driftsteuergebiete 31 integriert und umfasst eine Kondensatorelektrode 42 1, die dielektrisch gegenüber dem Driftsteuergebiet 31 und dem Halbleitergebiet 33 durch ein Kondensatordielektrikum isoliert ist. Die Kondensatorelektrode 42 1 ist an den Anschluss für das Referenzpotential angeschlossen, wie beispielsweise einen der ersten und zweiten Sourceanschlüsse S1, S2. Die Kondensatorelektrode 42 1 bildet eine erste Kondensatorelektrode des Kondensators, während eine zweite Kondensatorelektrode durch das Driftsteuergebiet 31 und das Halbleitegebiet 33 gebildet ist. Der Kondensator 42 ist immer noch zwischen die Kontaktelektrode 42 1 und den Anschluss für das Referenzpotential (S1 in 16) geschaltet.
  • Weiter bezugnehmend auf 16 kann eine weitere Dielektrikumsschicht 35' zwischen einem drainseitigen Ende des Driftsteuergebiets 31 und der Drainelektrode 16 angeordnet sein. In diesem Fall kann die Drainelektrode 16 eine durchgehende Elektrode sein.
  • Bezugnehmend auf 17 kann bei einem MOSFET mit longitudinalen Driftgebieten 11 und mit einer weiteren Dielektrikumsschicht 35' zwischen dem drainseitigen Ende des Driftsteuergebiets 31 und der Drainelektrode 16 das Gleichrichterelement 44 über die erste Oberfläche 101 an das Driftsteuergebiet 31 angeschlossen sein. 17 veranschaulicht eine vertikale Querschnittsansicht eines Driftsteuergebiets 31 in einer vertikalen Schnittebene B-B, die in 16 dargestellt ist. Bei diesem Ausführungsbeispiel ist die Drainelektrode 16 auch unterhalb des Driftsteuergebiets 31 angeordnet, aber ist dielektrisch durch die weitere Dielektrikumsschicht 35' gegenüber dem Driftsteuergebiet isoliert. Dadurch ist das Driftsteuergebiet 31 in einer ”dielektrischen Wanne” angeordnet, die das Driftsteuergebietdielektrikum 35 (außerhalb der Darstellung in 17), die Dielektrikumsschicht 36 an den longitudinalen Enden (wobei in 17 nur ein longitudinales Ende dargestellt ist) und die weitere Dielektrikumsschicht 35' am Boden des Driftsteuergebietdielektrikums umfasst. Das Gleichrichterelement 44 ist zwischen die Drainelektrode 16 und eine weitere Anschlusszone 37 geschaltet. Die weitere Anschlusszone 37 besitzt denselben Dotierungstyp wie die Anschlusszone 32 und erstreckt sich von der ersten Oberfläche 101 entlang der Dielektrikumsschicht 16 an den longitudinalen Enden bis an die Anschlusszone 32, um dadurch das Gleichrichterelement 44 an dem drainseitigen Ende des MOSFET an die Anschlusszone 32 anzuschließen. Das optionale Halbleitergebiet 33 ist beabstandet zu dem vertikalen Anschlussgebiet 37.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 18 dargestellt ist, ist das Gleichrichterelement 44 zwischen ein Kontaktgebiet 45 an der ersten Oberfläche 101 und das vertikale Anschlussgebiet 37 geschaltet. Das Kontaktgebiet 45 ist in einem Randgebiet des Halbleiterkörpers 100 angeordnet. Das Randgebiet des Halbleiterkörpers 100 ist ein Randgebiet, das an das Zellenfeld mit den einzelnen Transistorzellen angrenzt und das optional an einen vertikalen Rand 103 des Halbleiterkörpers 100 angrenzt. Der vertikale Rand 103 schließt den Halbleiterkörper 100 in einer horizontalen Richtung ab. Bei diesem Ausführungsbeispiel trennt die weitere Dielektrikumsschicht 35' das Randgebiet nicht von der Drainelektrode 16, so dass die Drainelektrode 16 in Kontakt zu dem Randgebiet ist, in dem das Kontaktgebiet 45 angeordnet ist. Optional kann ein weiteres vertikales Anschlussgebiet zwischen einem der Anschlüsse des Gleichrichterelements 45 bzw. dem Kontaktgebiet 45 und der Drainelektrode 16 (nicht dargestellt) vorhanden sein.
  • Bezugnehmend auf die 17 und 18 ist das Gleichrichterelement außerhalb eines Randabschlusssystems 200 des Halbleiterkörpers 100 angeordnet, wobei das Randabschlusssystem ein Gebiet ist, dass sich an das Zellenfeld mit den einzelnen Transistorzellen (10 1, 10 2 bei den zuvor erläuterten Ausführungsbeispielen) anschließt und eine laterale Spannungsfestigkeit des Bauelements im Aus-Zustand sicherstellt. Das Randabschlusssystem ist in den 17 und 18 nur schematisch dargestellt und kann herkömmliche Randabschlussstrukturen, wie beispielsweise Feldplatten und/oder Feldringe aufweisen.
  • Wie zuvor anhand von 5 erläutert wurde, kann ein Spannungsklemmelement zwischen den gemeinsamen ersten Lastanschluss D und den Eingangsanschluss der steuer- und Auswerteschaltung 22 geschaltet werden. Unterschiedliche Ausführungsbeispiele zum Implementieren des Klemmelements 23 sind nachfolgend anhand der 19 bis 21 erläutert. In jedem dieser Ausführungsbeispiele ist das Klemmelement 22 in einem Gebiet ausgebildet, das an das Zellenfeld mit den einzelnen Transistorzellen (10 1, 10 2 bei den zuvor erläuterten Ausführungsbeispielen) angrenzt. Allerdings könnte das Klemmelement auch in einem Gebiet ausgebildet sein, das von dem Zellenfeld umgeben ist (diese Alternative ist in den 19 bis 21 nicht dargestellt). In den 19 bis 21 ist die Transistoranordnung 1 nur schematisch dargestellt und kann auf eine beliebige zuvor erläuterte Weise implementiert werden. Außerdem ist das Klemmelement im Bereich der ersten Oberfläche 101 des Halbleiterkörpers 100 beabstandet zu der Drainelektrode 16 angeordnet.
  • Bezugnehmend auf 19 kann das Klemmelement als JFET mit einem Driftgebiet 58 eines ersten Dotierungstyps, einem Kontaktgebiet 53 des ersten Dotierungstyps, jedoch höher dotiert als das Driftgebiet 58, und mit einem Gategebiet 59 eines zweiten Dotierungstyps komplementär zu dem ersten Dotierungstyp und angrenzend an das Driftgebiet 58 und das Kontaktgebiet 53 ausgebildet sein. Das Gategebiet grenzt an das Driftgebiet 58 und das Kontaktgebiet 53 an wenigstens zwei gegenüberliegenden Seiten in der horizontalen Ebene an und kann diese Gebiete 58, 53 in der horizontalen Ebene umgeben. Das Gategebiet 59 ist an den Anschluss für das Referenzpotential, wie beispielsweise den ersten Sourceanschluss S1 angeschlossen. Das Driftgebiet 58 ist elektrisch an die Drainelektrode 16 über ein Halbleitergebiet 50 des ersten Dotierungstyps gekoppelt. Die Dotierungskonzentration des Halbleitergebiets 50 kann der Dotierungskonzentration des JFET-Driftgebiets entsprechen und kann der Dotierungskonzentration in den Driftgebieten in den Transistorzellen (in 19 nicht dargestellt) entsprechen. Das Halbleitergebiet 50 kann an die Drainelektrode 16 über das Draingebiet 15 angeschlossen sein. Bezugnehmend auf 19 ist das Kontaktgebiet 53 an einen Verbindungsanschluss 231 angeschlossen, der dazu dient, den JFET an den Eingangsanschluss der Steuer- und Auswerteschaltung 22 anzuschließen.
  • Das Funktionsprinzip des JFET gemäß 19 ist nachfolgend erläutert. Zu Zwecken der Erläuterung sei angenommen, dass der JFET ein n-leitender JFET mit einem n-dotierten Driftgebiet 58 und einem p-dotierten Gategebiet 59 ist. Wenn eine positive Spannung zwischen den Drainanschluss D und den Sourceanschluss S1 angelegt wird, breitet sich ein Verarmungsgebiet in dem Driftgebiet 58 beginnend an dem pn-Übergang zwischen dem Gategebiet 59 und dem Driftgebiet 58 aus. Der JFET schnürt ab, wenn das Verarmungsgebiet sich vollständig durch das Driftgebiet in der horizontalen Richtung erstreckt. Die Spannung (Abschnürspannung), bei der der JFET abschnürt, kann abhängig von der Dotierungskonzentration des Driftgebiets 58 und der Breite des Driftgebiets 58, also den Abmessungen des Driftgebiets in der horizontalen Richtung, eingestellt werden. Bis der JFET abschnürt, entspricht das elektrische Potential an dem Anschluss 231 dem Drainpotential (wenn die Steuer- und Auswerteschaltung 22 eine hohe Eingangsimpedanz aufweist).
  • Bei dem in 20 dargestellten Ausführungsbeispiel ist das Klemmelement als Verarmungs-MOSFET ausgebildet. Dieser Verarmungs-MOSFET unterscheidet sich von dem JFET gemäß 19 dadurch, dass der Verarmungs-MOSFET eine Gateelektrode 52 1, die gegenüber dem Driftgebiet 58 durch ein Gatedielektrikum 52 2 dielektrisch isoliert ist, anstelle eines Halbleiter-Gategebiets aufweist. Optional kann ein floatendes Halbleitergebiet 56 des zweiten Dotierungstyps unterhalb der Gateelektrode 52 1 und des Gatedielektrikums 52 2 angeordnet sein. Außerdem kann ein optionales Halbleitergebiet 54 des zweiten Dotierungstyps im Bereich der ersten Oberfläche 101 angeordnet sein, das an das Gatedielektrikum 52 2 angegrenzt und das von dem Kontaktgebiet 53 durch die Gateelektrode 52 1 und das Gatedielektrikum 52 2 getrennt ist.
  • Bei dem in 21 dargestellten Ausführungsbeispiel ist das Klemmelement als Verarmungs-MOSFET mit einer Gateelektrodenstruktur entsprechend der Gateelektrodenstruktur der in den 6 und 7 dargestellten Transistorzellen ausgebildet. Wie bei dem Ausführungsbeispiel gemäß 20 ist das Gategebiet 59 benachbart zu der Gateelektrode 53 1 angeordnet und durch ein Gatedielektrikum 53 2 dielektrisch gegenüber der Gateelektrode 53 1 isoliert. Das Klemmelement 23 gemäß 21 ist beispielsweise in einer Transistoranordnung mit Transistorzellen, wie sie in den 6 und 7 dargestellt sind, angeordnet. In diesem Fall können dieselben Prozessschritte verwendet werden, die Gateelektrodenstruktur der Lasttransistorzellen und der Messtransistorzellen einerseits und die Gateelektrodenstruktur des Klemmelements 23 andererseits herzustellen. Das Klemmelement 23 umfasst also auch eine Feldelektrodenstruktur 57 1 und ein Feldelektrodendielektrikum 57 2. Allerdings sind diese Strukturmerkmale in dem Klemmelement nicht notwendig.
  • Bei der zuvor erläuterten Schaltungsanordnung und dem zuvor erläuterten Verfahren wird der Strom durch den Lasttransistor 1 1 ermittelt durch: zunächst Messen des Einschaltwiderstandes des Messtransistors 1 2 oder Ermitteln des Einschaltwiderstandes des Lasttransistors 1 1 basierend auf einem gemessenen Einschaltwiderstand des Lasttransistors 1 1; Messen einer Lastspannung VDS1 über dem Lasttransistor 1 1; und durch Berechnen des Laststromes basierend auf dem ermittelten Einschaltwiderstand RON1 und der gemessenen Lastspannung VDS1. Bezugnehmend auf die vorangehende Erläuterung kann sich der Einschaltwiderstand des Lasttransistors 1 1 abhängig von externen Parametern, wie beispielsweise einer Temperatur in dem Lasttransistor, ändern, so dass gemäß einem Ausführungsbeispiel der externe Parameter überwacht wird und der Einschaltwiderstand des Lasttransistors 1 1 (oder des Messtransistors 1 2) jedes Mal dann neu berechnet wird, wenn eine wesentliche Änderung des externen Parameters detektiert wurde. Gemäß einem weiteren Ausführungsbeispiel wird der Einschaltwiderstand in regelmäßigen oder unregelmäßigen Zeitintervallen neu berechnet.
  • Wenn der Lasttransistor 1 1 und der Messtransistor 1 2 mit Transistorzellen ausgebildet sind, die ein Driftgebiet 11 und ein Driftsteuergebiet 31 aufweisen, wie dies in 10 dargestellt ist, können die Einschaltwiderstände des Messtransistors 1 2 bzw. des Lasttransistors 1 1 abhängig sein von einem an das Driftsteuergebiet 31 angelegten elektrischen Potential. In diesem Fall kann die Kalibrierungsroutine das Berechnen von mehreren Einschaltwiderständen des Lasttransistors, jeweils für ein unterschiedliches elektrisches Potential des Driftsteuergebiets 35, umfassen. Der berechnete Einschaltwiderstand und der Wert des zugehörigen elektrischen Potentials des Driftsteuergebiets 31 werden in einem Speicher der Messschaltung 2 gespeichert. Beim Ermitteln des Laststromes durch den Lasttransistor 1 1 wird nicht nur die Lastspannung VDS1, sondern auch das elektrische Potential des Driftsteuergebiets 31 gemessen, wobei der Einschaltwiderstand, der zu dem gemessenen elektrischen Potential des Driftsteuergebiets gehört, aus dem Speicher abgerufen wird, und der Laststrom wird berechnet unter Verwendung der gemessenen Lastspannung und des abgerufenen Einschaltwiderstands. Selbstverständlich kann die Kalibrierungsroutine zum Ermitteln des Einschaltwiderstandes bei unterschiedlichen Potentialen des Driftsteuergebiets 31 regelmäßig, unregelmäßig oder abhängig von externen Parametern wiederholt werden.
  • In den Transistorzellen 10 1, 10 2, die in den 6 und 7 dargestellt sind, sind die Feldelektroden 51 an einen der Sourceanschlüsse S1, S2 angeschlossen. Gemäß weiteren Ausführungsbeispielen (nicht dargestellt) sind die Feldelektroden an die Gateanschlüsse der zugehörigen Transistorzellen 10 1, 10 2 angeschlossen oder sind an eine Ansteuerschaltung angeschlossen, die im Ein-Zustand des Lasttransistors 1 1 und des Messtransistors 1 2 ein elektrisches Potential an die Feldelektroden anlegt, das geeignet ist, einen leitenden Kanal (Akkumulationskanal) in dem Driftgebiet 11 entlang des Feldelektrodendielektrikums 52 zu erzeugen. Bei diesen Ausführungsbeispielen können die Einschaltwiderstände des Messtransistors 1 2 bzw. des Lasttransistors 1 1 abhängig sein von einem an die Feldelektroden 51 angelegten elektrischem Potential. In diesem Fall kann die Kalibrierungsroutine das Berechnen von einigen Einschaltwiderständen RON1 des Lasttransistors, jeweils für ein unterschiedliches elektrisches Potential der Feldelektrode 51, umfassen. Der berechnete Einschaltwiderstand und der Wert des zugehörigen elektrischen Potentials der Feldelektrode 51 werden in einem Speicher der Messschaltung 2 gespeichert. Beim Ermitteln des Laststromes durch den Lasttransistor 1 1 wird nicht nur die Lastspannung VDS1, sondern auch das elektrische Potential der Feldelektroden 51 gemessen, wobei der Einschaltwiderstand, der zu dem gemessenen elektrischen Potential des Driftsteuergebiets gehört, aus dem Speicher abgerufen wird, und der Laststrom wird unter Verwendung der gemessenen Lastspannung und des ausgelesenen Einschaltwiderstands berechnet. Selbstverständlich kann die Kalibrierungsroutine zum Ermitteln der Einschaltwiderstände bei verschiedenen Potentialen des Driftsteuergebiets 31 regelmäßig, unregelmäßig oder abhängig von externen Parametern wiederholt werden.
  • Die Anschlüsse der Feldelektrode 51 und des Driftsteuergebiets 31 können als zusätzliche Steueranschlüsse betrachtet werden, und das elektrische Potential an diesen Anschlüssen kann als zusätzliches Steuerpotential betrachtet werden, so dass der Einschaltwiderstand des Lasttransistors 1 1 und des Messtransistors 1 2 als abhängig von dem zusätzlichen Steuerpotential angesehen werden können. Es gibt auch andere Arten von Transistoren, die einen zusätzlichen Steueranschluss aufweisen, wie beispielsweise Superjunction-Transistoren. Das zuvor erläuterte Prinzip kann auch auf diese andere Arten von Transistoren angewendet werden.
  • Es sei erwähnt, dass bei jedem der zuvor erläuterten Verfahren entweder der Widerstand des Messtransistors 1 2 oder der Widerstand des Lasttransistors 1 1 in der Messschaltung 2 gespeichert werden kann und dazu verwendet werden kann, den Laststrom durch den Lasttransistor 1 1 basierend auf der gemessenen Lastspannung VDS1 zu berechnen. Im ersten Fall muss das Verhältnis zwischen den aktiven Bereichen des Lasttransistors 1 1 und des Messtransistors 1 2 bei der Berechnung berücksichtigt werden, während im zweiten Fall die gemessene Lastspannung VDS1 lediglich durch diesen gespeicherten Widerstand des Lasttransistors 1 1 dividiert werden muss.

Claims (29)

  1. Schaltungsanordnung, die aufweist: einen Lasttransistor (1 1), der einen Steueranschluss (G1), einen ersten Lastanschluss (D1) und einen zweiten Lastanschluss (S1) aufweist, wobei der Lasttransistor (1 1) dazu ausgebildet ist, in einem Ein-Zustand oder in einem Aus-Zustand betrieben zu werden; ein Messtransistor (1 2), der einen Steueranschluss (G2), einen ersten Lastanschluss (D2) und einen zweiten Lastanschluss (S2) aufweist, wobei der erste Lastanschluss (D1) des Lasttransistors (1 1) an den ersten Lastanschluss (D2) des Messtransistors (1 2) gekoppelt ist und wobei der Messtransistor (1 2) dazu ausgebildet ist, in einem Ein-Zustand oder in einem Aus-Zustand betrieben zu werden; eine Messschaltung (2), die eine Stromquelle (21) aufweist, die dazu ausgebildet ist, einen Kalibrierungsstrom (IM) zu liefern, wobei die Messschaltung (2) dazu ausgebildet ist, eine erste Spannung (VDS2) zwischen dem ersten Lastanschluss (D2) und dem zweiten Lastanschluss (S2) des Messtransistors (1 2) im Ein-Zustand des Messtransistors (1 2) zu messen, einen Widerstand des Messtransistors (1 2) basierend auf dem Kalibrierungsstrom (IM) und der ersten Spannung (VDS2) zu ermitteln, eine zweite Spannung (VDS1) zwischen dem ersten Lastanschluss (D1) und dem zweiten Lastanschluss (S1) des Lasttransistors (1 1) im Ein-Zustand des Lasttransistors (1 1) zu messen, und einen Laststrom (IDS) durch den Lasttransistor (1 1) basierend auf dem Widerstand des Messtransistors (1 2) und der zweiten Spannung (VDS1) zu ermitteln.
  2. Schaltungsanordnung nach Anspruch 1, bei der der Steueranschluss (G1) des Lasttransistors (1 1) an den Steueranschluss (D2) des Messtransistors (1 2) gekoppelt ist.
  3. Schaltungsanordnung nach Anspruch 1 oder 2, bei der die Stromquelle (21) einen Widerstand aufweist, der an einen Versorgungspotentialanschluss gekoppelt ist.
  4. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der der Messtransistor (1 2) m Transistorzellen aufweist, die parallel geschaltet sind, und der Lasttransistor (1 1) n Transistorzellen aufweist, die parallel geschaltet sind, wobei m ≥ 1 und n ≥ 1.
  5. Schaltungsanordnung nach Anspruch 4, wobei der die Messschaltung (2) dazu ausgebildet ist, den Laststrom (IDS) abhängig von dem Verhältnis n/m zu berechnen.
  6. Schaltungsanordnung nach Anspruch 5, bei der die Messschaltung (2) dazu ausgebildet ist, den Laststrom (IDS) durch den Lasttransistor (1 1) so zu berechnen, dass dieser proportional ist zu VDS1· n / m·RON2, wobei VDS2 die erste Spannung ist, und RON2 der Widerstand des Messtransistors ist.
  7. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der die Messschaltung (2) einen Eingangsanschluss aufweist, der an den ersten Lastanschluss (D1) des Lasttransistors (1 1) und den ersten Lastanschluss (D2) des Messtransistors (1 2) gekoppelt ist; und bei der ein Spannungsklemmelement (23) zwischen den Eingangsanschluss und den ersten Lastanschluss (D1) des Lasttransistors (1 1) und den ersten Lastanschluss (D2) des Messtransistors (1 2) gekoppelt ist.
  8. Schaltungsanordnung nach Anspruch 7, bei der das Spannungsklemmelement (23) einen Verarmungstransistor aufweist.
  9. Schaltungsanordnung nach einem de vorangehenden Ansprüche, bei der Lasttransistor (1 1) und der Messtransistor (1 2) in einem gemeinsamen Halbleiterkörper ausgebildet sind.
  10. Schaltungsanordnung nach einem der Ansprüche 4 bis 10, bei der jede Transistorzelle aufweist: ein Sourcegebiet (13); ein Driftgebiet (11); ein Bodygebiet (12), das das Sourcegebiet (23) und das Driftgebiet (11) trennt; und ein Draingebiet (15), das zu dem Sourcegebiet (13) beabstandet ist.
  11. Schaltungsanordnung nach Anspruch 10, wobei das Draingebiet (16) den Transistorzellen gemeinsam ist.
  12. Schaltungsanordnung nach Anspruch 10 oder 11, bei der jede Transistorzelle weiterhin aufweist: eine Feldelektrode (51) benachbart zu dem Driftgebiet (15) und durch ein Feldelektrodendielektrikum (52) dielektrisch gegenüber dem Driftgebiet (15) isoliert.
  13. Schaltungsanordnung nach Anspruch 12, bei der das Feldelektrodendielektrikum (52) sich an das Draingebiet (15) erstreckt, in das Draingebiet (15) erstreckt oder weniger als zweimal eine Breite des Driftgebiets zwischen zwei benachbarten Feldelektrodendielektrika zu dem Draingebiet (15) beanstandet ist.
  14. Schaltungsanordnung nach Anspruch 12 oder 13, bei der zwei Transistorzellen eine Feldelektrode (51) teilen.
  15. Schaltungsanordnung nach Anspruch 10 oder 11, bei der die Transistorzelle weiterhin aufweist: ein Driftsteuergebiet (31) aus einem monokristallinen Halbleitermaterial benachbart zu dem Driftgebiet (11); und ein Driftsteuerdielektrikum (35) zwischen dem Driftgebiet (15) und dem Driftsteuergebiet (31).
  16. Verfahren zum Messen eines Stroms durch einen Lasttransistor (1 1), der einen Steueranschluss (G1), einen ersten Lastanschluss (D1) und einen zweiten Lastanschluss (S1) aufweist, wobei das Verfahren aufweist: Betreiben eines Messtransistors (1 2) in einem Ein-Zustand und dabei Treiben eines Kalibrierungsstromes (IM) durch den Messtransistor (1 2) und Messen einer ersten Spannung (VDS2) zwischen einem ersten Lastanschluss (D2) und einem zweiten Lastanschluss (S2) des Messtransistors (1 2), wobei der erste Lastanschluss (D2) des Messtransistors (1 2) an den ersten Lastanschluss (D1) des Lasttransistors (1 1) gekoppelt ist; Ermitteln eines Widerstands des Messtransistors (1 2) basierend auf dem Kalibrierungsstrom (IM) und der ersten Spannung VDS2); Messen einer zweiten Spannung (VDS1) zwischen dem ersten Lastanschluss (D1) und dem zweiten Lastanschluss (S1) des Lasttransistors (1 1) in einem Ein-Zustand de Lasttransistors (1 1); und Ermitteln eines Laststromes (IDS) durch den Lasttransistor (1 1) basierend auf dem Widerstand des Messtransistors (1 2) und der zweiten Spannung (VDS1).
  17. Verfahren nach Anspruch 16, bei dem ein Steueranschluss (G2) des Messtransistors (1 2) an den Steueranschluss (G1) des Lasttransistors (1 1) gekoppelt ist.
  18. Verfahren nach Anspruch 16 oder 17, bei dem der Messtransistor (1 2) m Transistorzellen aufweist, die parallel geschaltet sind, und der Lasttransistor (1 1) n Transistorzellen aufweist, die parallel geschaltet sind, wobei n ≥ 1 und m ≥ 1.
  19. Verfahren nach Anspruch 18, bei dem der Laststrom (IDS) abhängig von dem Verhältnis n/m berechnet wird.
  20. Verfahren nach Anspruch 19 bei dem der Laststrom (IDS) durch den Lasttransistor (1 1) so berechnet wird, dass dieser proportional ist zu VDS1· n / m·RON2, wobei VDS2 die erste Spannung ist und RON2 der Widerstand des Messtransistors ist.
  21. Verfahren nach einem der Ansprüche 16 bis 20, bei dem der Lasttransistor (1 1) und der Messtransistor (1 2) in einem gemeinsamen Halbleiterkörper ausgebildet sind.
  22. Verfahren nach einem der Ansprüche 19 bis 21, bei dem jede Transistorzelle aufweist: ein Sourcegebiet (13); ein Driftgebiet (11); ein Bodygebiet (12), das das Sourcegebiet (13) und das Driftgebiet (11) trennt; und ein Draingebiet (15), das beabstandet zu dem Sourcegebiet (13) ist.
  23. Verfahren nach Anspruch 22, bei dem das Draingebiet (15) den Transistorzellen gemeinsam ist.
  24. Verfahren nach einem der Ansprüche 18 bis 23, bei dem jede Transistorzelle außerdem eine Feldelektrode (51) aufweist, die benachbart zu dem Driftgebiet (11) angeordnet und durch ein Feldelektrodendielektrikum (52) dielektrisch gegenüber dem Driftgebiet (11) isoliert ist.
  25. Verfahren nach Anspruch 22, bei dem jede Transistorzelle weiterhin aufweist: ein Driftsteuergebiet (31) eines monokristallinen Halbleitermaterials benachbart zu dem Driftgebiet (11); ein Driftsteuergebietdielektrikum (35) zwischen dem Driftgebiet (11) und dem Driftsteuergebiet (31).
  26. Verfahren nach einem der Ansprüche 16 bis 25, bei dem der Widerstand des Messtransistors (1 2) in regelmäßigen Zeitintervallen gemessen wird.
  27. Verfahren nach einem der Ansprüche 16 bis 25, bei dem der Widerstand des Messtransistors (1 2) in unregelmäßigen Zeitintervallen gemessen wird.
  28. Verfahren nach einem der Ansprüche 16 bis 27, bei dem der Widerstand des Messtransistors (1 2) abhängig von einem externen Parameter gemessen wird.
  29. Verfahren nach einem der vorangehenden Ansprüche 16 bis 28, bei dem der Lasttransistor (1 1) und der Messtransistor (1 2) außerdem dazu ausgebildet sind, ein zusätzliches Ansteuerpotential an zusätzlichen Steueranschlüssen (34) zu erhalten, wobei das Verfahren weiterhin aufweist: Messen von Widerständen des Messtransistors (1 2) bei unterschiedlichen zusätzlichen Ansteuerpotentialen; Messen der zweiten Spannung (VDS1) und des zusätzlichen Ansteuerpotentials; und Ermitteln der Lastspannung (IDS) durch den Lasttransistor (1 1) abhängig von der zweiten Spannung (VDS1) und abhängig von dem Widerstand des Messtransistors (1 2), der zu dem gemessenen zusätzlichen Ansteuerpotential gehört.
DE102013200335A 2012-01-13 2013-01-11 Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor Pending DE102013200335A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/350,601 US8854065B2 (en) 2012-01-13 2012-01-13 Current measurement in a power transistor
US13/350,601 2012-01-13

Publications (1)

Publication Number Publication Date
DE102013200335A1 true DE102013200335A1 (de) 2013-07-18

Family

ID=48693361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013200335A Pending DE102013200335A1 (de) 2012-01-13 2013-01-11 Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor

Country Status (3)

Country Link
US (1) US8854065B2 (de)
CN (1) CN103207303B (de)
DE (1) DE102013200335A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016202501A1 (de) * 2016-02-18 2017-08-24 Continental Automotive Gmbh Verfahren zum Bestimmen eines Kalibrierstrompulses
DE102018209077A1 (de) * 2018-06-07 2019-12-12 Tridonic Gmbh & Co Kg Automatisches kalibrieren einer strommessvorrichtung

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129815B2 (en) 2009-08-20 2012-03-06 Power Integrations, Inc High-voltage transistor device with integrated resistor
US8164125B2 (en) 2010-05-07 2012-04-24 Power Integrations, Inc. Integrated transistor and anti-fuse as programming element for a high-voltage integrated circuit
US8305826B2 (en) * 2010-05-07 2012-11-06 Power Integrations, Inc. Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit
JP5664536B2 (ja) * 2011-12-19 2015-02-04 株式会社デンソー 電流検出回路および半導体集積回路装置
EP2747285A1 (de) * 2012-12-19 2014-06-25 Nxp B.V. Stromüberwachungsschaltungen und Verfahren und Transistoranordnung
DE102012224105A1 (de) * 2012-12-20 2014-06-26 Continental Teves Ag & Co. Ohg Verfahren zum Einstellen eines Stromsensors
US9843181B2 (en) * 2013-07-25 2017-12-12 Infineon Technologies Austria Ag Semiconductor device including a control circuit
CN103701387B (zh) * 2014-01-13 2017-01-18 深圳市禾望电气股份有限公司 电流检测装置及方法
US9891249B2 (en) * 2014-05-28 2018-02-13 Nxp B.V. Broad-range current measurement using duty cycling
US9720020B2 (en) * 2014-05-28 2017-08-01 Nxp B.V. Broad-range current measurement using variable resistance
US9429598B2 (en) * 2014-06-30 2016-08-30 Infineon Technologies Ag Current measurement and control of a semiconductor element based on the current measurement in a power semiconductor arrangement
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
DE102014220056B4 (de) * 2014-10-02 2019-02-14 Infineon Technologies Ag Halbleiterbauelement mit Sensorpotential im aktiven Gebiet
JP2016167519A (ja) * 2015-03-09 2016-09-15 株式会社東芝 半導体装置
DE102015109277A1 (de) * 2015-06-11 2016-12-15 Infineon Technologies Ag Strommessung
CN106610445B (zh) * 2015-10-27 2019-07-12 全球能源互联网研究院 一种数字化驱动的igbt电流检测系统及其检测方法
US10281528B2 (en) * 2016-01-04 2019-05-07 Infineon Technologies Ag Enhanced protection, diagnosis, and control of power distribution and control units
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
US10365329B2 (en) * 2016-05-26 2019-07-30 Infineon Technologies Ag Measurements in switch devices
CN106645871B (zh) * 2016-12-09 2019-05-21 圣邦微电子（北京）股份有限公司 基于mosfet传感器的精密电流测量电路
US10600911B2 (en) 2017-09-26 2020-03-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10424646B2 (en) 2017-09-26 2019-09-24 Nxp Usa, Inc. Field-effect transistor and method therefor
US10522677B2 (en) 2017-09-26 2019-12-31 Nxp Usa, Inc. Field-effect transistor and method therefor
US10422818B2 (en) * 2017-12-30 2019-09-24 Texas Instruments Incorporated Power transistors with a resistor coupled to a sense transistor
EP3511986A1 (de) * 2018-01-16 2019-07-17 Infineon Technologies Austria AG Transistoranordnung mit einem lasttransistor und einem sensetransistor
WO2019146460A1 (ja) * 2018-01-25 2019-08-01 ローム株式会社 電流電圧特性の測定方法
US10890493B2 (en) * 2018-02-14 2021-01-12 Infineon Technologies Ag Systems and methods for measuring transistor junction temperature while operating
US10600879B2 (en) * 2018-03-12 2020-03-24 Nxp Usa, Inc. Transistor trench structure with field plate structures
US11067620B2 (en) * 2018-08-21 2021-07-20 Texas Instruments Incorporated HEMT wafer probe current collapse screening
US10833174B2 (en) 2018-10-26 2020-11-10 Nxp Usa, Inc. Transistor devices with extended drain regions located in trench sidewalls
US10749023B2 (en) 2018-10-30 2020-08-18 Nxp Usa, Inc. Vertical transistor with extended drain region
US10749028B2 (en) 2018-11-30 2020-08-18 Nxp Usa, Inc. Transistor with gate/field plate structure
US11085961B2 (en) * 2018-12-19 2021-08-10 Texas Instruments Incorporated Power transistor leakage current with gate voltage less than threshold
CN109917179B (zh) * 2019-03-20 2021-03-19 中国科学院上海微系统与信息技术研究所 基于功率器件寄生电感的电流检测系统及电流检测方法
EP4059128A1 (de) 2019-11-15 2022-09-21 Differential Power, SL Direkter elektrischer leistungswandler
US11387348B2 (en) 2019-11-22 2022-07-12 Nxp Usa, Inc. Transistor formed with spacer
US10903355B1 (en) 2019-11-27 2021-01-26 Analog Devices International Unlimited Company Power switch arrangement
US11329156B2 (en) 2019-12-16 2022-05-10 Nxp Usa, Inc. Transistor with extended drain region
CN113189388A (zh) * 2020-01-14 2021-07-30 西门子股份公司 一种电流传感器单元和电流检测电路
CN113189389A (zh) 2020-01-14 2021-07-30 西门子股份公司 一种电流传感器单元和电流检测电路
US11217675B2 (en) 2020-03-31 2022-01-04 Nxp Usa, Inc. Trench with different transverse cross-sectional widths
US11075110B1 (en) 2020-03-31 2021-07-27 Nxp Usa, Inc. Transistor trench with field plate structure
WO2021257303A1 (en) * 2020-06-18 2021-12-23 Power Integrations, Inc. Auxiliary junction field effect transistors
US20220341973A1 (en) * 2021-04-21 2022-10-27 Cirrus Logic International Semiconductor Ltd. Temperature-insensitive current sensing for power stage
CN113252949B (zh) * 2021-05-13 2021-11-05 北京芯格诺微电子有限公司 带有片内实时校准的高精度电流采样电路
CN113567746B (zh) * 2021-07-26 2023-10-13 东莞市长工微电子有限公司 Ldmos导通电阻的测量方法
US11770322B1 (en) * 2022-04-29 2023-09-26 Allegro Microsystems, Llc Electronic circuit to communicate information as an electrical current on two wires such that the electrical current is stabilized by measuring a voltage on a transistor within the electronic circuit
CN114725892B (zh) * 2022-06-09 2022-11-01 深圳市泰德半导体有限公司 逐周期电流限制电路及电源管理芯片
TWI830414B (zh) * 2022-09-30 2024-01-21 華邦電子股份有限公司 求值電路、半導體裝置以及求值方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4338714C2 (de) * 1993-11-12 2000-06-21 Bosch Gmbh Robert Schaltungsanordnung zur Strommessung über einen Schalttransistor
JP3302193B2 (ja) * 1994-10-06 2002-07-15 株式会社東芝 電流検出回路
JP3627385B2 (ja) * 1996-06-28 2005-03-09 株式会社デンソー 電流検出機能を有する負荷電流供給回路
DE10042585C1 (de) * 2000-08-30 2002-11-14 Infineon Technologies Ag Schaltungsanordnung zur Erfassung des Stromes in einem Lasttransistor
US6573558B2 (en) 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
ATE338377T1 (de) * 2001-09-26 2006-09-15 Dialog Semiconductor Gmbh Mos-stromerfassungsschaltung
US7365559B2 (en) * 2005-05-03 2008-04-29 Potentia Semiconductor Inc. Current sensing for power MOSFETs
US7336085B2 (en) * 2006-02-17 2008-02-26 Infineon Technologies Ag Current sensing circuit
DE102007001107B4 (de) * 2007-01-04 2009-06-10 Infineon Technologies Ag Schaltungsanordnung mit einem Leistungstransistor und mit dessen Ansteuerschaltung
US7960997B2 (en) * 2007-08-08 2011-06-14 Advanced Analogic Technologies, Inc. Cascode current sensor for discrete power semiconductor devices
CN201159746Y (zh) * 2008-02-03 2008-12-03 深圳艾科创新微电子有限公司 一种电流检测电路
US8097918B2 (en) 2009-08-14 2012-01-17 Infineon Technologies Ag Semiconductor arrangement including a load transistor and sense transistor
CN201527444U (zh) * 2009-11-09 2010-07-14 天津南大强芯半导体芯片设计有限公司 一种高速电流检测电路
US8247874B2 (en) 2010-08-26 2012-08-21 Infineon Technologies Austria Ag Depletion MOS transistor and charging arrangement
CN102226819A (zh) * 2011-03-16 2011-10-26 上海宏泰源电子技术有限公司 大功率电源集成电路mosfet电流在片测试方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016202501A1 (de) * 2016-02-18 2017-08-24 Continental Automotive Gmbh Verfahren zum Bestimmen eines Kalibrierstrompulses
DE102016202501B4 (de) 2016-02-18 2022-03-17 Continental Automotive Gmbh Verfahren zum Bestimmen eines Kalibrierstrompulses
DE102018209077A1 (de) * 2018-06-07 2019-12-12 Tridonic Gmbh & Co Kg Automatisches kalibrieren einer strommessvorrichtung

Also Published As

Publication number Publication date
CN103207303B (zh) 2016-04-20
US20130181723A1 (en) 2013-07-18
US8854065B2 (en) 2014-10-07
CN103207303A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
DE102013200335A1 (de) Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102012216648B4 (de) Elektronische Schaltung mit einem Transistor mit einer Verarmungssteuerstruktur und Verfahren zum Betreiben eines Transistors
DE102012209188B4 (de) Schaltungsanordnung mit einem einstellbaren Transistorbauelement
DE102013205153B4 (de) Halbleiteranordnung mit einem leistungstransistor und einem hochspannungsbauelement, die in einem gemeinsamen halbleiterkörper integriert sind
DE102013217176B4 (de) Schaltungsanordnung mit einem ersten Halbleiterbauelement und mit mehreren zweiten Halbleiterbauelementen
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102017103765B4 (de) Doppelgate-Transistorbauelement und Verfahren zum Betreiben
DE102010042971B4 (de) Transistorbauelement mit einer Feldelektrode
DE102013219654B4 (de) Elektronische Schaltung mit einem rückwärtsleitenden Transistorbauelement
DE102011081832B4 (de) Schaltungsanordnung mit einem einstellbaren Transistorbauelement
DE112013000784T5 (de) Halbleiteranordnung mit aktikver Driftzone
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013213453A1 (de) Schaltungsanordnung mit einer Gleichrichterschaltung
DE102009037487A1 (de) Halbleitervorrichtung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102007004323A1 (de) Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE19630628A1 (de) Siliciumkarbidtransistor mit hoher Durchbruchspannung
DE102010051044B4 (de) Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102015119349A1 (de) Intelligenter halbleiterschalter
DE102014114836A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication