DE102010051044B4 - Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung - Google Patents

Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102010051044B4
DE102010051044B4 DE102010051044.0A DE102010051044A DE102010051044B4 DE 102010051044 B4 DE102010051044 B4 DE 102010051044B4 DE 102010051044 A DE102010051044 A DE 102010051044A DE 102010051044 B4 DE102010051044 B4 DE 102010051044B4
Authority
DE
Germany
Prior art keywords
region
gate
source
trench
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102010051044.0A
Other languages
English (en)
Other versions
DE102010051044A1 (de
Inventor
Joel Montgomery McGregor
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxim Integrated Products Inc
Original Assignee
Maxim Integrated Products Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maxim Integrated Products Inc filed Critical Maxim Integrated Products Inc
Publication of DE102010051044A1 publication Critical patent/DE102010051044A1/de
Application granted granted Critical
Publication of DE102010051044B4 publication Critical patent/DE102010051044B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Leistungstransistor mit:a. einem dotierten Substrat (110) mit einer Source (116) und einer Kanalregion innerhalb einer ersten dotierten Region, einem Drain (118) und einer Übergangsregion innerhalb einer zweiten Region und einem Graben (126) innerhalb der zweiten dotierten Region, wobei der Graben (126) in einer ersten Oberfläche des Substrats (110) gebildet ist und der Graben (126) mit Field-Oxide gefüllt ist, weiter wobei die Kanalregion zwischen Source (116) und Übergangsregion positioniert ist, die Übergangsregion zwischen Kanalregion und Graben (126) positioniert ist und der Graben (126) zwischen Übergangsregion und Drain (118) positioniert ist;b. einer Gateoxidschicht (128), die auf der ersten Oberfläche des Substrats (110) positioniert ist;c. einem Gate (130), das auf der Gateoxidschicht (128) und über der Kanalregion positioniert ist;d. einer Field-Plate (132), die auf der Gateoxidschicht (128) und über einem ersten Teil der Übergangsregion und einem Teil des Grabens (126) positioniert ist, wobei das Gate (130) von der Field-Plate (132) derart getrennt ist, dass ein zweiter Teil der Übergangsregion sowohl vom Gate (130) als auch von der Field-Plate (132) unbedeckt ist, weiter wobei die Field-Plate (132) elektrisch an die Source (116) über eine Leiterbahn (146) angeschlossen ist; unde. die Source (116) eine doppelt-diffundierte Region aufweist.

Description

  • GEBIET DER ERFINDUNG:
  • Die vorliegende Erfindung betrifft das Gebiet der Leistungstransistoren. Insbesondere betrifft die vorliegende Erfindung das Gebiet der integrierten MOS Leistungstransistoren mit reduzierter Gateladung.
  • HINTERGRUND DER ERFINDUNG:
  • Eine Stromversorgung ist eine Vorrichtung oder ein System, das elektrische oder andere Arten von Energie an eine Ausgangslast oder eine Gruppe von Lasten bereitstellt. Der Ausdruck Stromversorgung kann sich auf ein Hauptstromverteilungssystem und andere primäre oder sekundäre Energiequellen beziehen. Eine „switched-mode“ Stromversorgung, „switching-mode“ Stromversorgung oder SMPS, ist eine Stromversorgung, die einen schaltenden Regulator aufweist. Während ein linearer Regulator einen Transistor aufweist, der in seiner aktiven Region zum Spezifizieren einer Ausgangsspannung beeinflusst ist, schaltet ein SMPS aktiv einen Transistor zwischen vollständiger Sättigung und vollständigem Abfall mit hoher Frequenz. Die resultierende rechteckige Wellenform wird dann durch einen Tiefpassfilter geschickt, üblicherweise ein Spulen- und Kondensator-(LC) Schaltkreis, um eine angenäherte Ausgangsspannung zu erhalten.
  • Ein MOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor) wird gewöhnlich in SMPSs verwendet. Ein MOSFET hat ein Gate, einen Drain und einen Sourceanschluss, wie auch einen vierten, den Körper, Basis, Masse oder Substrat genannten Anschluss. Der vierte Anschluss hat die Aufgabe, den Transistor beim Betrieb zu beeinflussen. Das Substrat bezieht sich einfach auf die Masse des Halbleiters, in dem das Gate, Source und Drain liegen. Der vierte Anschluss dient zum Versetzen des Transistors in den Betrieb. Der Gate-Anschluss reguliert den Elektronenfluss durch eine Kanalregion im Substrat, den Elektronenfluss durch den Kanal entweder ermöglichend oder blockierend. Elektronen fließen durch den Kanal vom Source-Anschluss in Richtung des Drain-Anschlusses, wenn durch eine angelegte Spannung beeinflusst.
  • Der Kanal eines MOSFET ist dotiert, um entweder einen N-Typ-Halbleiter oder einen P-Typ-Halbleiter zu erzeugen. Drain und Source können vom jeweils anderen Typ zum Kanal dotiert sein, im Falle von „enhancement mode MOSFET“ oder von ähnlichem Typ zum Kanal dotiert sein, wie in „depletion mode MOSFET“. Der MOSFET verwendet einen Isolator, wie etwa Siliziumdioxid, zwischen dem Gate und dem Substrat. Der Isolator wird üblicherweise als Gateoxid bezeichnet. Derart ist der Gate-Anschluss vom Kanal im Substrat durch das Gateoxid getrennt.
  • Wenn eine Spannung zwischen den Gate- und Source-Anschlüssen angelegt wird, durchdringt das erzeugte elektrische Feld das Gateoxid und erzeugt eine so genannte „Inversionsschicht“, oder -kanal, an der Halbleiter-Isolator-Schnittstelle. Der Inversionskanal ist vom selben Typ, P-Typ oder N-Typ, wie Source und Drain, um einen Kanal bereitzustellen, durch den ein Strom fließen kann. Das Ändern der Spannung zwischen dem Gate und dem Substrat moduliert die Leitfähigkeit dieser Schicht, die zur Aufgabe hat, den Stromfluss zwischen Drain und Source zu steuern.
  • Ein Leistungs-MOSFET ist ein spezieller Typ von MOSFET, der weithin als Niedrigspannungsschalter verwendet wird, zum Beispiel weniger als 200 V. Ein lateraler Leistungs-MOSFET bezieht sich auf eine Konfiguration, bei der sowohl Drain als auch Source seitlich zueinander positioniert sind, so dass beide an der oberen Oberfläche des Substrats sind. Dieses ist im Gegensatz zu einem vertikalen Leistungs-MOSFET, bei dem Drain und Source vertikal relativ zueinander gestapelt sind, so dass Source an der oberen Oberfläche des Substrats und Drain an der unteren Oberfläche sind.
  • Ein limitierender Faktor in der Geschwindigkeit, mit der der Leistungs-MOSFET an- und ausgeschaltet werden kann, ist die Menge an Gateladung, die benötigt wird, um den Transistor ein- und auszuschalten. Gateladung betrifft die Anzahl von Elektronen, die sich in und aus dem Gate bewegen, um den Transistor jeweils an- und auszuschalten. Je größer die benötigte Gateladung, umso mehr Zeit, den Transistor an- und auszuschalten. Es gibt einen Vorteil zum schnellen Schalten des Leistungstransistors in einer „switch-mode“ Stromversorgung. Je höher die Frequenz, desto kleiner die Größe der diskreten Komponenten, die im Gateantriebsschaltkreis des SMPS verwendet werden. Kleinere Komponenten sind weniger teuer als große Komponenten.
  • 1 zeigt eine geschnittene Seitenansicht einer beispielhaften Konfiguration eines herkömmlichen lateralen Leistungs-MOSFET. In dieser beispielhaften Konfiguration ist das Substrat 10 dotiert, um eine P-Typ-Region oder Senke 12 und eine N-Typ-Region oder Senke 14 zu bilden. Die P-Typ-Senke 12 weist eine doppelt diffundierte Source 16 mit einem zusammengefugten Kontakt 24 zwischen einer P+ Region 20 und einer N+ Region 22 auf. Der Kontakt 24 schaltet die P+ Region 20 und die N+ Region 22 zusammen. Der Kontakt 24 fungiert als ein Sourcekontakt des Leistungstransistors und die Source ist mit dem Körper des Substrats, der in dieser beispielhaften Ausgestaltung vom P-Typ ist, kurzgeschlossen. Ein Sourcekontaktanschluss 42 ist mit dem Kontakt 24 verbunden, und daher mit der Source 16. Das Substrat 10 ist auch dotiert, um eine N+ Region 18 innerhalb der N-Typ-Region 14 zu bilden. Die N+ Region 18 fungiert als Drain des Leistungstransistors. Ein Drainkontaktanschluss 40 ist an den Drain 18 angeschlossen. Ein Graben 26 ist in einer oberen Oberfläche des Substrats 10 gebildet. Der Graben 26 ist mit einem Field-Oxide (Feldoxid) gefüllt. Der Graben 26 kann gebildet sein unter Verwenden der Shallow Trench Isolation (STI) und in diesem Fall wird der Field-Oxide gefüllte Graben als eine Shallow Trench Isolation (STI) Region bezeichnet.
  • Ein Gateoxid ist auf der oberen Oberfläche des Substrats 10 gebildet. Ein Polysilizium-Gate 30 ist über dem Gateoxid 28 gebildet. Wie in 1 gezeigt, ist die Gateoxidschicht 28 zwischen dem Polysilizium-Gate 30 und dem Substrat 10 eine dünne Oxidschicht. Das Polysilizium-Gate 30 erstreckt sich über die STI Region, um eine hohe Drain-zu-Gate-Spannung zu unterstützen.
  • Es gibt drei Hauptregionen im Substrat 10, relativ zum Betrieb des Leistungstransistors: eine Kanalregion, eine Übergangsregion und eine Driftregion. Die Kanalregion ist unterhalb des Polysilizium-Gates 30 und in der P-Typ-Region 12 des Substrats 10 gebildet. In anderen Worten ist die Kanalregion dort gebildet, wo das Polysilizium-Gate 30 mit der P-Typ-Region 12 überlappt. Die Driftregion ist der Teil der N-Typ-Region 12 unterhalb des Grabens 26 oder die STI Region. Die Driftregion ist dort, wo das meiste der Drain-zu-Gate-Spannung im Transistor ausgeschalteten Zustand abfällt. Die STI Region ist notwendig, um eine hohe Drain-zu-Gate-Spannung zu erreichen. Wenn das Polysilizium-Gate 30 über dem dünnen Gateoxid enden würde, würde dieses in einer zu hohen Spannung über dem Gateoxid resultieren und der Leistungstransistor würde nicht funktionieren. Als solches sind die STI Region und die Polysilizium-Gate-Erstreckung über der STI Region notwendig, um die hohe Gate-zu-Drain-Spannung zu senken.
  • Die Übergangsregion ist der Teil der N-Typ-Region 12 unterhalb des Gateoxids 28 und des Polysilizium-Gates 30. Die Übergangsregion bietet einen Stromflusspfad von der Kanalregion zur Driftregion, wenn der Leistungstransistor angeschaltet ist. Die Übergangsregion wird auch als die Akkumulationsregion oder die Flaschenhalsregion bezeichnet. In vielen Anwendungen ist die Übergangsregion für die größte einzelne Komponente eines Widerstands in einem Niedrigspannungsleistungs-MOSFET verantwortlich. Die Länge der Übergangsregion ist eine wichtige Designüberlegung, wobei sich die Länge auf die horizontale Richtung in 1 bezieht. Ist die Länge zu kurz, steigt der Widerstand des Leistungs-MOSFET und die Einrichtung leidet unter frühzeitiger quasi-Sättigung, wenn hart angeschaltet. Ist die Länge zu lang, sättigt der On-Widerstand, steigt der spezifische Widerstand und die Zusammenbruchspannung fällt ab. Der Abschnitt des Polysilizium-Gates 30, der über der Übergangsregion positioniert ist, ist für einen signifikanten Anteil der Gatekapazität und daher der Gateladung verantwortlich.
  • In der Druckschrift US 6 144 070 A ist ein Transistor beschrieben, der ein Source-Gebiet in einem Halbleiterkörper, ein Bulk-Gebiet in dem Halbleiterkörper, das an das Source-Gebiet angrenzt, ein Drain-Gebiet in dem Halbleiterkörper, das an das Bulk-Gebiet angrenzt, aber dem Source-Gebiet gegenüberliegt, umfasst. Das Drain-Gebiet umfasst dotierte Gebiete von n- und p-Dotierstofftypen. Eine Field-Plate (Feldplatte) ist über und isoliert von dem Halbleiterkörper, die an das Drain-Gebiet angrenzt, zwischen dem Drain-Gebiet und dem Bulk-Gebiet und ein Gate ist über und isoliert von dem Halbleiterkörper, das an das Bulk-Gebiet angrenzt und zwischen dem Drain-Gebiet und dem Source-Gebiet angeordnet. In einer Ausführungsform ist die Struktur so, dass die Drain-Elektrode nicht in Kontakt mit den Field-Plates steht. Das elektrische Potential auf den Field-Plates wird durch kapazitive Kopplung und nicht durch direkten Kontakt erreicht.
  • ZUSAMMENFASSUNG DER ERFINDUNG:
  • Ein Split-Gate-Leistungstransistor weist einen lateral eingerichteten Leistungs-MOSFET einschließlich einem dotierten Siliziumsubstrat, einer Gateoxidschicht, die auf einer Oberfläche des Substrats gebildet ist, und eine split Polysiliziumschicht auf, die über der Gateoxidschicht gebildet ist. Die Polysiliziumschicht ist in zwei elektrisch isolierte Teile unterteilt, ein erster Teil bildet ein Polysilizium-Gate, das über einer Kanalregion des Substrats positioniert ist und ein zweiter Teil bildet eine Polysilizium-Field-Plate, die über einem Teil einer Übergangsregion des Substrats gebildet ist. Die Field-Plate erstreckt sich auch über eine Driftregion des Substrats, wobei die Driftregion unter einem Field-Oxide gefüllten Graben ist, der im Substrat gebildet ist. Die Field-Plate ist elektrisch an eine Source des Split-Gate-Leistungstransistors angeschlossen. Nach einem Gesichtspunkt wird ein Split-Gate-Leistungstransistors offenbart. Der Split-Gate-Leistungstransistor weist auf: ein dotiertes Substrat mit einer Source und einer Kanalregion innerhalb einer ersten dotierten Region, einem Drain und einer Übergangsregion innerhalb einer zweiten dotierten Region, und einem Graben innerhalb der zweiten dotierten Region, wobei der Graben in einer ersten Oberfläche des Substrats gebildet ist und der Graben mit Field-Oxide gefüllt ist, weiter wobei die Kanalregion zwischen Source und Übergangsregion positioniert ist, die Übergangsregion zwischen der Kanalregion und dem Graben positioniert ist, und der Graben zwischen der Übergangsregion und Drain positioniert ist; einer Gateoxidschicht, die auf der ersten Oberfläche des Substrats positioniert ist; einem Gate, das auf der Gateoxidschicht positioniert und über der Kanalregion ist; und einer Field-Plate, die auf der Gateoxidschicht positioniert und über einem ersten Teil der Übergangsregion und einem Teil des Grabens ist, wobei das Gate von der Field-Plate derart separiert ist, dass ein zweiter Teil der Übergangsregion sowohl vom Gate als auch der Field-Plate unbedeckt ist, weiter wobei die Field-Plate elektrisch mit dem Drain über eine Leiterbahn („trace“) verbunden ist. Nach einem weiteren Aspekt wird ein Verfahren zum Herstellen eines Split-Gate-Leistungstransistors offenbart. Das Verfahren weist auf: Dotieren eines Substrats zum Bilden einer Source und einer Kanalregion innerhalb einer ersten dotierten Region, einem Drain und einer Übergangsregion innerhalb einer zweiten dotierten Region, wobei die Kanalregion zwischen Source und Übergangsregion positioniert ist, und die Übergangsregion zwischen der Kanalregion und Drain positioniert ist; Bilden eines Grabens innerhalb eines Abschnitts der Übergangsregion, dem Drain am nächsten; Füllen des Grabens mit Field-Oxide; Aufbringen einer Gateoxidschicht auf eine obere Oberfläche des Substrats; Bilden einer leitfähigen Schicht über der Kanalregion, der Übergangsregion und einem Abschnitt des Grabens; Entfernen eines Teils der leitfähigen Schicht über einem ersten Abschnitt der Übergangsregion, wodurch zwei separate leitfähige Schichtabschnitte gebildet werden, einschließlich einem ersten leitfähigen Schichtabschnitt, der über der Kanalregion positioniert ist und einem zweiten leitfähigen Schichtabschnitt, der über einem zweiten Abschnitt der Übergangsregion und dem Abschnitt des Grabens positioniert ist; und Bilden einer Leiterbahn zum elektrischen Verbinden des zweiten leitfähigen Schichtabschnitts mit der Source.
  • In einigen Ausführungsbeispielen sind das Gate und die Field-Plate Polysilizium. Bei einigen Ausgestaltungen ist die erste dotierte Region eine P-Typ-Region und die zweite dotierte Region ist eine N-Typ-Region. In einigen Ausführungsbeispielen weist der Leistungstransistor einen lateral aufgebauten „double-diffused metal-oxide-semicondutor field-effect transistor“ auf. Das dotierte Substrat weist auch eine Driftregion innerhalb der zweiten dotierten Region auf, wobei die Driftregion unter dem Graben positioniert ist. Der Leistungstransistor weist auch einen leitfähigen Drainanschluss auf, der an den Drain angeschlossen ist, und einen leitfähigen Sourceanschluss, der an die Source angeschossen ist, wobei der Sourceanschluss über die Leiterbahn an die Field-Plate angeschlossen ist. In einigen Ausgestaltungen umfasst das Substrat ein Siliziumsubstrat. In einigen Ausgestaltungen umfasst die Source eine doppelt diffundierte Region. In einigen Ausgestaltungen wird der Graben unter Verwendung eines „shallow trench isolation“-Verfahrens gebildet.
  • Figurenliste
    • 1 zeigt eine geschnittene Seitenansicht eines exemplarischen Aufbaus eines herkömmlichen lateralen Leistungs-MOSFET.
    • 2 zeigt eine geschnittene Seitenansicht eines lateral-konfigurierten Split-Gate-Leistungstransistors gemäß einem Ausführungsbeispiel.
    • 3 zeigt eine Gate-Ladungskurve für einen herkömmlichen Leistungs-MOSFET, wie den in 1 gezeigten und für den Split Gate Leistungs-MOSFET aus 2.
  • Ausgestaltungen des Split-Gate-Leistungstransistors werden in Bezug auf verschiedene Ansichten der Zeichnungen beschrieben. Wenn angemessen und nur wenn identische Elemente offenbart und in mehr als einer Zeichnung gezeigt sind, werden dieselben Bezugszeichen verwendet, um solche identischen Elemente zu repräsentieren.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE:
  • Ausführungsbeispiele der vorliegenden Anmeldung sind auf einen Split-Gate-Leistungstransistor gerichtet. Der Fachmann wird erkennen, dass die folgende detaillierte Beschreibung des Split-Gate-Leistungstransistors nur illustrierend ist und nicht als in irgend einer Art beschränkend anzusehen ist. Andere Ausführungsbeispiele des Split-Gate-Leistungstransistors werden für den Fachmann, der den Vorteil dieser Offenbarung hat, einfach aus sich selbst hervorgehen.
  • Es wird nun im Detail Bezug auf Umsetzungen des Split-Gate-Leistungstransistors, wie in den beigefugten Zeichnungen dargestellt, genommen. Dieselben Bezugszeichen werden in allen Zeichnungen unter folgender detaillierter Beschreibung verwendet, um sich auf dieselben oder ähnliche Elemente zu beziehen. Im Interesse der Klarheit sind nicht alle routinemäßigen Merkmale der beschriebenen Ausgestaltungen hier gezeigt und beschrieben. Es versteht sich selbstverständlich, dass bei der Entwicklung jeder solchen Ausgestaltungen vielzählige ausführungsspezifische Entscheidungen getroffen werden müssen, um die speziellen Ziele des Entwicklers zu erreichen, wie etwa Befolgung bestimmter Anwendungs- und Geschäftsbeschränkungen, und diese speziellen Ziele werden von einer Ausführung zur anderen und von einem Entwickler zum anderen variieren. Darüber hinaus versteht es sich, dass solch ein Entwicklungsaufwand komplex und zeitaufwändig sein kann, aber es würde nichtsdestotrotz ein routinemäßiges Konstruktionsunternehmen für den Fachmann sein, der den Vorteil dieser Offenbarung hat.
  • Ausgestaltungen eines Split-Gate-Leistungstransistors weisen einen lateral ausgebildeten Leistungs-MOSFET auf, einschließlich einem dotierten Siliziumsubstrat, einer Gateoxidschicht, die auf einer Oberfläche des Substrats gebildet ist, und einer Splitsiliziumschicht, die über der Gateoxidschicht gebildet ist. Die Polysiliziumschicht ist in zwei elektrisch isolierte Abschnitte geschnitten, ein erster Abschnitt bildet ein Polysilizium-Gate, das über einer Kanalregion des Substrats positioniert ist und ein zweiter Abschnitt bildet eine Polysilizium-Field-Plate, die über einem Abschnitt einer Übergangsregion des Substrats gebildet ist. Die Field-Plate erstreckt sich auch über eine Driftregion des Substrats, wobei die Driftregion unter einem Field-Oxide gefüllten Graben ist, der im Substrat gebildet ist. Die Field-Plate ist elektrisch an eine Source des Leistungstransistors angeschlossen.
  • Die Polysiliziumschicht ist über der Übergangsregion geschnitten. Da ein signifikanter Anteil der Gatekapazität vom Abschnitt des über der Übergangsregion gebildeten Polysilizium-Gates abhängt, reduziert das Entfernen des geschnittenen Polysiliziums über der Übergangsregion die Gatekapazität und daher die Gateladung. Für einen bestimmten On-Widerstand reduziert der Split-Gate-Aufbau die Gateladung pro Zyklus um ungefähr 50 %. Die Gateladung bestimmt wie schnell ein Schalter an- und ausgeschaltet wird. Das Reduzieren der Gateladung ermöglicht das schnellere Schalten und daher eine höhere Frequenz bei derselben Effizienz des gesamten Systems. Die höhere Frequenz ermöglicht die Verwendung von kleineren diskreten Komponenten, welches die Kosten reduziert. Der Split-Gate-Leistungstransistoraufbau ist anwendbar für alle schaltbaren integrierten Schaltkreise zur Energieversorgung, die interne Schalter haben. Dieser Aufbau ist nicht auf integrierte MOSFET beschränkt. Der Split-Gate-Leistungstransistoraufbau kann auf jeden lateralen Leistungs-MOSFET, sowohl integriert als auch diskret angewendet werden. 2 stellt eine geschnittene Seitenansicht eines Split Gate lateral-aufgebauten Leistungstransistors gemäß einem Ausführungsbeispiel dar. In dieser beispielhaften Konfiguration ist der Leistungstransistor ein N-Kanal doppeltdiffundierter MOSFET (N-Kanal-DMOSFET). Das Substrat 110 ist dotiert, um eine P-Typ-Region 112 und eine N-Typ-Region 114 zu bilden. Die P-Typ-Region 112 weist eine doppelt diffundierte Source 116 mit einem gemeinsamen Kontakt 124 zwischen einer P+ Region 120 und einer N+ Region 122 auf. Der Kontakt 124 schließt die P+ Region 120 und die N+ Region 122 miteinander kurz. Der Kontakt 124 fungiert als ein Sourcekontakt des Split-Gate-Leistungstransistors und die Source ist mit dem Körper des Substrats, der vom P-Typ ist, kurzgeschlossen. Die P-Typ-Region erstreckt sich über die gesamte Breite des unteren Abschnitts des Substrats 110 einschließlich unterhalb der N-Typ-Region 114 auf der rechten Seite von 2. Ein Sourcekontaktanschluss 142 ist mit dem Kontakt 124 verbunden und daher mit der Source 116. Das Substrat 110 ist auch dotiert, um eine N+ Region 118 innerhalb der N-Typ-Region 114 zu bilden. Die N+ Region 118 fungiert als Drain des Split-Gate-Leistungstransistors. Ein Gatekontaktanschluss 140 ist mit dem Drain 118 verbunden. Ein Graben 126 ist in einer oberen Oberfläche des Substrats 110 gebildet. Der Graben 126 ist mit Field-Oxide gefüllt. In einigen Ausgestaltungen ist der Graben unter Verwendung eines „shallow trench isolation (STI)“-Verfahrens gebildet und der Field-Oxide gefüllte Graben wird als eine STI Region bezeichnet. In anderen Ausgestaltungen ist der Graben („trench“) 126 unter Verwendung irgend eines herkömmlichen Halbleiterherstellungsverfahrens gebildet, was zum Entfernen eines Bereichs des Substrats zum Bilden einer dicken Field-Oxide-Region fähig ist.
  • Ein Gateoxid 128 ist auf der oberen Oberfläche des Substrats 110 gebildet. In einigen Ausgestaltungen wird die Gateoxidschicht unter Verwendung herkömmlicher Halbleiterablagerungsverfahren abgelegt. Eine Polysiliziumschicht ist über dem Gateoxid 128 gebildet. Ein Stück der Polysiliziumschicht wird dann entfernt, wodurch zwei elektrisch isolierte Polysiliziumabschnitte gebildet werden. In einigen Ausgestaltungen werden die Polysiliziumabschnitte unter Verwendung herkömmlicher Halbleiterablagerungs- und Ätzverfahren gebildet. Ein erster Polysiliziumabschnitt bildet ein Polysilizium-Gate 130. Ein zweiter Polysiliziumabschnitt bildet eine Field-Plate 132. Das Polysilizium-Gate 130 und die Field-Plate 132 sind physikalisch durch einen Spalt 134 separiert, der mit dem entfernten Stück von Polysilizium korrespondiert. Ein isolierendes Oxid 138 bedeckt das Polysilizium-Gate 130 und die Field-Plate 132. Wie in 2 gezeigt, sind die Gateoxidschicht 128 zwischen dem Polysilizium-Gate 130 und dem Substrat 110 und die Gateoxidschicht 128 zwischen der Field-Plate 132 und dem Substrat 110 dünne Oxidschichten. Die Field-Plate 132 ist vom Polysilizium-Gate 130 durch den Spalt 134 elektrisch isoliert und die Field-Plate 132 ist mit der Source 116 elektrisch verbunden. In einigen Anwendungen sind Leistungstransistoren ausgelegt mit vielen fingerförmig ineinander greifenden Streifen z.B. einem Sourcestreifen, einem Gatestreifen und einem Drainstreifen. Beispielsweise fungiert der Drainstreifen als Drainkontaktanschluss 140 und der Sourcestreifen fungiert als Sourcekontaktanschluss 142. Beim Split-Gate-Leistungstransistor können das Gate und die Field-Plate auch als Streifen, getrennt durch den Spalt, ausgelegt sein. Beispielsweise fungiert der Field-Platestreifen als Field-Platekontaktanschluss, schematisch dargestellt in 2 als Field-Platekontaktanschluss 144. Mit Bezug auf 2 sind die Streifen in und aus der Plattenebene orientiert. Ist das Gate normalerweise am Ende seines Streifens konnektiert, der Hunderte von Mikrometern lang sein kann, streckt sich die Field-Plate ähnlich als ein Streifen, wobei dessen Ende elektrisch mit dem Sourcestreifen durch eine Leiterbahn verbunden ist. 2 stellt dieses konzeptuell als eine Leiterbahn 146 dar, die den Field-Plate-Kontaktanschluss 144 und den Sourcekontaktanschluss 142 miteinander verbindet. Alternativ können die Field-Plate 132 und Source 116 entlang der gesamten Breite der Vorrichtung elektrisch miteinander verbunden sein oder entlang periodischer Kontaktpunkte entlang der Vorrichtungsbreite, wobei die Breite der Vorrichtung in und aus der Plattenebene von 2 verläuft. In diesen alternativen Konfigurationen ist ein Spalt in das Oxid 138 geschnitten, um einen Kontaktzugriffpunkt zur Field-Plate 132 bereit zu halten. Ein Spalt ist in das Oxid 138 an jedem gewünschten Kontaktpunkt oder Region geschnitten.
  • Die Field-Plate 132 erstreckt sich über den Field-Oxide gefüllten Graben 126, um eine hohe Gate-zu-Drain-Spannung zu unterstützen. Die Field-Plate 132 ist notwendig, um die Durchbruchspannung aufrecht zu erhalten. Wenn die Field-Plate entfernt wird, beispielsweise wenn der gesamte Polysililzium-Gateabschnitt über der Übergangsregion entfernt wird, leidet die Durchbruchsspannung. In diesem Fall fällt nahezu die gesamte Gate-zu-Drain-Spannung über dem dünnen Gateoxid ab, welches dem Leistungstransistor nicht ermöglicht, die Nennspannung zu erreichen.
  • Es gibt drei Hauptregionen im Substrat 110 relativ zum Betrieb des Split-Gate-Leistungstransistors: eine Kanalregion, eine Übergangsregion und eine Driftregion. Die Kanalregion ist unterhalb des Polysilizium-Gates 130 und in der P-Typ-Region 112 des Substrats 110 gebildet. Mit anderen Worten ist die Kanalregion dort gebildet, wo das Polysilizium-Gate 130 die P-Typ-Region 112 überlappt. Die Driftregion ist der Abschnitt der N-Typ-Region 114 unterhalb des Grabens 126 oder der STI Region. Die Driftregion ist notwendig, um eine hohe Gate-zu-Drain-Spannung zu unterstützen. Wenn die Field-Plate 132 stattdessen über dem dünnen Gateoxid enden würde, würde dieses in einer zu hohen Spannung über dem Gateoxid resultieren und der Split-Gate-Leistungstransistor würde nicht funktionieren. Als solches sind die STI Region und die Felsplattenerstreckung über der STI Region notwendig, um die hohe Gate-zu-Drain-Spannung abzusenken.
  • Die Übergangsregion ist der Abschnitt der N-Typ-Region 114 unterhalb des Gateoxids 128, dem Spalt 134 und der Field-Plate 132. Die Übergangsregion bietet einen Stromflusspfad von der Kanalregion zur Driftregion, wenn der Split-Gate-Leistungstransistor angeschaltet ist. Die Übergangsregion wird auch als die Akkumulationsregion oder die Flaschenhalsregion bezeichnet.
  • 3 zeigt eine Gateladungskurve für einen herkömmlichen Leistungs-MOSFET, wie etwa den in 1 gezeigten und für den Split Gate Leistungs-MOSFET aus 2. Die Gateladungskurve ist eine übliche Leistungszahl für MOSFETs. Um die Gateladung zu bestimmen, wird der Drain an eine nominelle Versorgungsspannung durch einen Lastwiderstand verbunden, die Source wird geerdet und das Gate wird geerdet. Ein konstanter Strom wird in das Gate gezwungen und die Gate-zu-Source-Spannung Vgs wird gemessen. Wenn die Versorgungsspannung am Gate angelegt wird, beginnt die Gate-zu-Source-Spannung Vgs zu steigen, bis die Schwellenspannung erreicht wird, die in diesem Beispiel 1,5 V ist. Die Schwellenspannung korrespondiert zum flachen Abschnitt der Kurve, die dort ist, wo der Leistungstransistor anzuschalten beginnt. Wenn die Gate-zu-Source-Spannung Vgs die Nennspannung vollständig erreicht, die 5 V in diesem Beispiel ist, wird die Verfolgungsmessung gestoppt. Die Gateladung wird durch Integration der gemessenen Spannung bestimmt. In dem in 3 gezeigten Beispiel sind die Gateladungskurven für Leistungs-MOSFET mit einem nominellen Gate-zu-Source-Spannung von 5 V und einer Betriebsspannung von 24 V gemessen. Im Allgemeinen ist die Betriebsspannung im Bereich von 14 V bis 60 V ohne die Größe des Polysiliziums zu erhöhen, die das aktive Gate und die Field-Plate des Split-Gate-Leistungstransistors bilden.
  • Die Kurve 200 ist die Gateladungskurve des Split-Gate-Leistungstransistors aus 2 und die Kurve 210 ist für einen ähnlichen herkömmlichen Leistungstransistor, wie etwa der Leistungstransistor aus 1. Es ist in 3 zu erkennen, dass die Gateladung des Split-Gate-Leistungstransistors um ungefähr 50 % verglichen mit dem herkömmlichen Leistungstransistor verringert ist. Das Reduzieren der Größe des aktiven Gates durch Entfernen des Stücks Polysilizium reduziert die Gateladung. Es ist dennoch notwendig, den Zusammenbruch des Split-Gate-Leistungstransistors zu verhindern, welches durch Verwenden der Field-Plate erreicht wird. Das aktive Polysilizium-Gate und die Field-Plate sind elektrisch isoliert, so dass die Ladung, die das aktive Gate beeinflusst, auf den geringst möglichen Grad reduziert ist. Es ist auch zu erkennen, dass der flache Abschnitt der Kurve 200 um ungefähr 75 % verglichen mit dem flachen Abschnitt der Kurve 210 verringert ist. Der flache Abschnitt repräsentiert die Gate-zu-Drain-Ladung Qgd, die das Integral der Gate-zu-Drain-Spannung über der flachen Region ist. Innerhalb der flachen Region wird mehr und mehr Strom in das Gate gezwungen, aber die Gate-zu-Source-Spannung verbleibt konstant.
  • Die Gate-zu-Drain-Ladung Qgd steht mit der Feedback-Kapazität zwischen dem Drain und dem Gate im Zusammenhang. Allgemein wird der Abschnitt des Gates, der über der Drain-Senke positioniert ist, verstärkt und hat mehr Effekt auf die Gate-Ladung als der Abschnitt des Gates, der über der Sourcesenke ist. Das elektrische Verbinden der Field-Plate mit der Source, wie es im Split-Gate-Leistungstransistor erfolgt ist, stellt effektiv einen leitfähigen Schild zwischen Gate und Drain. Dieses reduziert die Feedback-Kapazität, die mit dem Miller Effekt in Zusammenhang steht. Der reduzierte flache Abschnitt an der Gateladungskurve reflektiert diese Reduktion der Feedback-Kapazität.
  • Der Split-Gate-Leistungstransistor bietet eine Reduktion beim Produkt von On-Widerstand (R) und Gateladung (Qg). Ein On-Widerstand des Leistungs-MOSFET ist der Widerstand zwischen Drain und Source, während der Transistor angeschaltet ist. Jedoch gibt es einen leichten Anstieg im Produkt von On-Widerstand (R) und Gatebereich (A), der als spezifischer On-Widerstand bezeichnet wird. Der spezifische On-Widerstand bietet eine konzeptuelle Messung der Größe des Leistungstransistors. Der spezifische On-Widerstand der Split-Gate-Konfiguration steigt nicht aufgrund eines Anstiegs des physikalischen Gatebereichs A, da der Half-Pitch des Split-Gate-Leistungstransistors mit den zwei Polysilizium Streifen derselbe bleibt wie der des vergleichbaren herkömmlichen Leistungstransistors mit einem einzelnen Polysiliziumstreifen. Stattdessen steigt der spezifische On-Widerstand aufgrund eines Anstiegs im On-Widerstand R. Wenn der Split-Gate-Leistungstransistor vollständig angeschaltet ist, beispielsweise wenn die Gate-zu-Source-Spannung Vgs ≈ SV, fließt der Strom durch die Kanalregion über die Transistorregion und die Driftregion, welche unter dem Field-Oxide gefällten Graben ist, und zurück zum N+ Drain. Beim herkömmlichen Aufbau, bei dem das Polysilizium Gate die Übergangsregion bedeckt, ist das Polysilizium Gate über der Übergangsregion bei 5 V, welches Elektronen in der Übergangsregion akkumuliert. Wenn die Gate-zu-Source-Spannung Vgs positiv ist, wird die Übergangsregion als akkumuliert, nicht als invertiert angesehen. Mit mehr in der Übergangsregion akkumulierten Elektronen wird der Widerstand reduziert. Jedoch ist in der Split-Gate Konfiguration ein Abschnitt des Polysilizium über der Übergangsregion entfernt und der verbleibende Abschnitt (die Field-Plate) ist mit der Source verbunden, nicht mit SV des aktiven Gates. Als solches werden Elektronen nicht in der Übergangsregion akkumuliert, die Übergangsregion hat einfach ihre natürliche Gleichgewichtskonzentration von Elektronen. Verglichen mit der nicht-geteilten Gate Konfiguration sind weniger Elektronen in der Übergangsregion, welches in einem höheren Widerstand resultiert. Bei einer beispielhaften Anwendung gibt es eine ungefähr 44 %-ige Reduktion im R*Qg Produkt und einen ungefähr 12 %-igen Anstieg im Produkt R*A.
  • Der Split-Gate-Leistungstransistor verbessert auch die „Hot Carrier“ Lebensdauer, weil die geerdete Field-Plate den On-Strom weg vom GateOxid leitet und die Durchbruchspannung Bvdss erhöht. Die Field-Plate reduziert das elektrische Feld für jede bestimmte Versorgungsspannung, die effektiv die Durchbruchsspannung des Split-Gate-Leistungstransistors effektiv beibehält oder erhöht. Allgemein leitet die Split-Gate Konfiguration und der Field-Oxide gefüllte Graben übermäßige Ladung ab und vermeidet einen vorzeitigen Durchbruch des Split-Gate-Leistungstransistors. Die verbesserte „Hot Carrier“ Lebensdauer und die erhöhte Durchbruchsspannung führen zu einer teilweisen Erholung von 12 % Anstieg im R*A Produkt. Bei der Split-Gate Konfiguration erstreckt sich die Field-Plate über der STI Region und die Field-Plate ist elektrisch mit der Source verbunden. Die resultierende Source-zu-Drain-Kapazität steigt um einen Betrag an, der leicht geringer als die Reduktion in der Gate-zu-Drain Kapazität ist. Daher ist die Source-zu-Drain Kapazität höher, aber allgemein gibt es eine Leistungsverbesserung.
  • In einer beispielhaften Anwendung ist der geschnittene Spalt 134 (2) zwischen dem Polysilizium Gate 128 und der Field-Plate 132 unter Verwendung einer 0,18 Mikrometer Halbleiterverarbeitungstechnologie hergestellt, resultierend in einem 0,25 µm breiten Spalt. Jedoch kann der Spalt größer oder kleiner als 0,25 µm sein, in der Größe nur durch die verfügbare Technologie limitiert. Beispielsweise kann die Verwendung einer 0,13 µm Halbleiterherstellungstechnologie eine Spaltbreite von 0,2 µm erreichen. In der Praxis kann der Spalt so klein sein, wie die Technologie erlaubt, wodurch die Gesamtgröße des Transistors wie etwa der Half-Pitch, minimiert werden. Allgemein wird die Bildung des Split-Gate-Leistungstransistors ohne Erhöhen des Half-Pitch erreicht, verglichen zum vergleichbaren Leistungstransistor ohne Split-Gate Aufbau.
  • Das Folgende stellt einige der elektrischen Eigenschaften des Split-Gate-Leistungstransistors heraus, insbesondere verglichen mit einem vergleichbaren Leistungstransistor. Zunächst ist der On-Widerstand leicht höher (ungefähr 12 % höher für eine 24 V Vorrichtung) weil die Übergangsregion nicht länger akkumuliert, wenn die Vorrichtung angeschaltet ist. Die Field-Plate ist mit der Source verbunden, so dass die Field-Plate geerdet ist und die Übergangsregion hat keine so hohe Konzentration an Elektronen. Zweitens sind die Gate-Kapazität und die Gate-Ladung aufgrund eines kleineren Gatebereichs reduziert. Drittens, weil die mit der Source verbundene Field-Plate zwischen dem Gate und dem Drain positioniert ist, wird die Gate-zu-Drain-Feedback-Kapazität stark reduziert. Dieses reduziert weiter die Gate-Ladung, weil während des Schaltens die Gate-zu-Drain-Kapazität durch den Miller-Effekt verstärkt wird. Viertens wird die Peak-Impact-Ionisation reduziert, so dass die „Hot Carrier“ Lebensdauer verbessert wird. Oder für eine bestimmte „Hot Carrier“ Lebensdauer wird der Half-Pitch reduziert. Fünftens wird die Durchbruchspannung BVdss erhöht. Sechstens wird die Effizienz der Switch Mode Energieversorgung (SMPS) verbessert.
  • Ausgestaltungen des Split-Gate-Leistungstransistors werden als N-Kanal MOSFETs beschrieben. Alternative Ausgestaltungen werden ebenso erwägt, beispielsweise als P-Kanal MOSFET. Anwendungen für einen P-Kanal MOSFET erfordern eine leicht unterschiedliche Konfiguration. Alternative Konfigurationen können ausgeführt werden, bei denen der Split-Gate-Leistungstransistor mit allen Gesichtspunkten aufgebaut ist mit zu den in den beschriebenen Ausgestaltungen entgegengesetzten Polaritäten.
  • Das Gate-Material wird oben als Polysilizium beschrieben. Alternativ kann das Gate aus jedem herkömmlichen Material, das bei der Verwendung von Halbleitertransistoren verwendet wird, hergestellt sein, einschließlich, aber nicht darauf begrenzt, Polysilizium und/oder Metall. Das Substrat wird oben als Silizium beschrieben. Alternativ kann das Substrat eine Silizium-basierte Verbindung, zum Beispiel Silizium-Germanium (SiGe) sein.
  • Der Split-Gate-Transistor wurde anhand bestimmter Ausgestaltungen beschrieben, die Details aufweisen, um das Verständnis der Grundsätze der Konstruktion und des Betriebs des Leistungstransistors zu ermöglichen. Solche Bezugnahmen zu besonderen Ausführungsbeispielen und deren Details sind nicht als den Umfang der hier beigefugten Ansprüche beschränkend zu verstehen. Es wird für den Fachmann erkennbar sein, dass Modifikationen an den zur Erläuterung ausgewählten Ausführungsbeispielen vorgenommen werden können, ohne sich vom Geist und Schutzumfang des Leistungstransistors zu trennen.

Claims (16)

  1. Leistungstransistor mit: a. einem dotierten Substrat (110) mit einer Source (116) und einer Kanalregion innerhalb einer ersten dotierten Region, einem Drain (118) und einer Übergangsregion innerhalb einer zweiten Region und einem Graben (126) innerhalb der zweiten dotierten Region, wobei der Graben (126) in einer ersten Oberfläche des Substrats (110) gebildet ist und der Graben (126) mit Field-Oxide gefüllt ist, weiter wobei die Kanalregion zwischen Source (116) und Übergangsregion positioniert ist, die Übergangsregion zwischen Kanalregion und Graben (126) positioniert ist und der Graben (126) zwischen Übergangsregion und Drain (118) positioniert ist; b. einer Gateoxidschicht (128), die auf der ersten Oberfläche des Substrats (110) positioniert ist; c. einem Gate (130), das auf der Gateoxidschicht (128) und über der Kanalregion positioniert ist; d. einer Field-Plate (132), die auf der Gateoxidschicht (128) und über einem ersten Teil der Übergangsregion und einem Teil des Grabens (126) positioniert ist, wobei das Gate (130) von der Field-Plate (132) derart getrennt ist, dass ein zweiter Teil der Übergangsregion sowohl vom Gate (130) als auch von der Field-Plate (132) unbedeckt ist, weiter wobei die Field-Plate (132) elektrisch an die Source (116) über eine Leiterbahn (146) angeschlossen ist; und e. die Source (116) eine doppelt-diffundierte Region aufweist.
  2. Leistungstransistor nach Anspruch 1, wobei das Gate (130) und die Field-Plate (132) Polysilizium aufweisen.
  3. Leistungstransistor nach Anspruch 1, wobei die erste dotierte Region eine P-Typ Region ist und die zweite dotierte Region eine N-Typ Region ist.
  4. Leistungstransistor nach Anspruch 1, wobei der Leistungstransistor einen lateralen doppelt-diffundierten MOSFET aufweist.
  5. Leistungstransistor nach Anspruch 1, wobei das dotierte Substrat (110) weiter eine Driftregion innerhalb der zweiten dotierten Region aufweist, wobei die Driftregion unter dem Graben (126) positioniert ist.
  6. Leistungstransistor nach Anspruch 1, weiter mit einem leitfähigen Drainanschluss (140), der an Drain (118) angeschlossen ist und einem leitfähigen Sourceanschluss (142), der an Source (116) angeschlossen ist, wobei der Sourceanschluss (142) mit der Field-Plate (132) mittels einer Leiterbahn (146) verbunden ist.
  7. Leistungstransistor nach Anspruch 1, wobei das Substrat (110) ein Siliziumsubstrat aufweist.
  8. Verfahren zum Herstellen eines Leistungstransistors, mit den Schritten: a. Dotieren eines Substrats (110), um eine Source (116) und eine Kanalregion innerhalb einer ersten dotierten Region, Drain (118) und eine Übergangsregion innerhalb einer zweiten dotierten Region zu bilden, wobei die Kanalregion zwischen Source (116) und Übergangsregion positioniert ist und die Übergangsregion zwischen Kanalregion und Drain (118) positioniert ist; b. Bilden eines Grabens (126) innerhalb eines Teils der Übergangsregion, nahe dem Drain (118); c. Füllen des Grabens (126) mit einem Field-Oxide d. Ablegen einer Gateoxidschicht (128) auf der oberen Oberfläche des Substrats (110); e. Bilden einer leitfähigen Schicht über der Kanalregion, der Übergangsregion und eines Teils des Grabens (126); f. Entfernen eines Teils der leitfähigen Schicht über einem ersten Teil der Übergangsregion, wodurch zwei separate leitfähige Schichtabschnitte gebildet werden, einschließlich eines ersten leitfähigen Schichtabschnitts, der über der Kanalregion positioniert ist und eines zweiten leitfähigen Schichtabschnitts, der über einem zweiten Teil der Übergangsregion und dem Teil des Grabens (126) positioniert ist; und g. Bilden einer Leiterbahn (146), um den zweiten leitfähigen Schichtabschnitt an die Source (116) anzuschließen.
  9. Verfahren nach Anspruch 8, weiter mit: Bilden eines leitfähigen Sourceanschlusses (142) auf der Source (116) im Substrat (110) und Bilden eines leitfähigen Drainanschlusses (140) auf dem Drain (118) im Substrat (110), wobei der Sourceanschluss (142) elektrisch mit der zweiten leitfähigen Schicht über die Leiterbahn (146) verbunden ist.
  10. Verfahren nach Anspruch 8, wobei das Gate (130) und die Field-Plate (132) Polysilizium aufweisen.
  11. Verfahren nach Anspruch 8, wobei die erste dotierte Region eine P-Typ-Region und die zweite dotierte Region eine N-Typ-Region ist.
  12. Verfahren nach Anspruch 8, wobei der Leistungstransistor einen lateralen doppelt-diffundierten MOSFET aufweist.
  13. Verfahren nach Anspruch 8, wobei das dotierte Substrat (110) weiter eine Driftregion innerhalb der zweiten dotierten Region aufweist, wobei die Driftregion unter dem Graben (126) positioniert ist.
  14. Verfahren nach Anspruch 8, wobei das Substrat (110) ein Siliziumsubstrat aufweist.
  15. Verfahren nach Anspruch 8, wobei die Source (116) eine doppelt-diffundierte Region aufweist.
  16. Verfahren nach Anspruch 8, wobei der Graben (126) unter Verwenden eines STI-Verfahrens gebildet ist.
DE102010051044.0A 2009-11-13 2010-11-11 Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung Active DE102010051044B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/618,515 US20110115018A1 (en) 2009-11-13 2009-11-13 Mos power transistor
US12/618,515 2009-11-13

Publications (2)

Publication Number Publication Date
DE102010051044A1 DE102010051044A1 (de) 2011-05-19
DE102010051044B4 true DE102010051044B4 (de) 2022-05-19

Family

ID=43877852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010051044.0A Active DE102010051044B4 (de) 2009-11-13 2010-11-11 Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
US (1) US20110115018A1 (de)
CN (1) CN102064195B (de)
DE (1) DE102010051044B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120175679A1 (en) * 2011-01-10 2012-07-12 Fabio Alessio Marino Single structure cascode device
US9041102B2 (en) 2012-06-22 2015-05-26 Monolithic Power Systems, Inc. Power transistor and associated method for manufacturing
US9306059B2 (en) 2014-03-20 2016-04-05 Kinetic Technologies Power semiconductor transistor with improved gate charge
CN106558611B (zh) * 2015-09-25 2023-05-12 湖南三安半导体有限责任公司 一种基于多重栅极结构的金氧半场效晶体管及其制备方法
CN110767740B (zh) * 2018-07-27 2021-10-15 无锡华润上华科技有限公司 半导体器件及其制造方法
KR20240036110A (ko) 2019-06-27 2024-03-19 양쯔 메모리 테크놀로지스 씨오., 엘티디. 신규 3d nand 메모리 디바이스 및 그 형성 방법
US11610978B2 (en) * 2021-03-11 2023-03-21 Nxp B.V. LDMOS with an improved breakdown performance
CN113097310B (zh) * 2021-04-02 2023-03-24 重庆邮电大学 一种具有电子积累效应的鳍式EAFin-LDMOS器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144070A (en) 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121176A (en) * 1990-02-01 1992-06-09 Quigg Fred L MOSFET structure having reduced gate capacitance
US5229308A (en) * 1990-04-30 1993-07-20 Xerox Corporation Bipolar transistors with high voltage MOS transistors in a single substrate
US5252848A (en) * 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
US5539238A (en) * 1992-09-02 1996-07-23 Texas Instruments Incorporated Area efficient high voltage Mosfets with vertical resurf drift regions
US5273922A (en) * 1992-09-11 1993-12-28 Motorola, Inc. High speed, low gate/drain capacitance DMOS device
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US5719421A (en) * 1994-10-13 1998-02-17 Texas Instruments Incorporated DMOS transistor with low on-resistance and method of fabrication
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
EP0746033A3 (de) * 1995-06-02 1999-06-02 Texas Instruments Incorporated Verbesserungen in der oder in Bezug auf die Halbleiterherstellung
JPH0969748A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd Ｓａｗデバイスおよびその製造方法
US5719085A (en) * 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
JPH10303291A (ja) * 1997-04-25 1998-11-13 Nippon Steel Corp 半導体装置及びその製造方法
US6118167A (en) * 1997-11-13 2000-09-12 National Semiconductor Corporation Polysilicon coated nitride-lined shallow trench
US5976948A (en) * 1998-02-19 1999-11-02 Advanced Micro Devices Process for forming an isolation region with trench cap
US6001710A (en) * 1998-03-30 1999-12-14 Spectrian, Inc. MOSFET device having recessed gate-drain shield and method
US5918137A (en) * 1998-04-27 1999-06-29 Spectrian, Inc. MOS transistor with shield coplanar with gate electrode
TW396520B (en) * 1998-10-30 2000-07-01 United Microelectronics Corp Process for shallow trench isolation
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6144069A (en) * 1999-08-03 2000-11-07 United Microelectronics Corp. LDMOS transistor
US6307447B1 (en) * 1999-11-01 2001-10-23 Agere Systems Guardian Corp. Tuning mechanical resonators for electrical filter
JP2001144170A (ja) * 1999-11-11 2001-05-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6413827B2 (en) * 2000-02-14 2002-07-02 Paul A. Farrar Low dielectric constant shallow trench isolation
JP2001230315A (ja) * 2000-02-17 2001-08-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001332614A (ja) * 2000-03-17 2001-11-30 Mitsubishi Electric Corp トレンチ型素子分離構造の製造方法
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
JP3341763B2 (ja) * 2000-04-27 2002-11-05 住友電気工業株式会社 化合物半導体装置の製造方法および化合物半導体装置の製造装置
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6444541B1 (en) * 2000-08-14 2002-09-03 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step
US6472708B1 (en) * 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
JP2002094063A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
KR100354439B1 (ko) * 2000-12-08 2002-09-28 삼성전자 주식회사 트렌치 소자 분리막 형성 방법
US6399461B1 (en) * 2001-01-16 2002-06-04 Promos Technologies, Inc. Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
US6335259B1 (en) * 2001-02-22 2002-01-01 Macronix International Co., Ltd. Method of forming shallow trench isolation
US6624016B2 (en) * 2001-02-22 2003-09-23 Silicon-Based Technology Corporation Method of fabricating trench isolation structures with extended buffer spacers
US6524929B1 (en) * 2001-02-26 2003-02-25 Advanced Micro Devices, Inc. Method for shallow trench isolation using passivation material for trench bottom liner
US6468878B1 (en) * 2001-02-27 2002-10-22 Koninklijke Philips Electronics N.V. SOI LDMOS structure with improved switching characteristics
JP2002313905A (ja) * 2001-04-12 2002-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
US20020197823A1 (en) * 2001-05-18 2002-12-26 Yoo Jae-Yoon Isolation method for semiconductor device
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
US6674124B2 (en) * 2001-11-15 2004-01-06 General Semiconductor, Inc. Trench MOSFET having low gate charge
KR100476691B1 (ko) * 2002-04-18 2005-03-18 삼성전자주식회사 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate
KR100442881B1 (ko) * 2002-07-24 2004-08-02 삼성전자주식회사 고전압 종형 디모스 트랜지스터 및 그 제조방법
KR100533971B1 (ko) * 2002-12-12 2005-12-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
US6750117B1 (en) * 2002-12-23 2004-06-15 Macronix International Co., Ltd. Shallow trench isolation process
US6876035B2 (en) * 2003-05-06 2005-04-05 International Business Machines Corporation High voltage N-LDMOS transistors having shallow trench isolation region
US6887798B2 (en) * 2003-05-30 2005-05-03 International Business Machines Corporation STI stress modification by nitrogen plasma treatment for improving performance in small width devices
KR100512939B1 (ko) * 2003-07-10 2005-09-07 삼성전자주식회사 트렌치 소자분리 방법
US7126193B2 (en) * 2003-09-29 2006-10-24 Ciclon Semiconductor Device Corp. Metal-oxide-semiconductor device with enhanced source electrode
US6924531B2 (en) * 2003-10-01 2005-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. LDMOS device with isolation guard rings
JP2005197475A (ja) * 2004-01-07 2005-07-21 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US7291541B1 (en) * 2004-03-18 2007-11-06 National Semiconductor Corporation System and method for providing improved trench isolation of semiconductor devices
US7262476B2 (en) * 2004-11-30 2007-08-28 Agere Systems Inc. Semiconductor device having improved power density
US7611950B2 (en) * 2004-12-29 2009-11-03 Dongbu Electronics Co., Ltd. Method for forming shallow trench isolation in semiconductor device
US7405443B1 (en) * 2005-01-07 2008-07-29 Volterra Semiconductor Corporation Dual gate lateral double-diffused MOSFET (LDMOS) transistor
US20070032029A1 (en) * 2005-04-19 2007-02-08 Rensselaer Polytechnic Institute Lateral trench power MOSFET with reduced gate-to-drain capacitance
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
CN100517592C (zh) * 2006-04-30 2009-07-22 中芯国际集成电路制造(上海)有限公司 改进浅沟槽隔离间隙填充工艺的方法
US7504676B2 (en) * 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
US20080124890A1 (en) * 2006-06-27 2008-05-29 Macronix International Co., Ltd. Method for forming shallow trench isolation structure
TW200847337A (en) * 2007-05-16 2008-12-01 Promos Technologies Inc Method for preparing a shallow trench isolation
TW200847328A (en) * 2007-05-23 2008-12-01 Promos Technologies Inc Method for preparing a shallow trench isolation
US9059282B2 (en) * 2007-12-03 2015-06-16 Infineon Technologies Ag Semiconductor devices having transistors along different orientations
US20110115019A1 (en) * 2009-11-13 2011-05-19 Maxim Integrated Products, Inc. Cmos compatible low gate charge lateral mosfet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144070A (en) 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection

Also Published As

Publication number Publication date
DE102010051044A1 (de) 2011-05-19
CN102064195B (zh) 2016-02-10
US20110115018A1 (en) 2011-05-19
CN102064195A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
DE102010051044B4 (de) Verbesserter MOS-Leistungstransistor und Verfahren zu seiner Herstellung
DE69616013T2 (de) Halbleiteranordnung vom hochspannungs-ldmos-typ
DE102013022360B3 (de) Halbbrückenschaltung
DE69224709T2 (de) Halbleiteranordnung mit verbesserter Durchbruchspannungs-Charakteristik
DE112013000784B4 (de) Halbleiteranordnung mit aktikver Driftzone
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102013003283B4 (de) Tunneltransistor und Verfahren
DE2706623C2 (de)
DE102004029435B4 (de) Feldplattentrenchtransistor
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE102013200335A1 (de) Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor
DE102006026943B4 (de) Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
DE69418365T2 (de) Hochspannung-MIS-Feldeffekttransistor
WO2005078802A2 (de) Hochsperrendes halbleiterbauelement mit driftstrecke
DE102019104070A1 (de) Multi-Transistor-Vorrichtungen
DE102015109330A1 (de) Halbleiterschaltvorrichtungen mit unterschiedlichen lokalen Transkonduktanzen
DE112019002870T5 (de) Transistoren mit zwei Gate-Leitern und zugehörige Verfahren
DE102009028049B3 (de) Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde
DE102016105908A1 (de) High-Electron-Mobility-Transistor (HEM-Transistor) mit einem in eine Gatestruktur integrierten RC-Netzwerk
DE102009026835B4 (de) Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102015120747B4 (de) Transistorbauelement mit erhöhter gate-drain-kapazität
DE102015109329B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102013215378A1 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
DE69408772T2 (de) Halbleitervorrichtung mit schnellen lateralem DMOST mit Hochspannungs-Sourceelektrode

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MAXIM INTEGRATED PRODUCTS, INC., SAN JOSE, US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, CALIF., US

Effective date: 20121024

Owner name: MAXIM INTEGRATED PRODUCTS, INC., US

Free format text: FORMER OWNER: MAXIM INTEGRATED PRODUCTS, INC., SUNNYVALE, US

Effective date: 20121024

R082 Change of representative

Representative=s name: PATENTANWAELTE CANZLER & BERGMEIER PARTNERSCHA, DE

Effective date: 20121024

Representative=s name: CANZLER & BERGMEIER PATENTANWAELTE, DE

Effective date: 20121024

R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final