CN102064195A - 改进型mos功率晶体管 - Google Patents
改进型mos功率晶体管 Download PDFInfo
- Publication number
- CN102064195A CN102064195A CN2010105473696A CN201010547369A CN102064195A CN 102064195 A CN102064195 A CN 102064195A CN 2010105473696 A CN2010105473696 A CN 2010105473696A CN 201010547369 A CN201010547369 A CN 201010547369A CN 102064195 A CN102064195 A CN 102064195A
- Authority
- CN
- China
- Prior art keywords
- region
- substrate
- power transistor
- groove
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 68
- 230000007704 transition Effects 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 53
- 229920005591 polysilicon Polymers 0.000 claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 8
- 239000010703 silicon Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000002156 mixing Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000000926 separation method Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 12
- 238000002955 isolation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003442 weekly effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种改进型MOS功率晶体管。一种分离式栅极功率晶体管，其包括横向配置的功率MOSFET，所述功率MOSFET包括经掺杂的硅衬底、形成于所述衬底的表面上的栅极氧化物层以及形成于所述栅极氧化物层之上的分离式多晶硅层。所述多晶硅层被分成两个电气隔离的部分，第一部分在所述衬底的沟道区之上形成多晶硅栅极，而第二部分则形成在所述衬底的过渡区的部分之上形成的多晶硅场板。所述场板还在所述衬底的漂移区之上延伸，其中所述漂移区在形成于所述衬底中的填充了场氧化物的沟槽之下。所述场板电气耦合到所述分离式栅极功率晶体管的源极。
Description
技术领域
本发明涉及功率晶体管领域。更具体而言，本发明涉及具有减少的栅极电荷的集成MOS功率晶体管领域。
背景技术
电源是向输出负载或负载组供应电能或其他类型的能量的设备或系统。术语“电源”可以指主配电系统以及其他主或次能量源。开关式电源、开关模式电源或SMPS是包含有开关稳压器的电源。当线性稳压器使用在它自身的作用区中偏置的晶体管来指定输出电压的时候，SMPS主动地将晶体管在完全饱和与完全截止之间以高速率进行切换。由此产生的矩形波于随后通过通常为电感器与电容器(LC)电路的低通滤波器，以获得近似输出电压。
MOSFET(金属氧化物半导体场效应晶体管)常用于SMPS。MOSFET具有栅极端子、漏极端子和源极端子，以及被称为本体、基极、主体或衬底的第四端子。衬底简单地指在其中设置有栅极、源极和漏极的半导体主体。第四端子发挥将晶体管偏置到工作状态中的作用。栅极端子对通过衬底中的沟道区的电子流进行调节，或者使能或者阻断电子流通过沟道。电子在受到施加的电压的影响时从源极端子通过沟道流向漏极端子。
MOSFET的沟道是经掺杂的，以产生N型半导体或P型半导体。在增强型MOSFET的情况中，漏极和源极可以与沟道相反类型地掺杂；或者如在耗尽型MOSFET中那样与沟道相同类型地掺杂。MOSFET利用栅极与衬底之间的绝缘体，如二氧化硅。这种绝缘体常被称为栅极氧化物。因此，栅极端子由栅极氧化物与衬底中的沟道分离。
当在栅极与源极端子之间施加电压时，所生成的电场穿透栅极氧化物，并在半导体-绝缘体界面上产生所谓的“反型层”，或者沟道。反型沟道的类型是与源极和漏极相同的P型或N型，从而提供可以让电流通过的沟道。改变栅极与衬底之间的电压会调制该层的电导率，这起到控制漏极与源极之间的电流的作用。
功率MOSFET是广泛用作例如200V以下的低电压开关的特定类型的MSOFET。横向功率MOSFET指的是这样的配置：在其中漏极和源极两者彼此横向定位，比如全都在衬底的顶面上。这与在其中漏极和源极相对于彼此垂直堆叠，比如源极在衬底的顶面而漏极在底面的垂直功率MOSFET相反。
在能够以多快的速度开启与关闭功率MOSFET中的一个限制因素是导通和截止晶体管所需的栅极电荷量。栅极电荷指的是移入和移出栅极以相应地导通和截止晶体管的电子的数量。所需的栅极电荷越大，开启和关闭晶体管的时间就越长。在开关式电源中快速地开关功率晶体管是有利的。频率越高，在SMPS的栅极驱动电路中使用的分立组件的尺寸就越小。较小的组件比较大的组件便宜。
图1示例说明常规横向功率MOSFET的一个示例性配置的剖面侧视图。在这一示例性配置中，对衬底10进行了掺杂，以形成P型区或阱12，以及N型区或阱14。P型阱12包括具有在P+区20与N+区22之间结合的接触24的双扩散源极16。接触24将P+区20和N+区22短接在一起。接触24起到功率晶体管的源极接触的作用，并且源极短接到衬底的本体，其在这一示例性配置中为P型。源极接触端子42耦合到接触24，并因此耦合到源极16。衬底10还被掺杂用以形成N型区14内的N+区18。N+区18起到功率晶体管的漏极的作用。漏极接触端子40耦合到漏极18。在衬底10的顶面中形成有沟槽26。沟槽26填充了场氧化物。可以使用浅沟槽隔离(STI)来形成沟槽26，并且在这种情况下填充了场氧化物的沟槽被称为浅沟槽隔离(STI)区。
在衬底10的顶面上形成有栅极氧化物28。在栅极氧化物28之上形成有多晶硅栅极30。如图1中所示，在多晶硅栅极30与衬底10之间的栅极氧化物层28为薄氧化物层。多晶硅栅极30在STI区之上延伸，以支持高的漏极-栅极电压。
在衬底10中存在三个主要区域与功率晶体管的工作相关：沟道区、过渡区和漂移区。沟道区在多晶硅栅极30的下方并且在衬底10的P型区12中形成。也就是说，沟道区形成在多晶硅栅极30与P型区12重叠之处。漂移区是N型区12在沟槽26或STI区下方的部分。漂移区是在晶体管关闭状态下大部分漏极-栅极电压下降之处。STI区对于实现高的漏极-栅极电压是必要的。否则如果多晶硅栅极30终止于薄栅极氧化物之上，那么这将造成跨栅极氧化物的电压过高，而功率晶体管将无法工作。因此，STI区和在STI区之上的多晶硅栅极延长部分对于降低高的栅极-漏极电压是必要的。
过渡区是N型区12在栅极氧化物28和多晶硅栅极30下方的部分。过渡区在功率晶体管导通时提供从沟道区到漂移区的电流路径。过渡区也被称为聚积区或颈区。在许多应用中，过渡区是低电压功率MOSFET中的导通电阻的最大单独组成部分的成因。过渡区的长度是重要的设计考虑，其中长度指的是图1中的水平方向。如果长度过短，那么功率MOSFET的导通电阻会增大，而该器件在硬导通时会遭受到过早的准饱和。如果长度过长，那么导通电阻会饱和，比导通电阻会增大，而击穿电压会下降。多晶硅栅极30位于过渡区之上的部分是栅极电容的重要部分的成因，并且因此是栅极电荷的成因。
发明内容
分离式栅极功率晶体管包括横向配置的功率MOSFET，所述功率MOSFET包括经掺杂的硅衬底、形成于衬底的表面上的栅极氧化物层，以及形成于栅极氧化物层之上的分离式多晶硅层。多晶硅层被切成两个电气隔离的部分，第一部分形成位于衬底的沟道区之上的多晶硅栅极，而第二部分形成在衬底的过渡区的一部分上形成的多晶硅场板。场板还在衬底的漂移区之上延伸，其中漂移区在形成于衬底中的填充了场氧化物的沟槽之下。场板电气耦合到分离式栅极功率晶体管的源极。
在一方面中，公开了一种分离式栅极功率晶体管。所述分离式栅极功率晶体管包括：经掺杂的衬底，其包括在第一掺杂区内的源极和沟道区、在第二掺杂区内的漏极和过渡区以及在第二掺杂区内的沟槽，其中沟槽形成于衬底的第一表面中并且沟槽填充了场氧化物，并且其中沟道区位于源极与过渡区之间，过渡区位于沟道区与沟槽之间，并且沟槽位于过渡区与漏极之间；位于衬底的第一表面上的栅极氧化物层；位于栅极氧化物层上和沟道区之上的栅极；以及位于栅极氧化物层上和过渡区的第一部分与沟槽的一部分之上的场板，其中栅极与场板分离，从而使过渡区的第二部分既不被栅极也不被场板覆盖，并且其中场板经由导电迹线电气耦合到漏极。
在另一方面中，公开了一种制造分离式栅极功率晶体管的方法。所述方法包括：对衬底进行掺杂以形成第一掺杂区内的源极和沟道区、第二掺杂区内的漏极和过渡区，其中沟道区位于源极与过渡区之间，并且过渡区位于沟道区与漏极之间；在过渡区靠近漏极的部分内形成沟槽；用场氧化物填充沟槽；向衬底的顶面应用栅极氧化物层；在沟道区、过渡区和沟槽的一部分之上形成导电层；去除导电层在过渡区的第一部分之上的部分，从而形成包括位于沟道区之上的第一导电层部分和位于过渡区的第二部分与沟槽的部分之上的第二导电层部分在内的两个分离的导电层部分；并且形成导电迹线，以将第二导电层部分电气耦合到源极。
在一些实施方式中，栅极和场板为多晶硅。在一些实施方式中，第一掺杂区为P型区并且第二掺杂区为N型区。在一些实施方式中，功率晶体管包括横向双扩散金属氧化物半导体场效应晶体管。经掺杂的衬底还包括第二掺杂区内的漂移区，其中漂移区位于沟槽之下。功率晶体管还包括耦合到漏极的导电漏极端子和耦合到源极的导电源极端子，其中源极端子经由导电迹线耦合到场板。在一些实施方式中，衬底包括硅衬底。在一些实施方式中，源极包括双扩散区。在一些实施方式中，沟槽是使用浅沟槽隔离工艺形成的。
附图说明
图1示例说明常规横向功率MOSFET的一个示例性配置的剖面侧视图。
图2示例说明根据一个实施方式的分离式栅极横向配置的功率晶体管的剖面侧视图。
图3示例说明如图1中所示的常规功率MOSFET和图2的分离式栅极功率MOSFET的栅极电荷曲线。
分离式栅极功率晶体管的实施方式是关于附图的几个视图进行描述的。在适当情况下并且仅当相同元件在一个以上的附图中公开和表示的情况下，将使用相同的参考数字来代表这样的相同元件。
具体实施方式
本申请的实施方式针对分离式栅极功率晶体管。本领域中的技术人员将会认识：以下对分离式栅极功率晶体管的详细描述只是示例说明性的，而并不是为了以任何方式成为限制性的。从此公开内容中获益的这样的技术人员将会很容易地联想到分离式栅极功率晶体管的其他实施方式。
现在将要对如附图中所示的分离式栅极功率晶体管的实施作出详细参考。在全部附图和以下的详细描述中将会使用相同的参考标号来指代相同或相似的部件。为清晰起见，并未示出和描述在此所描述的实施的所有常规特征。当然，应当认识到，在任何这样的实际实施的开发中，必须作出许多特定实施决定以实现开发者的具体目标，比如符合与应用和业务相关的约束，并且这些具体目标在不同的实施之间和不同的开发者之间将会有所不同。另外，应当认识到，这样的开发工作可能是复杂而耗时的，但仍然是从本公开内容中获益的本领域中的技术人员的日常工程任务。
分离式栅极功率晶体管的实施方式包括横向配置的功率MOSFET，所述功率MOSFET包括经掺杂的硅衬底、形成于衬底的表面上的栅极氧化物层以及形成于栅极氧化物层之上的分离式多晶硅层。多晶硅层被切成两个电气隔离的部分——形成位于衬底的沟道区之上的多晶硅栅极的第一部分，以及形成在衬底的过渡区的一部分之上形成的多晶硅场板的第二部分。场板还在衬底的漂移区之上延伸，其中漂移区在形成于衬底中的填充了场氧化物的沟槽之下。场板电气耦合到功率晶体管的源极。
多晶硅层在过渡区上被切断。因为栅极电容的重要一部分归因于多晶硅栅极形成在过渡区之上的部分，所以过渡区之上的切断的多晶硅的去除会降低栅极电容，并从而减少栅极电荷。对于给定的导通电阻，分离式栅极配置将每周期的栅极电荷减少大约50％。栅极电荷决定了可以多快地开启和关闭开关。对于整个系统而言，栅极电荷的减少允许在效率相同的情况下更快的开关，并且因此允许更高的频率。更高的频率允许可降低成本的更小的分立组件的使用。分离式栅极功率晶体管配置适用于所有具有内部开关的可开关电源集成电路。这一配置不仅限于集成MOSFET。分离式栅极功率晶体管配置可应用于任何横向功率MOSFET，无论是集成的还是分立的。
图2示例说明根据一个实施方式的分离式栅极横向配置的功率晶体管的剖面侧视图。在这一示例性配置中，功率晶体管为N沟道双扩散MOSFET(N沟道DMOSFET)。对衬底110进行了掺杂，以形成P型区112和N型区114。P型区112包括具有在P+区120与N+区122之间结合的接触124的双扩散源极116。接触124将P+区120和N+区122短接在一起。接触124起到分离式栅极功率晶体管的源极接触的作用，而源极短接到衬底的为P型的本体。P型区在衬底110的包括图2的右侧上的N型区114的下方在内的下部的整个宽度上延伸。源极接触端子142耦合到接触124，并因此耦合到源极116。衬底110还被掺杂用以形成N型区114内的N+区118。N+区118起到分离式栅极功率晶体管的漏极的作用。栅极接触端子140耦合到漏极118。沟槽126形成在衬底110的顶面中。沟槽126填充了场氧化物。在一些实施方式中，沟槽126是使用浅沟槽隔离(STI)工艺而形成的，并且填充了场氧化物的沟槽被称为STI区。在其他实施方式中，沟槽126是使用任意能够去除衬底的一部分以形成厚场氧化物区的常规半导体制造技术而形成的。
栅极氧化物128形成在衬底110的顶面上。在一些实施方式中，栅极氧化物层是使用常规半导体沉积工艺而沉积的。在栅极氧化物128之上形成有多晶硅层。一片多晶硅层在随后被去除，形成两个电气隔离的多晶硅部分。在一些实施方式中，多晶硅部分是使用常规半导体沉积和蚀刻工艺而形成的。第一多晶硅部分形成多晶硅栅极130。第二多晶硅部分形成场板132。多晶硅栅极130和场板132由与被去除的多晶硅片相对应的间隙134物理隔离。绝缘氧化物138覆盖多晶硅栅极130和场板132。如图2中所示，多晶硅栅极130与衬底110之间的栅极氧化物层128以及场板132与衬底110之间的栅极氧化物层128为薄氧化物层。场板132通过间隙134与多晶硅栅极130电气隔离，并且场板132电气耦合到源极116。在许多应用中，功率晶体管的布局具有许多相间错杂的条带，例如源极条带、栅极条带和漏极条带。例如，漏极条带起到漏极接触端子140的作用，而源极条带起到源极接触端子142的作用。在分离式栅极功率晶体管中，栅极和场板也可以布局在由间隙隔离的条带之中。例如，场板条带起到场板接触端子的作用，其在图2中被图解说明为场板接触端子144。参照图2，条带朝向页面内或页面外。如果栅极通常在可以为数百微米长的其条带的末端连接，那么场板同样作为条带延伸，其末端通过导电迹线电气连接到源极条带。图2将这一点概念性地示例说明为耦合场板接触端子144与源极接触端子142的导电迹线146。备选地，场板132和源极116可以沿器件的整个宽度，或者沿器件宽度上的周期式接触点进行电气耦合，其中器件的宽度朝向图2的页面内和页面外。在这些备选配置中，在氧化物138内切入了间隙，以向场板132提供接触接入点。在氧化物138的每个所需接触点或区中切有间隙。
场板132在填充了场氧化物的沟槽126之上延伸，以支持高的栅极-漏极电压。场板132对于维持击穿电压是必要的。如果去除了场板，例如去除了过渡区之上的整个多晶硅栅极部分，那么击穿电压将会受到影响。在这种情况下，几乎所有栅极-漏极电压都跨过薄栅极氧化物下降，这无法使功率晶体管满足额定电压。
在衬底110中存在三个主要区与分离式栅极功率晶体管的工作相关：沟道区、过渡区和漂移区。沟道区在多晶硅栅极130的下方和衬底110的P型区112中形成。也就是说，沟道区形成于多晶硅栅极130与P型区112重叠之处。漂移区是N型区114在沟槽126或STI区下方的部分。漂移区对于支持高的栅极-漏极电压是必要的。否则如果场板132终止于薄栅极氧化物之上，那么这将导致栅极氧化物之上的电压过高，而分离式栅极功率晶体管将无法工作。因此，STI区和在STI区之上的场板的延长部分对于高的栅极-漏极电压的降低是必要的。
过渡区是N型区114在栅极氧化物128、间隙134和场板132下方的部分。过渡区在分离式栅极功率晶体管导通时提供从沟道区到漂移区的电流路径。过渡区也被称为聚积区或颈区。
图3示例说明如图1中所示的常规功率MOSFET和图2的分离式栅极功率MOSFET的栅极电荷曲线。栅极电荷曲线是MOSFET的常用择优标准。为了确定栅极电荷，要将漏极通过负载电阻连接到额定电源电压，将源极接地，并且将栅极接地。恒定电流被迫进入栅极，并且测量栅极-源极电压Vgs。随着电源电压被施加到栅极，栅极-源极电压Vgs开始上升直至达到阈值电压，所述阈值电压在这一例子中为1.5V。阈值电压对应于曲线的平坦部分，该部分是功率晶体管开始导通之处。当栅极-源极电压Vgs达到在这一例子中为5V的满额定电压时，轨迹线停止。栅极电荷被确定为经测量的电压的积分。在图3中所示的例子中，为具有5V的额定栅极-源极电压和24V的工作电压的功率MOSFET测量了栅极电荷曲线。一般而言，在不需要增加形成分离式栅极功率晶体管的工作栅极(active gate)和场板的多晶硅所占的面积的情况下，工作电压范围是14V到60V。
曲线200为图2的分离式栅极功率晶体管的栅极电荷曲线，而曲线210是用于类似的常规功率晶体管，如图1的功率晶体管的。在图3中可以看出，相比于常规功率晶体管，分离式栅极功率晶体管的栅极电荷减少了大约50％。通过去除多晶硅片而减小工作栅极的尺寸可减少栅极电荷。防止分离式栅极功率晶体管的击穿仍然是必要的，这是通过使用场板来实现的。工作多晶硅栅极和场板是电气隔离的，从而使影响工作栅极的电荷降低到可能的最低水平。
还可以看出，相比于曲线210的平坦部分，曲线200的平坦部分缩短了大约75％。平坦部分代表栅极-漏极电荷Qgd，其为跨平坦区的栅极-漏极电压的积分。在平坦区内，有越来越多的电流被迫进入栅极，但栅极-源极电压则维持不变。栅极-漏极电荷Qgd相关于漏极与栅极之间的反馈电容。一般而言，栅极位于漏极阱之上的部分被放大并且比栅极位于源极阱之上的部分对于栅极电荷具有更大的影响。如在分离式栅极功率晶体管中所做的那样将场板电气连接到源极，能有效地在栅极与漏极之间放置导电屏蔽。这降低了与密勒效应(Miller effect)有关的反馈电容。在栅极电荷曲线上的缩短的平坦部分反映了在反馈电容中的这一降低。
分离式栅极功率晶体管提供了导通电阻(R)与栅极电荷(Qg)的乘积的减小。功率MOSFET的导通电阻是当晶体管导通时在漏极与源极之间的电阻。然而，在被称为“比导通电阻”的导通电阻(R)与栅极面积(A)的乘积中有轻微增大。比导通电阻提供了功率晶体管的尺寸的概念性量度。分离式栅极配置的比导通电阻不是由于物理栅极面积A的增加而上升的，因为具有两个多晶硅条带的分离式栅极功率晶体管的半节距与具有单一多晶硅条带的相当的常规功率晶体管的保持相同。相反，比导通电阻是由于导通电阻R的增大而增大的。当分离式栅极功率晶体管被完全导通时，例如当栅极-源极电压Vgs＝5V时，电流流经沟道区，跨过位于填充了场氧化物的沟槽之下的过渡区和漂移区，并回到N+漏极。在多晶硅栅极覆盖过渡区的常规配置中，在过渡区之上的多晶硅栅极为5V，其在过渡区中聚积电子。当栅极-源极电压Vgs为正时，认为过渡区是被聚积的，而不是被反转的。随着更多电子在过渡区中聚积，电阻会降低。然而，在分离式栅极配置中，去除了多晶硅栅极在过渡区之上的部分，而其余部分(场板)则连接到源极，而不是工作栅极的5V。因此，电子不在过渡区中聚积，过渡区简单地具有其正常的平衡电子浓度。相比于非分离式栅极配置，在过渡区中存在较少的电子，这会导致较高的电阻。在一个示例性应用中，在R*Qg乘积中存在大约44％的降低，并且在乘积R*A中存在大约12％的增大。
由于接地的场板将导通电流导离栅极氧化物并增大击穿电压Bvdss，所以分离式栅极功率晶体管还提高了热载流子的寿命。对于任何给定的电源电压，场板都降低电场，这有效地维持或增大了分离式栅极功率晶体管的击穿电压。一般而言，分离式栅极配置和填充了场氧化物的沟槽耗散过量的电荷并且避免分离式栅极晶体管的过早击穿。提高的热载流子寿命和增大的击穿电压造成R*A乘积中的12％的增大的部分恢复。在分离式栅极配置中，场板在STI区之上延伸，并且场板电气连接到源极。由此产生的源极-漏极电容增大的量略少于栅极-漏极电容中降低的量。因此源极-漏极电容更高，但总体而言仍有效率的提高。
在一个示例性应用中，多晶硅栅极128与场板132之间的切割间隙134(图2)是使用0.18微米半导体处理技术制造的，由此产生0.25微米宽的间隙。然而，间隙可以大于或小于0.25微米，尺寸仅受限于可用技术。例如，利用0.13微米半导体制造技术可以得到0.2微米的间隙宽度。在实践中，间隙可以如技术所允许的那样小，从而最大限度地减小晶体管的整体尺寸，比如半节距。一般而言，相比于相当的不具有分离式栅极配置的功率晶体管，分离式栅极功率晶体管的形成可以在不增加半节距的情况下实现。
下文着重介绍分离式栅极功率晶体管的，特别是相比于相当的功率晶体管的一些电气特性。第一，导通电阻略高(对于24V的器件大约高12％)，因为当器件导通时过渡区不再被聚积。场板连接到源极，因此场板是接地的，并且过渡区不具有一样高的电子浓度。第二，栅极电容和栅极电荷因较小的栅极面积而降低。第三，由于与源极相连的场板位于栅极与漏极之间，因此栅极-漏极反馈电容被大大降低。因为在开关期间栅极-漏极电容因密勒效应而被放大，所以这进一步减少了栅极电荷。第四，降低了峰值碰撞电离，从而提高了热载流子的寿命。或者，对于给定的热载流子寿命，降低了半节距。第五，增大了击穿电压BVdss。第六，提高了开关模式电源(SMPS)的效率。
分离式栅极功率晶体管的实施方式在上文中被描述为N沟道MOSFET。备选的实施方式也被考虑到，例如P沟道MOSFET。P沟道MOSFET的应用需要略为不同的配置。在分离式栅极功率晶体管在各方面都被配置以具有同已描述的实施方式中所示的相反的极性的情况下可以实施备选配置。
栅极材料在上文中被描述为多晶硅。备选地，栅极可以由包括但不限于多晶硅和/或金属等在内的任何在半导体晶体管的制造中所使用的常规材料制成。衬底在上文中被描述为硅。备选地，衬底可以为硅基化合物，例如硅锗(SiGe)等。
依据合并了用以促进对功率晶体管的构造和工作原理的理解的细节的具体实施方式，对分离式栅极功率晶体管进行了描述。在此对具体实施方式及其细节的这样的参考不是为了限制附于此的权利要求的范围。本领域中的技术人员将会清楚，在不背离功率晶体管的精髓和范围的情况下，可以在为示例说明而选取的实施方式中做出修改。
Claims (17)
1.一种功率晶体管，其包括：
a.经掺杂的衬底，其包括在第一掺杂区内的源极和沟道区、在第二掺杂区内的漏极和过渡区以及在所述第二掺杂区内的沟槽，其中所述沟槽形成在所述衬底的第一表面中并且所述槽填充了场氧化物，并且其中所述沟道区位于所述源极与所述过渡区之间，所述过渡区位于所述沟道区与所述沟槽之间，并且所述沟槽位于所述过渡区与所述漏极之间；
b.位于所述衬底的所述第一表面上的栅极氧化物层；
c.位于所述栅极氧化物层上和所述沟道区之上的栅极；以及
d.位于所述栅极氧化物层上和所述过渡区的第一部分以及所述沟槽的一部分之上的场板，其中所述栅极与所述场板分离，从而使所述过渡区的第二部分既不被所述栅极也不被所述场板覆盖，并且其中所述场板经由导电迹线电气耦合到所述漏极。
2.根据权利要求1的功率晶体管，其中所述栅极和所述场板包括多晶硅。
3.根据权利要求1的功率晶体管，其中所述第一掺杂区为P型区并且所述第二掺杂区为N型区。
4.根据权利要求1的功率晶体管，其中所述功率晶体管包括横向双扩散金属氧化物半导体场效应晶体管。
5.根据权利要求1的功率晶体管，其中所述经掺杂的衬底还包括在所述第二掺杂区内的漂移区，其中所述漂移区位于所述沟槽之下。
6.根据权利要求1的功率晶体管，其还包括耦合到所述漏极的导电漏极端子和耦合到所述源极的导电源极端子，其中所述源极端子经由所述导电迹线耦合到所述场板。
7.根据权利要求1的功率晶体管，其中所述衬底包括硅衬底。
8.根据权利要求1的功率晶体管，其中所述源极包括双扩散区。
9.一种制造功率晶体管的方法，所述方法包括：
a.对衬底进行掺杂，以形成第一掺杂区内的源极和沟道区、第二掺杂区内的漏极和过渡区，其中所述沟道区位于所述源极与所述过渡区之间，并且所述过渡区位于所述沟道区与所述漏极之间；
b.在所述过渡区靠近所述漏极的部分内形成沟槽；
c.用场氧化物填充所述沟槽；
d.向所述衬底的顶面施加栅极氧化物层；
e.在所述沟道区、所述过渡区以及所述沟槽的一部分之上形成导电层；
f.去除所述导电层在所述过渡区的第一部分之上的部分，从而形成包括位于所述沟道区之上的第一导电层部分和位于所述过渡区的第二部分与所述沟槽的所述部分之上的第二导电层部分在内的两个分离的导电层部分；并且
g.形成导电迹线，用以将所述第二导电层部分电气耦合到所述源极。
10.根据权利要求9的方法，其还包括在所述衬底中的所述源极上形成导电源极端子并且在所述衬底中的所述漏极上形成导电漏极端子，其中所述源极端子经由所述导电迹线电气耦合到所述第二导电层。
11.根据权利要求9的方法，其中所述栅极和所述场板包括多晶硅。
12.根据权利要求9的方法，其中所述第一掺杂区为P型区并且所述第二掺杂区为N型区。
13.根据权利要求9的方法，其中所述功率晶体管包括横向双扩散金属氧化物半导体场效应晶体管。
14.根据权利要求9的方法，其中所述经掺杂的衬底还包括在所述第二掺杂区内的漂移区，其中所述漂移区位于所述沟槽之下。
15.根据权利要求9的方法，其中所述衬底包括硅衬底。
16.根据权利要求9的方法，其中所述源极包括双扩散区。
17.根据权利要求9的方法，其中所述沟槽是使用浅沟槽隔离工艺形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/618,515 US20110115018A1 (en) | 2009-11-13 | 2009-11-13 | Mos power transistor |
| US12/618,515 | 2009-11-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102064195A true CN102064195A (zh) | 2011-05-18 |
| CN102064195B CN102064195B (zh) | 2016-02-10 |
Family
ID=43877852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010547369.6A Active CN102064195B (zh) | 2009-11-13 | 2010-11-15 | 改进型mos功率晶体管 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110115018A1 (zh) |
| CN (1) | CN102064195B (zh) |
| DE (1) | DE102010051044B4 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558611A (zh) * | 2015-09-25 | 2017-04-05 | 厦门市三安集成电路有限公司 | 一种基于多重栅极结构的金氧半场效晶体管及其制备方法 |
| CN111211087A (zh) * | 2014-03-20 | 2020-05-29 | 美国芯凯公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| WO2020258130A1 (en) * | 2019-06-27 | 2020-12-30 | Yangtze Memory Technologies Co., Ltd. | Novel 3d nand memory device and method of forming the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120175679A1 (en) * | 2011-01-10 | 2012-07-12 | Fabio Alessio Marino | Single structure cascode device |
| US9041102B2 (en) | 2012-06-22 | 2015-05-26 | Monolithic Power Systems, Inc. | Power transistor and associated method for manufacturing |
| CN110767740B (zh) * | 2018-07-27 | 2021-10-15 | 无锡华润上华科技有限公司 | 半导体器件及其制造方法 |
| US11610978B2 (en) * | 2021-03-11 | 2023-03-21 | Nxp B.V. | LDMOS with an improved breakdown performance |
| CN113097310B (zh) * | 2021-04-02 | 2023-03-24 | 重庆邮电大学 | 一种具有电子积累效应的鳍式EAFin-LDMOS器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844275A (en) * | 1994-09-21 | 1998-12-01 | Fuji Electric Co., Ltd. | High withstand-voltage lateral MOSFET with a trench and method of producing the same |
| US6091110A (en) * | 1998-03-30 | 2000-07-18 | Spectrian Corporation | MOSFET device having recessed gate-drain shield and method |
| CN1344032A (zh) * | 2000-09-11 | 2002-04-10 | 株式会社东芝 | 半导体器件 |
| CN1457514A (zh) * | 2001-02-27 | 2003-11-19 | 皇家菲利浦电子有限公司 | 具有改进开关特性的硅上绝缘体ld金属氧化物半导体结构 |
Family Cites Families (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5121176A (en) * | 1990-02-01 | 1992-06-09 | Quigg Fred L | MOSFET structure having reduced gate capacitance |
| US5229308A (en) * | 1990-04-30 | 1993-07-20 | Xerox Corporation | Bipolar transistors with high voltage MOS transistors in a single substrate |
| US5252848A (en) * | 1992-02-03 | 1993-10-12 | Motorola, Inc. | Low on resistance field effect transistor |
| US5539238A (en) * | 1992-09-02 | 1996-07-23 | Texas Instruments Incorporated | Area efficient high voltage Mosfets with vertical resurf drift regions |
| US5273922A (en) * | 1992-09-11 | 1993-12-28 | Motorola, Inc. | High speed, low gate/drain capacitance DMOS device |
| US5719421A (en) * | 1994-10-13 | 1998-02-17 | Texas Instruments Incorporated | DMOS transistor with low on-resistance and method of fabrication |
| US5585294A (en) * | 1994-10-14 | 1996-12-17 | Texas Instruments Incorporated | Method of fabricating lateral double diffused MOS (LDMOS) transistors |
| EP0746033A3 (en) * | 1995-06-02 | 1999-06-02 | Texas Instruments Incorporated | Improvements in or relating to semiconductor processing |
| JPH0969748A (ja) * | 1995-09-01 | 1997-03-11 | Matsushita Electric Ind Co Ltd | Ｓａｗデバイスおよびその製造方法 |
| US5719085A (en) * | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| US6242787B1 (en) * | 1995-11-15 | 2001-06-05 | Denso Corporation | Semiconductor device and manufacturing method thereof |
| JPH10303291A (ja) * | 1997-04-25 | 1998-11-13 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US6144070A (en) * | 1997-08-29 | 2000-11-07 | Texas Instruments Incorporated | High breakdown-voltage transistor with electrostatic discharge protection |
| US6118167A (en) * | 1997-11-13 | 2000-09-12 | National Semiconductor Corporation | Polysilicon coated nitride-lined shallow trench |
| US5976948A (en) * | 1998-02-19 | 1999-11-02 | Advanced Micro Devices | Process for forming an isolation region with trench cap |
| US5918137A (en) * | 1998-04-27 | 1999-06-29 | Spectrian, Inc. | MOS transistor with shield coplanar with gate electrode |
| TW396520B (en) * | 1998-10-30 | 2000-07-01 | United Microelectronics Corp | Process for shallow trench isolation |
| US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6144069A (en) * | 1999-08-03 | 2000-11-07 | United Microelectronics Corp. | LDMOS transistor |
| US6307447B1 (en) * | 1999-11-01 | 2001-10-23 | Agere Systems Guardian Corp. | Tuning mechanical resonators for electrical filter |
| JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6413827B2 (en) * | 2000-02-14 | 2002-07-02 | Paul A. Farrar | Low dielectric constant shallow trench isolation |
| JP2001230315A (ja) * | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001332614A (ja) * | 2000-03-17 | 2001-11-30 | Mitsubishi Electric Corp | トレンチ型素子分離構造の製造方法 |
| US6541382B1 (en) * | 2000-04-17 | 2003-04-01 | Taiwan Semiconductor Manufacturing Company | Lining and corner rounding method for shallow trench isolation |
| JP3341763B2 (ja) * | 2000-04-27 | 2002-11-05 | 住友電気工業株式会社 | 化合物半導体装置の製造方法および化合物半導体装置の製造装置 |
| US6781194B2 (en) * | 2001-04-11 | 2004-08-24 | Silicon Semiconductor Corporation | Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein |
| US6444541B1 (en) * | 2000-08-14 | 2002-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming lining oxide in shallow trench isolation incorporating pre-annealing step |
| US6472708B1 (en) * | 2000-08-31 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with structure having low gate charge |
| KR100354439B1 (ko) * | 2000-12-08 | 2002-09-28 | 삼성전자 주식회사 | 트렌치 소자 분리막 형성 방법 |
| US6399461B1 (en) * | 2001-01-16 | 2002-06-04 | Promos Technologies, Inc. | Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions |
| US6624016B2 (en) * | 2001-02-22 | 2003-09-23 | Silicon-Based Technology Corporation | Method of fabricating trench isolation structures with extended buffer spacers |
| US6335259B1 (en) * | 2001-02-22 | 2002-01-01 | Macronix International Co., Ltd. | Method of forming shallow trench isolation |
| US6524929B1 (en) * | 2001-02-26 | 2003-02-25 | Advanced Micro Devices, Inc. | Method for shallow trench isolation using passivation material for trench bottom liner |
| JP2002313905A (ja) * | 2001-04-12 | 2002-10-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| US20020197823A1 (en) * | 2001-05-18 | 2002-12-26 | Yoo Jae-Yoon | Isolation method for semiconductor device |
| DE10131707B4 (de) * | 2001-06-29 | 2009-12-03 | Atmel Automotive Gmbh | Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung |
| US6674124B2 (en) * | 2001-11-15 | 2004-01-06 | General Semiconductor, Inc. | Trench MOSFET having low gate charge |
| KR100476691B1 (ko) * | 2002-04-18 | 2005-03-18 | 삼성전자주식회사 | 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법 |
| US6521923B1 (en) * | 2002-05-25 | 2003-02-18 | Sirenza Microdevices, Inc. | Microwave field effect transistor structure on silicon carbide substrate |
| KR100442881B1 (ko) * | 2002-07-24 | 2004-08-02 | 삼성전자주식회사 | 고전압 종형 디모스 트랜지스터 및 그 제조방법 |
| KR100533971B1 (ko) * | 2002-12-12 | 2005-12-07 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6750117B1 (en) * | 2002-12-23 | 2004-06-15 | Macronix International Co., Ltd. | Shallow trench isolation process |
| US6876035B2 (en) * | 2003-05-06 | 2005-04-05 | International Business Machines Corporation | High voltage N-LDMOS transistors having shallow trench isolation region |
| US6887798B2 (en) * | 2003-05-30 | 2005-05-03 | International Business Machines Corporation | STI stress modification by nitrogen plasma treatment for improving performance in small width devices |
| KR100512939B1 (ko) * | 2003-07-10 | 2005-09-07 | 삼성전자주식회사 | 트렌치 소자분리 방법 |
| US7126193B2 (en) * | 2003-09-29 | 2006-10-24 | Ciclon Semiconductor Device Corp. | Metal-oxide-semiconductor device with enhanced source electrode |
| US6924531B2 (en) * | 2003-10-01 | 2005-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | LDMOS device with isolation guard rings |
| JP2005197475A (ja) * | 2004-01-07 | 2005-07-21 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
| US7112513B2 (en) * | 2004-02-19 | 2006-09-26 | Micron Technology, Inc. | Sub-micron space liner and densification process |
| US7291541B1 (en) * | 2004-03-18 | 2007-11-06 | National Semiconductor Corporation | System and method for providing improved trench isolation of semiconductor devices |
| US7262476B2 (en) * | 2004-11-30 | 2007-08-28 | Agere Systems Inc. | Semiconductor device having improved power density |
| US7611950B2 (en) * | 2004-12-29 | 2009-11-03 | Dongbu Electronics Co., Ltd. | Method for forming shallow trench isolation in semiconductor device |
| US7405443B1 (en) * | 2005-01-07 | 2008-07-29 | Volterra Semiconductor Corporation | Dual gate lateral double-diffused MOSFET (LDMOS) transistor |
| US20070032029A1 (en) * | 2005-04-19 | 2007-02-08 | Rensselaer Polytechnic Institute | Lateral trench power MOSFET with reduced gate-to-drain capacitance |
| US7282765B2 (en) * | 2005-07-13 | 2007-10-16 | Ciclon Semiconductor Device Corp. | Power LDMOS transistor |
| US7589378B2 (en) * | 2005-07-13 | 2009-09-15 | Texas Instruments Lehigh Valley Incorporated | Power LDMOS transistor |
| US7235845B2 (en) * | 2005-08-12 | 2007-06-26 | Ciclon Semiconductor Device Corp. | Power LDMOS transistor |
| CN100517592C (zh) * | 2006-04-30 | 2009-07-22 | 中芯国际集成电路制造(上海)有限公司 | 改进浅沟槽隔离间隙填充工艺的方法 |
| US7504676B2 (en) * | 2006-05-31 | 2009-03-17 | Alpha & Omega Semiconductor, Ltd. | Planar split-gate high-performance MOSFET structure and manufacturing method |
| US20080124890A1 (en) * | 2006-06-27 | 2008-05-29 | Macronix International Co., Ltd. | Method for forming shallow trench isolation structure |
| TW200847337A (en) * | 2007-05-16 | 2008-12-01 | Promos Technologies Inc | Method for preparing a shallow trench isolation |
| TW200847328A (en) * | 2007-05-23 | 2008-12-01 | Promos Technologies Inc | Method for preparing a shallow trench isolation |
| US9059282B2 (en) * | 2007-12-03 | 2015-06-16 | Infineon Technologies Ag | Semiconductor devices having transistors along different orientations |
| US20110115019A1 (en) * | 2009-11-13 | 2011-05-19 | Maxim Integrated Products, Inc. | Cmos compatible low gate charge lateral mosfet |
-
2009
- 2009-11-13 US US12/618,515 patent/US20110115018A1/en not_active Abandoned
-
2010
- 2010-11-11 DE DE102010051044.0A patent/DE102010051044B4/de active Active
- 2010-11-15 CN CN201010547369.6A patent/CN102064195B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844275A (en) * | 1994-09-21 | 1998-12-01 | Fuji Electric Co., Ltd. | High withstand-voltage lateral MOSFET with a trench and method of producing the same |
| US6091110A (en) * | 1998-03-30 | 2000-07-18 | Spectrian Corporation | MOSFET device having recessed gate-drain shield and method |
| CN1344032A (zh) * | 2000-09-11 | 2002-04-10 | 株式会社东芝 | 半导体器件 |
| CN1457514A (zh) * | 2001-02-27 | 2003-11-19 | 皇家菲利浦电子有限公司 | 具有改进开关特性的硅上绝缘体ld金属氧化物半导体结构 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111211087A (zh) * | 2014-03-20 | 2020-05-29 | 美国芯凯公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| CN111211087B (zh) * | 2014-03-20 | 2024-01-02 | 芯凯科技国际控股有限合伙公司 | 具有改进的栅极电荷的功率半导体晶体管 |
| CN106558611A (zh) * | 2015-09-25 | 2017-04-05 | 厦门市三安集成电路有限公司 | 一种基于多重栅极结构的金氧半场效晶体管及其制备方法 |
| CN106558611B (zh) * | 2015-09-25 | 2023-05-12 | 湖南三安半导体有限责任公司 | 一种基于多重栅极结构的金氧半场效晶体管及其制备方法 |
| WO2020258130A1 (en) * | 2019-06-27 | 2020-12-30 | Yangtze Memory Technologies Co., Ltd. | Novel 3d nand memory device and method of forming the same |
| US11088166B2 (en) | 2019-06-27 | 2021-08-10 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
| US11563029B2 (en) | 2019-06-27 | 2023-01-24 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
| US11616077B2 (en) | 2019-06-27 | 2023-03-28 | Yangtze Memory Technologies Co., Ltd. | 3D NAND memory device and method of forming the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102064195B (zh) | 2016-02-10 |
| DE102010051044A1 (de) | 2011-05-19 |
| DE102010051044B4 (de) | 2022-05-19 |
| US20110115018A1 (en) | 2011-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102064195A (zh) | 改进型mos功率晶体管 | |
| US8193570B2 (en) | Synchronous buck converter using shielded gate field effect transistors | |
| US9960156B2 (en) | Integrated semiconductor device having a level shifter | |
| US7800176B2 (en) | Electronic circuit for controlling a power field effect transistor | |
| CN102097474B (zh) | 兼容cmos的低栅电荷横向mosfet | |
| US8963241B1 (en) | Integrated MOS power transistor with poly field plate extension for depletion assist | |
| CN104752493B (zh) | 功率用半导体器件 | |
| US20110241113A1 (en) | Dual Gate LDMOS Device with Reduced Capacitance | |
| CN111211087B (zh) | 具有改进的栅极电荷的功率半导体晶体管 | |
| Erlbacher et al. | Reduced on resistance in LDMOS devices by integrating trench gates into planar technology | |
| US11195909B2 (en) | LDMOS transistors with breakdown voltage clamps | |
| US20110241112A1 (en) | LDMOS Device with P-Body for Reduced Capacitance | |
| US20150061008A1 (en) | Ldmosfet having a bridge region formed between two gate electrodes | |
| US8803205B2 (en) | Transistor with controllable compensation regions | |
| US8987818B1 (en) | Integrated MOS power transistor with thin gate oxide and low gate charge | |
| EP2081231A2 (en) | Semiconductor device with an extended base region | |
| US8946851B1 (en) | Integrated MOS power transistor with thin gate oxide and low gate charge | |
| US9123798B2 (en) | Insulating gate field effect transistor device and method for providing the same | |
| CN103415916B (zh) | 半导体装置以及半导体装置的制造方法 | |
| DE102017130213B4 (de) | Planarer feldeffekttransistor | |
| US7554157B2 (en) | Lateral SOI component having a reduced on resistance | |
| Choi et al. | Implementation of low Vgs (1.8 V) 12V RF-LDMOS for high-frequency DC-DC converter applications | |
| CN103151375B (zh) | 具有薄栅极氧化层和低栅极电荷的集成mos功率晶体管 | |
| US20180286860A1 (en) | Cmos compatible low gate charge high voltage pmos | |
| CN108886056A (zh) | 垂直SiC-MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |