DE102015119349A1 - Intelligenter halbleiterschalter - Google Patents

Intelligenter halbleiterschalter Download PDF

Info

Publication number
DE102015119349A1
DE102015119349A1 DE102015119349.3A DE102015119349A DE102015119349A1 DE 102015119349 A1 DE102015119349 A1 DE 102015119349A1 DE 102015119349 A DE102015119349 A DE 102015119349A DE 102015119349 A1 DE102015119349 A1 DE 102015119349A1
Authority
DE
Germany
Prior art keywords
semiconductor
region
transistor
semiconductor device
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015119349.3A
Other languages
English (en)
Other versions
DE102015119349B4 (de
Inventor
Enrico Tonazzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015119349A1 publication Critical patent/DE102015119349A1/de
Application granted granted Critical
Publication of DE102015119349B4 publication Critical patent/DE102015119349B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Halbleiterbauelement kann ein Halbleitersubstrat aufweisen, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist und eine Halbleiterschicht aufweist, die an eine obere Oberfläche des Halbleitersubstrats angrenzt, wobei die Halbleiterschicht mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist; einen MOS-Transistor, der in das erste Halbleitergebiet integriert ist; und eine Schutzschaltung, die elektrisch mit einem Teil der ersten Halbleiterschicht und der Gateelektrode verbunden und dazu ausgebildet ist, die Gateelektrode abhängig von einem Strom zu laden, der von der ersten Halbleiterschicht zu einer Drainelektrode des MOS-Transistors fließt.

Description

  • Ausgestaltungen der vorliegenden Offenbarung betreffen das Gebiet integrierter elektronischer Schaltungen, insbesondere eine integrierte elektronische Schaltung, die einen MOS-Transistor und einen zusätzlichen, in einen Halbleiterchip integrierten Schaltkreis enthält.
  • Viele (Leistungs-)-Halbleiterschalter können mit einer zusätzlichen analogen und digitalen Niederleistungsschaltungstechnik in einem einzigen Halbleiterchip kombiniert werden. Die zusätzliche Schaltungstechnik kann zusätzlich, unter anderem, Treiberschaltungen zur Erzeugung von Ansteuersignalen enthalten, um die Leistungshalbleiterschalter zu aktivieren und zu deaktivieren, Sensor- und Messschaltungen zur Verarbeitung gemessener Signale wie beispielsweise Chiptemperatur, Ausgangsstrom, sowie Schaltkreise, die zur Kommunikation mit anderen Bauelementen wie beispielsweise Mikrokontrollern oder dergleichen eingesetzt werden. Es ist eine Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement bereitzustellen, das im Hinblick auf die Robustheit des Bauelements verbessert ist. Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Anspruch 1 oder 24 gelöst. Verschiedene Ausgestaltungen und Weiterentwicklungen werden durch die abhängigen Ansprüche erfasst.
  • Gemäß einem Beispiel kann ein Halbleiterbauelement ein Halbleitersubstrat enthalten, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist und das eine Halbleiterschicht enthält, die an eine obere Oberfläche des Halbleitersubstrats angrenzt, wobei die Halbleiterschicht mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist; einen MOS-Transistor, der in das erste Halbleitergebiet integriert ist; und eine Schutzschaltung, die elektrisch mit einem Teil der ersten Halbleiterschicht und der Gateelektrode verbunden und dazu ausgebildet ist, die Gateelektrode abhängig von einem Strom zu laden, der von der ersten Halbleiterschicht in eine Drainelektrode des MOS-Transistors fließt.
  • Gemäß einem anderen Beispiel weist ein Halbleiterbauelement ein Halbleitersubstrat auf, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist und das eine Halbleiterschicht enthält, die an eine obere Oberfläche des Halbleitersubstrats angrenzt, wobei die Halbleiterschicht mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist; einen MOS-Transistor, der in das erste Halbleitergebiet integriert ist; und eine Schutzschaltung, die elektrisch mit einem Teil der ersten Halbleiterschicht und der Gateelektrode verbunden und dazu ausgebildet ist, die Gateelektrode zu laden, wenn ein elektrisches Potential des ersten Halbleitergebiets einen ersten Schwellenwert erreicht.
  • Fachleute werden beim Studium der nachfolgenden ausführlichen Beschreibung und der Betrachtung der begleitenden Zeichnungen zusätzliche Eigenschaften und Vorteile erkennen.
  • Die Verfahren und Bauelemente dieser Offenbarung können unter Bezugnahme auf die nachfolgende Beschreibung und die nachfolgenden Zeichnungen besser verstanden werden. Die Komponenten in den Figuren sind nicht notwendigerweise maßstäblich, vielmehr wurde darauf Wert gelegt, die Prinzipien der Erfindung zu veranschaulichen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen:
  • 1 ist ein Schaltbild, das einen MOSFET darstellt, der als elektronischer Low-Side-Leistungsschalter eingesetzt wird;
  • 2 ist eine Querschnittsseitenansicht eines Halbleiterchips, in den der MOSFET gemäß 1 neben anderer Schaltungstechnik integriert ist;
  • 3 ist eine Querschnittsseitenansicht, die eine alternative Implementierung des Beispiels gemäß 2 darstellt;
  • 4 ist eine Querschnittsseitenansicht, die ein erstes Ausführungsbeispiel eines elektronischen Schalters gemäß der vorliegenden Erfindung darstellt;
  • 5 ist eine Querschnittsseitenansicht, die ein zweites Ausführungsbeispiel eines elektronischen Schalters gemäß der vorliegenden Erfindung darstellt;
  • 6 ist ein Schaltbild, das den elektronischen Low-Side-Schalter veranschaulicht, der entsprechend dem Beispiel gemäß 2 implementiert ist, sowie eine Überwachungsschaltung zum Detektieren und Verhindern einer Aktivierung von parasitären Bipolartransistoren;
  • 7 ist ein Schaltbild, das den elektronischen Low-Side-Schalter veranschaulicht, der entsprechend dem alternativen Beispiel gemäß 3 implementiert ist, sowie eine Überwachungsschaltung zum Detektieren und Verhindern einer Aktivierung parasitärer Bipolartransistoren;
  • 8 entspricht dem Beispiel gemäß 4, wobei der elektronische Low-Side-Schalter als Querschnittsseitenansicht des Halbleiterchips dargestellt ist; und
  • 9 entspricht dem Beispiel gemäß 5, wobei der elektronische Low-Side-Schalter als Querschnittsseitenansicht des Halbleiterchips dargestellt ist.
  • In der nachfolgenden ausführlichen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen anhand der Darstellung konkreter Beispiele, wie die Erfindung umgesetzt werden kann. Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht ausdrücklich Gegenteiliges erwähnt wird.
  • Zur Herstellung von Bauelementen einschließlich (Leistungs-)-Halbleiterschaltern sind unterschiedliche Technologien verfügbar. Ein allgemeines Problem besteht jedoch in der elektrischen Isolierung zwischen benachbarten Schaltungen oder Schaltungskomponenten, sowie in der Isolierung von Schaltungen und dem umgebenden Halbleitersubstrat. Üblicherweise wird für diesen Zweck eine sogenannte pn-Übergangsisolierung (engl.: „pn-junction isolation“) verwendet. Das heißt, ein in Rückwärtsrichtung vorgespannter (engl.: „reverse biased“) pn-Übergang isoliert zwei benachbarte Schaltungen oder Schaltungskomponenten. Allerdings können diese pn-Übergänge parasitäre Dioden oder Bipolartransistoren bilden, und die Aktivierung derartiger parasitärer Dioden und Bipolartransistoren kann zu einer unerwünschten Stromleitung z.B. in dem Halbleitersubstrat führen. Im Ergebnis kann das Potential auf solche Werte abfallen, dass die Schaltung, die in den Halbleiterchip integriert ist (zeitweise) wirkungslos wird. Beispielsweise könnte der Zustand logischer Schaltungen auf eine unkontrollierbare Weise zurückgesetzt werden, und eine Information, die zum Betrieb des Bauelements verwendet wird, kann verloren gehen.
  • Das Substrat kann beispielsweise p-dotiert sein und eine n-dotierte Schicht enthalten, die mittels epitaktischer Abscheidung, Diffusion von Dotierstoffen oder anderen bekannten Verfahren erzeugt werden kann. Ein oder mehr Halbleiterschalter können, ebenso wie weitere digitale und analoge Schaltungstechnik, in die n-dotierte Schicht integriert werden. Die n-dotierte Schicht kann durch eine sogenannte tiefe Grabenisolierung (engl.: "deep trench isolation"; DTI) segmentiert sein, beispielsweise in eine Vielzahl von Wannen. Allerdings kann die n-dotierte Schicht aus einer Vielzahl von n-dotieren Wannen zusammengesetzt sein, die (unter Ausbildung einer pn-Übergangsisolierung) durch p-dotierte Bereiche separiert sind. In beiden Fällen werden parasitäre bipolare npn-Transistoren zwischen benachbarten Gebieten (Kollektor und Emitter) der n-dotierten Schicht und dem darunter liegenden, p-dotierten Substrat (Basis) gebildet. Es können andere Isolierungsstrukturen als DTI- oder pn-Übergangsisolierungen verwendet werden.
  • In manchen Situationen kann der pn-Übergang, der die erwähnte pn-Übergangsisolierung bildet, in Vorwärtsrichtung vorgespannt werden, was dazu führt, dass die pn-Isolierung unwirksam wird und was einen parasitären Bipolartransistor aktivieren kann. Im Ergebnis kann ein Strom durch den pn-Übergang zwischen dem p-dotierten Substrat und der n-dotierten Schicht fließen, was sich nachteilig auf den Betrieb der in die n-dotierte Schicht implementierte Schaltung auswirken kann. Das Vorspannen der pn-Übergangsisolierung in Vorwärtsrichtung kann in unterschiedlichen Situationen auftreten. Beispielsweise kann das Potential der Drainelektrode des Leistungsschalters in Bezug auf das Potential der Sourceelektrode (und des p-dotierten Substrats) negativ werden, wenn induktive Lasten mit Low-Side-n-Kanal-MOSFETs geschaltet werden. Ein ähnliches Problem kann aufgrund von Störungen in den Versorgungsleitungen auftreten (z.B. aufgrund elektrostatischer Entladungen, ESD), was ebenso dazu führen kann, dass die erwähnten pn-Übergangsisolierungen in Vorwärtsrichtung vorgespannt werden.
  • Es besteht ein Bedarf an einem verbesserten Halbleiterbauelement, das (zumindest teilweise) eine Vorspannung der pn-Übergangsisolierung in Vorwärtsrichtung vermeidet, oder das die nachteiligen Effekte einer derartigen Vorspannung in Vorwärtsrichtung vermeidet.
  • 1 ist ein Schaltbild, das die Verwendung eines elektronischen Low-Side-Leistungsschalters zum Ein- und Ausschalten einer Last entsprechend einem Steuersignal VG veranschaulicht. Bei dem vorliegenden Beispiel ist der elektronische Schalter als n-Kanal-MOS-Feldeffekttransistor (MOSFET MLS) implementiert. In der vorliegenden Low-Side-Konfiguration ist ein erstes Lastterminal des MOSFETs MLS mit einem Masseterminal GND (welches sich auf einem Massepotential VGND befindet) verbunden, und ein zweites Lastterminal, das im Weiteren als Ausgangsterminal OUT bezeichnet wird, ist mit einer Last verbunden, die in dem vorliegenden Beispiel durch einen Widerstand RL repräsentiert ist. Die Last RL ist zwischen dem Ausgangsterminal OUT und einem Versorgungsterminal SUP, an dem eine Versorgungsspannung VB (relativ zu dem Massepotential VGND) bereitgestellt wird, angeschlossen. Die Last RL und die Laststromstrecke des MOSFETs MLS (Drain-Source-Strompfad) sind im Wesentlichen in Reihe geschaltet, und ein Laststrom iL fließt durch die Last RL und die Laststromstrecke des MOSFETs entsprechend einem Steuersignal VG, das an eine Steuerelektrode (Gateelektrode) des MOSFETs MLS angelegt wird.
  • Die nachfolgenden Ausführungsbeispiele betreffen n-Kanal-MOSFETs, die als elektronische Low-Side-Schalter verwendet werden. Allerdings können verschiedene Konzepte, auf denen die hierin beschriebenen Ausführungsbeispiele basieren, ohne weiteres auf elektronische Schalter angewendet werden, die in einer High-Side-Konfiguration eingesetzt werden. Daher ist die vorliegende Offenbarung nicht auf Low-Side-Schalter beschränkt. Des Weiteren können andere Arten von elektronischen Schaltern anstelle von n-Kanal-MOSFETs eingesetzt werden.
  • Allgemein betreffen die hierin beschriebenen Ausführungsbeispiele Halbleiterbauelemente, die ein Halbleitersubstratmaterial eines ersten Dotierungstyps verwenden. Während der Herstellung des Substrats werden unterschiedliche Halbleitergebiete gebildet, die mit Dotierstoffen vom ersten Dotierungstyp oder von einem zweiten Dotierungstyp dotiert sein können. Bei den hierin beschriebenen Ausführungsbeispielen sind die Dotierstoffe vom ersten Dotierungstyp p-Dotierstoffe, da ein p-dotiertes Substrat verwendet wird. Dementsprechend sind Dotierstoffe vom zweiten Dotierungstyp n-Dotierstoffe. Allerdings können diese Dotierungstypen bei anderen Ausführungsbeispielen vertauscht sein.
  • 2 zeigt eine Querschnittseitenansicht eines Halbleiterbauelements, in das zumindest ein Halbleiterschalter integriert ist, sowie eine zusätzliche Schaltungstechnik, die in Verbindung mit dem Halbleiterschalter verwendet werden kann. Wie oben erwähnt, kann die zusätzliche Schaltungstechnik unter anderem Treiberschaltungen zur Erzeugung von Steuersignalen zum Aktivieren und Deaktivieren des Halbleiterschalters / der Halbleiterschalter enthalten, Sensor- und Messschaltungen zum Messen und Verarbeiten von Signalen, die beispielsweise die Chiptemperatur oder den Laststrom repräsentieren, und Kommunikations-Interfaceschaltungen zur Kommunikation mit anderen Bauelementen wie beispielsweise Mikrocontrollern oder dergleichen. Bei dem vorliegenden Beispiel ist das Halbleiterbauelement unter anderem zusammengesetzt aus einem p-dotierten Halbleitersubstrat 10, das an seiner oberen Oberfläche eine Halbleiterschicht 11 aus mehreren n-dotierten Gebieten 11a, 11b, 11c aufweist. Die Halbleiterschicht 11 kann durch Epitaxie erzeugt werden. Allerdings können zur Erzeugung der Halbleiterschicht 11 andere Verfahren, wie beispielsweise Dotierstoffdiffusion, Plasmadiffusion (PLAD) oder Ionenimplantation verwendet werden. Bei den vorliegenden Beispielen sind die einzelnen n-dotierten Gebiete 11a, 11b, 11c der Halbleiterschicht 11 elektrisch durch eine tiefe Grabenisolierung (engl.: „deep trench insulation“; DTI) voneinander isoliert. Derartige Grabenisolierungen werden durch Gräben 30 erreicht, die sich vertikal in das Halbleitersubstrat 10 von der oberen Oberfläche des Substrats durch die n-dotierte Schicht in den darunter liegenden (unterhalb liegenden) p-dotierten Teil des Substrats 10 erstrecken. Die Gräben können mit einem leitenden Material 31 (z.B. polykristallines Silizium) gefüllt sein, das durch eine Isolationsschicht 32 (z.B. eine Siliziumoxidschicht) von der benachbarten n-dotierten Schicht 11 isoliert ist. Die Gräben 30 separieren die n-dotierte Halbleiterschicht 11 in getrennte Segmente n-dotierter Gebiete 11a, 11b, 11c und ermöglichen es, dass der p-dotierte Teil des Substrats 10 durch die n-dotierte Halbleiterschicht 11 hindurch kontaktiert wird. Elektroden 25 am oberen Ende eines jeden Grabens 30 werden dazu verwendet, den p-dotierten Teil des Substrats elektrisch mit anderen Schaltungskomponenten zu verbinden. Bei dem vorliegenden Beispiel eines Low-Side-Schalters wird das Massepotential VGND über die Elektroden 25 an das p-dotierte Substrat 10 angelegt. Als Alternative zu der Grabenisolierung können pn-Übergangsisolierungen verwendet werden, um zwei benachbarte, n-dotierte Gebiete 11a, 11b, 11c voneinander zu isolieren.
  • Jedes n-dotierte Gebiet 11a, 11b, 11c kann unterschiedliche Schaltungskomponenten enthalten. Bei dem vorliegenden Beispiel ist der Halbleiterschalter (siehe 1, Schalter MLS) in das Gebiet 11b integriert, wohingegen die Gebiete 11a und 11c weitere Schaltungen enthalten, was nicht explizit gezeigt ist, um die Darstellung einfach zu halten. Jedes n-dotierte Gebiet 11a, 11b, 11c enthält ein entsprechendes Kontaktgebiet 16a, 16b, 16c, das ebenfalls n-dotiert ist, allerdings mit einer höheren Konzentration von Dotierstoffen als das umgebende Halbleitermaterial der Gebiete 11a, 11b, 11c. Die Kontaktgebiete ermöglichen es, dass die n-dotierten Gebiete 11a, 11b und 11c mittels Elektroden 20a, 20b, 20c zu kontaktieren, die aus Metall oder einem anderen elektrisch leitenden Material (z.B. polykristallines Silizium) bestehen können. Die elektrischen Potentiale der Gebiete 11a, 11b und 11c sind mit VEPIa, VEPIb und VEPIc bezeichnet. Nachfolgend wird zuerst die Implementierung des MOSFETs MLS erläutert. In dem n-dotierten Gebiet 11b ist eine p-dotierte Wanne 12 als Bodygebiet des MOSFETs ausgebildet. Die p-dotierte Wanne 12 kann beispielsweise durch Dotierstoffabscheidung, PLAD, Ionenimplantation oder ein beliebiges anderes geeignetes Verfahren erzeugt werden, und sie erstreckt sich von der oberen Oberfläche in das n-dotierte Gebiet 11b. Innerhalb der p-dotierten Wanne 12 sind ein Draingebiet 14 und ein Sourcegebiet 13 ausgebildet. Beide Gebiete 13, 14 sind stark n-dotiert und können ebenfalls durch einen beliebigen geeigneten Dotierungsprozess erzeugt werden. Weiterhin ist innerhalb der p-dotierten Wanne 12 ein Bodykontaktgebiet 15 ausgebildet. Das Bodykontaktgebiet 15 ist stark p-dotiert (mit einer höheren Dotierstoffkonzentration als die Wanne 12).
  • Auf der oberen Oberfläche des Draingebiets 14 ist eine Drainelektrode 21 angeordnet. Ähnlich ist eine Sourceelektrode 24 auf dem Sourcegebiet 13 und dem Bodykontaktgebiet 15 angeordnet und schließt somit die intrinsische Diode zwischen dem Bodygebiet 12 und dem Sourcegebiet 13 kurz. Bei dem vorliegenden Beispiel (Low-Side-Konfiguration des Halbleiterschalters) ist die Sourceelektrode 24 mit dem Massepotential VGND verbunden. Eine Gateelektrode 23 ist auf der Oberfläche der p-dotierten Wanne 12 angeordnet (aber gegenüber dieser isoliert). In einer lateralen Richtung erstreckt sich die Gateelektrode 23 vom Draingebiet 14 zum Sourcegebiet 13. Wenn das Gate geeignet geladen ist, entwickelt sich unter der Gateelektrode vom Sourcegebiet 13 zum Draingebiet 14 ein MOS-Kanal aus Ladungsträgern 4 vom Typ n. Die Spannung an der Gateelektrode 23 ist mit VG bezeichnet. Die Spannung der Drainelektrode 21 ist mit VD bezeichnet.
  • Während des Normalbetriebs des MOSFETs als Low-Side-Schalter befindet sich das p-dotierte Substrat 10 auf Massepotential VGND, das über die Elektroden 25 an das Substrat 10 angelegt wird. Des Weiteren befinden sich das Sourcegebiet 15 und das Bodygebiet 12 ebenfalls auf Massepotential VGND, das über die Sourceelektrode 24 angelegt wird. Während des Normalbetriebs sind sowohl die Drainspannung VD als auch die Spannung VEPIb (bezüglich des Massepotentials) positiv. Somit sind der pn-Übergang zwischen dem n-dotierten Gebiet 11b und der p-dotierten Wanne 12, der pn-Übergang zwischen dem n-dotierten Gebiet 11b und dem darunter liegenden, p-dotierten Teil des Substrats 10, sowie der pn-Übergang zwischen der p-dotierten Wanne 12 und dem Draingebiet 14 in Rückwärtsrichtung vorgespannt (d.h. unter Ausbildung einer pn-Übergangsisolierung).
  • Allerdings tritt ein typisches Problem integrierter Halbleiterschalter auf, wenn die Drainspannung VD und damit die Spannung des n-dotierten Gebiets 11b (zumindest zeitweise) negativ wird, was aufgrund unterschiedlicher Ursachen wie beispielsweise elektrostatischer Entladungen (ESD), einer induktiven Last, etc. geschehen kann (VD < VGND, VGND = 0V). In diesem Fall (VD < 0V) wird der oben erwähnte pn-Übergang zwischen der Wanne 12 und dem Draingebiet 14 in Vorwärtsrichtung vorgespannt, und ein Strom kann über den pn-Übergang von der p-dotierten Wanne 12 (Body des MOSFETs) zu dem Draingebiet 14 fließen. Dieser Strom kann als Basisstrom betrachtet werden, der einen parasitären, bipolaren npn-Transistor T1 aktiviert, der durch das Gebiet 11b (n-dotiert, Kollektor), die Wanne 12 (p-dotiert, Basis) und das Draingebiet 14 (n-dotiert, Emitter) gebildet wird. Als Resultat der vollständigen Aktivierung des parasitären Bipolartransistors T1, so dass er in seinem Sättigungsbereich arbeitet, kann die Kollektor-Emitter-Spannung VEPIb – VD dieses parasitären Transistors T1 auf nahe Null abfallen, und folglich kann auch das Potential des n-dotierten Gebiets 11b unter das Massepotential abfallen (VEPIb < 0). Als Folge davon kann der pn-Übergang zwischen dem p-dotierten Teil des Substrats 10 und dem n-dotierten Gebiet 11b in Vorwärtsrichtung vorgespannt werden, was zu einem Emitterstrom eines weiteren parasitären bipolaren npn-Transistor T2 führt. Der Transistor T2 wird durch das n-dotierte Gebiet 11a (Kollektor), das darunter liegende p-dotierte Substrat 10 (Basis) und das n-dotierte Gebiet 11b, in das der MOSFET integriert ist, gebildet. Weitere, nicht-bipolare Transistoren (z.B. ein Transistor T2') können zwischen dem n-dotierten Gebiet 11b und anderen benachbarten n-dotierten Gebieten (z.B. dem Gebiet 11c) gebildet werden. Beispielsweise kann der parasitäre Transistor T2' das Gebiet 11b (Emitter) und das Gebiet 11c (Kollektor) über das darunter liegende Substrat 10 (Basis) verbinden. Wenn die Spannung VEPIb in dem Gebiet 11b als Ergebnis einer Aktivierung des parasitären Transistors T1 (auf negative Werte) nach unten gezogen wird, werden auch die Spannungen VEPIa, VEPIc der benachbarten Gebiete 11a, 11c als Ergebnis der Aktivierung der weiteren parasitären Bipolartransistoren T2, T2', etc. nach unten gezogen. Niedrige Spannungen VEPIa, VEPIc in den Gebieten 11a, 11b, 11c etc. der n-dotierten Schicht 11 können zu nicht arbeitenden Schaltungen und Fehlern (z.B. einem ungewünschten Zurücksetzen von logischen Schaltungen) des gesamten Bauelements führen.
  • 3 veranschaulicht eine Querschnittsseitenansicht, die nahezu identisch ist mit dem vorherigen Beispiel gemäß 2. Der einzige Unterschied besteht darin, dass das Draingebiet 14 entsprechend dem alternativen Beispiel gemäß 3 nicht in die p-dotierte Wanne 12 sondern in das n-dotierte Gebiet 11b eingebettet ist, das zu der p-dotierten Wanne 12 benachbart ist (oder an diese angrenzt). Als Resultat hiervon befinden sich das Draingebiet 14, das n-dotierte Gebiet 11b und das Kontaktgebiet 16b immer auf demselben Potential, d.h. auf Drainpotential VD (VEPIb = VD). Als Ergebnis gibt es keinen bipolaren npn-Transistor T1. Nichtsdestotrotz können die bipolaren npn-Transistoren T2, T2' immer noch als Reaktion darauf aktiviert werden, dass die Drainspannung VD negativ wird, da die Spannung VEPIb wegen des Layouts des Bauelements gleich der Drainspannung VD ist (und auf diese gezogen wird), und die Transistoren T2, T2' werden aufgrund einer negativen Spannung VD = VEPIb (wie bei dem vorherigen Beispiel gemäß 2) direkt aktiviert. Abgesehen von dem erwähnten Unterschied ist das vorliegende Beispiel identisch mit dem bisherigen Beispiel gemäß 2, und es wird auf die obige Beschreibung Bezug genommen, um unnötige Wiederholungen zu vermeiden.
  • 4 veranschaulicht eine Querschnittsseitenansicht eines ersten Beispiels eines intelligenten Schalters entsprechend der vorliegenden Erfindung. Ähnlich zu dem zuvor beschriebenen Beispiel ist der intelligente Schalter in ein Substrat 10 integriert, das mit Dotierstoffen eines ersten Typs (im vorliegenden Fall Dotierstoffe vom Typ p) dotiert ist. Das Substrat 10 enthält an seiner oberen Oberfläche eine Halbleiterschicht 11, die ein oder mehr Halbleitergebiete 11b aufweist, die mit Dotierstoffen eines zweiten Dotierungstyps (im vorliegenden Beispiel n-Dotierstoffe) dotiert sind. Diese Halbleiterschicht 11 kann durch Epitaxie erzeugt werden. Allerdings können andere Verfahren wie beispielsweise Dotierstoffdiffusion, PLAD oder Ionenimplantation eingesetzt werden, um die Halbleiterschicht 11 zu erzeugen. Die Halbleiterschicht 11 kann zu mehreren Halbleiterbereichen 11a, 11b, 11c, etc. segmentiert sein, die elektrisch voneinander durch eine Grabenisolation oder eine pn-Übergangsisolation isoliert sind. In einem der Halbleitergebiete (Gebiet 11b) ist eine Wanne 12 ausgebildet; die Wanne 12 ist mit Dotierstoffen von einem ersten Dotierungstyp (in dem vorliegenden Beispiel p-Dotierstoffe) dotiert, der um ein Leistungs-MOS-FET MLS wird in der Wanne 12, welche das Body-(auch als Bulk bezeichnet)-Gebiet des MOSFETs MLS darstellt, erzeugt. In 4 ist der MOSFET MLS durch ein Schaltzeichen repräsentiert, da die exakte Implementierung für die gegenwärtige Diskussion nicht maßgeblich ist.
  • Ähnlich zu dem vorherigen Beispiel gemäß 2 weist der MOSFET MLS eine Drainelektrode 21, eine Gateelektrode 23 sowie eine Sourceelektrode, die im Fall eines Low-Side-Schalters mit dem Massepotential VGND verbunden ist, auf. Die Spannung an der Drainelektrode 21 ist mit VD bezeichnet, und die die Spannung an der Gateelektrode ist mit VG bezeichnet. Ein parasitärer Bipolartransistor T1 ist zwischen der Drainelektrode 21 (Emitter des Transistors T1), der Wanne 12 (Basis des Transistors T1) und einer Elektrode 20b (Kollektor des Transistors T1), die das Segment 11b der Halbleiterschicht 11 (über das Halbleitergebiet 16b) kontaktiert, gebildet. Die Spannung des Segments 11b ist mit VEPIb bezeichnet. Zumindest ein weiterer parasitärer Bipolartransistor T2 kann zwischen dem Segment 11b (Emitter des Transistor T2) der Halbleiterschicht 11, dem Substrat 10 (Basis des Transistors T2) und weiteren Segmenten (Teilen) der Halbleiterschicht 11 ausgebildet sein.
  • Eine Schutzschaltung 40 ist mit der Elektrode 20b gekoppelt, die das Segment 11b des Halbleiters 11 (z.B. epitaktische Schicht) kontaktiert, um einen Strom iC zu detektieren, der von dem Segment 11b zur Drainelektrode des MOS-Transistors fließt (d.h. bei dem Beispiel gemäß 4 ein Kollektorstrom iC des parasitären Bipolartransistors). Ferner ist die Schutzschaltung 40 dazu ausgebildet, das Gate des MOSFETs MLS abhängig von dem Strom iC zu laden und zu entladen. Der Strom iC kann indirekt, beispielsweise durch Überwachung des elektrischen Potentials VEPIb des Halbleitergebiets 11b und durch Detektierten, wann das elektrische Potential VEPIb des Halbleitergebiets 11b einen ersten Schwellenwert erreicht, detektiert werden. Der erste Schwellenwert kann beispielsweise gleich dem Potential VGND (z.B. Massepotential), das ebenso in dem Substrat 10 vorliegt, sein oder nahe bei diesem liegen. Als Reaktion auf eine positive Detektion – d.h. die Spannung VEPIb erreicht den ersten Schwellenwert – erzeugt die Schutzschaltung 40 ein Spannungssignal, das der Gateelektrode 23 des MOSFETs MLS zugeführt wird, um den MOSFET zu aktivieren (einzuschalten). Wiederum wird die Drainspannung VD, als Folge der Aktivierung des MOSFETs, zur Sourcespannung (welche bei dem vorliegenden Beispiel gleich VGND ist) hingezogen. In dieser Situation (aktivierter MOSFET MLS) ist die Spannungsdifferenz VD – VGND zu gering, um den parasitären Bipolartransistor T1 vollständig zu aktivieren (einzuschalten), so dass er in seinem Sättigungsbereich arbeitet. Infolgedessen bleibt die Spannung VEPIb des Halbleitergebiets 11b letztlich ausreichend hoch, dass der parasitäre Bipolartransistor T2 nicht aktiviert wird und die in dem Segment 11b (und benachbarten Segmenten) der Halbleiterschicht 11 integrierten Schaltung daher geschützt ist.
  • Das in 5 gezeigte Beispiel ist im Wesentlichen identisch mit dem Beispiel gemäß 4 mit dem Unterschied, dass die Drainelektrode nicht auf der oberen Oberfläche der Wanne 12 angeordnet ist, sondern ähnlich dem Beispiel gemäß 4 seitlich der Wanne 12. Aus diesem Grund ist die Spannung VEPIb des Halbleitergebiets 11b gleich der Drainspannung VD. Ein unerwünschter (negativer) Spannungsausschlag der Drainspannung VD herab zu negativen Werten beeinflusst die Spannung VEPIb, ohne eine vorherige Aktivierung eines parasitären Bipolartransistors (wie beispielsweise des Transistors T1 in 4), direkt. Die Funktion der Schutzschaltung 40 ist im Wesentlichen identisch wie bei dem vorherigen Beispiel. Sie ist dazu ausgebildet, den Strom iC, der von dem Segment 11b zur Drainelektrode des MOS-Transistors fließt, zu überwachen, und das Gate des MOSFETs MLS abhängig von dem Strom iC zu laden und zu entladen. Wie bei dem vorherigen Beispiel kann die Spannung VEPIb überwacht werden, um den Strom iC zu detektieren. Als Reaktion auf eine positive Detektion, d.h. wenn die Spannung VEPIb den ersten Schwellenwert erreicht, erzeugt die Schutzschaltung 40 ein Spannungssignal, das der Gateelektrode 23 des MOSFETs MLS zugeführt wird, um den MOSFET zu aktivieren (einzuschalten). Um Wiederholungen zu vermeiden, wird auf 4 und die entsprechende Beschreibung verwiesen, welche auch für 5 gilt.
  • Die Schutzschaltung 40 enthält im Wesentlichen eine Rückkopplungsschleife, die das Gate des MOSFETs MLS als Reaktion auf (und abhängig von) einem Strom iC lädt, der von dem Segment 11b der Halbleiterschicht 11 zum Drain des MOSFETs MLS fließt. Das Aufladen des Gates des MOSFETs MLS führt zu einer erhöhten Leitfähigkeit des MOSFETs MLS, welche dann das Drainpotential VD in Richtung des Sourcepotentials (bei dem vorliegenden Beispiel das Massepotential) zieht, was letztlich dem Strom iC entgegenwirkt.
  • 6 ist ein Schaltbild, das eine beispielhafte Schaltung zeigt, die dazu eingesetzt werden kann, die Aktivierung parasitärer Bipolartransistoren T1, T2, T2', etc. sowie daraus resultierende negative Konsequenzen zu vermeiden. Da das vorliegende Beispiel einen elektronischen Low-Side-Schalter betrifft, ist der MOSFET MLS über seine Sourceelektrode (siehe 2, Elektrode 24) mit dem Masseterminal GND verbunden, während die Drainelektrode (siehe 2, Elektrode 21) mit dem Ausgangsterminal OUT verbunden ist. Wie bei dem allgemeinen Anwendungsbeispiel gemäß 1 kann eine Last (nicht gezeigt) zwischen das Ausgangsterminal und ein Versorgungsterminal, das eine Versorgungsspannung für die Last bereitstellt, gekoppelt werden. Der parasitäre npn-Bipolartransistor T1 ist auch in 6 enthalten. Entsprechend ist der Transistor T1 zwischen das Ausgangsterminal OUT (Drainelektrode) des Low-Side-Schalters und die Elektrode 20b, die mit dem n-dotierten Gebiet 11b (d.h. einem Teil der Halbleiterschicht 11) verbunden ist, geschaltet. Da die Basis des Transistors T1 durch die Bodyregion des MOSFETs MLS gebildet ist, ist die Basis elektrisch mit Massepotential VGND (siehe 2) gekoppelt. Die weiteren in 6 gezeigten Schaltungskomponenten (eine Diode DA, ein Widerstand RA, ein p-Kanal-Feldeffekttransistor MA und eine Stromquelle Q) bilden einen Teil einer Schutzschaltung 40, die dazu ausgebildet ist, einen unerwünschten Kollektorstrom iC zu detektieren, der durch den parasitären Transistor T1 fließt, sowie dazu, den elektronischen Low-Side-Schalter (MOSFET MLS) nach einer Detektion eines ausreichend hohen Kollektorstroms iC zu aktivieren. Allerdings ist die Diode DA optional, was später erläutert wird. Wenn der Low-Side-Schalter aktiviert wird, wird die Spannung VD an dem Ausgangsterminal OUT (Drainspannung des MOSFETs MLS) auf Null gezogen. Als Folge hiervon fällt die Basis-Emitter-Spannung VGND – VD des parasitären Transistor T1 unter eine Schwellenspannung der Basis-Emitter-Diode des Transistors T1 (näherungsweise 0,7 V für Siliziumdioden). Somit wird der parasitäre Transistor T1 deaktiviert.
  • Die obige Erläuterung ist eine vereinfachende Beschreibung der Funktion der Schutzschaltung. Tatsächlich ist der Prozess der Aktivierung und Deaktivierung des Low-Side-Schalters und des parasitären Transistors ein kontinuierlicher Prozess, während dem die Transistoren graduell zunehmend leitend (wenn aktiviert) oder zunehmend resistiver (sofern deaktiviert) werden. Somit bildet die erwähnte Schutzschaltung 40 eine negative Rückkopplungsschleife, die einer vollständigen Aktivierung des parasitären Transistors T1 kontinuierlich entgegen wirkt (und damit einen Betrieb des parasitären Bipolartransistors in seinem Sättigungsbereich verhindert), indem sie die Leitfähigkeit des Low-Side-MOSFETs MLS regelt. Die Rückkopplungsregelungsschleife wird im Wesentlichen gebildet durch den p-Kanal-Feldeffekttransistor MA, die Diode DA und den Widerstand RA. Der Widerstand RA und die Diode DA sind in Reihe geschaltet zwischen die Elektrode 22b und einen Schaltungsknoten X, an dem eine interne Versorgungsspannung VX (z.B. VX = 5V) bereitgestellt wird. Von daher sind die Diode DA und der Widerstand RA mit dem Kollektor-Emitter-Strompfad des parasitären Bipolartransistors T1 in Reihe geschaltet, und der Kollektorstrom iC fließt auch durch den Widerstand RA, was einen Spannungsabfall RA·iC über dem Widerstand RA bewirkt. Das Gate des Feldeffekttransistors MA ist mit dem Widerstand RA gekoppelt, so dass die Gate-Source-Spannung des Feldeffekttransistors MA durch den Spannungsabfall RA·iC über dem Widerstand RA bestimmt wird. Bei dem vorliegenden Beispiel ist das Gate des Feldeffekttransistors MA mit dem gemeinsamen Schaltungsknoten des Widerstands RA und der Diode DA verbunden, und die Source des Feldeffekttransistors MA ist mit dem Schaltungsknoten X verbunden. Somit wird der Spannungsabfall RA·iC über dem Widerstand RA als Gate-Source-Spannung an das Gate des Feldeffekttransistors MA angelegt. Als Folge hiervon wird der Kanal des Feldeffekttransistors MA leitend, sobald der Kollektorstrom iC des parasitären Transistors T1 einen Spannungsabfall RA·iC über dem Widerstand RA bewirkt, der die Schwellenspannung des Feldeffekttransistors MA übersteigt.
  • Das Drain des Feldeffekttransistors MA ist mit der Gateelektrode des Low-Side-MOSFETs MLS gekoppelt. Somit kann der Strom, der das Gate des Low-Side-MOSFETs MLS lädt, durch den Feldeffekttransistor MA gesteuert werden. Wie oben erwähnt wird der Kanal des Feldeffekttransistors MA leitend, sobald ein Spannungsabfall RA·iC einen vorgegebenen Schwellenwert übersteigt. Dies führt zu einem den Feldeffekttransistor MA durchfließenden Drainstrom iCH, der das Gate des Low-Side-MOSFETs MLS lädt. Im Ergebnis wird der Low-Side-MOSFET MLS leitend, was das Drainpotential VD des Low-Side-MOSFETs MLS in Richtung Masse (Sourcepotential VGND) zieht, was letztlich den Kollektorstromfluss durch den parasitären Transistor T1 verringert. Eine Stromquelle Q (allgemein eine Entladungsschaltung) ist mit dem Gate des Low-Side-Schalters MLS gekoppelt, um ein Entladen des Gates zu ermöglichen, wenn der Feldeffekttransistors MA inaktiv ist. Alternativ zu der Stromquelle Q kann ein Widerstand verwendet werden. Der effektive Gatestrom iG für den Low-Side-MOSFET MLS ist iCH – iQ. Das obige zusammenfassend wirkt die negative Rückkopplungsschleife der Schutzschaltung 40 einem negativen Drainpotential VD, das zu einem ungewünschten Kollektorstrom iC führt, entgegen, indem sie den Low-Side-MOSFET abhängig von dem Kollektorstrom iC ansteuert. Das elektrische Potential der Elektrode 20b (welches gleich dem elektrischen Potential des Halbleitergebiets 11b ist) ist gleich VX – RA·iC – VDA, wobei VDA der Vorwärtsspannungsabfall über der Diode DA ist. Wenn diese Spannung höher ist, als eine Schwellenspannung VGND – VBE (wobei VBE die Vorwärtsspannung der Basis-Emitter-Diode des parasitären Bipolartransistors T2, T2', etc. ist), dann werden die vollständige Aktivierung (d.h. ein Transistorbetrieb in seinem Sättigungsbereich) des parasitären Transistors T1 sowie der weiteren parasitären Transistoren T2, T2', etc. vermieden. Im Wesentlichen wird die negative Rückkopplungsschleife aktiviert, wenn das elektrische Potential des Halbleitergebiets 11b den vorgegebenen Schwellenwert erreicht, der von den Vorwärtsspannungen der Diode DA und der Basis-Emitter-Diode des parasitären Bipolartransistor T1 abhängt. Da die Aktivierung des Feldeffekttransistors MA aus der Aktivierung des parasitären Bipolartransistors T1 resultiert, kann die Diode DA lediglich erforderlich sein, um andere, inverse Strompfade zu sperren, die den Schaltungsknoten X (an den die Spannung VX angelegt wird) laden könnten, wenn im Normalbetrieb weitere Schaltungstechnik mit der Elektrode 20b verbunden ist. Wenn ein derartiger Strompfad nicht gegeben ist, kann die Diode DA weggelassen werden. Von daher ist die Diode DA optional.
  • Die Schaltung gemäß 6 ist bei einem intelligenten Halbleiterschalterbauelement, wie es in 2 dargestellt ist, einsetzbar. Das heißt, die Schaltung gemäß 6 kann verwendet werden, wenn das Draingebiet (siehe 2, Draingebiet 14) des Low-Side-Schalters MLS von dem benachbarten, n-dotierten Gebiet 11b durch ein dazwischen liegendes p-Gebiet (siehe 2, p-dotierte Wanne 12) isoliert ist. Zur Verwendung in einem intelligenten Halbleiterschalterbauelement, wie es in 3 gezeigt ist, d.h. in einem Fall, in dem das Draingebiet (siehe 3, Draingebiet 14) des Low-Side-Schalters MLS nicht gegenüber dem benachbarten, n-dotierten Gebiet 11b isoliert ist, muss die Schutzschaltung gemäß 6 geringfügig modifiziert werden, wie dies bei dem Beispiel gemäß 7 veranschaulicht ist. Die Schaltung gemäß 7 ist im Wesentlichen identisch mit der Schaltung gemäß 6 mit Ausnahme dessen, dass ein Bipolartransistor TA zwischen den Widerstand RA und die Diode DA eingefügt ist, so dass die Kollektor-Emitter-Stromstrecke des Transistors TA mit der Diode DA und dem Widerstand RA in Reihe geschaltet ist. Das Gate des Feldeffekttransistors MA ist mit dem gemeinsamen Schaltungsknoten des Transistors TA und des Widerstands RA verbunden. Die Basis des Bipolartransistors TA ist mit einer Vorspannung (engl.: "bias voltage") VREF (z.B. VREF = 0,8 V) verbunden. Wie oben unter Bezugnahme auf 6 erwähnt wurde, ist die Diode DA optional. Insbesondere wenn der Transistor TA eine Durchbruchspannung (engl.: "break down voltage") aufweist, die hoch genug ist, um den Strom in Rückwärtsrichtung zu sperren, über die der Schaltungsknoten X geladen werden könnte (im Fall, dass im Normalbetrieb weitere Schaltungstechnik an den Knoten 20b angeschlossen ist), kann die Diode DA weggelassen werden, und die Vorspannung (engl.: "bias voltage") kann auf Massepotential VGND (0 V) gelegt werden. Die Schutzschaltung 40 gemäß 7 ist im Wesentlichen identisch mit der bei dem Beispiel gemäß 6 verwendeten Schutzschaltung 40. Allerdings wird bei der Schutzschaltung gemäß 7 der Bipolartransistor TA verwendet, wohingegen der parasitäre Transistor T1 bei dem Beispiel gemäß 6 dieselbe Funktion ausführt.
  • Wie oben unter Bezugnahme auf 3 erläutert, kann eine negative Drainspannung VD zu einer Aktivierung des parasitären Bipolartransistors T2, T2', etc. führen. Es kann ein Basisstrom durch die Basis-Emitter-Diode des parasitären Transistors T2, T2', etc. fließen und zu sogar noch höheren Emitterströmen (Substratstrom) iS führen, die durch das Substrat 10 fließen und über das n-dotierte Gebiet 11b abgeleitet werden. Eine negative Drainspannung VD bewirkt eine in Vorwärtsrichtung vorgespannte Basis-Emitter-Diode des Transistors TA und aktiviert somit den Transistor TA. Als Folge hiervon führt ein Basisstrom durch den Transistor TA zu einem entsprechenden Kollektorstrom iC, der durch den Widerstand RA fließt, was einen Spannungsabfall RA·iC über dem Widerstand RA bewirkt. Dieser Spannungsabfall hat im Wesentlichen dieselbe Auswirkung wie bei dem vorherigen Beispiel gemäß 6. Das heißt, der Feldeffekttransistor MA wird aktiviert, sobald der Spannungsabfall RA·iC die Schwellenspannung des Feldeffekttransistors MA übersteigt. Wenn der Feldeffekttransistor MA aktiv ist, wird das Gate des Low-Side-Schalters MLS über den Feldeffekttransistor MA geladen. Daraufhin wird der Low-Side-Schalter MLS leitend, was der negativen Drainspannung VD, wie oben erläutert, entgegenwirkt. Ähnlich wie bei dem vorangegangenen Beispiel gemäß 4 wird die negative Regelungsschleife aktiviert, wenn das elektrische Potential des Halbleitergebiets 11b einen vorgegebenen Schwellenwert erreicht, der von der an die Basis des Bipolartransistors TA angelegten Vorspannung (engl.: "bias voltage") und den Vorwärtsspannungen der Diode DA und der Basis-Emitter-Diode des Bipolartransistors TA abhängt. Wie oben erwähnt, ist die Diode DA optional.
  • Die 8 und 9 entsprechend den 6 und 7. Allerdings sind die Symbole, die in den 6 und 7 den Low-Side-Schalter MLS repräsentieren, durch die Querschnittsseitenansichten der 2 bzw. 3 ersetzt, um zu zeigen, wie die Schutzschaltungen 40 an das Halbleiterbauelement angeschlossen sind.
  • Obwohl hier verschiedene beispielhafte Ausführungsformen der Erfindung offenbart wurden, wird der Fachmann erkennen können, dass verschiede Änderungen und Modifikationen vorgenommen werden können, um einige der Vorteile dieser Erfindung zu erzielen, ohne das Wesen und die Reichweite dieser Erfindungsmeldung zu verlassen. Es wird für vernünftige Fachleute offensichtlich sein, dass Komponenten durch andere, die dieselben Funktionen erfüllen, geeignet ersetzt werden können. Es soll erwähnt werden, dass Merkmale, die in Bezug auf eine bestimme Figur beschrieben wurden, mit Merkmalen anderer Figuren kombiniert werden können, auch in jenen Fällen, in denen diese Möglichkeit nicht explizit erwähnt wird. Derartige Modifikationen des erfinderischen Konzepts sollen durch die angehängten Ansprüche abgedeckt werden.
  • Räumliche Begriffe wie „unter“, „darunter", „untere“, „über“, „obere“ und dergleichen werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element beschreiben zu können. Diese Begriffe sind dazu gedacht, zusätzlich zu verschiedenen Ausrichtungen als jene, wie sie in den Figuren gezeigt sind, unterschiedliche Ausrichtungen der Anordnung abzudecken. Weiter werden Begriffe wie „erste", „zweite" und dergleichen auch dazu verwendet, verschieden Elemente, Bereiche, Abschnitte etc. zu beschreiben und sollen nicht einschränkend verstanden werden. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Die Begriffe „haben", „enthalten", „einschließen", „aufweisen" und dergleichen, wie sie hierin verwendet werden, sind nicht beschränkende Begriffe, die das Vorhandensein genannter Elemente oder Merkmale angeben, ohne jedoch zusätzliche Elemente oder Merkmale auszuschließen. Die Artikel „ein", „der", „die“, „das“ sollen sowohl die Einzahl als auch die Mehrzahl umfassen, sofern sich aus dem Kontext nicht deutlich etwas anderes ergibt.
  • Angesichts des oben erwähnten Spektrums von Variationen und Anwendungen versteht es sich, dass der Umfang der hier beschriebenen Erfindungen weder durch die vorangehende Beschreibung noch durch die begleitenden Figuren eingeschränkt werden soll. Vielmehr wird der Schutzbereich der hier beschriebenen Erfindungen nur durch die folgenden Ansprüche und deren rechtliche Äquivalente beschränkt.

Claims (26)

  1. Halbleiterbauelement, das aufweist: ein Halbleitersubstrat, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist und eine Halbleiterschicht aufweist, die an eine obere Oberfläche des Halbleitersubstrats angrenzt, wobei die Halbleiterschicht mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist; einen MOS-Transistor, der in das erste Halbleitergebiet integriert ist; und eine Schutzschaltung, die elektrisch mit einem Teil der ersten Halbleiterschicht und der Gateelektrode verbunden ist und die dazu ausgebildet ist, die Gateelektrode abhängig von einem Strom zu laden, der von der ersten Halbleiterschicht zur einer Drainelektrode des MOS-Transistors fließt.
  2. Halbleiterbauelement gemäß Anspruch 1, wobei die Halbleiterschicht in ein erstes Halbleitergebiet und zumindest ein zweites Halbleitergebiet segmentiert ist, die elektrisch voneinander isoliert sind, wobei der Teil der ersten Halbleiterschicht, mit dem die Schutzschaltung verbunden ist, das erste Halbleitergebiet der Halbleiterschicht ist.
  3. Halbleiterbauelement gemäß Anspruch 2, wobei das erste Halbleitergebiet und das zweite Halbleitergebiet durch eine Isolationsstruktur elektrisch isoliert sind.
  4. Halbleiterbauelement gemäß Anspruch 3, wobei die Isolationsstruktur zumindest eines von Folgendem enthält: eine Grabenisolierung und eine pn-Übergangsisolierung.
  5. Halbleiterbauelement gemäß einem der Ansprüche 2 bis 4, wobei der MOS-Transistor zusammengesetzt ist aus einem Draingebiet, einem Bodygebiet und einem Sourcegebiet, die in dem ersten Halbleitergebiet enthalten sind, sowie aus einer Gateelektrode, die an der oberen Oberfläche des Halbleitersubstrats benachbart zu dem ersten Halbleitergebiet, allerdings von diesem isoliert, angeordnet ist.
  6. Halbleiterbauelement gemäß Anspruch 5, das ferner eine erste Wanne aufweist, die mit Dotierstoffen von einem ersten Dotierungstyp dotiert und in dem ersten Halbleitergebiet angeordnet ist; wobei die Wanne das Bodygebiet des MOS-Transistors bildet.
  7. Halbleiterbauelement gemäß Anspruch 6, wobei das Draingebiet des MOS-Transistors in der ersten Wanne angeordnet ist, so dass das Draingebiet, das Bodygebiet und das erste Halbleitergebiet einen parasitären Bipolartransistor bilden.
  8. Halbleiterbauelement gemäß Anspruch 6, wobei das Draingebiet des MOS-Transistors in dem ersten Halbleitergebiet benachbart zu der Wanne angeordnet ist.
  9. Halbleiterbauelement gemäß einem der Ansprüche 2 bis 8, wobei das erste und zweite Halbleitergebiet durch einen parasitären Bipolartransistor gekoppelt sind.
  10. Halbleiterbauelement gemäß Anspruch 9, wobei das Halbleitersubstrat, das mit Dotierstoffen von einem ersten Dotierungstyp dotiert ist, eine Basis des parasitären Bipolartransistors bildet.
  11. Halbleiterbauelement gemäß einem der Ansprüche 2 bis 10, wobei die Schutzschaltung einen Widerstand und eine Diode aufweist, die elektrisch zwischen das erste Halbleitergebiet und einen Versorgungsknoten, der eine Versorgungsspannung bereitstellt, gekoppelt sind.
  12. Halbleiterbauelement gemäß Anspruch 11, wobei die Schutzschaltung einen weiteren Transistor enthält, der die Leitfähigkeit eines Strompfades zwischen dem Versorgungsknoten und der Gateelektrode des MOS-Transistors steuert, wobei der weitere Transistor die Leitfähigkeit abhängig von einem Spannungsabfall über dem Widerstand steuert.
  13. Halbleiterbauelement gemäß Anspruch 7, wobei die Schutzschaltung einen Widerstand und eine Diode aufweist, die elektrisch mit einem Kollektor-Emitter-Strompfad des parasitären Bipolartransistors in Reihe geschaltet sind.
  14. Halbleiterbauelement gemäß Anspruch 8, wobei die Schutzschaltung einen Widerstand und einen Transistor aufweist, die in Reihe zwischen das erste Halbleitergebiet und einen Versorgungsknoten, der eine Versorgungsspannung bereitstellt, geschaltet sind.
  15. Halbleiterbauelement gemäß Anspruch 14, wobei der Transistor ein Bipolartransistor ist, der eine Basis aufweist, der mit einer vorgegebenen Vorspannung (engl.: "bias voltage") vorgespannt wird.
  16. Halbleiterbauelement gemäß Anspruch 14 oder 15, wobei die Schutzschaltung einen weiteren Transistor aufweist, der die Leitfähigkeit eines Strompfads zwischen dem Versorgungsknoten und der Gateelektrode des MOS-Transistors steuert, wobei der weitere Transistor die Leitfähigkeit abhängig von einem Spannungsabfall über dem Widerstand steuert.
  17. Halbleiterbauelement gemäß Anspruch 5, wobei die Schutzschaltung einen weiteren Transistor aufweist, der eine Leitfähigkeit eines Strompfads zwischen dem Versorgungsknoten und der Gateelektrode des MOS-Transistors steuert, um die Gateelektrode des MOS-Transistors zu laden.
  18. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 17, wobei der MOS-Transistor ein Low-Side-Transistor ist, und wobei das Halbleitersubstrat, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist, mit einem Massepotential versorgt wird.
  19. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 18, wobei das Halbleitersubstrat, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist, und das Sourcegebiet des MOS-Transistors mit einem Massepotential versorgt werden.
  20. Halbleiterbauelement gemäß einem der Ansprüche 2 bis 17, wobei die Isolationsstruktur zumindest einen Graben aufweist, der Seitenwände besitzt, die mit einer Isolationsschicht bedeckt sind, wobei der zumindest eine Graben mit einem leitenden Material gefüllt ist, das einen elektrischen Kontakt mit dem Halbleitersubstrat unterhalb des Grabens bildet.
  21. Halbleiterbauelement gemäß Anspruch 20, wobei der zumindest eine Graben durch eine Elektrode an der oberen Oberfläche des Halbleitersubstrats bedeckt ist, wobei die Elektrode mit Massepotential gekoppelt ist.
  22. Halbleiterbauelement gemäß Anspruch 5, wobei die Schutzschaltung eine Entladeschaltung enthält, die mit der Gateelektrode gekoppelt und dazu ausgebildet ist, die Gateelektrode zu entladen.
  23. Halbleiterbauelement gemäß Anspruch 22, wobei die Entladeschaltung eine Stromquelle enthält.
  24. Halbleiterbauelement, das aufweist: Ein Halbleitersubstrat, das mit Dotierstoffen eines ersten Dotierungstyps dotiert ist und das eine Halbleiterschicht aufweist, die an eine obere Oberfläche des Halbleitersubstrats angrenzt, wobei die Halbleiterschicht mit Dotierstoffen eines zweiten Dotierungstyps dotiert ist; einen MOS-Transistor, der in das erste Halbleitergebiet integriert ist; und eine Schutzschaltung, die elektrisch mit einem Teil der ersten Halbleiterschicht und der Gateelektrode gekoppelt und dazu ausgebildet ist, die Gateelektrode zu laden, wenn ein elektrisches Potential des ersten Halbleitergebiets einen ersten Schwellenwert erreicht.
  25. Halbleiterbauelement gemäß Anspruch 24, wobei die Halbleiterschicht zu einem ersten Halbleitergebiet und zumindest einem zweiten Halbleitergebiet segmentiert ist, die elektrisch voneinander isoliert sind, wobei der Teil der ersten Halbleiterschicht, mit der die Schutzschaltung verbunden ist, das erste Halbleitergebiet der Halbleiterschicht ist.
  26. Halbleiterbauelement gemäß Anspruch 25, wobei das erste Halbleitergebiet und das zweite Halbleitergebiet durch eine Isolationsstruktur elektrisch isoliert sind.
DE102015119349.3A 2014-11-26 2015-11-10 Intelligenter halbleiterschalter Active DE102015119349B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/555,213 US9484339B2 (en) 2014-11-26 2014-11-26 Smart semiconductor switch
US14/555,213 2014-11-26

Publications (2)

Publication Number Publication Date
DE102015119349A1 true DE102015119349A1 (de) 2016-06-02
DE102015119349B4 DE102015119349B4 (de) 2023-08-31

Family

ID=55968195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015119349.3A Active DE102015119349B4 (de) 2014-11-26 2015-11-10 Intelligenter halbleiterschalter

Country Status (2)

Country Link
US (1) US9484339B2 (de)
DE (1) DE102015119349B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3043250A1 (fr) 2015-10-30 2017-05-05 St Microelectronics Crolles 2 Sas Capteur d'image
FR3049389A1 (fr) * 2016-03-22 2017-09-29 St Microelectronics Crolles 2 Sas Mur d'isolement et son procede de fabrication
US10861843B2 (en) * 2016-12-21 2020-12-08 Texas Instruments Incorporated Electrostatic discharge protection device
JP7043194B2 (ja) * 2017-07-25 2022-03-29 ラピスセミコンダクタ株式会社 静電保護素子および半導体装置
DE102018112866B4 (de) * 2018-05-29 2020-07-02 Infineon Technologies Ag Halbleitervorrichtung mit elektrischem Widerstand
DE102018010387B3 (de) 2018-05-29 2022-08-25 Infineon Technologies Ag Halbleitervorrichtung mit elektrischem Widerstand
CN109192774A (zh) * 2018-09-06 2019-01-11 江苏中科君芯科技有限公司 栅极双箝位的igbt器件
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
CN111403380B (zh) * 2019-08-21 2023-07-25 中国科学院上海微系统与信息技术研究所 一种静电保护结构及静电保护电路
US11756953B2 (en) * 2021-03-05 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140177A (en) 1988-12-02 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Complementary circuit device returnable to normal operation from latch-up phenomenon
US4992683A (en) 1989-09-28 1991-02-12 Motorola, Inc. Load driver with reduced dissipation under reverse-battery conditions
US5539610A (en) 1993-05-26 1996-07-23 Siliconix Incorporated Floating drive technique for reverse battery protection
JP3485655B2 (ja) 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
US7288856B2 (en) 2003-05-14 2007-10-30 International Rectifier Corporation Reverse battery protection circuit for power switch
US7283343B2 (en) 2004-12-15 2007-10-16 Texas Instruments Incorporated Integrated reverse battery protection circuit for an external MOSFET switch
US20080224547A1 (en) 2007-03-15 2008-09-18 Infineon Technologies Austria Ag Reverse voltage protected integrated circuit arrangement
US7982523B2 (en) 2008-12-05 2011-07-19 Infineon Technologies Ag Electro static discharge clamping device
DE102009039247B9 (de) 2009-08-28 2012-01-26 Austriamicrosystems Ag Halbleiterkörper mit einer Anschlusszelle
JP5438469B2 (ja) 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 負荷駆動装置
US9041244B2 (en) 2010-12-30 2015-05-26 Infineon Technologies Ag On-board power supply protection
US8593771B2 (en) 2011-02-17 2013-11-26 Fairchild Semiconductor Corporation Power modules with reverse polarity protection
US8946943B2 (en) 2011-07-27 2015-02-03 Infineon Technologies Ag High side switch
US9245888B2 (en) 2012-09-29 2016-01-26 Infineon Technologies Ag Reverse polarity protection for n-substrate high-side switches
US9190900B2 (en) 2012-10-15 2015-11-17 Infineon Technologies Ag Active power factor corrector circuit

Also Published As

Publication number Publication date
US9484339B2 (en) 2016-11-01
US20160148925A1 (en) 2016-05-26
DE102015119349B4 (de) 2023-08-31

Similar Documents

Publication Publication Date Title
DE102015119349B4 (de) Intelligenter halbleiterschalter
DE102014113636B4 (de) On-Chip-Verpolungsschutz in Übereinstimmung mit ISO- und ESD-Anforderungen
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE102011087598B4 (de) Leistungsmodul
DE102008064698B4 (de) Leistungshalbleiterbauelement mit einer Sensorzelle
DE102008050495B4 (de) Halbleitervorrichtung
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE102016100292A1 (de) Bidirektionale Klemmschaltungen mit geringem Verlust und Verfahren zu ihrer Bildung
DE102013218670A1 (de) Verpolungsschutz für High-Side-Schalter in n-Substrat
DE102013219654B4 (de) Elektronische Schaltung mit einem rückwärtsleitenden Transistorbauelement
DE102013112283A1 (de) Sperrschichtisolierte Sperrspannungsvorrichtungen mit integrierten Schutzstrukturen und Verfahren zu deren Bildung
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE102018113146B4 (de) Gleichrichtereinrichtung und Halbleitereinrichtung
DE102013107379A1 (de) Integriertes Halbleiterbauelement und Brückenschaltung mit dem integrierten Halbleiterbauelement
DE19836979A1 (de) Halbleitervorrichtung mit isoliertem Gate
DE102014103561A1 (de) Einstellbares transistorbauelement
DE102010001512B4 (de) Stromsteuerschaltung und Verfahren zum Schutz einer Stromsteuerschaltung
DE19614522C2 (de) Integrierte Halbleitervorrichtung zum Bereitstellen einer Ausgabespannung in Übereinstimmung mit einer Versorgungshochspannung
DE102014106486A1 (de) Integrierte Schaltung mit einer Klemmstruktur und Verfahren zum Einstellen einer Schwellenspannung eines Klemmtransistors
DE102008034158A1 (de) Integrierte Schaltung mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie
DE102013109650A1 (de) Spannungsregler
DE102013102457A1 (de) Überspannungsschutzeinrichtung für verbindungshalbleiter-feldeffekttransistoren
DE102015112305A1 (de) Intelligenter Halbleiterschalter
DE102012210153B4 (de) Verfahren und schaltung zum ansteuern eines elektronischen schalters

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division