CN111403380B - 一种静电保护结构及静电保护电路 - Google Patents
一种静电保护结构及静电保护电路 Download PDFInfo
- Publication number
- CN111403380B CN111403380B CN201910773021.XA CN201910773021A CN111403380B CN 111403380 B CN111403380 B CN 111403380B CN 201910773021 A CN201910773021 A CN 201910773021A CN 111403380 B CN111403380 B CN 111403380B
- Authority
- CN
- China
- Prior art keywords
- effect transistor
- field effect
- region
- well region
- injection region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 claims abstract description 66
- 238000002347 injection Methods 0.000 claims abstract description 60
- 239000007924 injection Substances 0.000 claims abstract description 60
- 230000003071 parasitic effect Effects 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 4
- 230000008878 coupling Effects 0.000 abstract description 5
- 230000001808 coupling effect Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种静电保护结构，包括：埋氧层、电阻和设置于埋氧层上的场效应晶体管和二极管组件，其中，场效应晶体管包括第一注入区、第一阱区、第二注入区、第二阱区和第三注入区，第一阱区与第二阱区均为低压阱区；第一阱区与第二阱区远离埋氧层的一面均设有绝缘层，第一阱区的绝缘层与第二阱区的绝缘层跨接引出栅极端，栅极端为高压栅极端；第一注入区与第三注入区跨接引出源极端，源极端接地；第二注入区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地，二极管组件与场效应晶体管连接。基于本申请实施例，通过在场效应晶体管的栅极串接电阻，与漏极‑栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管的导通均匀性。
Description
技术领域
本发明涉及集成电路设计领域，尤其涉及一种静电保护结构及静电保护电路。
背景技术
抗静电泄放能力作为衡量集成电路产品可靠性的一项重要性能指标，是集成电路静电保护设计的重要考虑因素。随着CMOS(Complementary Metal Semiconductor，互补金属氧化物半导体)工艺越来越先进，集成电路的特征尺寸不断发展至亚微米和深亚微米，器件的栅长、栅极氧化层厚度、结深和外延层厚度都会相应地减小。该工艺的发展虽然大幅度地提高集成电路的集成度、速度性能和功耗性能，但是却使得电路容易遭受静电释放冲击而失效，进而降低集成电路产品的抗静电泄放能力。尤其是在新型SOI(Silicon-On-Insulator，绝缘体硅片)工艺中，由于埋氧层的存在，顶层硅的设计厚度相比传统体硅工艺要薄很多，导致静电电流难以释放，抗静电泄放能力减弱。
为了解决上述问题，现有技术中，采用如图1所示的静电保护电路以提高抗静电泄放能力。图中采用多指并联的低压N型场效应晶体管作为保护结构保护低压静电电路，或者采用多指并联的高压N型场效应晶体管作为保护结构保护高压静电电路。众所周知，低压N型场效应晶体管和高压N型场效应晶体管的漏极和源极均为N型重掺杂区，离子注入浓度相同、深度相同，两者的区别在于栅极和P阱不同。由于低压N型场效应晶体管的P阱为低压P阱，掺杂浓度高，漏极-P阱间的反向击穿电压低，然而在相同的静电释放电流作用下，由于高压N型场效应晶体管的P阱为高压P阱，容易发生部分寄生三极管先行导通放电，使得漏极-源极两端的电压差迅速降低至保持点电压。随着静电释放电流的增大，在高压N型场效应晶体管发生二次击穿时，二次击穿电压不足以使得多指并联的其他寄生三极管导通放电。不难可以联想到，采用低压场效应晶体管作为保护结构保护高压静电电路，但是由于高压作用，漏极-栅极和漏极-P阱间均存在较高电压差，而低压场效应晶体管的栅极只能耐受低电压，在正常工作状态下，该低压场效应晶体管的栅极和漏极-P阱容易漏电甚至被击穿，进而影响电路的可靠性。因此，采用低压场效应晶体管作为保护结构保护高压静电电路的方式不可取。综上，高压电路的静电保护能力较差。
因此，有必要设计一种静电保护结构及静电保护电路以提高高压电路的静电保护能力。
发明内容
本发明所要解决的技术问题在于，提供一种静电保护结构及静电保护电路，解决现有技术中高压电路静电保护能力较差的问题。
有鉴于此，本申请实施例提供一种静电保护结构，包括：埋氧层、电阻和设置于所述埋氧层上的场效应晶体管和二极管组件；
场效应晶体管包括依次横向排列的第一注入区、第一阱区、第二注入区、第二阱区和第三注入区；
第一阱区与第二阱区均为低压阱区；
第一阱区远离埋氧层的一面与第二阱区远离埋氧层的一面均设有绝缘层；第一阱区的绝缘层与第二阱区的绝缘层跨接引出栅极端；栅极端为高压栅极端；
第一注入区与第三注入区跨接引出源极端；源极端接地；
第二注入区引出漏极端；
电阻的第一端与栅极端连接，电阻的第二端接地；
二极管组件与场效应晶体管连接。
进一步的，第一注入区、第一阱区和第二注入区构成第一寄生三极管；第二注入区、第二阱区和第三注入区构成第二寄生三极管；第一寄生三极管和第二寄生三极管均用于泄放静电保护电流。
进一步的，场效应晶体管采用多指并联结构。
进一步的，场效应晶体管为N型场效应晶体管或者P型场效应晶体管。
进一步的，二极管组件的阳极端与高压端连接，二极管组件的阴极端与场效应晶体管的漏极端连接。
进一步的，二极管组件中的二极管为栅控二极管。
进一步的，二极管组件中的二极管的数量至少一个；至少一个二极管串联连接。
进一步的，场效应晶体管与二极管间设有浅槽隔离区；浅槽隔离区用于隔离漏电流。
相应地，本申请实施例还提供了一种静电保护电路，该静电保护电路包括上述静电保护结构。
实施本申请实施例，具有如下有益效果：
本申请实施例公开的静电保护结构，包括：埋氧层、电阻和设置于埋氧层上的场效应晶体管和二极管组件；场效应晶体管包括依次横向排列的第一注入区、第一阱区、第二注入区、第二阱区和第三注入区；第一阱区与第二阱区均为低压阱区；第一阱区远离埋氧层的一面与第二阱区远离埋氧层的一面均设有绝缘层；第一阱区的绝缘层与第二阱区的绝缘层跨接引出栅极端；栅极端为高压栅极端；第一注入区与第三注入区跨接引出源极端；源极端接地；第二注入区引出漏极端；电阻的第一端与栅极端连接，电阻的第二端接地，二极管组件与场效应晶体管连接。基于本申请实施例，通过在场效应晶体管的栅极串接电阻，与漏极-栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管的导通均匀性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1是现有技术中静电保护电路的结构示意图；
图2是本申请实施例所提供的一种静电保护结构的内部结构示意图；
图3为基于图2所提供的一种静电保护电路的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施例作进一步地详细描述。显然，所描述的实施例仅仅是本申请实施例的一个实施例，而不是全部的实施例。基于本申请实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，此处所称的“实施例”是指可包含于本申请实施例至少一个实现方式中的特定特征、结构或特性。在本申请实施例的描述中，术语“第一”、“第二”、“第三”和“第四”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量，由此，限定有“第一”、“第二”、“第三”和“第四”的特征可以明示或者隐含的包括一个或者更多个该特征。并且，术语“第一”、“第二”、“第三”和“第四”是用于区别类似对象，而不用于描述特定的顺序或者先后顺序，应该理解这样的使用数据在适当的情况下可以互换。此外术语“包括”、“具有”和“为”以及其任何形式的变形，意图在于不排他的包括，例如，包含了一系列的组件、模块或单元，不必限于清楚地列出哪些组件、模块或单元，而是可包括没有清楚地列出的或对于这里的结构固有的组件、模块或单元。
请参阅图2，其所示为本申请实施例所提供的静电保护结构的内部结构示意图，图中包括：埋氧层1、电阻2和设置于所述埋氧层上的场效应晶体管3和二极管组件4，其中，该场效应晶体管3包括依次横向排列的第一注入区31、第一阱区32、第二注入区33、第二阱区34和第三注入35。第一阱区32与第二阱区34均为低压阱区，第一阱区32远离埋氧层1的一面与第二阱区34远离埋氧层1的一面均设有绝缘层36，第一阱区32的绝缘层36与第二阱区34的绝缘层36跨接引出栅极端37，栅极端37为高压栅极端，第一注入区31与第三注入区35跨接引出源极端38，源极端38接地，第二注入区33引出漏极端39，电阻2的第一端21与栅极端37连接，电阻2的第二端22接地，二极管组件4与场效应晶体管3连接。
采用本申请实施例所公开的静电保护结构，通过在场效应晶体管3的栅极串接电阻，与漏极-栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管3的导通均匀性。
本申请实施例中，场效应晶体管3可以是N型场效应晶体管，也可以是P型场效应晶体管。
一种可选的实施方式中，上述场效应晶体管3为采用多指并联结构的N型场效应晶体管，包括设置在埋氧层1上的第一N+注入区、第一P阱区、第二N+注入区、第二P阱区和第三N+注入区。第一N+注入区、第一P阱区和第二N+注入区构成第一寄生三极管，第二N+注入区、第二P阱区和第三N+注入区构成第二寄生三极管，第一寄生三极管和第二寄生三极管均用于泄放静电保护电流。第一P阱区与第二P阱区均为低压P阱区，第一P阱区远离埋氧层1的一面与第二P阱区远离埋氧层1的一面均设有绝缘层36；第一P阱区的绝缘层36与第二P阱区的绝缘层36跨接引出栅极端37；栅极端37为高压栅极端。第一N+注入区与第三N+注入区跨接引出源极端38，源极端38接地；第二N+注入区引出漏极端39，电阻2的第一端21与栅极端37连接，电阻2的第二端22接地。
采用本申请实施例所提供的静电保护结构，在高压电路中，采用低压场效应晶体管，可以降低导通电压，采用高压栅极替代低压栅极，可以提升栅极的耐压能力，减少场效应晶体管3漏电和击穿的可能性；并通过在场效应晶体管3的栅极串接电阻，与漏极-栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管3的导通均匀性。
本申请实施例中，二极管组件的阳极端与高压端连接，二极管组件的阴极端与场效应晶体管的漏极端连接。其中，二极管组件中的二极管的数量至少一个，至少一个二极管串联连接。
一种可选的实施例中，二极管组件中的二极管为栅控二极管。该栅控二极管包括设置在埋氧层上的第一P+注入区、第二阱区和第四N+注入区。第二P阱区上远离埋氧层的一面设有栅极区，用于隔离二极管的正极和负极，该栅极可以悬空，也可以接低于二极管击穿电压的任意高电位或低电位。上述第二阱区可以是N阱区也可以是P阱区。当二极管组件中的二极管的数量为2个时，第一二极管的第四N+注入区与第二二极管的第一P+注入区跨接，第一二极管的第四N+注入区与第二二极管的第一P+注入区间设有用于隔离漏电流的浅槽隔离区。
本申请实施例中，二极管组件中的二极管的数量是根据静电保护电路的适用高压与低压的压差决定的。举个例子，静电保护电路的适用高压为2.5V，适用低压为1.2V，压差为1.3V，单个二极管的导通电压为0.7V。为保证静电保护电路正常工作，需串联两个二极管，使得二极管的导通电压大于压差，则漏极的最高工作电压为1.1V，低于适用低压。
下面结合上述场效应晶体管和二极管组件介绍一种静电保护电路，如图3所示，图3为基于图2所提供的一种静电保护电路的结构示意图。图3中包括：埋氧层1、电阻2和设置于埋氧层上的场效应晶体管3和二极管组件4。该场效应晶体管3包括第一N+注入区、第一P阱区、第二N+注入区、第二P阱区和第三N+注入区。第一P阱区与第二P阱区均为低压P阱区，第一P阱区远离埋氧层1的一面与第二P阱区远离埋氧层1的一面均设有绝缘层36；第一P阱区的绝缘层36与第二P阱区的绝缘层36跨接引出栅极端37；栅极端37为高压栅极端。第一N+注入区与第三N+注入区跨接引出源极端38，源极端38接地；第二N+注入区引出漏极端39，电阻2的第一端21与栅极端37连接，电阻2的第二端22接地，该电阻2的阻值大于或者等于0Ω。该二极管组件4包括第一二极管41和第二二极管42。第一二极管41包括设置在埋氧层1上的第一P+注入区43、第二阱区44和第四N+注入区45，第二二极管42也包括设置在埋氧层1上的第一P+注入区43、第二阱区44和第四N+注入区45，第一二极管41的第四N+注入区45与第二二极管42的第一P+注入区43跨接。第一二极管41和第二二极管42的第二P阱区上远离埋氧层1的一面均设有栅极区，用于隔离二极管的正极和负极，该栅极可以悬空，也可以接低于二极管击穿电压的任意高电位或低电位。第一二极管41和第二二极管42的第二阱区44均可以是N阱区也可以是P阱区。上述场效应晶体管3的第一N+注入区、第一P阱区和第二N+注入区构成第一寄生三极管，第二N+注入区、第二P阱区和第三N+注入区构成第二寄生三极管，第一寄生三极管和第二寄生三极管均用于泄放静电保护电流。场效应晶体管3与第一二极管间41设有浅槽隔离层，用于隔离场效应晶体管3和二极管组件4。
采用本申请实施例所提供的静电保护结构及静电保护电路，在高压电路中，采用低压场效应晶体管，可以降低导通电压，采用高压栅极替代低压栅极，可以提升栅极的耐压能力，减少场效应晶体管3漏电和击穿的可能性；并通过在场效应晶体管3的栅极串接电阻，与漏极-栅极间寄生的耦合电容形成电容耦合效应，提高场效应晶体管3的导通均匀性。
需要说明的是，本申请实施例中，除非另有明确规定或限定，术语“连接”应做广义理解，例如可以是直接连接或通过中间媒介连接，也可以是两个模块内部的相连或两个模块的相互作用关系，可以是有线连接，也可以是无线连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例汇总的具体含义。
需要说明的是：上述本申请实施例先后顺序仅仅为了描述，不代表实施例的优劣，且上述本说明书特定实施例进行了描述，其他实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或者步骤可以按照不同于实施例中的顺序来执行并且能够实现期望的结果。另外，在附图中描绘的过程不一定要求示出特定顺序或者连续顺序才能够实现期望的结果。在某些实施方式中，多任务并行处理也是可以实现的。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的均为与其他实施例的不同之处。尤其，对于装置的实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本领域普通技术人员可以理解实现上述实施例的全部或者部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读介质中。
以上所述是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请实施例的保护范围。
Claims (9)
1.一种静电保护结构，其特征在于，包括：埋氧层、电阻和设置于所述埋氧层上的场效应晶体管和二极管组件；
所述场效应晶体管包括依次横向排列的第一注入区、第一阱区、第二注入区、第二阱区和第三注入区；所述场效应晶体管为P型场效应晶体管；
所述第一阱区与所述第二阱区均为低压阱区；
所述第一阱区远离所述埋氧层的一面与所述第二阱区远离所述埋氧层的一面均设有绝缘层；所述第一阱区的绝缘层与所述第二阱区的绝缘层跨接引出栅极端；所述栅极端为高压栅极端；
所述第一注入区与所述第三注入区跨接引出源极端；所述源极端接地；
所述第二注入区引出漏极端；
所述电阻的第一端与所述栅极端连接，所述电阻的第二端接地；
所述二极管组件与所述场效应晶体管连接。
2.根据权利要求要求1所述的结构，其特征在于，
所述第一注入区、所述第一阱区和所述第二注入区构成第一寄生三极管；
所述第二注入区、所述第二阱区和所述第三注入区构成第二寄生三极管；
所述第一寄生三极管和所述第二寄生三极管均用于泄放静电保护电流。
3.根据权利要求1所述的结构，其特征在于，所述场效应晶体管采用多指并联结构。
4.根据权利要求1所述的结构，其特征在于，所述场效应晶体管为N型场效应晶体管或者P型场效应晶体管。
5.根据权利要求1所述的结构，其特征在于，所述二极管组件的阳极端与高压端连接，所述二极管组件的阴极端与所述场效应晶体管的漏极端连接。
6.根据权利要求1所述的结构，其特征在于，所述二极管组件中的二极管为栅控二极管。
7.根据权利要求1所述的结构，其特征在于，所述二极管组件中的二极管的数量至少一个；
所述至少一个二极管串联连接。
8.根据权利要求1所述的结构，其特征在于，所述场效应晶体管与所述二极管间设有浅槽隔离区；
所述浅槽隔离区用于隔离漏电流。
9.一种静电保护电路，其特征在于，所述静电保护电路包括上述权利要求1-8任意一项所述的静电保护结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773021.XA CN111403380B (zh) | 2019-08-21 | 2019-08-21 | 一种静电保护结构及静电保护电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910773021.XA CN111403380B (zh) | 2019-08-21 | 2019-08-21 | 一种静电保护结构及静电保护电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111403380A CN111403380A (zh) | 2020-07-10 |
| CN111403380B true CN111403380B (zh) | 2023-07-25 |
Family
ID=71432071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910773021.XA Active CN111403380B (zh) | 2019-08-21 | 2019-08-21 | 一种静电保护结构及静电保护电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111403380B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115708208A (zh) * | 2021-08-19 | 2023-02-21 | 长鑫存储技术有限公司 | 静电保护电路和静电保护结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638847B1 (en) * | 2002-11-14 | 2009-12-29 | Altera Corporation | ESD protection structure |
| CN108063134A (zh) * | 2017-12-01 | 2018-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
| CN108122904A (zh) * | 2017-11-29 | 2018-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种esd保护结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5586819B2 (ja) * | 2006-04-06 | 2014-09-10 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
| US9484339B2 (en) * | 2014-11-26 | 2016-11-01 | Infineon Technologies Ag | Smart semiconductor switch |
-
2019
- 2019-08-21 CN CN201910773021.XA patent/CN111403380B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7638847B1 (en) * | 2002-11-14 | 2009-12-29 | Altera Corporation | ESD protection structure |
| CN108122904A (zh) * | 2017-11-29 | 2018-06-05 | 中国科学院上海微系统与信息技术研究所 | 一种esd保护结构 |
| CN108063134A (zh) * | 2017-12-01 | 2018-05-22 | 中国科学院上海微系统与信息技术研究所 | 一种基于soi工艺的nmos器件及其构成的静电保护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111403380A (zh) | 2020-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361185B2 (en) | ESD protection device with buried layer having variable doping concentrations | |
| US9431389B2 (en) | ESD transistor for high voltage and ESD protection circuit thereof | |
| US10692851B2 (en) | High surge bi-directional transient voltage suppressor | |
| CN103681867B (zh) | 具有场电极的晶体管器件 | |
| EP1879229A1 (en) | Improved ESD protection circuit | |
| CN103811484A (zh) | 包括半导体鳍的esd器件 | |
| CN106449634A (zh) | 瞬态电压抑制器及其制造方法 | |
| US20180286853A1 (en) | High surge transient voltage suppressor | |
| US20160285261A1 (en) | Esd protection device | |
| CN106057781A (zh) | 静电放电保护器件的制造方法 | |
| CN105977251A (zh) | 用于差分信号器件的静电放电保护器件 | |
| CN103715233B (zh) | 一种具有高维持电压的ldmos结构的esd保护器件 | |
| CN107123640A (zh) | 半导体器件、电路组件及集成电路 | |
| CN101540320A (zh) | 一种静电放电保护二极管 | |
| CN102569292B (zh) | 具有可调节设计窗口的esd保护器件 | |
| CN111403380B (zh) | 一种静电保护结构及静电保护电路 | |
| CN111403381A (zh) | 一种静电保护结构及静电保护电路 | |
| US20120098031A1 (en) | Dual-directional silicon controlled rectifier | |
| CN108305873B (zh) | 静电放电钳位器件以及静电放电钳位电路 | |
| CN102623450A (zh) | 一种基于场限环可控硅结构的瞬态电压抑制器 | |
| CN112466947A (zh) | 一种基于静电放电保护结构的场效应管 | |
| CN104022112B (zh) | 一种栅接地金属氧化物半导体晶体管静电防护结构 | |
| CN108461488B (zh) | 静电放电钳位器件、电路及静电放电保护电路 | |
| CN111403379B (zh) | 一种基于soi工艺的静电放电保护结构 | |
| CN104124243A (zh) | 一种用于esd防护的具有强抗闩锁能力的scr_pnp结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |