DE2740203C2 - Ladungsgekoppelte Halbleiteranordnung - Google Patents

Ladungsgekoppelte Halbleiteranordnung

Info

Publication number
DE2740203C2
DE2740203C2 DE2740203A DE2740203A DE2740203C2 DE 2740203 C2 DE2740203 C2 DE 2740203C2 DE 2740203 A DE2740203 A DE 2740203A DE 2740203 A DE2740203 A DE 2740203A DE 2740203 C2 DE2740203 C2 DE 2740203C2
Authority
DE
Germany
Prior art keywords
semiconductor layer
gate electrode
charge
input
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2740203A
Other languages
English (en)
Other versions
DE2740203A1 (de
Inventor
Arnoldus Johannes Juliana Eindhoven Boudewijns
Bernardus Henricus Jozef Einhoven Cornelissen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2740203A1 publication Critical patent/DE2740203A1/de
Application granted granted Critical
Publication of DE2740203C2 publication Critical patent/DE2740203C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808—Input structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45034—One or more added reactive elements, capacitive or inductive elements, to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45118—At least one reactive element being added to at least one feedback circuit of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Peptides Or Proteins (AREA)

Description

Die Erfindung betrifft eine ladungsgekoppe'te Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs 1.
Der Ausdruck »Elektrodensystem« ist hierbei in weitem Sinne aufzufassen, so daß er auch Elektroden, die durch eine Sperrschicht oder eine Isolierschicht von der Halbleitcrschichl getrennt sind, einschließt
Mit Ausnahme des Eingangs wird eine solche Halbleiteranordnung u. a. beschrieben in der DE-OS 22 52 148. In dieser Halbleiteranordnung erfolgt der Transport der elektrischen Ladung wenigstens über das Innere der Halbieitcrschicht. Darin unterscheidet sich eine solche Halbleiteranordnung von den allgemein bekannten Iadungsgekoppcltcn Anordnungen, in denen die Speicherung und der Transport der elektrischen Ladung an der Oberfläche der Halblcileischichl stattfinden. Dadurch, daß im allgemeinen die Beweglichkeit elektrischer Ladungsträger infolge von Obcrflächenzuständen an der Oberfläche der Halbleitcrschichl niedriger als im Inneren der Halbleiterschicht ist, und dadurch, daß im allgemeinen der Abstand zwischen den Gliedern und der elektrischen Ladung im Inneren der Halbleiterschichl verhältnismäßig groß ist und dadurch stärkere Querfelder in der Transportrichtung auftreten, wird der Ladungsiransport elektrischer Ladung über das Innere der Halbleitcrschichl in bezug auf den Ladungstransporl einer entsprechenden Menge Ladung längs der Oberfläche der Halbleiterschicht schnell vor sich gehen.
Dadurch kann eine Halbleiteranordnung der obenbeschriebenen Art mit Hilfe von Taktspannungen mit einer verhältnismäßig hohen Frequenz betrieben werden. Dies hat ti. a. den Vorteil, daß /. B. bei Anwendung einer derartigen Halbleiteranordnung in Verzögcrungslcitungen für Vidcofrcquenzsignalc die Höchstfrequenz dieser durch das Schieberegister hindurchzuführenden Vidcofrcrjucnzsignalc verhältnismäßig hoch sein kann.
Die Halbleiterschichl wird in den meisten Fällen durch eine an eine Oberfläche des Halbleiterkörpers grenzende Oberflächenschicht gebildet, die an dieser Oberfläche von einer Isolierschicht aus z. B. Siliziumoxid bedeckt und auf der der genannten Oberfläche gegenüber liegenden Seite von einem sperrenden pn-Übergang begrenzt wird. Die laterale Trennung der
so Halbleiterschicht kann z. B. durch die bei integrierten Halbleiteranordnungen allgemein üblichen Mittel zur Isolierung der Inseln, wie /.. B. einen gesperrten pn-Übcrgang, gebildet werden. Die Glieder, mit deren Hilfe in der Halbleiterschicht Taktspannungen angelegt werden können, bestehen gewöhnlich aus Elektroden, die auf der Isolierschicht angebracht sind und durch die Isolierschicht von der Halblcilerschicht getrennt werden.
Beim Betrieb kann Information in Form eines Pakets
von Majorilätsladungslrägern in einem einer ersten Elektrode gegenüber liegenden Gebiet der Halblciterschicht gespeichert und von anderen Ladungspakclcn durch elektrische Potentiale getrennt werden, die dieses Gebiet einschließen und sich quer über die Halbleiter-
brj schicht erstrecken. Während des Ladungstransporis werden die Ladungsträger des genannten Ladungspakets von dem der ersten Elektrode gegenüberliegenden Gebiet der Halbleitcrschichl /u einem folgenden Gebiet
der Halbleiterschicht dadurch transportiert, daß zwischen dieser Elektrode und der folgenden Elektrode ein .Spannungsunterschied angelegt wird, wobei jedenfalls die letzten Ladungsträger über das Innere der Halbleiterschicht aus dem zuerst genannten Gebiet zu dem folgenden Gebiet flieUen, bis das ganze der genannten ersten Elektrode gegenüberliegende Gebiet der HaIbleitcrschicht erschöpft ist Die Dotierungskonzentration und die Dicke der Halbleiterschicht sollen dabei naturgemäß derart niedrig sein, daß die Halbleiterschicht über ihre ganze Dicke erschöpft werden kann, ohne daß Lawinenvervielfachung auftritt. Eine derartige niedrig dotierte Schicht kann z. B, wie auch in der vorerwähnten DE-OS 22 52 142 angegeben ist, durch eine homogen dotierte hochohmige epitaktische Schicht gebildet werden, die auf einem Träger oder Substrat vom entgegengesetzten Leitungstyp angebracht ist
Eine Eingangsstufe der im Oberbegriff des Anspruchs 1 erwähnten Art ist z. B. beschrieben in I.E.EE. Transactions on Electron Devices, Band ED-23 Nr. 2, Februar 1976. Seite 267, Fig. 4.
Bei dieser bekannten Einleseschaltung ist zwischen der genannten Eingangsdiffusion und der Gate-Elektrode ein Eingangssignal angelegt Die erste Gate-Elektrode ist mit dem Ausgang eines Verstärkers verbunden, dessen nichtinvertierender Eingang mit einem Punkt konstanten Potentials verbunden ist Der invertierende Eingang ist mit der Eingangsdiffusion und über einen Widerstand mit der Signalquelle verbunden. Durch den genannten Widerstand wird eine Stromgegenkopplung hergestellt und diese wird durch die Anwendung des Operationsverstärkers A zusätzlich verstärkt Diese Stromgegenkopplung ist erforderlich, um den nichtlinearen Charakter der Stromquelle, die durch die Eingangsdiffusion und die erste Gate-Elektrode gebildet wird, zu reduzieren. Diese Reduktion wird jedoch durch die Tatsache begrenzt, daß der Verstärker in eine geschlossene Schleife aufgenommen ist, in der geschaltet wird. Die bekannte Einleseschaltung ist tatsächlich eine periodisch geschaltete Stromquelle. Dies bedeutet, daß die Ansprechzeit des Verstärkers und die Zeitauflösung des Schaltsignals stark beschränkt werden. Die Ausgangs Änderungsgeschwindigkeit ist der wichtigste Parameter, weil dadurch ein nichtlinearer Fehler dem Ladungspaket als Funktion des Eingangssignals und der nichtlinearen Gale-Source-Spannungs-Slromkcnnlinie des Eingangsfeldeffckttransistors zugefügt wird. Ausschalt- und Einschaltverzögerungszeiten des Verstärkers führen ebenfalls zu einem nichtlinearen Fehler, wenn beide nicht einander genau gleich sind. Zeitliche Schwankungen im Schaltsignal führen zu einem linearen Fehler, der der Größe der auftretenden zeitlichen Schwankungen im Schaltsignal proportional ist. Der genannte Fehler ist außerdem frequenzabhängig. Die oben genannten Nachteile bei der bekannten Ladungsübertragungsanordnung machen diese zur Anwendung als veränderliche Verzögerungsleitung für Videofrequenzsignale weniger geeignet.
Aus der DE-OS 25 36 311 ist eine Eingangsstufe bekannt, bei der zwischen der Eingangsdiffusion und der ersten Gate-Elektrode eine zweite Gate-Elektrode zum Zuführen einer Referenzspannung angebracht ist In dieser Anordnung, bei der die Signulspannung nur an die erste Gate-Elektrode und nicht an der Eingangsdiffusion angelegt wird, wird jedoch die Menge der einzuführenden Ladung durch die Tiefe der Poienlialmulde unter der ersten Gale-EIcktrode bestimmt.
Aufgabe der Erfindung ist es, eine Anordnung der
eingangs genannten Art anzugeben, bei der die Form des Schaltsignals und die Signalverarbeitungsgeschwindigkeit des Verstärkers keinen wesentlichen Einfluß auf die eingeführte Signalladungsmcngc haben. Diese Aufgäbe wird erfindungsgemäß durch die im kennzeichnen den Teil des Patentanspruchs 1 angegebenen Maßnahmen gelöst.
Dadurch wird erreicht, daß kontinuierlich Signalladung in die Halbleiteranordnung fließt, so daß sich das ■o Schaltsignal darauf nicht auswirken kann. Außerdem wird dadurch in der Schleife nicht mehr geschaltet, so daß der Verstärker keine schnellen Schaltsignale verarbeiten muß. Die erfindungsgemäße Halbleiteranordnung ist somit geeignet Signale mit hoher Grenzfre-
is quenz wie Videosignale mit großer Genauigkeit zu verarbeiten.
Die Erfindung wird nachstehend beispielsweise an Hand der Zeichnung näher erläutert Es zeigt:
F i g. 1 ein Ausführungsbeispiel einer Anordnung nach der Erfindung,
F i g. 2 den Verlauf der verwendeten Taktspannungen als Funktion der Zeit
Fig.3 ein Diagramm zur näheren Erläuterung der Wirkung der erfindungsgemäßen Anordnung, und
Fig.4 eine mögliche Ausführungsform des Operationsverstärkers.
Die Halbleiteranordnung nach F i g. 1 enthält einen Halbleiterkörper 1 mit einer Halbleiterschicht 2 aus nleitendem Silizium. Auf der Halbleiterschicht 2 sind we· nigstens auf der Seite 3 der Schicht Glieder zum Anlegen von Taktspannungen vorhanden und diese Glieder werden durch Elektroden 4, 5, 6 und 7 gebildet. Im vorliegenden Ausführungsbeispiei wird die Sperrschicht 8 durch eine Isolierschicht aus Siliziumoxid gebildet. Die Elektroden 4,5,6 und 7 werden durch Metalibahnen aus Aluminium gebildet und dienen zum Anlegen von Taktspannungen, von denen die genannte Ladung durch die Halbleiterschicht 2 hindurch in einer Richtung parallel zu der Schicht 2 transportiert wird. Beim Betrieb der Anordnung ist die Halbleiterschicht 2, ausgenommen zum Ein- und Abführen der genannten Ladung, gegen die Umgebung isoliert, wodurch die in der Halbleiterschicht vorhandenen und auf die genannte elektrische Ladung einwirkenden elektrischen Felder im wesentlichen durch die an die Elektroden 4,5,6 und 7 angelegten Taktspannung Φ\, Φ^ Φι und Φ* bestimmt werden, die z. B. einen zeitlichen Verlauf nach F i g. 2 aufweisen. Die Elektroden 4, 5, 6 und 7 erstrecken sich in einer Richtung quer zu der Ladungstransportrichtung wenigstens über die ganze Halbleiterschicht 2. Die Dicke und die Dotierungskonzentration der Halbleiterschicht 2 betragen z. B. 5 μιη bzw. 1015 Atome/cm3. Diese Dicke und Dotierungskonzentration sind derart gering, daß in der Halbleiterschicht 2 quer zu derselben ein elektrisches Feld mit einer derartigen Stärke angelegt werden kann, daß über die ganze Dicke der Schicht 2 eine Erschöpfungszone gebildet wird, ohne daß Lawinenvervielfachung auftritt. Das schichtförmige Gebiet 2 besteht aus einer epitaktischen Schicht, die auf übliche Weise auf einem zweiten Gebiet 9, das das Substrat bildet, niedergeschlagen ist.
Die vorstehenden Wände des inselförmigen Teiles 2 werden von einer Isolierzone 11 begrenzt, die teilweise durch eine Schicht aus Siliziumdioxid gebildet wird, die
μ u'jer einen Teil ihrer Dicke in die epitaktische Schicht 2 versenkt ist. Die Isolierzone 11 wird im vorliegenden Ausführungsbeispiel völlig durch eine Siliciumoxidschicht gebildet, dis sich von der Oberfläche 12 des
Halbleiterkörpers 1 her über die ganze Dicke der epitaktischen Schicht 2 erstreckt und bis in das Substrat reicht. Außerdem ist die Isolierschicht 11 über praktisch ihre ganze Dicke in den Halbleiterkörper versenkt, so daß eine nahezu flache Oberfläche erhalten wird. Die Halbleiterschicht 2 ist daher durch die versenkte Siliziumoxidschicht U und den sperrenden pn-Übergang 10 und die Isolierschicht 8 auf zweckmäßige Weise gegen die Umgebung isoliert.
Die ladungsgekoppelte Anordnung ist weiter mit Mitteln versehen, mit deren Hilfe eine durch die Halbleiterschicht 2 transportierte Menge Ladung ausgelesen und abgeführt werden kann. Dazu ist eine zusätzliche Elektrode 20 angebracht, die von der Halbleiterschicht 2 durch die Isolierschicht 8 getrennt ist und die die Gate-Elektrode eines Feldeffekttransistors mit isolierter Gate-Elektrode bildet
Das hochdotierte η-leitende Gebiet 25 bildet die Source-Zone des Feldeffekttransistors und das hochdotierte η-leitende Gebiet 22 bildet die Drain-Zone des Feldeffekttransistors, welches Gebiet mit einem Leiter 21 zum Anschließen an einen äußeren Leiter verbunden ist. mit dessen Hilfe die informationbildende Ladung abgeführt werden kann.
Die ladungsgekoppelte Anordnung ist weiter mit Einlesemitteln versehen, die durch die Eingangsdiffusion 34, die erste Gate-Elektrode 35 und die zweite Gate-Elektrode 39 gebildet werden. Der Leitungstyp der Eingangsdiffusion ist gleich dem der Halbleiterschicht 2, aber diese Diffusion ist höher als diese Schicht dotiert. Die erste und die zweite Gate-Elektrode 35 bzw. 39 werden durch leitende Schichten gebildet, die durch eine Isolierschicht 8 von der Halbleiterschicht 2 getrennt sind. Die Eingangsdiffusion 34 ist über die leitende Schicht 33 mit der Eingangsklemme a und die erste Gate-Elektrode 35 ist mit der Eingangsklemme c verbunden. Die Eingangsklemme c ist mit dem Ausgang des Operationsverstärkers A und die Eingangsklemme a ist mit dem invertierenden Eingang (—) des Operationsverstärkers und weiter über den Widerstand R mit der Signalquelle V verbunden. Die Signalquelle V ist von der Reihenschaltung der Widerstände R\ und R2 überbrückt, deren Knotenpunkt mit dem nichtinvertierenden Eingang (+) des Operationsverstärkers verbunden ist. Die zweite Gate-Elektrode 39 ist mit einer Gleich-Spannungsquelle 60 verbunden. Das Substrat 9 ist mit einem Punkt von Erdpotential verbunden.
In Fig.3 ist schematisch angegeben, wie etwa die Bildung eines Ladungspakets in der Ladungsübertragungsanordnung nach F i g. 1 vor sich geht. Wie in F i g. 2 angegeben ist, variieren die Taktspannungen von 0 bis 10 V. Der Anschlußkontakt 33 wird auf einen Gleichspannungspegel von +6 V, die erste Gate-Elektrode auf einen Gleichspannungspegel von —10 V und die zweite Gate-Elektrode 39 auf eine konstante Spannung von —7 V gebracht, wie in Fig.3 angegeben ist Im Zeitintervall rt ist die Spannung an den Elektroden 4 und 7 gleich +10 V und die Spannung an den Elektroden 5 und 6 gleich 0 V. Dadurch wird unter den Elektroden 4 und 7 eine Potentialmulde erhalten, !m genannten ω Zeitintervall wird daher Signalladung aus dem Gebiet 33 in die Potentialmulde unter der Elektrode 4 über den Stromweg 100 fließen. Im Zeitintervall r2 ist das Potential an den Elektroden 4 und 5 gleich 10 V und ist das Potential an den Elektroden 6 und 7 gleich 0 V. Dadurch werden unter den Elektroden 4 und 5 Potentialmulden erhallen, wie in Fig.3 unter Il angegeben. Nun wird einerseits Ladung aus dem Gebiet unter der Elektrode 4 zu dem Gebiet unter der Elektrode 5 über den Stromweg 101 und andererseits Signalladung direkt aus dem Gebiet 33 in die beiden Potcnlialmufdcn unter den Elektrode 4 und 5 über den Stromweg 100 fließen. Im Zeitintervall Γ] ist das Potential an den Elektroden 5 und 6 gleich +10 V und das Potential an den Elektroden 4 und 7 gleich 0 V. Dadurch werden unter den Elektroden 5 und6 Potentialalmuldenerhalten, wie in Fig.3 unter III angegeben. Nun wird einerseits Ladung aus dem Gebiet unter der Elektrode 4 und 5 zu dem Gebiet unter der Elektrode 6 über den Weg 101 transportiert werden, während andererseits Signalladung aus dem Gebiet 33 in die beiden Potentialmulden unter den Elektroden 5 und 6 über den Stromweg 100 fließen. Im Zeitintervall Γ4 ist das Potential an den Elektroden 6 und 7 gleich + iOV und das Potential an den Elektroden 5 und 6 gleich 0 V. Dadurch werden nun unter den Elektroden 6 und 7 Potentialmulden, wie in F i g. 3 unter IV angegeben. Nun wird einerseits Ladungstransport aus dem Gebiet unter den Elektroden 5 und 6 zu dem unter der Elektrode 7 liegenden Gebiet über den Stromweg 101 stattfinden, während andererseits Signalladung unmittelbar aus dem Gebiet 33 in die Potentialmulden unter den beiden Elektroden 6 und 7 über den Stromweg 100 fließen wird.
Aus der obenbeschriebenen Wirkung der Einlcscschaltung nach der Erfindung geht hervor, daß über die ganze Taktperiode Signalladung in die Ladungsübertragungsanordnung eingeführt wird, so daß in jeder Taktperiode Tein Ladungspaket mit der Größe Q gebildet wird, das gleich
τ
Q(i) - J/(O df
f-T
ist, wobei l(t) der Signalstrom ist der über den Stromweg 100 in die Ladungsübertragungsanordnung fließt. Dadurch, daß nun kontinuierlich Signalladung in die Ladungsübertragungsanordnung fließt, ist die Größe des Ladungspakets für die Änderungen in der Amplitude sowie in der Form des Taktsignals unempfindlich geworden. Dadurch, daß nun in der Schleife nicht mehr geschaltet wird, werden der Verstärkung und der Ansprechzeit des Verstärkers keine Grenzen mehr gesetzt.
Außerdem wird durch die Talsache, daß die zweite Gate-Elektrode 39 auf einer konstanten Spannung während der ganzen Taktperiode Tgchaltcn wird, erreicht, daß die Rückwirkung des Gebiets unter der Elektrode 4 und der Elektrode selber auf das Gebiet unter der Elektrode 35 stark herabgesetzt wird, wodurch die Verzerrung des zu verarbeitenden Signais verringert wird.
Durch die Anwendung der Einleseschaltung nach der Erfindung wird weiter erreicht, daß die benötigte Steuerung gering, z. B. 200 mV, sein kann. Dadurch wird außerdem erreicht, daß das direkte Übersprechen von dem Eingang zu dem Ausgang der Anordnung drastisch herabgesetzt wird. Bei ladungsgckoppelten Anordnungen mit Spannungssteuerung beträgt die benötigte Steuerspannung etwa 2 V. Es leuchtet ein, daß das genannte Übersprechen bei dieser Steuerung viele Male größer sein wird. Messungen haben ergeben, daß die sich ändernde Taktfrequenz noch immer die Eingangskennlinie der ladungsgekoppelt^ Anordnung beeinflußt Die genannte Stromgegcnkopplung des Eingangsstromes bietet eine einfache Möglichkeit diesen Effekt herabzusetzen. Dazu sind der Operationsverstärker A und die Widerstände R, R\ und R2 auf die angegebene
Weise angebracht. Der Operationsverstärker kann z. B. auf die in F i g. 4 dargestellte Weise ausgeführt werden. Er enthält eine erste Differenzstufe, die durch die Transistoren 40, 41 und 42 gebildet wird. Die Emitter der Transistoren 40 und 41 sind mit einem Punkt konstanten Potentials verbunden. Der Kollektor des Transistors 41 und die Basis des Transistors 42 sind mit einem Punkt von /.. B. Erdpotenlial verbunden. Der Kollektor des Transistors 40 ist mit dem Emitter des Transistors 42 verbunden. Der Kollektor des Transistors 42 bilden den Ausgang c des Operationsverstärkers A. Dieser Ausgang c ist über den Widerstand 56 mit einem Punkt negativen Potentials verbunden. Die Transistoren 40 und 42 bilden zusammen eine Kaskodenschaltung und sorgen dafür, daß die Rückwirkung des Ausgangs c auf die Basis des Transistors 40 herabgesetzt wird. Die Basis des Transistors 40 ist einerseits über den Widerstand 53 mit einem Punkt positiven Potentials und andererseits mit dem Kollektor des Transistors 44 verbunden, der zusammen mit dem Transistor 43 eine zweite Differenz- 2ü stufe bildet. Die Basis des Transistors 41 ist einerseits über einen Widerstand 46 mit einem Punkt positiven Potentials und andererseits mit dem Kollektor des Transistors 43 verbunden. Die Emitter der Transistoren 43 und 44 sind über die Widerstände 49 und 51 mit einem Punkt von Erdpotential verbunden. Der Verbindungspunkt der Widerstände 49 und 51 ist über den Kondensator 55 mit der Signalquelle V verbunden. Die Basis des Transistors 44 bildet den nichtinvertierenden Eingang des Operationsverstärkers und ist über den Widerstand R2 mit der Gleichspannungsquelle 61, über die Reihenschaltung des Widerstandes R] und der Kapazität 54 mit der Signalquelle V und über die Kapazität 48 mit dem Kollektor des Transistors 43 verbunden. Die Basis des Transistors 43 bildet den invertierenden Eingang des Operationsverstärkers und ist über den Widerstand 50 mit dem Knotenpunkt des Widerstandes R\ und der Kapazität 54. über die Kapazität 47 mit dem Kollektor des Transistors 44 und mit der Eingangsklemme a verbunden.
Die Steuerung zwischen den Elektroden 33 und 35 nach Fig.3 erfolgt nun mit Hilfe der Spannung zwischen den Punkten a und c. Die Elektroden 33 und 35 weisen eine kapazitive Kopplung mit dem Ausgang 26 der ladungsgckoppelten Anordnung auf (Fig. 1). Die erzeugten Spannungen an den Punkten a und c sind gegenphasig, wodurch das resultierende Übersprechen zu dem Ausgang 26 stark herabgesetzt wird.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Ladungsgekoppelte Halbleiteranordnung zur Verarbeitung von Videofrequenzsignalen mit einem Halbleiterkörper, der eine Halbleiterschicht vom einen Leitungstyp und Mittel zur Isolierung der Halbleiterschicht gegen die Umgebung enthält bei der die Halbleiterschicht eine solche Dicke und eine solche Dotierungskonzentration aufweist, daß mit Hilfe eines elektrischen Feldes Ober die ganze Dicke der Halbleiterschicht eine Erschöpfungszone unter Vermeidung von Durchschlag erhalten werden kann, bei der Einlesemittel zur örtlichen Einführung von Information in Form aus Majoritätsladungsträgern bestehender Signalladung in die Halbleiterschicht vorhanden sind, welche Einlesemittel ein EingAngsdiffusionsgebiet und eine erste Gate-Elektrode enthalten, wobei das Eingangsdiffusionsgebiet in der Halbleiterschicht angebracht ist und vom gleichen Leitungstyp, aber höher dotiert ist, die erste Gate-Elektrode durch eine Isolierschicht von der Halbleiterschicht getrennt ist und das Eingangsdiffusionsgebiet und die erste Gate-Elektrode mit Eingangsklemmen zum Anschließen der die zu verarbeitende Information darstellenden Spannung verbunden ist, bei der Mittel zum Auslesen der Information in der Kalbleiterschicht vorhanden sind und bei der auf wenigstens der mit der Isolierschicht bedeckten Oberfläche der Halbleiterschicht ein durch periodische Taktspannungen angesteuertes Elektrodensystem zur kapazitiven Erzeugung elektrischer Felder in der Halbleiterschicht vorgesehen ist, mit dessen Hilfe die Ladung durch die Halbleiterschicht in einer zu der Schicht parallelen Richtung zu den Auslesemitteln transportiert werden kann, dadurch gekennzeichnet, daß auf der Isolierschicht (8) eine zweite Gate-Elektrode (39) angeordnet ist, die mit einem Punkt konstanten Potentials verbunden ist, und daß die Größe der Taktspannungen und der Spannungen an dem Eingangsdiffusionsgebiet (34), der ersten Gate-Elektrode (35) und der zweiten Gate-Elektrode (39) derart bemessen sind, daß über die gesamte Taktperiode kontinuierlich Signalladung in die Halbleiterschicht eingeführt wird.
    2. Ladungsgekoppelte Anordnung nach Anspruch
    1, dadurch gekennzeichnet, daß die erste Gate-Elektrode (35) mit dem Ausgang fö) eines Operationsverstärkers (A) verbunden ist, dessen invertierender Eingang (a) einerseits mit dem Eingangsdiffusionsgebiet (34) und andererseits über einen Widerstand (R) mit der Signalquelle (V) verbunden ist, die von der Reihenschaltung zweier Widerständen (R1, R2) überbrückt ist, deren Knotenpunkt mit dem nichtinvertierenden Eingang des Operationsverstärkers (A) verbunden ist.
    3. Ladungsgekoppelte Anordnung nach Anspruch
    2, dadurch gekennzeichnet, daß der Operationsverstärker (A) eine erste Differenzstufe (41,42) enthält, deren Ausgang (c) mit der ersten Gate-Elektrode verbunden ist und deren Eingänge mit den Ausgängen eines zweiten Differenzverstärkers verbunden sind, der zwei emittergekoppelte Transistoren (43, 44) enthält, wobei die Basis des einen Transistors (43) mit dem invertierenden Eingang (a)des Verstärkers und die Basis des anderen Transistors (44) mit dem nichtinverticrcnden Eingang des Verstärkers verbunden ist und die Emitter beider Transistoren (43,
    44) wechselstrommäßig mit der Signalquelle (V) gekoppelt sind.
DE2740203A 1976-09-17 1977-09-07 Ladungsgekoppelte Halbleiteranordnung Expired DE2740203C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7610351A NL7610351A (nl) 1976-09-17 1976-09-17 Ladingsoverdrachtinrichting.

Publications (2)

Publication Number Publication Date
DE2740203A1 DE2740203A1 (de) 1978-03-23
DE2740203C2 true DE2740203C2 (de) 1985-03-07

Family

ID=19826916

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2740203A Expired DE2740203C2 (de) 1976-09-17 1977-09-07 Ladungsgekoppelte Halbleiteranordnung

Country Status (11)

Country Link
US (1) US4159430A (de)
JP (1) JPS5338273A (de)
AT (1) AT374972B (de)
CA (1) CA1107397A (de)
DE (1) DE2740203C2 (de)
ES (1) ES462377A1 (de)
FR (1) FR2365212A1 (de)
GB (1) GB1587957A (de)
IT (1) IT1085416B (de)
NL (1) NL7610351A (de)
SE (1) SE414433B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2838100A1 (de) * 1978-08-31 1980-04-10 Siemens Ag Eingangsstufe fuer eine ladungsverschiebeanordnung
EP0028675B1 (de) * 1979-08-29 1984-06-06 Rockwell International Corporation Integrierte CCD-Schaltung
DE3032332A1 (de) * 1980-08-27 1982-04-08 Siemens AG, 1000 Berlin und 8000 München Ausgangsstufe einer monolithisch integrierten ladu ngsverschiebeanordnung
US4562363A (en) * 1982-11-29 1985-12-31 Tektronix, Inc. Method for using a charge coupled device as a peak detector
JPS6316670A (ja) * 1986-07-09 1988-01-23 Fuji Photo Film Co Ltd 電荷結合素子を用いた遅延素子
FR2626102B1 (fr) * 1988-01-19 1990-05-04 Thomson Csf Memoire a transfert de charges et procede de fabrication de cette memoire
NL8800851A (nl) * 1988-04-05 1989-11-01 Philips Nv Halfgeleidergeheugeninrichting.
FR2632144A1 (fr) * 1988-05-31 1989-12-01 Thomson Csf Perfectionnements aux dispositifs photosensibles a transfert de ligne
US5748035A (en) * 1994-05-27 1998-05-05 Arithmos, Inc. Channel coupled feedback circuits
US5929471A (en) * 1997-05-30 1999-07-27 Dalsa, Inc. Structure and method for CCD sensor stage selection
US6566949B1 (en) 2000-08-31 2003-05-20 International Business Machines Corporation Highly linear high-speed transconductance amplifier for Gm-C filters
WO2002058228A1 (en) * 2001-01-18 2002-07-25 Koninklijke Philips Electronics N.V. Rf circuit with capacitive active impedance
JP2008060550A (ja) * 2006-07-31 2008-03-13 Sanyo Electric Co Ltd 撮像装置
KR101554369B1 (ko) * 2007-01-19 2015-09-18 인터실 아메리카스 엘엘씨 전하영역 파이프라인의 아날로그 디지털 변환기
KR101460818B1 (ko) * 2007-01-23 2014-11-11 인터실 아메리카스 엘엘씨 파이프라인 전하영역 아날로그 디지털 변환기의 아날로그 오차 정정

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL176406C (nl) * 1971-10-27 1985-04-01 Philips Nv Ladingsgekoppelde halfgeleiderinrichting met een halfgeleiderlichaam bevattende een aan een oppervlak grenzende halfgeleiderlaag en middelen om informatie in de vorm van pakketten meerderheidsladingsdragers in te voeren in de halfgeleiderlaag.
NL165886C (nl) * 1972-04-03 1981-05-15 Hitachi Ltd Halfgeleiderinrichting van het ladingsgekoppelde type voor het opslaan en in volgorgde overdragen van pakketten meerderheidsladingdragers.
DE2236311A1 (de) * 1972-07-24 1974-02-07 Sauer Achsenfab Fahrerhauskippvorrichtung
CA1096042A (en) * 1973-06-13 1981-02-17 Walter F. Kosonocky Introducing signal to charge-coupled circuit
JPS516447A (en) * 1974-07-05 1976-01-20 Hitachi Ltd Denkaisososhino shingoisohoshiki
JPS5144481A (ja) * 1974-10-14 1976-04-16 Matsushita Electric Ind Co Ltd Denkatensososhi

Also Published As

Publication number Publication date
GB1587957A (en) 1981-04-15
ATA660877A (de) 1983-10-15
IT1085416B (it) 1985-05-28
JPS5338273A (en) 1978-04-08
DE2740203A1 (de) 1978-03-23
CA1107397A (en) 1981-08-18
JPS5711507B2 (de) 1982-03-04
SE414433B (sv) 1980-07-28
AT374972B (de) 1984-06-25
US4159430A (en) 1979-06-26
FR2365212A1 (fr) 1978-04-14
ES462377A1 (es) 1978-11-01
SE7710273L (sv) 1978-03-18
FR2365212B1 (de) 1983-11-18
NL7610351A (nl) 1978-03-21

Similar Documents

Publication Publication Date Title
DE2740203C2 (de) Ladungsgekoppelte Halbleiteranordnung
DE3881304T2 (de) MOS-Transistor.
DE2706623C2 (de)
DE2412699C2 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE2421988C2 (de) Analogspannungsschalter
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE2528316A1 (de) Von einer ladungsuebertragungsvorrichtung gebildete signalverarbeitungsanordnung
DE1930606A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Schaltungsanordnung mit einem solchen Halbleiterbauelement
DE3226673A1 (de) Kapazitaetsvariationsvorrichtung
DE3343453A1 (de) Ladungsuebertragungsanordnung
DE2419064C2 (de) Analoginverter
DE3879557T2 (de) Halbleiteranordnung mit einer Ladungsübertragungsanordnung.
DE2844248C3 (de) Ladungsübertragungsanordnung
DE3615545C2 (de) Ladungsgekoppeltes Bauelement
DE2520608C3 (de) Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals
DE2630085C3 (de) CCD-Transversalfilter
DE2721812C2 (de) Auswerteschaltung für eine Ladungsverschiebeanordnung
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal
DE2602520A1 (de) Linearer ausgangsverstaerker fuer ladungsgekoppelte elemente
DE1764152B2 (de) Steuerbares feldeffekt-halbleiterbauelement mit zwei stabilen zustaenden
DE1919406C3 (de) Feldeffekttransistor und seine Verwendung in einer Schaltungsanordnung für einen Miller-Integrator
DE1919507C3 (de) Kondensatorüberladungsvorrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee