DE2838100A1 - Eingangsstufe fuer eine ladungsverschiebeanordnung - Google Patents

Eingangsstufe fuer eine ladungsverschiebeanordnung

Info

Publication number
DE2838100A1
DE2838100A1 DE19782838100 DE2838100A DE2838100A1 DE 2838100 A1 DE2838100 A1 DE 2838100A1 DE 19782838100 DE19782838100 DE 19782838100 DE 2838100 A DE2838100 A DE 2838100A DE 2838100 A1 DE2838100 A1 DE 2838100A1
Authority
DE
Germany
Prior art keywords
input
gate
channel
area
input gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782838100
Other languages
English (en)
Inventor
Karl Dipl Ing Knauer
Hans-J Dr Ing Pfleiderer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782838100 priority Critical patent/DE2838100A1/de
Priority to FR7921151A priority patent/FR2435128A1/fr
Priority to JP11101079A priority patent/JPS5536999A/ja
Priority to GB7930133A priority patent/GB2029104B/en
Publication of DE2838100A1 publication Critical patent/DE2838100A1/de
Priority to US06/219,215 priority patent/US4314163A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76808—Input structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Arc-Extinguishing Devices That Are Switches (AREA)
  • Rotary Switch, Piano Key Switch, And Lever Switch (AREA)

Description

•—■"7
SIEMENS AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 78 ρ 7 1 Q 1 BRD
Eingangsstufe für eine Ladungsverschiebeanordnung
Die Erfindung bezieht sich auf eine Eingangsstufe für eine Ladungsverschiebeanordnung nach dem Oberbegriff des Patentanspruches 1.
Eine Eingangsstufe dieser Art, die den Paralleleingang eines Transversalfilters bildet, ist aus der DE-OS 26 43 704 bekannt. Dabei besteht ein enger Zusammenhang zwischen der Gesamtfläche, die die Eingangsstufe auf der Halbleiterschicht einnimmt, und der Größe des Bewertungskoeffizienten, der ein Maß für die der Ladungsverschiebeanordnung (CTD) in Abhängigkeit von dem jeweils anliegenden Eingangssignalwert eingegebenen Ladungsmenge darstellt.
Der Erfindung liegt die Aufgabe zugrunde, eine Eingangsstufe anzugeben, bei der der das Eingangssignal bewertende Koeffizient wesentlich weniger von der zur Verfügung stehenden Halbleiterfläche abhängig ist als bei den bekannten Eingangsstufen. Das wird erfindungsgemäß
St 1 Koe / 23.8.1978
030015/0021
- / - VPA 78 ρ 7 1 0 1 BRO
durch die im kennzeichnenden Teil des Patentanspruchs 1 genannten Maßnahmen erreicht.
Der mit der Erfindung erzielbare Vorteil liegt insbesondere darin, daß sich sehr kleine Bewertungskoeffizienten erzielen lassen, die bei den herkömmlichen Eingangsstufen wegen des Unterschreitens von noch zu realisierenden Minimalabmessungen der ersten und zweiten Eingangselektroden nicht erreichbar sind. Weiterhin wirken sich herstellungsbedingte Schwankungen der Länge oder Breite der Eingangselektroden, soweit sie bei den zweiten Eingangselektroden beider Eingangskanäle gemeinsam auftreten, auf die Größe des Bewertungskoeffizienten nicht aus. Bei einer Anwendung der Eingangsstufe nach der Erfindung als Paralleleingang eines Transversalfilters ist es von großem Vorteil, daß sehr kleine Bewertungskoeffizienten erzielbar sind, so daß bei einem vorgegebenen Flächenaufwand für die einzelnen Eingangsstufen des Filters oder bei einem vorgegebenen Maximalverhältnis zwischen der Fläche für die Eingangsstufe mit dem größten Bewertungskoeffizienten und der Fläche für die Eingangsstufe mit dem kleinsten Bewertungskoeffizienten das Verhältnis zwischen dem größten und kleinsten Bewertungskoeffizienten einen wesentlich größeren Wert erreicht als bei den bekannten Filterschaltungen.
Die Erfindung wird nachfolgend anhand der Zeichnung näher erläutert. Dabei zeigt:
Fig. 1 eine Draufsicht auf eine nach der Erfindung ausgebildete Eingangsstufe einer Ladungsverschiebeanordnung,
Fig. 2 einen Querschnitt durch die Eingangsstufe nach Fig. 1 und
Fig. 3 ein Zeitdiagramm zur Erläuterung der Betriebsweise der Eingangsstufe nach Fig. 1.
030015/0021
- t> - VPA 78 P 7 1 0 1 BRD
In Fig. 1 ist eine als ladungsgekoppelte Vorrichtung (CCD) ausgebildete LadungsverSchiebeanordnung (CTD) schematisch dargestellt, die auf einer dotierten Halbleiterschicht 1 eines vorgegebenen Leitfähigkeitstyps, z.B. aus η-leitendem Silizium, aufgebaut ist. Ihre Eingangsstufe ES weist ein schraffiert eingezeichnetes Gebiet D auf, das eine entgegengesetzte Leitfähigkeit besitzt und beispielsweise durch einen Diffusionsvorgang erzeugt ist. Die Oberfläche der Halbleiterschicht ist durch eine in Fig. 2 mit 2 bezeichnete, teilweise sehr dünne elektrisch isolierende Schicht, z.B. aus SiOg, abgedeckt, über der Eingangsgateelektroden G11, G12, G21 und G22 sowie ein Transfergate G3 angeordnet sind. Dabei befinden sich die nebeneinanderliegenden Eingangsgateelektroden G11 und G12 über einem ersten Eingangskanal 4, der dadurch definiert ist, daß außerhalb der mit diesem Bezugszeichen versehenen, gestrichelten Linien die elektrisch isolierende Schicht 2 wesentlich stärker ausgebildet ist als zwischen denselben. Im Falle einer SiOp-Schicht bezeichnet man die Bereiche größerer Dicke als Feldoxidbereiche, die Dünnschichtbereiche als sogenannte Gateoxidbereiche, wobei der Eingangskanal 4 durch einen solchen Dünnschichtbereich definiert ist. In analoger Weise sind die Eingangsgateelektroden G21 und G22 oberhalb eines zweiten Eingangskanals 5 angeordnet. Die Breite der beiden Eingangskanäle ist dabei jeweils mit b1 und b2 bezeichnet.
Wie in Fig. 1 durch die gestrichelte Linie 5 angedeutet ist, münden beide Eingangskanäle 4 und 5 unterhalb des die Eingangsstufe ES an die weiteren Teile der Ladungsverschi ebeanordnung ankoppelnden Transfergate G3 in einen gemeinsamen Kanal mit der Breite b3» der sich unterhalb derjenigen Teile der mit VE1, VE2 und VE3 bezeichneten Verschiebeelektroden fortsetzt, die durch einen Dünnschichtbereich der elektrisch isolierenden
03001B/0Q21
./. VPA 78P 7 1 0 1 BRD
Schicht 2 von der Halbleiterschicht 1 getrennt sind. Außerhalb des durch die Breite b3 definierten gemeinsamen Kanals, der auch als Kanal der Ladungsverschiebeanordnung bezeichnet wird, befinden sich wieder Dick-Schichtbereiche der isolierenden Schicht 2. Arbeitet die Ladungsverschiebeanordnung in einem Drei-Phasen-Betrieb, so gehören die Verschiebeelektroden VE1 bis VE3 einer Stufe an. Weitere, gleichartig aufgebaute Stufen schließen sich in Fig. 1 rechtsseitig an, wobei die einzelnen Verschiebeelektroden in einer Reihe nebeneinander und oberhalb eines Dünnschichtbereiches angeordnet sind. Am Ende dieser Reihe befindet sich eine Ausgangsstufe AS, die mit einem Anschluß A versehen ist.
Das Gebiet D ist mit einem Anschluß 6 versehen, dem eine erste Taktspannung 0^ zugeführt wird. Dem Eingangsgate G11 wird über seinen Anschluß B1 eine konstante Gleichspannung U1 zugeführt, dem Eingangsgate G21 und dem mit diesem über eine Leiterbahn 7a verbundenen Eingangsgate G12 über einen Anschluß E ein analoges Eingangssignal u. Das Eingangsgate G22 ist über einen Anschluß B2 mit einer konstanten Gleichspannung U2 beschaltet, während das Transfergate G3 mit einem Anschluß 7 versehen ist, an dem eine zweite Taktspannung 0G liegt. Die Verschiebeelektroden VE1 bis VE3 sind über die gezeichneten Anschlüsse mit Verschiebetakt spannung en 0-j bis Φ-ζ belegt, während an dem Anschluß A ein Ausgangssignal u_ abgreifbar ist.
In Fig. 2 ist die Eingangsstufe ES von Fig. 1 längs der Linien II-II bzw. Ha-IIa geschnitten dargestellt. Dabei sind die bereits in Fig. 1 gezeigten Teile mit denselben Bezugszeichen versehen. Die dünne Isolierschicht, auf der die Teile G11, G21, G12, G22, G3 und VE1 plaziert sind, ist mit 2 bezeichnet. Betrachtet man zunächst den Schnitt II-II, so wird dem Anschluß B1 des ersten
030015/0021
- / - VPA 78 P 7 1 0 1 BRD
Eingangsgate G11 eine konstante Gleichspannung U1 zugeführt, die höchstens so groß ist wie das kleinste zu bewertende Eingangssignal u, so daß sich für das entlang II-II betrachtete Oberflächenpotential 0_ unter-
halb von G11 eine feste Potentialschwelle ¥1 ergibt. Dem Anschluß E wird das Eingangssignal u zugeführt, wobei sich unterhalb von G12 Potentialwerte P zwischen P1 (für das maximale Signal U1) und Po (für das minimale Signal uQ) ergeben.
Unter dem Einfluß der in Fig. 3 dargestellten Taktspannungen 0n und 0p, die jeweils den Anschlüssen 6 und 7 zugeführt werden, ergeben sich Potentialwerte D1 bzw. Dq und T1 bzw. Tq innerhalb des dotierten Gebiets D und unterhalb des Transfergate G3. Zum Zeitpunkt tQ (Fig. 3) besteht ein Potentialverlauf DQ, W1, P, TQ und CQ, wobei der Potentialwert P durch die Größe des zum Zeitpunkt tQ auftretenden Eingangssignals u gegeben ist. Dabei wird der unterhalb von G12 gebildete Potentialtopf mit Ladungsträgern überschwemmt. Zum Zeitpunkt t1 ist Dq in D1 übergegangen, wobei die Ladungsträger wieder soweit aus dem Bereich.unterhalb von G11 und G12 in das Gebiet D zurückfließen, daß der unterhalb von G12 gebildete Potentialtopf nur noch bis zu dem durch W1 gegebenen Rand angefüllt bleibt, was in Fig. 2 durch die schraffierte Fläche F angedeutet ist. Ist dann Tq in T1 übergegangen (Zeitpunkt tp), so wird die durch F angedeutete Ladungsmenge entsprechend dem Pfeil 8 unter die Verschiebeelektrode VE1 verschoben, da diese gleichzeitig mit einer relativ hohen Verschiebetaktspannung 01 belegt ist, die einen Potentialwert C1 ergibt. Wesentlich ist hierbei, daß bei der beschriebenen Ausbildung und Betriebsweise des Eingangskanals 3 beim Auftreten des minimalen Eingangssignals u wegen P=Po keine Ladungsmenge eingelesen wird, beim Auftreten des maximalen Eingangssignals U1 wegen P=P1 die
030015/0021
- :": 283810Q
-S-
VPA 78P 7 1 G 1 BRO ·
maximale Ladungsmenge, die durch die zwischen den Werten Po und P1 liegende Fläche dargestellt werden kann. Der Einlesevorgang wiederholt sich mit der Frequenz der Verschiebetakt spannung 0>.. 5
Betrachtet man nun den zweiten Eingangskanal 4 und den längs der Linie Ha-IIa entstehenden Potentialverlauf 0', so wird dem ersten Eingangsgate G21 über den Anschluß E das Eingangssignal u zugeführt, während das zweite Eingangsgate G22 über den Anschluß B2 nunmehr mit einer konstanten Gleichspannung U2 belegt ist, die wenigstens so groß ist wie das maximale zu bewertende Eingangssignal U1 und unterhalb von G22 einen festen Potentialwert W2 ergibt. Unterhalb von G21 ergeben sich die Potentialwerte P1 für das maximale Eingangssignal U1 und Po für das minimale Eingangssignal u . Das Anfüllen des Potentialtopfes unterhalb von G22 ist dabei nur bis zu dem durch das zum Zeitpunkt ti anliegende Eingangssignal u bestimmten Rand P möglich, was in Fig. 2 durch die Fläche F' gekennzeichnet ist. Nach dem Übergang von TQ auf T1 und von CQ auf C1 (Zeitpunkt t2) wird die Ladungsmenge F1 wieder unter die Elektrode VE1 verschoben (Pfeil 9). Wesentlich ist, daß im Eingangskanal 4 beim Auftreten des minimalen Eingangssignals u wegen P=Po die maximale Ladungsmenge eingegeben wird, was in Fig. 2 durch eine Fläche unterhalb von G2 und zwischen den Potentialwerten Po und P1 verdeutlicht wird, während für das maximale Eingangssignal U1 wegen P=P1 keine Ladungsmenge eingelesen wird. Auch dieser Einlesevorgang wiederholt sich mit der Frequenz der Verschiebetaktspannung 01.
In der Frinzipdarstellung von Fig. 2 wurde allerdings bisher davon ausgegangen, daß die Kanalbreiten b1 und b2 gleich groß sind. Nur unter dieser Voraussetzung entsprechen die Flächen F und F' unmittelbar den jeweils
030015/0021
- y - VPA 78 P 7 1 0 1 BRO
über die Eingangskanäle 3 und 4 eingelesenen Ladungsinengen. Sind nun die Eingangskanäle 3 und 4 erfindungsgemäß mit unterschiedlichen Breiten b1 und b2 ausgebildet und verhalten sich die wirksamen, d.h. über den Kanälen befindlichen Flächen von G12 und G22 beispielsweise wie 1:3, was der in Fig. 1 dargestellten Ausführungsfonn der Erfindung entspricht, so ist die Fläche F mit dem Faktor 1 zu multiplizieren, die Fläche F' dagegen mit dem Faktor 3, um ein Maß für die jeweils eingelesenen Ladungsmengen zu erhalten. Beim Auftreten eines Eingangssignals u, das entsprechend Fig. 2 dem arithmetischen Mittelwert aus u und u.. entspricht, wird dann über den Kanal 3 eine Ladung entsprechend der Fläche F eingelesen, über den Kanal 4 eine Ladung entsprechend der Fläche 3*F'. Die Summe hieraus ergibt eine Gesamtladung L, die der Fläche F+3F' proportional ist. Jede Signaländerung +Au führt in der Figur 2 zu Flächenänderungen +AF und -AF1, was unter Berücksichtigung der in Fig.. 1 dargestellten, unterschiedlichen Kanalbreiten b1 und b2 zu einer Änderung der eingelesenen Ladungsmenge um einen Betrag führt, der einer Fläche von -2AF entspricht. Hieraus resultiert ein Bewertungskoeffizient der Eingangsstufe von -2, der der Differenz der positiv zu bewertenden Fläche des Eingangsgate G12 und der negativ zu bewertenden Fläche des Eingangsgate G22, gemessen in denselben Flächeneinheiten, entspricht. Werden andererseits die Flächen von G12 und G22 gleich groß gemacht, so würde bei einem Bewertungskoeffizienten von Null jeweils nur eine' Grundladung konstanter Größe eingelesen werden. Um einen Bewertungskoeffizienten von +1 zu realisieren, müßten sich danach die Flächen von G11 und G22, gemessen in denselben Flächeneinheiten, um eine solche Flächeneinheit voneinander unterscheiden, wobei G12 die größere Fläche besitzen müßte.
030015/0021
- 40-
- $f- VPA 78 ρ 7 1 0 .1 BRO
Obwohl das "bisher beschriebene und dargestellte Ausführungsbeispiel der Erfindung von einer ladungsgekoppelten Vorrichtung (CCD) ausging, bei der die Ladungen an der Oberfläche der Halbleiterschicht 1 verschoben werden, kann die Eingangsstufe nach der Erfindung selbstverständlich auch für ladungsgekoppelte Vorrichtungen vorgesehen werden, bei denen ein Ladungstransport im Inneren der Halbleiterschicht 1 erfolgt und die unter der Bezeichnung BCCD zusammengefaßt werden. Weiterhin kann die Eingangsstufe auch in Verbindung mit einer anderen unter den Begriff Ladungsverschiebeanordnung (CTD) fallenden, an sich bekannten Anordnungen bestehen, wie sie beispielsweise in dem Buch von Sequin und Tompsett "Charge Transfer Devices", Academic Press, New York, 1975, auf den Seiten 1 bis 18 beschrieben sind. Die Ladungsverschiebeanordnung nach der Erfindung kann dabei entsprechend ihrem Aufbau im Zwei-Phasen-, Drei-Phasen-, Vier-Phasen- oder Mehrphasen-Betrieb arbeiten.
Bei einer vereinfachten Ausführung der Eingangsstufe nach der Erfindung kann'das Transfergate G3 auch entfallen, wobei die erste Verschiebeelektrode VE1 dann dicht neben den Eingangselektroden G12 und G22 plaziert wird.
Wird die Eingangsstufe nach der Erfindung als Paralleleingang eines Transversalfilters eingesetzt, wie es beispielsweise aus der DE-OS 26 43 704 bekannt ist, so kann bei einer herstellungsbedingten größtmöglichen Annäherung der Flächen von G12 und G22 an einem gemeinsamen Wert ein sehr kleiner, durch die Flächendifferenz gegebener Bewertungskoeffizient realisiert werden, während andererseits diese Flächen bei einem anderen, gleichartig aufgebauten Paralleleingang desselben Filters in ihrer Größe so stark voneinander unterschie-
030015/0021
_ 14- -Jf- VPA 78 P 7 1 0 1 BRD
den werden können, daß für diesen Paralleleingang ein sehr großer Bewertungskoeffizient erreicht wird. Damit gelingt es, die Bewertungskoeffizienten der Paralleleingänge des Filters aus einem Größenbereich auszuwählen, der den bisher zur Verfugung stehenden wesentlich übersteigt, was eine entscheidende Verfeinerung der erreichbaren Filtercharakteristik zuläßt.
4 Patentansprüche
3 Figuren
030015/0021

Claims (4)

  1. Patentansprüche
    VPA 78P 7 1 0 1 BRD
    Eingangsstufe für eine Ladungsverschiebeanördnung, bei der in einer dotierten Halbleiterschicht eines vorgegebenen Leitfähigkeitstyps ein Gebiet entgegengesetzter Leitfähigkeit vorgesehen ist, bei der ein erstes und ein zweites Eingangsgate durch eine dünne Isolierschicht von der Halbleiterschicht getrennt angeordnet sind und bei der das eine Eingangsgate mit einem Eingangssignal, das andere Eingangsgate mit einer konstanten Gleichspannung und das Gebiet mit einer ersten Taktspannung beschaltet sind, dadurch gekennzeichnet , daß sie im Bereich des ersten (G11, G21) und zweiten (G.12, G22) Eingangsgate in zwei unterschiedlich breite Eingangskanäle (3, 4) unterteilt ist, daß oberhalb des ersten Eingangskanals (3) ein mit einer konstanten, den minimalen Wert des Eingangssignals nicht übersteigenden Gleichspannung (U1) beschaltetes erstes Eingangsgate (GH) und ein mit dem Eingangssignal (u) beschaltetes zweites Eingangsgate (G12) vorgesehen sind, daß oberhalb des zweiten Eingangskanals (4) ein mit dem Eingangssignal (u) beschaltetes erstes Eingangsgate (G21) und ein mit einer konstanten, den maximalen Wert des Eingangssignals (u) nicht unterschreitenden Gleichspannung (U2) beschaltetes zweites Eingangsgate (G22) angeordnet sind und daß beide Eingangskanäle (3, 4) in das Halbleitergebiet unterhalb einer Elektrode (VE1) der LadungsverschiebeZuordnung einmünden.
  2. 2. Eingangsstufe nach Anspruch 1, gekennzeichnet durch eine solche Bemessung der Eingangskanalbreiten (b1, b2), daß die Differenz der oberhalb des ersten Eingangskanals (3) befindlichen Fläche des diesem zugeordneten zweiten Eingangsgate (G12) und der oberhalb des zweiten Eingangskanals (4) befindli-
    030015/0021
    ORIGINAL INSPECTED
    - 2 - VPA 78 P 7 1 0 t BRD
    chen Fläche des diesem zugeordneten zweiten Eingangsgate (G22) einem vorgegebenen Bewertungskoeffizienten des Eingangssignals (u) nach Betrag und Vorzeichen entspricht.
    5
  3. 3. Eingangsstufe nach Anspruch 1 oder 2, dadurch gekennzeichnet ,. daß das oberhalb des ersten Eingangskanals (3) angeordnete zweite Eingangsgate (G12) und das oberhalb des zweiten Eingangs- kanals (4) angeordnete erste Eingangsgate (G21) miteinander leitend verbunden sind.
  4. 4. Eingangsstufe nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,, daß sie als Eingangsstufe eines CTD-Transversalfilters dient.
    030015/0021
DE19782838100 1978-08-31 1978-08-31 Eingangsstufe fuer eine ladungsverschiebeanordnung Withdrawn DE2838100A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19782838100 DE2838100A1 (de) 1978-08-31 1978-08-31 Eingangsstufe fuer eine ladungsverschiebeanordnung
FR7921151A FR2435128A1 (fr) 1978-08-31 1979-08-22 Interrupteur a soufflage magnetique en rotation de l'arc
JP11101079A JPS5536999A (en) 1978-08-31 1979-08-30 Input stage of charge transfer device
GB7930133A GB2029104B (en) 1978-08-31 1979-08-30 Charge transfer devices
US06/219,215 US4314163A (en) 1978-08-31 1980-12-22 Input stage for a charge transfer device (CTD) arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782838100 DE2838100A1 (de) 1978-08-31 1978-08-31 Eingangsstufe fuer eine ladungsverschiebeanordnung

Publications (1)

Publication Number Publication Date
DE2838100A1 true DE2838100A1 (de) 1980-04-10

Family

ID=6048415

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782838100 Withdrawn DE2838100A1 (de) 1978-08-31 1978-08-31 Eingangsstufe fuer eine ladungsverschiebeanordnung

Country Status (5)

Country Link
US (1) US4314163A (de)
JP (1) JPS5536999A (de)
DE (1) DE2838100A1 (de)
FR (1) FR2435128A1 (de)
GB (1) GB2029104B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2935292A1 (de) * 1979-08-31 1981-03-19 Siemens AG, 1000 Berlin und 8000 München Integrierte gleichrichterschaltung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE264374C (de) *
US4010485A (en) * 1974-06-13 1977-03-01 Rca Corporation Charge-coupled device input circuits

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3919564A (en) * 1974-05-16 1975-11-11 Bell Telephone Labor Inc Charge transfer logic gate
US4080581A (en) * 1975-04-30 1978-03-21 Tokyo Shibaura Electric Co., Ltd. Charge transfer transversal filter
US4071775A (en) * 1976-04-02 1978-01-31 Texas Instruments Incorporated Charge coupled differential amplifier for transversal filter
FR2349236A1 (fr) * 1976-04-23 1977-11-18 Thomson Csf Etage d'entree pour filtre passe-bas a transfert de charges et filtre passe-bas comportant un tel etage d'entree
US4056737A (en) * 1976-09-07 1977-11-01 Bell Telephone Laboratories, Incorporated Anti-aliasing pre-filter circuit for semiconductor charge transfer device
NL7610351A (nl) * 1976-09-17 1978-03-21 Philips Nv Ladingsoverdrachtinrichting.
DE2643704C2 (de) * 1976-09-28 1984-03-29 Siemens AG, 1000 Berlin und 8000 München Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb
JPS5477551A (en) * 1977-12-02 1979-06-21 Fujitsu Ltd Charge-coupled device filter
EP0004563B1 (de) * 1978-03-31 1982-06-16 Siemens Aktiengesellschaft Transversalfilter
JPS54140882A (en) * 1978-04-24 1979-11-01 Fujitsu Ltd Charge input device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE264374C (de) *
US4010485A (en) * 1974-06-13 1977-03-01 Rca Corporation Charge-coupled device input circuits

Also Published As

Publication number Publication date
FR2435128A1 (fr) 1980-03-28
GB2029104B (en) 1983-03-02
GB2029104A (en) 1980-03-12
JPH0127595B2 (de) 1989-05-30
US4314163A (en) 1982-02-02
FR2435128B1 (de) 1984-02-10
JPS5536999A (en) 1980-03-14

Similar Documents

Publication Publication Date Title
DE2354755A1 (de) Angepasstes analogfilter
DE2643704C2 (de) Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb
DE2646301C3 (de) Ladungsgekoppeltes Halbleiterbauelement
DE3343453A1 (de) Ladungsuebertragungsanordnung
DE2838100A1 (de) Eingangsstufe fuer eine ladungsverschiebeanordnung
DE2933440C2 (de) Ladungsübertragungs-Transversalfilter
DE2822348A1 (de) Transversalfilter
DE2630388C3 (de) Ladungsgekoppeltes Halbleiterbauelement, Verfahren zu seinem Betrieb und Verwendung
EP0004563B1 (de) Transversalfilter
DE2936704A1 (de) Monolithisch integrierte schaltung mit einem zweidimensionalen bildsensor
DE2936682C2 (de)
DE2630085A1 (de) Ccd-transversalfilter
DE2822746C2 (de)
EP0004870B1 (de) Transversalfilter mit Paralleleingängen.
DE2820580A1 (de) Transversalfilter mit elektronisch einstellbaren gewichtungsfaktoren
DE2936731C2 (de)
DE2813997C2 (de)
DE2813972C2 (de)
DE2830437A1 (de) Ladungsgekoppeltes filter
DE2838037A1 (de) Monolithisch integrierte ladungsverschiebeanordnung
DE2813998A1 (de) Transversalfilter mit paralleleingaengen
AT377635B (de) Ladungsuebertragungsanordnung
DE2658525A1 (de) Transversalfilter
DE2727339A1 (de) Transversalfilter
DE2606308A1 (de) Optoelektronischer halbleitersensor

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee