DE2813972C2 - - Google Patents
Info
- Publication number
- DE2813972C2 DE2813972C2 DE19782813972 DE2813972A DE2813972C2 DE 2813972 C2 DE2813972 C2 DE 2813972C2 DE 19782813972 DE19782813972 DE 19782813972 DE 2813972 A DE2813972 A DE 2813972A DE 2813972 C2 DE2813972 C2 DE 2813972C2
- Authority
- DE
- Germany
- Prior art keywords
- shift register
- evaluation circuits
- input
- evaluation
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000011156 evaluation Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 108090000623 proteins and genes Proteins 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 9
- 238000006073 displacement reaction Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000013589 supplement Substances 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76808—Input structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
- H03H15/02—Transversal filters using analogue shift registers
- H03H15/023—Transversal filters using analogue shift registers with parallel-input configuration
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung geht aus von einem Transversalfilter gemäß dem Oberbegriff des Anspruchs 1.
Ein derartiges Transversalfilter ist aus der Zeitschrift
"Electronics Letters", Bd. 13, Nr. 5 vom 3. März 1977,
Seiten 126 und 127, bekannt. Die Größe der einzelnen
Koeffizienten, mit denen das Eingangssignal an jedem Pa
ralleleingang individuell bewertet wird, ist dabei durch
die Kapazität des zweiten Eingangsgate gegeben. Tranversalfil
ter dieser Gattung bilden auch den Gegenstand der deut
schen Patentanmeldung P 26 43 704.7. Nachteilig ist hier
bei, daß große Beträge der Bewertungskoeffizienten die
für das Transversalfilter vorzusehende Halbleiterfläche
entsprechend vergrößern.
Aus den "Proceedings of the 8th Conference (1976 Interna
tional) on Solid State Devices, Tokyo, 1976" abgedruckt
im "Japanese Journal of Applied Physics", Vol. 16 (1977)
Supplement 16-1, Seiten 387-390, ist ein solches Trans
versalfilter bekannt, bei dem ein CCD-Schieberegister
mehrere durch Trendiffusionen gegeneinander isolierte
Transferkanäle aufweist, die den Paralleleingängen je
weils individuell zugeordnet sind. Hierbei besteht das
in den Bewertungsschaltungen jeweils vorgesehene Trans
fergate aus der ersten Verschiebeelektrode des zugehöri
gen Transferkanals. Die Transferkanäle werden in einer
gemeinsamen Ausgangsstufe zusammengeführt, in deren Be
reich die genannten Trenndiffusionen weggelassen sind.
Dabei erfolgt eine Summierung der über die Kanäle ge
trennt übertragenen und mit unterschiedlichen Verzögerun
gen eintreffenden Signalanteile zu einem Ausgangssignal.
Die Bewertungskoeffizienten, mit denen das den Parallel
eingängen zugeführte Signal belegt wird, sind durch die
Gateflächen in den einzelnen Bewertungsschaltungen gege
ben. Nachteilig ist hierbei, daß die erforderliche Halb
leiterfläche mit der Anzahl der Paralleleingänge und den
gewünschten Beträgen der Bewertungskoeffizienten stark
ansteigt.
Aus den oben genannten "Proceedings", abgedruckt in dem
"Japanese Journal of Applied Physics", Vol. 16 (1977),
Supplement 16-1, Seiten 391-396, ist ein weiteres Trans
versalfilter bekannt, das sich von der eingangs erwähnten
Gattung durch eine andere Ausbildung von Bewertungsschal
tungen und der Paralleleingänge unterscheidet. Jede ein
zelne Bewertungsschaltung enthält hier zwei in Serie ge
schaltete MOS-Feldeffekttransistoren und eine Wider
standsdiffusion, während jeder Paralleleingang eine mit
einer Eingangsdiffusion versehene Stufe eines 4-Phasen-
CCD-Schieberegisters aufweist. Dabei ist die Eingangs
diffusion mit einem Anschluß des Widerstandes verbunden
und die letzte Verschiebeelektrode zu einer Verschiebe
elektrode eines die Summierung der Signalanteile vorneh
menden CCD-Schieberegisters benachbart angeordnet. Das
Gate des einen MOS-Feldeffekttransistors jeder Bewer
tungsschaltung wird mit dem Eingangssignal belegt, das
Gate des anderen jeweils mit einer Gleichspannung, die
durch ihre Größe den durch die Transistoren fließenden
Strom und damit den jeweiligen Bewertungskoeffizienten
bestimmt. Damit sind die Übertragungseigenschaften des
Transversalfilters elektrisch einstellbar. Nachteilig
ist jedoch, daß der Strom nur in einem kleinen Änderungs
bereich linear von der genannten Gleichspannung abhängt.
Es wurde bereits vorgeschlagen, vgl. die ältere deutsche
Patentanmeldung P 26 44 284.2, bei einem Tranversalfil
ter der eingangs genannten Art in den einzelnen Bewer
tungsschaltungen zur Realisierung eines Bewertungskoeffi
zienten jeweils zweimal hintereinander Ladungsmengen zu
bilden und in die zugehörigen Stufen des CTD-Schiebere
gisters einzugeben, um die Bewertungsschaltungen flä
chensparend ausbilden zu können.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde,
ein Transversalfilter der eingangs genannten Art vorzu
sehen, das auf einer möglichst kleinen Oberfläche des
Halbleitersubstrats aufgebaut ist und trotzdem eine elek
trische Einstellung der Bewertungskoeffizienten innerhalb
eines großen relativen Einstellbereiches erlaubt. Das
wird gemäß der Erfindung durch die im kennzeichnenden
Teil des Patentanspruchs 1 angeführten Maßnahmen erreicht.
Der mit der Erfindung erzielte Vorteil besteht insbeson
dere darin, daß durch die Ansteuerung der Bewertungs
schaltungen mit Taktspannungen unterschiedlicher Impuls
folgefrequenzen in einfacher und flächensparender Weise
festgelegt wird, wie oft aus den einzelnen Bewertungs
schaltungen durch deren Flächen gegebene Ladungsmengen
in die zugehörigen Stufen des CTD-Schieberegisters ein
gegeben werden, wobei sich aus der Anzahl der jeweils
eingegebenen Ladungsmenge die den Bewertungsschaltungen
zugeordneten Bewertungskoeffizienten ergeben. Da das Ein
geben der Ladungsmengen mit einer wesentlich höheren Fre
quenz erfolgen kann als das Takten des CTD-Schieberegi
sters, ist es möglich, für die Bewertungskoeffizienten
große relative Einstellbereiche vorzusehen, die bei
spielsweise Größenverhältnisse von 1 : 1000 oder mehr ein
schließen. Zwischen der die Einstellung eines Bewer
tungskoeffizienten kontrollierenden Größe, das heißt der
Impulsfolgefrequenz der der Bewegungsschaltung zugeführ
ten Taktspannung, und dem eingestellten Bewertungskoeffi
zienten besteht dabei eine lineare Abhängigkeit. Die
innerhalb weiter Grenzen gegebene Einstellbarkeit der
Bewertungskoeffizienten ermöglicht eine sehr vielseitige
Anwendung des erfindungsgemäßen Transversalfilters.
Die Erfindung wird nachfolgend anhand einiger in der
Zeichnung dargestellter, bevorzugter Ausführungsbeispi
le näher erläutert. Dabei zeigt
Fig. 1 eine Prinzipdarstellung des eingangs erwähnten,
bekannten Transversalfilters mit einem CCD-Schie
beregister mit Paralleleingängen und einem Se
rienausgang,
Fig. 2 einen Querschnitt durch eine Teilschaltung von
1,
Fig. 3 ein Zeitdiagramm der für ein Transversalfilter
nach den Fig. 1 und 2 erforderlichen Betriebs
spannungen,
Fig. 4 ein Ausführungsbeispiel der Erfindung und
Fig. 5 ein Zeitdiagramm der für ein Transversalfilter
nach Fig. 3 erforderlichen Betriebsspannungen.
Das in Fig. 1 schematisch dargestellte Transversalfilter
ist als eine auf einem dotierten Halbleitersubstrat 1,
z. B. p-leitendem Silicium, monolithisch integrierte Halb
leiterschaltung ausgebildet. Ein Anschluß 2 wird ein
analoges Eingangssignal u e zugeführt, während am Aus
gang 3 ein analoges Ausgangssignal u a abgreifbar ist,
dessen zeitlicher Verlauf dem des Signals u a entspricht,
nachdem dieses ein Frequenzfilter mit einer bestimmten
Frequenzcharakteristik durchlaufen hat. Die Frequenzcha
rakteristik kann beispielsweise die eines Tiefpasses sein.
Ein mit 4 bezeichnetes Schieberegister ist als eine la
dungsgekoppelte Anordnung (CCD) ausgebildet und arbeitet
im 3-Phasen-Betrieb. Sie weist eine Reihe von Elektroden
411, 412, 413, 421, 422, 423 usw. auf, die über einer das
Substrat 1 abdeckenden, dünnen Isolierschicht, z. B. einer
Gateoxydschicht aus SiO2, dicht nebeneinanderliegend in
Verschieberichtung R plaziert sind.
Jeweils drei nebeneinanderliegende Elektroden, z. B. 411,
412 und 413 oder 421, 422 und 423, gehören zu einer Schie
beregisterstufe, wobei die ersten Elektroden 411, 421
usw. sämtlicher Stufen an eine Leitung 5 angeschlossen
und über diese mit einer Verschiebetaktspannung Φ 1 be
schaltet sind, während die zweiten Elektroden 412, 422
usw. an einer gemeinsamen, mit einer Verschiebetaktspan
nung Φ 2 beschalteten Leitung 6 und die dritte Elektro
den 413, 423 usw. an einer mit einer Verschiebetaktspan
nung Φ 3 beschalteten Leitung 7 liegen. Bei einem zeitli
chen Verlauf der Spannungen Φ 1 bis Φ 3 gemäß Fig. 3 er
geben sich unterhalb jeder dritten Elektrode lokale Maxi
ma des Oberflächenpotentials Φ s im Halbleitersubstrat 1,
sogenannte Potentialtöpfe, die im Takte der Spannungen
Φ 1 bis Φ 3 in Richtung R schrittweise von Stufe zu Stufe
verschoben werden. Injiziert man nun in diese jeweils
von Raumladungszonen umgebenen Potentialtöpfe elektri
sche Ladungen, die eine Polarität aufweisen, die der der
Minoritätsladungsträger des Substrats 1 entspricht, so
werden diese mit den Potentialtöpfen verschoben und kön
nen nach dem Durchlaufen des gesamten Schieberegisters 4
in dessen Ausgangsstufe AS zeitverzögert ausgelesen wer
den. Bei der in Fig. 1 dargestellten Ausführungsform des
Schieberegisters 4 enthält die Ausgangsstufe AS ein zeit
weilig von äußeren Potentialen freigeschaltetes Diffu
sionsgebiet 9 (floating diffusion output). Dieses ist
über einen Ausgangsverstärker 10 mit dem Ausgang 3 lei
tend verbunden. Das Gebiet 9 stellt zusammen mit einem
zweiten Diffusionsgebiet 11, das über einen Anschluß 12
mit einer Drainspannung V DD beschaltet ist, und einer
Gateelektrode 13, die über die Leitung 5 an der Verschie
betaktspannung Φ 1 liegt, einen Feldeffekttransistor dar,
der beim Auftreten der einzelnen Spannungsimpulse von Φ 1
das Gebiet 9 intermittierend auf ein Referenzpotential
setzt.
Der Eingang 2 des Transversalfilters ist mit einer Reihe
von Paralleleingängen 21, 22, 2 n verbunden, die jeweils
einzelne Stufen des Schieberegisters 4 zugeordnet sind.
Jeder dieser Paralleleingänge ist mit einer Bewertungs
schaltung 81, 82, 8 n versehen. Diese weisen jeweils ein
entgegengesetzt zum Substrat 1 dotiertes Gebiet D, ein
erstes Eingangsgate G 1, ein zweites Eingangsgate G 2 und
ein Transfergate G 3 auf, wobei die Gebiete D aller Be
wertungsschaltungen 81 bis 8 n zusammenhängend ausgebildet
und mit einem Anschluß 14 verbunden sind, während die
Transfergateelektroden G 3 aller Bewertungsschaltungen
ebenfalls zusammenhängend ausgebildet und mit einem An
schluß 15 versehen sind. Das erste Eingangsgate G 1 der
Bewertungsschaltung 81 ist mit einem Anschluß E 11 ver
sehen, G 2 mit einem Anschluß E 12. Die entsprechenden An
schlüsse von 82 sind mit E 12 und E 22 bezeichnet, die der
Bewertungsschaltung 8 n mit En 1 und En 2. In Fig. 2 sind
die Anschlüsse E 11, E 21 und En 1 jeweils mit den Parallel
eingängen 21, 22 und 2 n verbunden, während die Anschlüs
se E 11 und E 21 an einen gemeinsamen Anschluß B 1 und der
Anschluß En 2 an einen Anschluß B 2 geführt sind.
In Fig. 2 ist die Bewertungsschaltung 81 längs der Li
nie II-II geschnitten dargestellt. Dabei sind die be
reits in Fig. 1 gezeigten Teile mit denselben Bezugszei
chen versehen. Die dünne Isolierschicht, auf der die
Teile 61, 62, 63 und 411 plaziert sind, ist mit 16 be
zeichnet. Die Bewertungsschaltung 81 ist für einen posi
tiven Bewertungskoeffizienten eingerichtet. Dabei wird
dem Anschluß E 11 des ersten Eingangsgate G 1 über B 1 eine
konstante Gleichspannung U 1 zugeführt, die höchstens so
groß ist wie das kleinste zu bewertende Eingangssignal
u e , so daß sich für das Oberflächenpotential G s unter
halb von G 1 eine feste Potentialschwelle W 1 ergibt. Dem
Anschluß E 12 wird über den Paralleleingang 21 das Ein
gangssignal u e zugeführt, wobei sich unterhalb von G 2
Potentialwerte zwischen P 1 (für das maximale Signal u e )
undP 0 (für das minimale Signal u e ) ergeben.
Unter dem Einfluß der in Fig. 3 dargestellten Taktspan
nungen Φ G und Φ D , die jeweils den Anschlüssen 14 und 15
zugeführt werden, ergeben sich Potentialwerte D 1 bzw. D 0
und T 1 bzw. T 0 innerhalb des dotierten Gebiets D und un
terhalb des Transfergate G 3 gemäß Fig. 2. Zum Zeitpunkt
t 0 (Fig. 3) besteht ein Potentialverlauf D 0, W 1, P, T 0
und C 0, wobei der Potentialwert P durch die Größe des
auftretenden Eingangssignals u e gegeben ist. Dabei wird
der unterhalb von G 2 gebildete Potentialkopf mit La
dungsträgern überschwemmt. Zum Zeitpunkt t 1 ist D 0 in D 1
übergangen, wobei die Ladungsträger wieder soweit aus
dem Bereich unterhalb von G 1 und G 2 in das Gebiet D zu
rückfließen, daß der unterhalb von G 2 gebildete Poten
tialtopf nur noch bis zu dem durch W 1 gegebenen Rand an
gefüllt bleibt, was in Fig. 2 durch die schraffierte
Fläche F angedeutet ist. Ist dann T 0 in T 1 übergegangen
(Zeitpunkt t 2) so wird die durch F angedeutete Ladungs
menge entsprechend dem Pfeil 17 unter die Elektrode 411
verschoben, da diese gleichzeitig mit einer relativ ho
hen Verschiebetaktspannung Φ 1 belegt ist, die einen Po
tentailwert C 1 ergibt. Wesentlich ist hierbei, daß bei
einer Ausbildung der Schaltung 81 für einen positiven
Bewertungskoeffizienten beim Auftreten des minimalen
Eingangssignals u e wegen P = P 0 keine Ladungsmenge einge
lesen wird, beim Auftreten des maximalen Eingangssignals
u e wegen P = P 1 die maximale Ladungsmenge, die durch die
zwischen den Werten P 0 und P 1 liegende Fläche darge
stellt werden kann. Der Einlesevorgang wiederholt sich
mit der Frequenz der Verschiebetaktspannung Φ 1.
Ist eine Bewertungsschaltung, z. B. die Schaltung 8 n in
Fig. 1, für einen negativen Bewertungskoeffizienten ein
gerichtet, so wird ihrem ersten Eingangsgate über den
Anschluß En 1 von einem Paralleleingang 2 n das Eingangs
signal u e zugeführt, während ihr zweites Eingangsgate
über einen Anschluß En 2 und einen Anschluß B 2 nunmehr
mit einer konstanten Gleichspannung U 2 belegt ist, die
wenigstens so groß ist wie das maximale zu bewertende
Eingangssignal u e und unterhalb von G 2 einen festen Po
tentialwert W 2 ergibt. Unterhalb von G 1 ergeben sich
dann Potentialwerte P 1′ für das maximale Eingangssignal
und P 0′ für das maximale Eingangssignal u e . Das Anfüllen
des Potentialtopfes unterhalb von G 2 ist dabei nur bis
zu dem durch das zum Zeitpunkt t 1 anliegende Eingangssi
gnal u e bestimmten Rand P′ möglich, was in Fig. 2 durch
die Fläche F′ gekennzeichnet ist. Nach dem Übergang von
T 0 auf T 1 und von C 0 auf C 1 (Zeitpunkt t 2) wird die La
dungsmenge F′ wieder unter eine Elektrode des CCD-Schie
beregisters 4 verschoben (Pfeil 18). Wesentlich ist, daß
bei einem negativen Bewertungskoeffizienten beim Auftre
ten des minimalen Eingangssignals u e wegen P′ = P 0′ die ma
ximale Ladungsmenge eingegeben wird, was in Fig. 2 durch
eine Fläche unterhalb von G 2 und zwischen den Potential
werten P 0′ und P 1′ verdeutlicht wird, während für das
maximale Eingangssignal u e wegen P′ = P 1′ keine Ladungs
menge eingelesen wird. Auch dieser Einlesevorgang wieder
holt sich mit der Frequenz der Verschiebetraktspannung Φ 1.
Somit finden in dem Schieberegister 4 unter den Elektro
den 411, 421 usw. jeweils beim Auftreffen der Verschiebe
taktspannungen Φ 1 Summierungsvorgänge statt, bei denen
zu den jeweils innerhalb des Schieberegisters 4 verscho
benen Ladungsmengen die über die zugehörigen Parallel
eingänge eingegebenen Ladungsmengen F bzw. F′ addiert
werden. Die auf diese Weise durch mehrfache Summierungs
vorgänge angewachsenen Ladungsmengen, die schließlich in
der letzten Stufe des Schieberegisters 4 nacheinander an
kommen, bewirken dann beim Eindringen in das Diffusions
gebiet 9, das zuvor auf Referenzpotential gebracht wurde,
jeweils Potentialverschiebungen, die über den Verstärker
10 ausgewertet und zu dem gefilterten Ausgangssignal u a
zusammengesetzt werden.
Man kann durch einen mit 19 angedeuteten, an sich bekann
te Eingangsstufe des Schieberegisters 4, die beispiels
weise in dem Buch von Sequin und Tomsett "Charge Trans
fer Devices", Academic Press, New York, 1975, auf den
Seiten 48 bis 50, insbesondere Fig. 3.12 (d), beschrie
ben ist, zu den über das Schieberegister verschobenen
Ladungsmengen eine konstante Grundladung hinzufügen, die
in der Literatur auch als "fat zero" bezeichnet wird.
Hierbei besteht das dieser Eingangsstufe zugeführte Si
gnal aus einer Gleichspannung.
Bei dem in Fig. 4 schematisch dargestellten, nach der
Erfindung ausgebildeten Transversalfilter ist das Schie
beregister 4 als eine 4-Phasen-CCD-Anordnung ausgebildet.
Die erste Stufe 401 weist die Verschiebeelektroden 411,
412, 413 und 414 auf, die zweite Stufe 402 die Elektro
den 421, 422, 423 und 424. Die dritte Stufe des Schiebe
registers ist mit 403 bezeichnet, weitere Stufen und die
Ausgangsstufe, die entsprechend der Stufe AS in Fig. 1
aufgebaut sein kann, sind aus Gründen der Übersichtlich
keit nicht im Einzelnen dargestellt. Die den ersten Ver
schiebeelektroden sämtlicher Stufen zugeführte Taktspan
nung ist mit Φ 1 bezeichnet, während den zweiten, dritten
und vierten Elektroden sämtlicher Stufen jeweils die Ver
schiebetaktspannungen Φ 2, Φ 3 und Φ 4 zugeleitet werden.
Den Stufen 401, 402 und 403 sind die Bewertungsschaltun
gen 81, 82 und 83 zugeordnet. Sie weisen nach der Erfin
dung jeweils voneinander isolierte, entgegengesetzt zu
dem Halbleitersubstrat dotierte Gebiet D 1, D 2 und D 3
auf, die mit eigenen Anschlüssen 141, 142 und 143 ver
sehen und über diese mit ersten Taktspannungen Φ D 1, Φ D 2
und Φ D 3 beschaltet sind. Die ersten Eingangsgateelektro
den der drei Bewertungsschaltungen sind mit G 11, G 21 und
G 31 bezeichnet, ihre Anschlüsse entsprechend Fig. 1 mit
E 11, E 21 und E 31. Die zweiten Eingangsgateelekroden
G 12, G 22 und G 32 weisen Anschlüsse E 12, E 22 und E 32 auf.
In der dargestellten Ausführungsform sind die ersten und
zweiten Eingangsgateelektroden aller Bewertungsschaltun
gen untereinander verbunden und mit gemeinsamen An
schlüssen B 1 bzw. 2 ausgestattet. Ein gemeinsames Trans
fergate ist mit G 13 bezeichnet und mit einem Anschluß 15
versehen. Beim Zuführen des Eingangssignals u e an den An
schluß 2 und einer konstanten Gleichspannung U 1, die
höchstens so groß ist wie das kleinste Signal u e , an den
Anschluß B 1 sind die Bewertungsschaltungen 81 bis 83 je
weils für einen positiven Bewertungskoeffizienten einge
richtet. Legt man u e stattdessen an den Anschluß B 1 und
eine konstante Gleichspannung U 2, die wenigstens so groß
ist wie das größte Signal u e , an den Anschluß 2, so er
geben sich nur negative Bewertungskoeffizienten. Will man
einzelnen Bewertungskoeffizienten, z. B. dem der Schal
tung 82, ein negatives Vorzeichen geben, so müssen die
betreffenden Eingänge dieser Schaltung, im betrachteten
Fall also E 21 und E 22, in Abweichung von Fig. 4 mit den
Spannungen u e und U 2 in der zuletzt beschriebenen Weise
beschaltet werden.
In Fig. 4 entspricht die Breite der ersten und zweiten
Eingangsgateelektroden, z. B. G 11 und G 12, der Länge der
zugeordneten Stufe des Schieberegisters 4, z. B. der Län
ge von 401. Hierdurch wird erreicht, daß während des ge
samten Zeitintervalls Δ T, in dem sich der durch die Ver
schiebetaktspannungen gebildete Potentialkopf unterhalb
der Elektroden dieser Stufe befindet, aus der zugehöri
gen Bewertungsschaltung Ladungsmengen eingelesen werden
können. Ist die Breite der genannten Eingangsgateelektro
den kleiner, so verringert sich Δ T entsprechend. Ent
spricht die Breite lediglich der Länge einer CCD-Elek
trode, z. B. 411, so reduziert sich Δ T auf ein Viertel.
Fig. 5 zeigt die Verschiebetaktspannungen des Schiebere
gisters sowie die ersten Taktspannungen Φ D 1, Φ D 2 und Φ D 3
und die zweite Taktspannung Φ G ′, die zum Betrieb der
Schaltung nach Fig. 4 erforderlich sind. Innerhalb des
Zeitintervalls Δ T treten hierbei acht Impulse von Δ D 1
auf, vier Impulse von Φ D 2 und zwei Impulse von Φ D 3. Da
bei ist jedem Impuls von Φ D 1 ein zeitverzögert auftreten
der Impuls Φ G ′ zugeordnet. Gemäß Fig. 4 werden innerhalb
von Δ T acht durch die Fläche von G 12 bestimmte Ladungs
mengen in die Stufe 401 eingelesen, vier durch die Flä
che von G 22 bestimmte Ladungsmengen in Stufe 402 und
zwei durch G 32 bestimmte Ladungsmengen in die Stufe 403,
so daß sich die Bewertungskoeffizienten der Schaltungen
81, 82 und 83 wie 4 : 2 : 1 verhalten. Es können auch andere
Folgefrequenzen der ersten Taktspannung herangezogen wer
den, die zueinander nicht im Verhältnis ganzer Zahlen
stehen. Soll jedoch ein gemeinsames Transfergate G 13
vorgesehen werden, so muß die zweite Taktspannung Φ G ′
für die Impulse aller ersten Taktspannungen, die zeitlich
getrennt auftreten, einen zugeordneten, zeitlich verzö
gerten Impuls enthalten. Sieht man für die Bewertungs
schaltungen getrennte Transfergateelektroden vor, so
sind diesen jeweils zweite Taktspannungen zuzuführen,
die sich zu den ersten Taktspannungen in dem anhand der
Spannungen Φ G ′ und Φ D 1 in Fig. 5 erläuterten Verhältnis
stehen.
Obwohl das Schieberegister 4 bisher lediglich als eine
CCD-Anordnung beschrieben wurde, kann es aus irgendeiner
der unter dem Begriff Ladungsverschiebeanordnungen (CTD,
Charge Transfer Decice) zusammengefaßten, an sich be
kannten Anordnungen bestehen, wie sie beispielsweise in
dem Buch von Sequin und Tompsett "Charge Transfer Devi
ces", Academic Press, New York, 1975, Seiten 1 bis 18,
beschrieben sind. Eine solche Ladungsverschiebeanordnung
kann dabei entsprechend ihrem Aufbau im 2-Phasen-,
3-Phasen- oder 4-Phasen-Betrieb arbeiten.
Das Transversalfilter nach der Erfindung ist mit Vorteil
als eine auf einem Halbleitersubstrat monolitisch inte
grierte Halbleiterschaltung aufgebaut, insbesondere un
ter Einbeziehung von Teilen der die Taktspannungen Φ D 1,
Φ D 2 und Φ D 3 und Φ G ′ liefernden Schaltungen. Eine beson
ders einfache Ausführungsform ergibt sich, wenn die Flä
chen der zweiten Eingangsgateelektroden G 12, G 22 und G 32
gleich groß gewählt werden.
Claims (4)
1. Transversalfilter, bei dem die Stufen eines auf einem dotier
ten Halbleitersubstrat (1) integrierten, analogen CTD-Schiebere
gisters (4) mit Paralleleingängen (21, 22, 2 n) und diesen zuge
ordneten Bewertungsschaltungen (81, 82, 8 n) versehen sind, bei
dem die Bewertungsschaltungen (81, 82, 8 n) jeweils ein entgegen
gesetzt zu dem Substrat dotiertes Gebiet (D), ein erstes und
zweites Eingangsgate (G 1, G 2) und ein Transfergate (G 3) aufwei
sen, wobei das Transfergate (G 3) unmittelbar neben dem Transfer
kanal des CTD-Schieberegisters (4) angeordnet ist, und bei dem das eine Ein
gangsgate (G 2) mit einem Eingangssignal (u e ), das andere Ein
gangsgate (G 1) mit einer konstanten Gleichspannung (U 1), das
entgegengesetzt dotierte Gebiet (D) mit einer ersten (Φ D ) und
das Transfergate (G 3) mit einer zweiten Taktspannung (Φ G ) be
schaltet sind, und bei dem das Ausgangssignal (u a ) an einem Aus
gang (3) des CTD-Schieberegisters (4) abgreifbar ist, da
durch gekennzeichnet, daß die entgegenge
setzt zu dem Halbleitersubstrat dotierten Gebiete (D 1, D 2, D 3)
der Bewertungsschaltungen (81, 82, 83) jeweils voneinander ge
trennt und mit eigenen Anschlüssen (141, 142, 143) versehen
sind, die mit den einzelnen Bewertungsschaltungen individuell
zugeordneten ersten Taktspannungen (Φ D 1, Φ D 2, Φ D 3) beschaltet
sind, und daß die Impulsfolgefrequenzen der ersten Taktspannun
gen (Φ D 1, Φ D 2, Φ D 3) höher liegen als die Impulsfolgefrequenz
einer Verschiebetaktspannung (Φ 1) des CTD-Schieberegisters (4)
und so gewählt sind, daß sie jeweils die Größe der einzelnen
Bewertungskoeffizienten bestimmen.
2. Transversalfilter nach Anspruch 1, dadurch
gekennzeichnet, daß die Breite der zwei
ten Eingangsgateelektroden (G 12) der Bewertungsschaltun
gen (81) der Länge einer Stufe (401) des CTD-Schiebere
gisters (4) entspricht.
3. Transversalfilter nach einem der Ansprüche 1 oder 2,
dadurch gekennzeichnet, daß es als
eine auf einem Halbleitersubstrat monolithisch integrier
te Halbleiterschaltung ausgebildet ist.
4. Transversalfilter nach einem der vorhergehenden An
sprüche, dadurch gekennzeichnet,
daß die zweiten Eingangsgateelektroden (G 12, G 22, G 32)
der Bewertungsschaltungen (81, 82, 83) untereinander flä
chengleich ausgebildet sind.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782813972 DE2813972A1 (de) | 1978-03-31 | 1978-03-31 | Transversalfilter |
EP79100653A EP0004563B1 (de) | 1978-03-31 | 1979-03-05 | Transversalfilter |
US06/019,780 US4233578A (en) | 1978-03-31 | 1979-03-12 | Transversal filter |
CA000324465A CA1136288A (en) | 1978-03-31 | 1979-03-29 | Transversal filter |
JP3830479A JPS54134953A (en) | 1978-03-31 | 1979-03-30 | Transversal filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782813972 DE2813972A1 (de) | 1978-03-31 | 1978-03-31 | Transversalfilter |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2813972A1 DE2813972A1 (de) | 1979-10-04 |
DE2813972C2 true DE2813972C2 (de) | 1989-06-15 |
Family
ID=6035870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782813972 Granted DE2813972A1 (de) | 1978-03-31 | 1978-03-31 | Transversalfilter |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2813972A1 (de) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2643704C2 (de) * | 1976-09-28 | 1984-03-29 | Siemens AG, 1000 Berlin und 8000 München | Transversalfilter mit mindestens einem analogen Schieberegister und Verfahren zu dessen Betrieb |
-
1978
- 1978-03-31 DE DE19782813972 patent/DE2813972A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2813972A1 (de) | 1979-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2144235C3 (de) | Verzögerung sanordnung | |
DE2354755A1 (de) | Angepasstes analogfilter | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE1920077C2 (de) | Schaltungsanordnung zum Übertragen von Ladungen | |
DE2556828A1 (de) | Dynamisches schieberegister aus isolierschicht-feldeffekttransistoren | |
DE2421988C2 (de) | Analogspannungsschalter | |
DE3717922C2 (de) | ||
DE3343453A1 (de) | Ladungsuebertragungsanordnung | |
DE2933440C2 (de) | Ladungsübertragungs-Transversalfilter | |
EP0004870B1 (de) | Transversalfilter mit Paralleleingängen. | |
DE2813972C2 (de) | ||
DE2844248C3 (de) | Ladungsübertragungsanordnung | |
DE3615545C2 (de) | Ladungsgekoppeltes Bauelement | |
DE2852117A1 (de) | Regenerationsschaltung | |
EP0004563B1 (de) | Transversalfilter | |
DE2936682C2 (de) | ||
DE2703317A1 (de) | Ladungsgekoppelte korrelatoranordnung | |
DE3026361C2 (de) | ||
DE2630085A1 (de) | Ccd-transversalfilter | |
DE2813997C2 (de) | ||
DE2348984A1 (de) | Anordnung mit feldeffekttransistoren | |
DE2936731C2 (de) | ||
DE2813998A1 (de) | Transversalfilter mit paralleleingaengen | |
DE2813971A1 (de) | Transversalfilter mit paralleleingaengen | |
DE2646830A1 (de) | Schaltungsanordnung zum reproduzieren der in einem eingangskondensator gespeicherten ladung in n ausgangskondensatoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OC | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |