FR2647608A1 - Circuit separateur d'entree cmos - Google Patents
Circuit separateur d'entree cmos Download PDFInfo
- Publication number
- FR2647608A1 FR2647608A1 FR8910965A FR8910965A FR2647608A1 FR 2647608 A1 FR2647608 A1 FR 2647608A1 FR 8910965 A FR8910965 A FR 8910965A FR 8910965 A FR8910965 A FR 8910965A FR 2647608 A1 FR2647608 A1 FR 2647608A1
- Authority
- FR
- France
- Prior art keywords
- mos transistor
- temperature
- current
- conduction
- splitter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0021—Modifications of threshold
- H03K19/0027—Modifications of threshold in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Un circuit séparateur d'entrée CMOS comprenant : un inverseur CMOS constitué de deux transistors MOS en série l'un avec l'autre entre une première ligne d'alimentation 1 et une seconde ligne d'alimentation 2; au moins une combinaison d'un transistor MOS du même type de conduction que celui du premier transistor MOS et un moyen de commutation qui sont connectés entre eux en série; un moyen de détection de température 10 connecté audit moyen de commutation pour détecter la température ambiante de celui-ci. Le moyen de commutation du circuit séparateur d'entrée CMOS de la présente invention est mis en service ou hors service en conformité avec la température environnante de façon à faire varier la constante de gain beta du transistor MOS et ainsi de commander le rapport des constantes de gain du transistor MOS de l'inverseur CMOS pour une compensation en température.
Description
La présente invention concerne un circuit séparateur d'entrée CMOS et, en
particulier, un circuit séparateur
d'entrée qui est utilisé pour le dispositif à semi-
conducteur & très haute densité du type CMOS et qui comporte un seuil de tension logique avec compensation
en température.
Du fait de la tendance vers des dispositifs à semi-
conducteur à haute intégrité, haute précision et haute
performance, la consommation électrique est accrue.
Ainsi, une prise en compte plus attentive des caractéristiques de fonctionnement provenant d'une
modification de température est exigée.
De manière générale, les circuits séparateur d'entrée CMOS comprennent des inverseurs CMOS, à la borne d'entrée desquelles est appliquée un signal en entrée avec un niveau de tension TTL, et à partir de la borne de sortie desquelles est sortie un signal en sortie qui est converti en un niveau de tension CMOS. Toutefois, la tension de seuil logique de l'inverseur CMOS varie avec chaque changement de température. Par suite, à basse température, les caractéristiques d'entrée au niveau haut deviennent mois bonnes, du fait que le niveau de tension de seuil logique devient élevé. Par ailleurs, à haute température, les caractéristiques d'entrée au niveau bas deviennent moins bonnes, du fait que le niveau de tension de seuil logique est abaissé. Ainsi, des variations dans les caractéristiques d'entrée, provenant de modifications de la température environnante entraîne un certains nombre de problèmes, tel qu'un fonctionnement instable o une diminution de la vitesse de fonctionnement. La tension de seuil logique de l'inverseur CMOS est une fonction du rapport entre les constantes de gain d'un transistor MOS à canal p et d'un transistor MOS à canal n et la tension de seuil du
dispositif.
La constante de gain du dispositif ()>, du fait de la mobilité des porteurs de canal est diminuée en conformité avec l'augmentation de température, et est diminuée jusqu'à. X 1/4 T3. Toutefois, du fait qu'à la fois la mobilité des trous et des électrons sont influences par la température d'une grandeur similaire, le rapport entre les constantes de gain (rapport I = n/Op) est
indépendant de la température.
Par ailleurs, les tensions de seuil Vtn et Vtp du dispositif diminuent, du au coefficient de température de 2mV/ K, respectivement, en conformité avec l'augmentation de température. Par suite, par exemple, si la température est augmentée de 50OC la tension de seuil logique est diminuée de 0,4 V. Par suite, les caractéristiques d'entrée de bas niveau du circuit séparateur d'entrée deviennent moins bonne pour un fonctionnement dans la plage de hautes températures, et les caractéristiques d'entrée de niveau haut deviennent moins bonne pour un fonctionnement dans la plage de
basses températures.
Par suites c'est un but de la présente invention de créer un circuit séparateur d'entrée CMOS qui comporte des caractéristiques de tensions de seuil logique compensé en température, en faisant varier le rapport de la constante de gain du transistor MOS, en réponse à une
modification de température.
C'est un autre but de la présente invention de créer un circuit séparateur d'entrée CMOS qui minimise le changement dans les caractéristiques d'entrée des 0 dispositifs à semi-conducteur intégrés à très grande
échelle avec une modification de température.
Pour réaliser ces buts, le circuit séparateur d'entrée CMOS en conformité avec la présente invention comprend: un premier transistor MOS d'un premier type de conduction et un second transistor MOS d'un second type de conduction qui sont connectes entre eux en série entre une première ligne d'alimentation et une seconde ligne d'alimentation, et aux électrodes de commande desquels S est appliquée en parallèle une tension d'entrée d'un niveau de tension TTL, et au point de connexion commun des drains desquels est fournie une tension de sortie de niveau de tension CMOS en correspondance avec ladite tension d'entrée; au moins une combinaison d'un transistor MOS d'un premier type de conduction et d'un moyen de commutation qui sont connectes entre eux en série entre ladite première ligne d'alimentation et ledit point de connexion commun, l'électrode de commande du transistor MOS étant couplée à ladite tension d'entrée,
et ledit moyen de commutation devient conducteur au-
dessus d'une certaine température prédéterminée et bloqué au-dessous de celle-ci; un moyen de détection de température comportant au moins une des bornes de sortie qui sont connectées aux bornes d'entrée de signal de commande d'au moins un desdits moyens de commutation afin de commander ceux-ci en conformité avec les modifications de température grâce à quoi la valeur globale de constante de gain du transistor pour chacun desdits transistors d'un premier type de conduction est diminuée à basse température et est augmentée à haute température, et ainsi une variation en tension de seuil
logique est stabilisée en conformité avec la température.
Chacun desdits transistors du premier type de conduction est un transistor MOS à canal p, tandis que chacun desdits transistors du second type de conduction est un transistor MOS à canal n, et le moyen de commutation est un transistor MOS à canal p. Par suite, lorsque le moyen de commutation est mis en service, la constante de gain des transistors à canal p est augmentée et ainsi le rapport entre les constantes de gain
(rapport R) des transistors à canal n et à canal p, lr -
On/np, sera diminué. Par suite, le rapport entre les constantes de gain est ajusté en conformité avec la chute de tension de seuil logique provoquée par l'augmentation de température. Ceci amine une augmentation dans la tension de seuil logique et, ainsi, une compensation pour
la variation de température est accomplie.
Ledit moyen de détection de température du circuit séparateur CMOS de la présente invention comprend un ensemble de moyens de détection de température constitué d'un moyen d'alimentation en courant et d'un moyen de résistance au silicium polycristallin connectés entre eux en série entre la première ligne d'alimentation et la seconde ligne d'alimentation. Chacun desdits moyen de détection de température sort différents signaux électriques en sortie en réponse à la température ambiante du moyen de résistance au silicium polycristallin. La résistance au silicium polycristallin qui est soit non dopée soit légèrement dopée avec une impureté, n'est pas seulement très grande, mais également grandement modifiée et de manière exponentielle en conformité avec
une modification de température.
En outre, le courant de drain dans la région de sous-
seuil du transistor MOS est exponentiellement diminué lorsque la tension de grille est abaissée en-dessous de la tension de seuil. Par suite, ce dispositif, qui peut détecter la température du semi-conducteur en utilisant le courant de sous-seuil du transistor MOS et les caractéristiques de résistance-température du silicium polycristallin, comporte une très faible consommation électrique, et est ainsi tout à fait approprié pour les
dispositifs à semi-conducteur à très grande échelle.
Le signal électrique de sortie provenant de chaque moyen de détection de température du moyen de détection de température est converti en un signal numérique par l'intermédiaire d'un moyen de conversion numérique, par
exemple une unité d'inverseur.
Un moyen d'ajustage de courant est ajouté audit moyen de détection de température pour fixer le courant
de drain dans la région de sous-seuil du transistor MOS.
Ledit moyen d'ajustdge de courant comprend un premier transistor MOS d'un premier type de conduction qui comporte une première électrode de courant connectée à la première ligne d'alimentation, une électrode de commande connectée à la seconde ligne d'alimentation, et une seconde électrode de courant connectée à un premier noeud; un second transistor MOS d'un second type de conduction qui comporte une première électrode de courant et une électrode de commande connectées audit premier noeud et une seconde électrode de courant connectée à la seconde ligne d'alimentation, et qui à une dimension géométrique suffisamment grande en comparaison avec la dimension géométrique du premier transistor MOS pour permettre à celui-ci d'#tre commandé dans la région de sous-seuil; un troisième transistor MOS d'un second type de conduction qui comporte une électrode de commande connectée à l'électrode de commande dudit second transistor MOS, une première électrode de courant connectée à une dite seconde ligne d'alimentation et une seconde électrode de courant connectée à un second noeud et qui a une dimension géométrique suffisamment petite en comparaison avec la dimension géométrique dudit second transistor MOS; et un quatrième transistor MOS d'un premier type de conduction qui comporte une première électrode de courant connectée à la première ligne d'alimentation, et une électrode de commande et une seconde électrode de courant connectées ensemble audit second noeud, et qui a une dimension géométrique suffisamment grande en comparaison avec la dimension
úO47608
géométrique dudit troisième transistor MOS pour
permettre à celui-ci d'Itre commande dans région de sous-
seuil; ladite électrode de commande étant connectée à l'électrode de commande du transistor MOS dudit moyen d'alimentation en courant. L'ajustage du courant de drain du transistor MOS du moyen d'alimentation en courant est défini seulement par la valeur de courant de drain du premier transistor MOS du moyen d'ajustage de courant et par le rapport entre les dimensions géométriques des transistors MOS mentionnes précédemment. Ainsi, le courant du moyen d'alimentation en courant a une valeur indépendante du processus et du changement de température. Le moyen de détection de température a différentes valeurs de courant d'alimentation du fait que chaque transistor MOS constituant le dispositif d'alimentation en courant présente une dimension géométrique différente. Par suite, les différents signaux électriques en sortie correspondant à toute température environnante donnée, peuvent Etre obtenus par le moyen de résistance au
silicium polycristallin qui a une valeur de résistance.
En variante de ce qui précède, les différents signaux électriques en sortie correspondant à toute température environnante donnée peuvent être obtenus en rendant la valeur de résistance de chaque résistance au silicium polycristallin différente dans le cas de courant
d'alimentation équivalent.
En outre, la présente invention peut Etre modifiée
comme suit.
0O La première modification de la présente invention comprend au moins une combinaison d'un transistor MOS et d'un moyen de commutation qui sont connectes entre eux en série entre la seconde ligne d'alimentation et le point de connexion commun, afin de faire varier la valeur de constante de gain mentionnes précédemment en conformité avec la température; dans laquelle ledit transistor MOS et le moyen de commutation sont constitues de transistors
du second type de conduction.
Par suite, si la température est abaissée, le moyen de commutation sera mis en service à une température spécifiques et la valeur de constante de gain du transistor MOS du second type de conduction sera augmentée. Si, par exemple, le second type de conduction est de canal n, la constante de gain Rn sera augmentée et le rapport entre les constantes de gain, Rn/Cp, sera également augmenté. La tension de seuil logique devient basse à mesure que le rapport entre les constantes de gain augmente. Ainsi, la compensation en température est réalisée. Une autre modification de la présente invention comprend au moins une combinaison d'un transistor MOS et d'un moyen de commutation connectes entre eux en série entre la première ligne d'alimentation et le point de connexion commun pour faire varier la valeur de constante de gain mentionné précédemment en conformité avec la température, et au moins une combinaison d'un transistor MOS et d'un moyen de commutation similaires connectés entre eux en série entre la seconde ligne d'alimentation
et le m#me point de connexion commun.
Ici, la compensation en température de la tension de seuil logique est réalisée en mettant en service le premier moyen de commutations lorsque la température s'eélève, afin de diminuer le rapport entre les constantes de gain de transistor, et en mettant en service le dernier moyen de commutation, lorsque la température tombe. pour augmenter le rapport des constantes de gain
de transistor.
L'inventions en meme temps que ses buts et les avantages de celle-ci, peut ?tre mieux comprise par
référence à la description détaillée prise en liaison
avec les dessins annexes dans lesquels: La fig. 1 illustre un circuit séparateur d'entrée
CMOS classique.
La fig. 2 est un graphique représentant la relation entre les caractéristiques de tension de seuil logique et les modifications de température pour un séparateur
d'entréee CMOS classique.
La fig. 3 illustre un mode de réalisation du circuit séparateur d'entrée CMOS en conformité avec la présente
invention.
La fig. 4 est une illustration en forme de schéma d'un exemple du moyen de détection de température du
circuit séparateur d'entrée CMOS représenté à la fig. 3.
La fig. 5 est une illustration graphique des caractéristiques de tension de seuil logique par rapport aux modifications de température pour le circuit
séparateur d'entrée CMOS représenté à la fig. 3.
La fig. 6 illustre un autre mode de réalisation du circuit séparateur d'entrée CMOS en conformité avec la
présente invention.
La fig. 7 illustre encore un autre mode de réalisation du circuit séparateur d'entrée CMOS en
conformitée avec la préesente invention.
A la fig. 1, un premier transistor MOS Ml d'un premier type de conduction (ici canal p) et un second transistor MOS M2 d'un second type de conduction (ici canal n) sont connectes entre eux en série entre la première ligne d'alimentation 1, par exemple la ligne d'alimentation en tension Vcc, et la seconde ligne d'alimentation 2, par exemple la ligne d'alimentation en tension VSS. La tension en entrée du niveau de tension TTL est applique à leurs électrodes de grille, et la tension en sortie du niveau de tension CMOS correspondant à ladite tension en entrée est envoyée à leur point de connexion commun de drain. Ici, la tension de seuil logique Vinv est: Bn Vn + VtpD + Vtn ( V inv (V in= V out)= Bn
1 + J(---)
Bp o Vnn = Vcc + Vss: tension d'alimentation, Vtp = tension de seuil pour élément MOS à canal p, Vtn = tension de seuil pour élément MOS a canal n, Op = constante de gain pour élément MOS à canal p,
an = constante de gain pour élément MOS & canal n.
Le rapport de constantes de gain mentionne précédemment, nr=Rn/ap, est indépendant de la température, mais est fonction de la dimension de l'élément. Ainsi, la valeur de tension de seuil logique en conformité avec la modification de température est fonction des tensions de seuil des éléments, Vtp et Vtn, et est abaissée si la température est élevée, et inversement. Par suite, les caractéristiques d'entrée basse évoluent mal à haute température et les caractéristiques d'entrée haute évoluent mal à basse température. La fig. 3 est un schéma de circuit d'un mode de réalisation préféré de la présente invention. La fig. 3 est la même que la fig. 1, excepte en ce qui concerne la connexion en série du troisième transistor MOS à canal p M3 avec le quatrième transistor MOS à canal p M4 et la connexion en série du cinquième transistor MOS à canal p M5 avec le sixième transistor MOS à canal p 6 M6 entre la ligne d'alimentation Vcc 1 et le point de connexion commun 3, et la connexion des grilles desdits quatrième et sixième transistors MOS M4, M6 aux bornes de sortie
TI, T2 du moyen de détection de température.
Par suite, dans ce mode de réalisation, la compensation en température de la tension de seuil logique est réalisée en faisant varier la constante de gain globale Op du dispositif à canal p du fait que les quatrième et sixième transistors MOS M4, M6 sont commutes en conformité avec la combinaison des conditions de sortie pour les bornes de sortie Tl et T2 du moyen de
détection de température 10.
La fig. 4 est un schéma de circuit pour ledit moyen de détection de température. A la fig. 4, les premier et second moyens d'alimentation en courant 11, 13 sont constitues de transistors MOS à canal p Mll, M12 qui sont commandes dans la région de sous-seuil. Pour le transistor MOS à canal p Mll, la source est connectée à la première ligne d'alimentation 1, le drain au troisième noeud N3, et la grille au moyen d'ajustage de courant 15. La première borne du moyen de résistance au silicium polycristallin 12 est connectée au troisième noeud N3, et l'autre borne est connectée à la seconde ligne d'alimentation; En ce qui concerne le transistor MOS à canal p, M12, la source est connectée à la première ligne d'alimentation 1, le drain au quatrième noeud N4, et la grille au moyen d'ajustage de courant 15. La première borne du moyen de résistance au silicium polycristallin 14 est connectée au quatrième noeud N4, et l'autre borne est connectée à la seconde ligne
d'alimentation 2.
Le moyen d' ajustage de courant mentionné ci-
dessus 15 est constitue de quatre transistors MOS. En ce qui concerne le premier transistor MOS à canal p M7, la source est connectée à la première ligne d'alimentation 1, la grille à la seconde ligne d'alimentation 2, le drain au premier noeud Ni, et le courant de drain IDI est applique audit premier noeud Ni. En ce qui concerne le second transistor MOS à canal n, N8, le drain et la grille sous tous deux connectes audit premier noeud Ni, et la source est connectée à la seconde ligne d'alimentation 2. Ici, afin de commander le second transistor MOS M8 dans la région de sous-seuil, le rapport entre les dimensions géométriques du premier et du second transistors MOS est fait de façon que W7 " W8
(L7=L8).
Afin que le troisième transistor MOS à canal n M9 ait la même tension de polarisation de grille que celle du second transistor MOS MB, sa grille est connectée au premier noeud Ni, sa source est connectée à la seconde ligne d'alimentation 2, et son drain est connecté au second noeud N2. Par suite, le troisième transistor MOS M9 sera commandé dans la région de sous-seuil, sans tenir compte de sa largeur de canal. Le courant du drain ID3 du troisième transistor MOS M9 est - W9 ID3 = ID1 ---- (pour W9 " W8, L9 = L8) WB En ce qui concerne le quatrième transistor MOS à canal p M10, la grille et le drain sont tous deux connectes audit second noeud N2, et la source est connectée à la première ligne d'alimentation 1. Ici, afin de commander le quatrième transistor MOS M10 dans la région de sous-seuil, le rapport entre les dimensions géométriques du troisième et du quatrième transistors MOS M9, M10 sont constitues de façon que W9 " W10 (L9 = L10). Les grilles du cinquième et du sixième transistors MOS à canal p MIlI, M12 constituant ledit moyen d'alimentation en courant, sont connectées au second noeud N2. Par suite, les cinquième et sixième transistors MOS à canal p Mlil, M12 auront la même tension de grille que celle du quatrième transistor MOS MO10 et seront commandés dans la région de sous-seuil. Ici, le rapport des dimensions géométriques entre les quatrième et cinquième transistors MOS M10, Mll est rendu de façon que W10 >> W11 (L10 = L11). Ainsi, le courant de drain ID5 du cinquième transistor MOS deviendra: W9 Wll
ID5 = ID1 ---- -----
W8 WlO1 o ID1: le courant de drain du premier transistor MOS W8 Wll: la largeur de canal de chaque transistor
MOS.
En outre, le rapport entre les dimensions géométriques du quatrième et du sixième transistors MOS
M10, M12 est rendu de façon que W10 >> W12 (L0 = L12).
Ainsi, le courant de drain ID6 du sixième transistor MOS deviendra:
W9 W12
1D6 = ID1 ---- -----
WB W1o De plus, le troisième noeud N3, qui est point de connexion pour le cinquième transistor MOS Mll et le premier moyen de réesistance au silicium polycristallin 12, et le quatrième noeud N4 qui est le point de connexion pour le sisième transistor MOS M12 et le second moyen de résistance au silicium polycristallin 14, sont connectés aux bornes de sortie T1, T2 via le moyen de conversion numérique 16,.17, respectivement. Ici, le moyen de conversion numérique 16, 17 est constitue des, par exemples inverseurs en cascade à deux étages IN1, IN2, et IN3 et IN4 du cinquième et du sixième transistors MOS Mll, M12 sont détermines par l'inégalité suivante, à savoir: ID5 < D6 (Wll < W12) Par contre, si le premier et second moyens de résistance au silicium polycristallin 12, 14 sont constitues pour avoir les mêmes valeurs de résistance les tensions de noeud VN3, VN4 aux troisième et quatrième noeuds deviendront: VN3 (T) = ID5 x RTI (T) VN4 (T) = ID6 x RT2 (T) o RTI est la résistance du premier silicium polycristallin à T K et RT2 et la résistance du second silicium polycristallin à T K. Du fait que IDS < ID6 à la même température <T K),
VN3(T) < VN4(T) sera obtenu.
Par exemple,-iii la tension de noeud est établie pour atteindre la tension de basculement du premier moyen inverseur IN1 à 293 K (20 C), et si la tension de noeud VN9 est établie pour attendre la tension de basculement du troisième dispositif inverseur IN3 à 323 K (50-C), les conditions de sortie à leur borne de sortie respective
11, 12 sont modifiées comme représenté au < Tableau 1 >.
(.TAbIel: I I
K - - - - -- - - - -T - - -T
I\ Tep4rnture'(:[) I I I I
I _ I 263-293 1 293-323 1 323-'-355 I
I Borne de. sortie\I I i I
--- -T - - ---- - - - - - -
I T 1 T U&UT I " -: I li s 1
à---------------T-----
I T2 I RBUt I ut I liS I
L -.-.. -. ----. ...J
Le changement dans le rapport entre les constantes de gain, Pr, vs, la modification de température dans le circuit de la fig. 3, est présente sous la forme d'une
liste au < Tableau 2 >.
( Tbleau 2) - - - - r I\ TempiratureL 1[) I I
2 -I 263- 293293- 3231 323- 355
I \l I I I
I M4 I BLOOUE I CONDUCTEURI CONDUCTEUR I
- -----àà - - - - - - - - - -- -- - -- -
F. + ____+ ____+______
I Hm I BLOOUE I BLODUE I CONDUCTEUR I I BD I 4 I I B8 1+ j 31 Je 1+4 3+b 5 1
F -àà -__+ - - -_+ - + - - - - ---
I 8n I I I I I j r = I Grand I' byen. tt i B I I I I
L àà- - - - - - - - - --.àààà-j--
Comme il est indiqué par la ligne en pointillé de la fig. 5, la valeur de seuil logique est abaissée & mesure que le température est élevée, mais le rapport entre les constantes de gain des transistors devient: Bn
Or (au-dessus de 323-K) = ------
a1 + n3 + n5 et est diminué. Ainsi, la tension de seuil logique est compensée comme indiqué sur la ligne pleine de la fig. 5. Ainsi, une détérioration dans les caractéristiques de niveau d'entrée bas en conformité avec l'augmentation de
la température est empochée.
De la même manière, si la temperature est abaissée, la valeur de seuil logique est augmentée comme indiqué sur la ligne en pointillé de la fig. 5, mais le rapport entre les constantes de gain des transistors est accrue jusqu'à: fn
Or <en-dessous de 293'K) = ----
et la tension de seuil logique sera compensée comme indiquée sur la ligne pleine de la fig. 5. Ainsi, une déterioration dans les caracteristiques de niveau d'entree haut en conformité avec la diminution de
température sera empchée.
La fig. 6 représente un exemple modifié de la présente invention. A la fig. 6, le troisième transistor MOS à canal n M13 et le quatrième transistor MOS & canal n M14 tous deux connectés en série et les cinquième et sixième transistors MOS à canal n MS15, M16 connectés en série sont connectés entre la ligne d'alimentation Vss et le point de connexion commun 3 comme représenté à la fig. 1. Les grilles des troisième et cinquième transistors MOS M13, M15 sont connectés aux bornes de sortie T1, T2 du moyen de détection de temperature 10 comme représenté à la fig. 4, respectivement. La modification dans le rapport des constantes de gain Br par rapport au changement de température dans le circuit
de la fig. 6 est représenté au < Tableau 3 >.
< tableau 3)
s- - - - - - - - - T - - - - - - T- - _ à I \.Tpe:prture (I) J I I I
I ' à -.. I 263-293 I 293-3231 323-3551
I \%1 I I.
I MH 3 I CONDUCTEUR I BLOOUE I BLODUE I
- - + + - ---.
MM15 I CONDUCTEUR I CONDUCTEURI ILOOUE I
- - - - - - - - - + +
i E1 n I R 2+13 14+B1 16 I R 2+ 16 1 Bi 2
±---------------------------
I'B n I I I I r =- grand I moyen I Pett |Ifi I I I I
-- --- -- t- - - - - - - --
Par suite, le rapport entre les constantes de gain des transistors deviendra fr (au-dessous de 323 K) = 02/p, à mesure que le température est augmentée, et deviendra Br (au-dessous de 293 K) = (R2 + R14 + R16) /np, à mesure que la température est abaissée. Ainsi, les caractéristiques de température de la tension de seuil logique de la
fig. 5 peuvent Ptre obtenues.
La fig. 7 représente un autre exemple modifié de la présente invention. La fig. 7 est la m8me que la fig. 1, excepté que les troisième et quatrième transistors MOS connectés en série M17, M18 sont connectés entre la ligne d'alimentation Vcc et le point de connexion commun 3, et que les cinquième et sixième transistors MOS & canal n M19, M20 connectés en série sont connectés entre la ligne d'alimentation Vss 2 et le point de connexion commun 3. Les grilles desdits quatrième et cinquième transistors à canal p et à canal n MI8, M19 sont respectivement connectés aux bornes de sortie T2, T1 du moyen de détection de température 10 comme représenté à la fig. 4. Le changement dans le rapport de constantes de gain gr par rapport au changement de température dans le
circuit de la fig. 7 est représenté au < Tableau 4 >.
(Tableau)
- --T-- - - - - - - - - - - - T - - - - -- n I \ Teepérature.( 1)! I
I ' ---. I 263- 293 I 293- 3231 323- 355 1
I \% I I.
NI 18 I BLOOUE ILOQUE I CONDUCTEUR
F_____ + ______+ _ __ +__I__
I M1S I CONDUCTEURI BLOgUEI BLOQUE
F _à _ + -+_ + à
2I B I B i I B I 1 B 1 + Bi 17
--- --- ---- -- -- -------àà à---
F + ______+ ____+______
I B n I Bi 2+B 20 I B 2 1 i 2
--- -- -- - -- -- -- ------I àà à--1
F + ______+ ____+ _q I n I I In I a r - I grand I Kopn I Petit
I BDP I I
L - - - - - -àà_- - - _ 1 - - - - - 1j Par suite, le rapport Br des constantes de gain des transistors diminuera jusqu'à Br (au-dessus de 323 K) B2 -= - à mesure que la température est augmentée et
R1 + R17
augmentera jusqu'& Ur (au-dessous de 293 K) n2 + B14 + 116 =-------------à mesure que la température est B11 diminuée. Ainsi, les caractéristiques de température de la tension de seuil logique telle que représentées à la
fig. 5 peuvent Etre obtenues.
Comme examine précédemment, dans la présente invention, en augmentant le rapport entre les dimensions d'éléments, à savoir le rapport des constantes de gain des transistors dans la région de température basse pour supprimer l'augmentation du niveau de tension de seuil logique et en diminuant le rapport entre les constantes de gain des transistors dans larégion de température élevée pour supprimer la diminution du niveau de tension de seuil logique, les caractéristiques de niveau d'entrée du circuit séparateur d'entrée CMOS par rapport
au changement de température peuvent Vtre stabilisées.
Jusqu'ici, bien que la présente invention a été décrite par des exemples comportant deux points de compensation en température, d'autres exemples comportant plus que deux points de compensation en température seront facilement mis en pratiques à l'intérieur du cadre de la
présente invention comme défini par les revendications
annexées, par toute personne ayant une compétence ordinaire dans la technique à laquelle appartient la
présente invention.
Claims (33)
1. Circuit séparateur d'entrée CMOS caractérisé en ce qu'il comprend: un premier transistor MOS d'un premier type de conduction et un second transistor MOS d'un second type de conduction qui sont connectés entre eux en série entre une première ligne d'alimentation (1) et une seconde ligne d'alimentation (2), et aux électrodes de commande desquels est appliqué en parallèle une tension d'entrée de niveau de tension TTL, et au point de connexion commun (3) des drains desquels est fournie une tension de sortie de niveau de tension CMOS en correspondance avec ladite tension d'entrée; au moins une combinaison d'un transistor MOS d'un premier type de conduction et d'un moyen de commutation qui sont connectés entre eux en série entre ladite première ligne d'alimentation (1) et ledit point de connexion commun (3), l'électrode de commande du transistor MOS étant couplée à ladite tension d'entrée,
et ledit moyen de commutation étant mis en service au-
dessus d'une certaine température prédéterminée et mis hors service endessous de celle-ci; un moyen de détection de température (10) comportant au moins une des bornes de sortie (T2! Tl) qui sont connectées à la borne d'entrée de signal de commande de chacun desdits moyen de commutation afin de commander ceux-ci en conformité avec les modifications de température; grace à quoi la valeur de constantes de gain globale C: du transistor pour chacun desdits transistors d'un premier type de conduction est diminuée à basse température et estaugmentée & haute température, et ainsi les variations dans la tension de seuil logique sont
stabilisées en conformité avec la température.
2. Circuit séparateur d'entrée CMOS selon la revendication 1, caractérise en ce que chacun desdits transistors d'un premier type de conduction et un transistor MOS à canal p et en ce que ledit transistor du second type de conduction est un transistor MOS & canal n et en ce que ledit moyen de commutation est un transistor MOS a canal p.
3. Circuit séparateur d'entrée CMOS selon la revendication 2, caractérisé en ce que ledit moyen de détection de température (10) comprend un ensemble de moyens de détection de température constitué d'un moyen d'alimentation en courant (11, 13) et d'un moyen de résistance au silicium polycristallin (12, 14) connectés entre eux en série entre la première ligne d'alimentation (1) et la seconde ligne d'alimentation (2), chacun desdits moyens de détection de température (10) sortant différents signaux électriques en sortie en réponse à la température ambiante du moyen de résistance au silicium
polycristallin (12, 14).
4. Circuit séparateur d'entrée CMOS selon la revendication 3, caractérisé en ce que ledit moyen de détection de température (10) comprend en outre un moyen de conversion numérique (16, 17) qui convertit le signal électrique en sortie dudit moyen de détection de
température (10) sous forme numérique.
5. Circuit séparateur d'entrée CMOS selon la revendication 4, caractérisé en ce que ledit moyen de conversion numérique (16, 17) comprend des inverseurs en cascade à deux étages, la borne d'entrée dudit premier étage inverseur étant connecté au point de connexion commun du moyen d'alimentation en courant et du moyen de résistance au silicium polycristallin, et la borne de sortie du second inverseur étant connectée à la borne d'entrée du signal de commande dudit moyen de
commutation.
6. Circuit séparateur d'entrée CMOS selon l'une
quelconque des revendications 3 à 5, caractérise en ce
que ledit moyen de résistance au silicium polycristallin (12, 14) n'est pas dopé ou est légèrement dope avec une impureté.
7. Circuit séparateur d'entrée CMOS selon la revendication 6, caractérisé en ce que ledit moyen d'alimentation en courant (11, 13) comprend des
transistors qui sont commandes dans les régions de sous-
seuil.
8. Circuit séparateur d'entrée CMOS selon la revendication 7, caractérise en ce que ledit moyen de détection de température (10) comprend en outre un moyen d'ajustage de courant pour ajuster le courant de drain du transistor MOS dudit moyen d'alimentation en
courant.
9. Circuit séparateur d'entrée CMOS selon la revendication 8, caractérise en ce que ledit moyen d'établissement de courant comprend: un premier transistor MOS d'un premier type de conduction qui comporte une première électrode de commande connectée à la première ligne d'alimentation (1), une électrode de commande connectée à la seconde ligne d'alimentation (2), et une second électrode de
commande connectée à un premier noeud.
un second transistor MOS d'un second type de conduction qui comporte une première électrode de courant et une électrode de commande connectées audit premier noeud, et une seconde électrode de courant connectée à la seconde ligne d'alimentation (2), et qui a une dimension géométrique suffisamment grande en comparaison avec la dimension géométrique du premier transistor MOS afin de permettre à celui-ci d'être commande dans la région de sous-seuil; un troisième transistor MOS d'un second type de conduction qui comporte une électrode de commande connectée à l'électrode de commande dudit second transistor MOS, une première électrode de courant connectée à ladite seconde ligne d'alimentation (2) et une seconde électrode de courant connectée à un second noeud, et qui a une dimension géométrique suffisamment petite en comparaison avec la dimension géométrique dudit second transistor MOS, et un quatrième transistor MOS d'un premier type de conduction qui a une première électrode de courant connectée à la première ligne d'alimentation (1), et une électrode de commande et une seconde électrode de courant connectées ensemble audit second noeud, et qui a une dimension géométrique suffisamment grande en comparaison avec la dimension géométrique dudit troisième transistor MOS afin de permettre à celui-ci d'#tre commandé dans la région de sous-seuil, ladite électrode de commande étant connectée à l'électrode de commande du transistor MOS
dudit moyen d'alimentation en courant (11).
10. Circuit séparateur d'entrée CMOS selon la revendication 9, caractérisé en ce que chacun des transistors MOS dudit moyen d'alimentation en courant (11, 13) pour ledit moyen de détection de température (10) est constitué de façon à avoir une dimension géométrique différente afin que chacun desdits moyens de détection de température (10) produisent différents signaux électriques en réponse à la température environnante du moyen de résistance au silicium polycristallin (12, 14).
11. Circuit séparateur d'entrée CMOS selon la revendication 10, caractérisé en ce que chacun des moyens de résistance au silicium polycristallin (12, 14) dudit moyen de détection de température (10) est constitué de façon à avoir des valeurs différentes de résistance afin que chacun desdits moyens de détection de température J (10) produisent différents signaux électriques en réponse à la température environnante du moyen de résistance au
silicium polycristallin (12, 14).
12. Circuit séparateur d'entrée CMOS caractérisé en ce qu'il comprend: un premier transistor MOS d'un premier type de conduction et un second transistor MOS d'un second type de conduction qui sont connectés entre eux en série entre une première ligne d'alimentation (1) et une seconde ligne d'alimentation (2), et aux électrodes de commande c desquels est appliqué en parallèle une tension d'entrée de niveau de tension TTL, et au point de connexion commun (3) des drains desquels est fournie une tension de sortie de niveau de tension CMOS en correspondance avec ladite tension d'entrée; au moins une combinaison d'un transistor MOS d'un second type de conduction et d'un moyen de commutation qui sont connectés entre eux en série entre ladite seconde ligne d'alimentation (2) et ledit point de connexion commun (3), l'électrode de commande du transistor MOS étant couplée à ladite tension d'entrée,
et ledit moyen de commutation étant mis hors service au-
dessus d'une certaine température prédéterminée et mis en service endessous de celle-ci; un moyen de détection de température (10) comportant au moins une des bornes de sortie (T2, T1) qui sont connectées aux bornes d'entrée du signal de commande d'au moins un desdits moyen de commutation pour commander ceux-ci. en conformité avec les modifications de température; grâce à quoi la valeur de constantes de gain globale du transistor pour chacun desdits transistors du second type de conduction est diminuée à température élevée et est augmentée à basse température, et ainsi la variation de la tension de seuil logique est stabilisée en 5 conformité avec la température.
13. Circuit séparateur d'entrée CMOS selon la revendication 12, caractérise en ce que ledit transistor du premier type de conduction est un transistor MOS à canal p, et en ce que chacun des transistors du second type de conduction est un transistor MOS à canal n et en ce que ledit moyen de commutation est un transistor MOS &
canal n.
14. Circuit séparateur d'entrée CMOS selon la revendication 13, caractérise en ce que ledit moyen de détection de température (10) comprend un ensemble de moyens de détection de température comportant un moyen d'alimentation en courant (11, 13) et un moyen de résistance au silicium polycristallin connectés entre eux entre la première ligne d'alimentation (1) et la seconde ligne d'alimentation (2), ledit moyen de détection de température (10) produisant différents signaux électriques en réponse à la température ambiante du moyen
de résistance au silicium polycristallin (12, 14).
15. Circuit séparateur d'entrée CMOS selon la revendication 14, caractérisé en ce que ledit moyen de détection de température (10) comprend en outre un moyen de conversion numérique (17) qui convertit le signal électrique de sortie du moyen de détection de température
(10) sous forme numérique.
16. Circuit séparateur d'entrée CMOS selon la revendication 15, caractérise en ce que ledit dispositif de conversion numérique (17) comprend des inverseurs en cascade à deux étages, la borne d'entrée du premier étage inverseur étant connectée au point de connexion commun 0 pour ledit moyen d'alimentation en courant (11, 13) et le moyen de résistance au silicium polycristallin (12, 14), et la borne de sortie du second inverseur étant connectée à la borne d'entrée du signal de commande dudit moyen de commutation.
17. Circuit séparateur d'entrée CMOS selon l'une
quelconque des revendications 14 à 16, caractérise en ce
que ledit moyen de résistance au silicium polycristallin (12, 14) n'est pas dope ou est légèrement dope avec une impureté.
18. Circuit séparateur d'entrée CMOS selon la revendication 17, caractérisé en ce que chacun des moyens d'alimentation en courant (11, 13) est constitué d'un
transistor MOS qui est commande dans la région de sous-
seuil.
19. Circuit séparateur d'entrée CMOS selon la revendication 18, caractérise en ce que ledit moyen de détection de température (10) comprend en outre un moyen d'ajustage de courant servant à ajuster le courant de drain du transistor MOS dudit moyen d'alimentation en
courant (11e 13).
20. Circuit séparateur d'entrée CMOS selon la revendication 19, caractérisé en ce que ledit moyen d'ajustage de courant comprend: un premier transistor MOS d'un premier type de 2C0 conduction qui comporte une première électrode de commande connectée à la première ligne d'alimentation <1), une électrode de commande connectée à la seconde ligne d'alimentation (2), et une second électrode de courant connectée à un premier noeud (3); un second transistor MOS d'un second type de conduction qui comporte une première électrode de courant connectée audit premier noeud, et une seconde électrode de courant connectée à la seconde ligne d'alimentation (2), et qui a une dimension géométrique suffisamment SO grande en comparaison avec la dimension géométrique dudit premier transistor MOS afin de permettre à celui-ci d'ître commande dans la région de sous-seuil; un troisième transistor MOS du second type de conduction qui comporte une électrode de commande connectée à l'électrode de commande dudit second transistor MOS, une première électrode de courant connectée & la seconde ligne d'alimentation (2) et une seconde électrode de courant connectée à un second noeud, et qui a une dimension géométrique suffisamment petite en comparaison avec la dimension géométrique dudit second transistor MOS, et un quatrième transistor MOS d'un premier type de conduction qui comporte une première électrode de courant connectée à la première ligne d'alimentation (1), et une électrode de commande et une seconde électrode de courant connectées en commun à un dit second noeud, et qui a une dimension géométrique suffisamment grande en comparaison avec la dimension géométrique d'un dit troisième transistor MOS afin de permettre à celui-ci d'être commandé dans la région de sous-seuil, ladite électrode de commande étant connectée en commun à l'électrode de commande du transistor MOS dudit moyen d'alimentation en
courant (11, 13).
21. Circuit séparateur d'entrée CMOS selon la revendication 20, caractérisé en ce que chaque transistor MOS dudit moyen d'alimentation en courant (11, 13) pour ledit moyen de détection de courant (10) est constitué de façon à avoir une dimension géométrique différente afin que ledit moyen de détection de température (10) produise différents signaux électriques en réponse à la température environnante du moyen de résistance au silicium
polycristallin (12, 14).
22. Circuit séparateur d'entrée CMOS selon la revendication 21, caractérisé en ce que chaque moyen de résistance au silicium polycristallin (12, 14) dudit moyen de détection de température (10) est constitué de différentes valeurs de résistance afin que ledit moyen de détection de température (10) produise différents signaux électriques en réponse à la température environnante du moyen
de résistance au silicium polycristallin (12, 14).
23. Circuit séparateur d'entrée CMOS caractérisé en ce qu'il comprend: un premier transistor MOS d'un premier type de conduction et un second transistor MOS d'un second type de conduction qui sont connectés entre eux en série entre une première ligne d'alimentation (1) et une seconde ligne d'alimentation (2), et aux électrodes de commande desquels est appliquée en parallèle une tension d'entrée de niveau de tension TTL, et au point de connexion commun (3) des drains desquels est fournie une tension en sortie du niveau de tension CMOS en correspondance avec ladite tension d'entrée; au moins une combinaison d'un transistor MOS d'un premier type de conduction et d'un premier moyen de commutation connectes entre eux en série entre ladite première ligne d'alimentation (1) et le point de connexion commun (3), l'électrode de commande dudit transistor MOS étant connectée à la tension d'entrée, et ledit moyen de commutation étant mis en service au-dessus d'une certaine température et mis hors service en-dessous de celle-ci; au moins une combinaison d'un transistor MOS d'un second type de conduction et d'un second moyen de commutation connectes entre eux en série entre la seconde ligne d'alimentation et ledit point de connexion commun (3), l'électrode de commande dudit transistor MOS étant connectée à la tension d'entrée, et ledit second moyen de commutation étant mis hors service au-dessus d'une certaine température et mis en service en-dessous de Ocelle-ci; un moyen de détection de température (10) qui comporte un ensemble de bornes de sortie connectées à chaque borne d'entrée de signal de commande dudit au moins un premier moyen de commutation et du second moyen -5 de commutation; grâce à quoi la valeur globale de constantes de gain pour lesdits transistors du premier type de conduction augmente à température élevée et dans lequel la valeur globale de constantes de gain pour lesdits transistors du second type de conduction diminue à basse température de façon que la variation dans les tensions de seuil logique
puisse ttre stabilisée.
24. Circuit séparateur d'entrée CMOS selon la revendication 23, caractérise en ce que ledit premier moyen de commutation est un transistor MOS du premier type de conduction et en ce que ledit second moyen de commutation est un transistor MOS du second type de conduction, et en ce que lesdits transistors du premier type de conduction sont des transistors MOS à canal p et en ce que lesdits transistors du second type de
conduction sont des transistors MOS à canal n.
25. Circuit séparateur d'entrée CMOS selon la revendication 24, caractérise en ce que ledit moyen de détection de température (10) comprend un ensemble de moyens de détection de température qui comporte un moyen d'alimentation en courant (11, 13) et un moyen de résistance au silicium polycristallin (12, 14) étant connectés en série entre la première ligne d'alimentation (1) et la seconde ligne d'alimentation (2), chacun desdits moyens de détection de température produisant différent signaux électriques en sortie en réponse à la température environnante du moyen de résistance au silicium
polycristallin (12, 14).
26. Circuit séparateur d'entrée CMOS selon la 0 revendication 25, caractérisé en ce que ledit moyen de détection de température (10) comprend en outre un ensemble de moyens de conversion numérique (17) qui convertit le signal électrique en sortie dudit moyen de
detection de température (10) sous forme numérique.
Y
27. Circuit séparateur d'entrée CMOS selon la revendication 25, caractérise en ce que chacun desdits moyens de conversion numérique (17) comprend un inverseur en cascade à deux étages, la borne d'entrée du premier étage inverseur étant connectée au point de connexion S commun pour ledit moyen d'alimentation en courant <11, 13) et le moyen de résistance au silicium polycristallin (12, 14), et la borne de sortie du second inverseur étant connectée à la borne d'entrée de signal de commande dudit
moyen de commutation.
28. Circuit séparateur d'entrée CMOS selon l'une
quelconque des revendications 25 à 27, caractérise en ce
que ledit moyen de résistance au silicium polycristallin (12, 14) n'est pas dope ou est légèrement dope avec une impureté.
29. Circuit séparateur d'entrée CMOS selon la revendication 28, caractérise en ce que chacun desdits moyens d'alimentation en courant (11, 13) comprend un
transistor MOS qui est commandé dans la région de sous-
seuil.
30. Circuit séparateur d'entrée CMOS selon la revendication 29, caractérisé en ce que ledit moyen de détection de température (10) comprend en outre un moyen d'ajustage de courant pour ajuster le courant de drain du transistor MOS dudit moyen d'alimentation en
courant (11, 13).
31. Circuit séparateur d'entrée CMOS selon la revendication 29, caractérisé en ce que ledit moyen d'ajustement de courant comprend: un premier transistor MOS d'un premier type de Ai conduction qui comporte une électrode de commande connectée à la première ligne d'alimentation (1) et une seconde électrode de courant connectée à un premier noeud; un second transistor MOS d'un second type de Iconduction qui comporte une première électrode de courant connectée au premier noeud, et une seconde électrode de courant connectée & la seconde ligne d'alimentation (2), et qui a une dimension géométrique suffisamment grande en comparaison avec la dimension géométrique du premier transistor MOS pour permettre à celui- ci d'#tre commande dans la région de sous-seuil; un troisième transistor MOS d'un second type de conduction qui a une électrode de commande connectée à l'électrode de commande dudit transistor MOS, une première électrode de courant connectée à la seconde ligne d'alimentation et une seconde électrode de courant connectée à un second noeud, et qui a une dimension géométrique suffisamment petite en comparaison avec la dimension géométrique dudit second transistor MOS, et un quatrième transistor MOS d'un premier type de conduction qui comporte une première électrode de courant connectée à la première ligne d'alimentation (1), et une électrode de commande et une seconde électrode de courant connectées audit second noeud, et qui a une dimension géométrique suffisamment grande en comparaison avec la dimension géométrique du troisième transistor MOS afin de permettre à celui-ci d'#tre commande dans la région de sous-seuil, ladite électrode de commande étant connectée à l'électrode de commande du transistor MOS dudit moyen
d'alimentation en courant (11, 13).
32. Circuit séparateur d'entrée CMOS selon la revendication 31, caractérisé en ce que chaque transistor MOS du moyen d'alimentation en courant (11, 13) pour ledit moyen de détection de température (10) a une dimension geométrique différente afin que ledit moyen de détection de température (10) puisse produire différents signaux électriques de sortie en réponse aux températures environnantes des moyens de résistance au silicium
polycristallin (12, 14).
33. Circuit séparateur d'entrée CMOS selon la 3o revendication 31, caractérisé en ce que chaque moyen de résistance au silicium polycristallin (12, 14) a une valeur de résistance différente afin que ledit moyen de détection de température (10) puisse produire différents signaux électriques en sortie en réponse aux températures environnantes des moyens de résistance au silicium
polycristallin (12, 14).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890007106A KR910009810B1 (ko) | 1989-05-27 | 1989-05-27 | Cmos 입력 버퍼 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2647608A1 true FR2647608A1 (fr) | 1990-11-30 |
| FR2647608B1 FR2647608B1 (fr) | 1994-11-10 |
Family
ID=19286514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR898910965A Expired - Lifetime FR2647608B1 (fr) | 1989-05-27 | 1989-08-17 | Circuit separateur d'entree cmos |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP2651246B2 (fr) |
| KR (1) | KR910009810B1 (fr) |
| DE (1) | DE3926657A1 (fr) |
| FR (1) | FR2647608B1 (fr) |
| GB (1) | GB2232311B (fr) |
| NL (1) | NL190137C (fr) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19910352C1 (de) * | 1999-03-09 | 2000-06-15 | Siemens Ag | Kompensationsschaltung für Treiberschaltungen |
| DE10151020A1 (de) | 2001-10-16 | 2003-04-30 | Infineon Technologies Ag | Schaltkreis-Anordnung, Sensor-Array und Biosensor-Array |
| US7495483B2 (en) * | 2005-06-30 | 2009-02-24 | Stmicroelectronics Pvt. Ltd. | Input buffer for CMOS integrated circuits |
| JP4812450B2 (ja) * | 2006-02-07 | 2011-11-09 | 富士通コンポーネント株式会社 | 高速伝送用コネクタ |
| JP4747081B2 (ja) * | 2006-12-06 | 2011-08-10 | 株式会社オートネットワーク技術研究所 | シールドコネクタ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2086681A (en) * | 1980-10-22 | 1982-05-12 | Tokyo Shibaura Electric Co | Temperature compensated semiconductor integrated circuit |
| JPS63226110A (ja) * | 1987-03-16 | 1988-09-20 | Fujitsu Ltd | ヒステリシスインバ−タ回路 |
| JPH01286619A (ja) * | 1988-05-13 | 1989-11-17 | Nec Corp | 入力回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717836A (en) * | 1986-02-04 | 1988-01-05 | Burr-Brown Corporation | CMOS input level shifting circuit with temperature-compensating n-channel field effect transistor structure |
| JPS62224117A (ja) * | 1986-03-26 | 1987-10-02 | Hitachi Micro Comput Eng Ltd | 信号出力回路 |
| JPS6441521A (en) * | 1987-08-08 | 1989-02-13 | Mitsubishi Electric Corp | Threshold level switching circuit |
| JPS6486614A (en) * | 1987-09-29 | 1989-03-31 | Nec Corp | Mos input buffer |
| JPH01126822A (ja) * | 1987-11-12 | 1989-05-18 | Kawasaki Steel Corp | プログラマブル入力回路 |
-
1989
- 1989-05-27 KR KR1019890007106A patent/KR910009810B1/ko not_active IP Right Cessation
- 1989-07-15 JP JP1183539A patent/JP2651246B2/ja not_active Expired - Fee Related
- 1989-08-11 NL NLAANVRAGE8902048,A patent/NL190137C/xx not_active IP Right Cessation
- 1989-08-11 DE DE3926657A patent/DE3926657A1/de active Granted
- 1989-08-17 FR FR898910965A patent/FR2647608B1/fr not_active Expired - Lifetime
- 1989-08-21 GB GB8918991A patent/GB2232311B/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2086681A (en) * | 1980-10-22 | 1982-05-12 | Tokyo Shibaura Electric Co | Temperature compensated semiconductor integrated circuit |
| JPS63226110A (ja) * | 1987-03-16 | 1988-09-20 | Fujitsu Ltd | ヒステリシスインバ−タ回路 |
| JPH01286619A (ja) * | 1988-05-13 | 1989-11-17 | Nec Corp | 入力回路 |
Non-Patent Citations (2)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN, vol. 13, no. 23 (E-705), 19 janvier 1989; & JP-A-63 226 110 (FUJITSU LTD) 20-09-1988 * |
| PATENT ABSTRACTS OF JAPAN, vol. 14, no. 67 (E-885)[4010], 7 février 1990; & JP-A-1 286 619 (NEC CORP.) 17-11-1989 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2232311A (en) | 1990-12-05 |
| JP2651246B2 (ja) | 1997-09-10 |
| DE3926657A1 (de) | 1990-11-29 |
| GB8918991D0 (en) | 1989-10-04 |
| GB2232311B (en) | 1994-03-02 |
| KR910009810B1 (ko) | 1991-11-30 |
| FR2647608B1 (fr) | 1994-11-10 |
| KR900019380A (ko) | 1990-12-24 |
| DE3926657C2 (fr) | 1991-07-25 |
| NL190137C (nl) | 1993-11-01 |
| JPH0311823A (ja) | 1991-01-21 |
| NL8902048A (nl) | 1990-12-17 |
| NL190137B (nl) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2677793A1 (fr) | Circuit pour produire une tension d'alimentation interne. | |
| FR2656932A1 (fr) | Circuit de mesure du courant dans un transistor mos de puissance. | |
| JP2531104B2 (ja) | 基準電位発生回路 | |
| FR2670035A1 (fr) | Circuit de production de tension de reference d'un dispositif de memoire a semiconducteurs. | |
| CH642451A5 (fr) | Dispositif detecteur de temperature. | |
| FR2667409A1 (fr) | Circuit de commande de tension de source. | |
| FR2798014A1 (fr) | Circuit d'alimentation a selecteur de tension | |
| FR2844404A1 (fr) | Circuit de commande connecte a des circuits de mise en forme d'impulsions et son procede de fonctionnement | |
| FR2466135A1 (fr) | Amplificateurs operationnels de transconductance | |
| US4763028A (en) | Circuit and method for semiconductor leakage current compensation | |
| EP0907916B1 (fr) | Appareil et procede de generation d'un courant a coefficient de temperature positif | |
| FR2641626A1 (fr) | Generateur de tension de reference stable | |
| FR2546687A1 (fr) | Circuit miroir de courant | |
| JPH0878972A (ja) | 電圧ホロワ形電力増幅段 | |
| FR2647567A1 (fr) | Circuit de detection de temperature de semi-conducteur | |
| FR2470485A1 (fr) | Amplificateurs equilibres de classe ab | |
| EP0723160A1 (fr) | Circuit de détection de tension compensé en technologie et en température | |
| FR2890239A1 (fr) | Compensation des derives electriques de transistors mos | |
| FR2647608A1 (fr) | Circuit separateur d'entree cmos | |
| US4602207A (en) | Temperature and power supply stable current source | |
| US6275100B1 (en) | Reference voltage generators including first and second transistors of same conductivity type and at least one switch | |
| FR2814253A1 (fr) | Generateur de tension regulee pour circuit integre | |
| FR2470483A1 (fr) | Amplificateur a commande de courant de croisement et son procede d'utilisation | |
| US5864230A (en) | Variation-compensated bias current generator | |
| JPH0290306A (ja) | 温度に無関係な電流基準回路 |