DE19958438A1

DE19958438A1 - Spannungsreferenzschaltung

Info

Publication number: DE19958438A1
Application number: DE19958438A
Authority: DE
Inventors: Ahn Sung Tae; Yong-Jin Jeon
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1999-01-29
Filing date: 1999-12-03
Publication date: 2000-08-03
Also published as: JP3708391B2; US6160393A; JP2000222054A; CN1264067A; KR100322527B1; KR20000052096A; CN1167986C; TW460765B; HK1027174A1

Abstract

Die Erfindung bezieht sich auf eine Spannungsreferenzschaltung zur Bereitstellung einer konstanten Referenzspannung, insbesondere in einem integrierten Halbleiterschaltkreis. DOLLAR A Erfindungsgemäß besitzt die Spannungsreferenzschaltung eine Konstantspannungsquelle (10), einen ersten Stromspiegel (12), der einen durch die Konstantspannungsquelle fließenden, ersten Strom (i3) zwecks Erzeugung eines zweiten Stroms (i4) spiegelt, einen zweiten Stromspiegel (14), der von der konstanten Spannung (Vs) der Konstantspannungsquelle gesteuert wird und den zweiten Strom zwecks Erzeugung eines dritten Stroms (i5) spiegelt, eine Spannungsreferenzeinheit (16) zur Erzeugung einer Referenzspannung (V¶REF¶) in Abhängigkeit von dem dritten Strom und einen mit der Spannungsreferenzeinheit verbundenen Ausgangsanschluß (O) zum Abgeben der Referenzspannung. DOLLAR A Verwendung z. B. in integrierten Halbleiterschaltkreisen.

Description

Die Erfindung bezieht sich auf eine Spannungsreferenzschal tung zur Bereitstellung einer konstanten Referenzspannung, insbesondere in einem integrierten Halbleiterschaltkreis.

Spannungsreferenzschaltungen werden insbesondere in Form von Bandlücken-Spannungsreferenzschaltungen in integrierten Halb leiterschaltungen dazu verwendet, eine konstante Referenz spannung zu erzeugen. In einem integrierten Halbleiterschalt kreis, der eine solche Bandlücken-Spannungsreferenzschaltung verwendet, hängt die Exaktheit des Betriebs des integrierten Halbleiterschaltkreises von der Fähigkeit der Bandlücken- Spannungsreferenzschaltung ab, eine konstante Referenzspan nung bereitzustellen, d. h. die Bandlücken-Spannungsreferenz schaltung wird dazu benötigt, eine konstante Referenzspannung stabil zu generieren. Es gibt einige Faktoren, die Schwankun gen eines Referenzspannungsausgangssignals einer Bandlücken- Spannungsreferenzschaltung verursachen können. So besteht ein üblicher derartiger Faktor z. B. in Temperaturschwankungen.

Die letztgenannte Problematik ist allgemein bekannt, und so wurde eine herkömmliche Bandlücken-Spannungsreferenzschaltung vom CMOS-Typ, die eine konstante Referenzspannung ohne Beein flussung durch Temperaturschwankungen bereitstellt, in der Veröffentlichung "CMOS Analog Circuit Design", Seiten 596 bis 599 von Allen/Holberg offenbart. Eine weitere herkömmliche Bandlücken-Spannungsreferenzschaltung vom CMOS-Typ wurde in der Patentschrift US 4.588.941 beschrieben.

Eine Schwierigkeit herkömmlicher Bandlücken-Spannungsrefe renzschaltungen besteht jedoch darin, daß die Referenzspan nung in Abhängigkeit von Schwankungen einer Versorgungsspan nung und des Herstellungsprozesses integrierter Halbleiter schaltkreise fluktuieren kann.

Der Erfindung liegt daher als technisches Problem die Bereit stellung einer Spannungsreferenzschaltung, insbesondere vom Bandlückentyp, zugrunde, die eine möglichst konstante Refe renzspannung erzeugt, welche insbesondere nicht durch Schwan kungen einer Versorgungsspannung und eines Herstellungspro zesses für integrierte Halbleiterschaltkreise beeinflußt wird.

Die Erfindung löst dieses Problem durch die Bereitstellung einer Spannungsreferenzschaltung mit den Merkmalen des An spruchs 1. Die Schaltung beinhaltet eine Konstantspannungs quelle zur Erzeugung einer konstanten Spannung, einen ersten Stromspiegel zur Spiegelung eines durch die Konstantspan nungsquelle fließenden, ersten Stroms zwecks Erzeugung eines zweiten Stroms, einen von der konstanten Spannung gesteuerten zweiten Stromspiegel zur Spiegelung des zweiten Stroms zwecks Erzeugung eines dritten Stroms, eine Spannungsreferenzeinheit zur Erzeugung einer Referenzspannung in Abhängigkeit von dem dritten Strom sowie einen mit der Spannungsreferenzeinheit verbundenen Ausgangsanschluß zum Abgeben der Referenzspan nung. Mit diesem Aufbau ist die Spannungsreferenzschaltung in der Lage, eine konstante Referenzspannung zu erzeugen und ab zugeben, die nicht von Schwankungen der Versorgungsspannung und/oder des Herstellungsprozesses beeinflußt ist.

Vorteilhafte Weiterbildungen der Erfindung sind in den Un teransprüchen angegeben.

Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:

Fig. 1 ein Schaltbild einer ersten Bandlücken-Spannungsrefe renzschaltung,

Fig. 2 ein Schaltbild einer zweiten Bandlücken-Spannungs referenzschaltung,

Fig. 3 ein Schaltbild einer dritten Bandlücken-Spannungs referenzschaltung,

Fig. 4 ein Schaltbild einer vierten Bandlücken-Spannungs referenzschaltung,

Fig. 5 ein vertikaler Querschnitt eines MOS-Transistors zur Erläuterung von Störstellenionenimplantationen,

Fig. 6 ein Diagramm zur Veranschaulichung von Änderungen ei ner Schwellenspannung eines PMOS-Transistors und ei nes NMOS-Transistors in Abhängigkeit von Änderungen einer Störstellenionenkonzentration,

Fig. 7 ein Kennliniendiagramm einer Spannung V_COM zwischen den Enden einer Spannungsreferenzeinheit in Abhängig keit von einer Schwellenspannungsänderung ΔVtn eines NMOS-Transistors gemäß eines Unterschieds zwischen der Schwellenspannung eines PMOS-Transistors und der jenigen eines NMOS-Transistors und

Fig. 8 ein Kennliniendiagramm einer Spannung V_COM zwischen den Enden einer Spannungsreferenzeinheit in Abhängig keit von einer Schwellenspannungsänderung ΔVtn eines NMOS-Transistors gemäß eines Verhältnisses (n) zwi schen der Schwellenspannungsänderung ΔVtp eines PMOS- Transistors und der Schwellenspannungsänderung ΔVtn eines NMOS-Transistors.

In den Figuren sind verschiedene Realisierungen erfindungs gemäßer Schaltungen veranschaulicht, wobei für funktionell gleiche Elemente jeweils übereinstimmende Bezugszeichen ver wendet sind.

Eine in Fig. 1 gezeigte, erste Bandlücken-Spannungs referenzschaltung beinhaltet eine Konstantspannungsquelle 10, einen ersten Stromspiegel 12, einen zweiten Stromspiegel 14 und eine Spannungsreferenzeinheit 16.

Die Konstantspannungsquelle 10 umfaßt einen PMOS-Transistor M1, der mit einer Source-Elektrode an eine Versorgungsspan nung VDD angeschlossen ist, sowie einen Widerstand R1, der mit einem Ende an eine Drain-Elektrode des PMOS-Transistors M1 und mit dem anderen Ende an eine Gate-Elektrode des PMOS- Transistors M1 angeschlossen ist. Über den PMOS-Transistor M1 und den Widerstand R1 fließt ein Strom i1. Von der Drain- Elektrode des PMOS-Transistors M1 wird eine konstante Span nung Vs abgegeben. Die konstante Spannung Vs wird unabhängig von Schwankungen der Versorgungsspannung VDD konstant gehal ten.

Der erste Stromspiegel 12 umfaßt NMOS-Transistoren M3 und M4 und spiegelt einen Strom 13 zur Erzeugung eines Stroms i4. Die Ströme i3 und i4 fließen über die NMOS-Transistoren M3 bzw. M4. Dabei ist der Strom i3 ein solcher, der über die Konstantspannungsquelle 10 fließt. Mit anderen Worten spie gelt der erste Stromspiegel 12 den über die Konstantspan nungsquelle 10 fließenden Strom auf den Strom i4. Eine Drain- Elektrode des NMOS-Transistors N3 ist mit dem anderen, mit der Gate-Elektrode des PMOS-Transistors M1 verbundenen Ende des Widerstands R1 verbunden, während eine Source-Elektrode desselben an eine Massespannung VSS angeschlossen ist. Eine Drain- und eine Gate-Elektrode des NMOS-Transistors M4 sind gemeinsam an den zweiten Stromspiegel 14 und an eine Gate- Elektrode des NMOS-Transistors M3 angeschlossen, während eine Source-Elektrode desselben an die Massespannung VSS ange schlossen ist.

Der zweite Stromspiegel 14 umfaßt PMOS-Transistoren M2 und M5, welche durch die konstante Spannung Vs gesteuert werden, und spiegelt einen über den PMOS-Transistor M2 fließenden Strom i2, um einen über den PMOS-Transistor M5 fließenden Strom i5 zu erzeugen. Der Strom i2 ist ein Strom, der an den NMOS-Transistor M4 des ersten Stromspiegels 12 angelegt wird, um durch diesen hindurchzufließen. Mit anderen Worten spie gelt der zweite Stromspiegel 14 den über den NMOS-Transistor M4 des ersten Stromspiegels 12 fließenden Strom auf den Strom i5, der über einen Ausgangsanschluß O abgegeben wird. Eine Source-Elektrode des PMOS-Transistors M2 ist an die Versor gungsspannung VDD angeschlossen, eine Gate-Elektrode dessel ben ist mit der konstanten Spannung Vs verbunden, und eine Drain-Elektrode desselben ist mit der Drain-Elektrode des NMOS-Transistors M4 des ersten Stromspiegels 12 verbunden. Eine Source-Elektrode des PMOS-Transistors M5 ist an die Ver sorgungsspannung VDD angeschlossen, eine Gate-Elektrode des selben ist mit der konstanten Spannung Vs verbunden, und eine Drain-Elektrode desselben ist mit dem Ausgangsanschluß O ver bunden, über den eine Referenzspannung V_REF abgegeben wird.

Die Spannungsreferenzeinheit 16 ist zwischen den Ausgangsan schluß O und die Massespannung VSS eingeschleift, um am Aus gangsanschluß O die Referenzspannung V_REF bereitzustellen. Die Spannungsreferenzeinheit 16 umfaßt wenigstens einen PMOS- Transistor MP und wenigstens einen NMOS-Transistor MN, die miteinander zwischen den Ausgangsanschluß O und der Masse spannung VSS in Reihe geschaltet sind. Eine Source-Elektrode des PMOS-Transistors MP ist an den Ausgangsanschluß O ange schlossen. Eine Drain- und eine Gate-Elektrode des NMOS- Transistors MN sind gemeinsam mit einer Drain- und einer Ga te-Elektrode des PMOS-Transistors MP verbunden. Eine Source- Elektrode des NMOS-Transistors MN ist an die Massespannung VSS angeschlossen.

Aufgrund von Schwankungen im Herstellungsprozeß können Schwellenspannungen des PMOS-Transistors MP und des NMOS- Transistors MN in der Spannungsreferenzeinheit 16 jedoch fluktuieren, so daß eine Spannung V_COM zwischen beiden Enden der Spannungsreferenzeinheit 16 ebenfalls fluktuieren kann, wenn keine Gegenmaßnahmen ergriffen würden. Um derartige Fluktuationen der Spannung V_COM zwischen den Enden der Span nungsreferenzeinheit 16 aufgrund von Schwankungen im Herstel lungsprozeß zu verhindern, werden Ionenimplantationsprozesse zur Festlegung der Schwellenspannungen des PMOS-Transistors MP und des NMOS-Transistors MN in der Spannungsreferenzein heit 16 während des Herstellungsprozesses gleichzeitig ausge führt.

Die Bandlücken-Spannungsreferenzschaltung kann gemäß Fig. 1 des weiteren einen zwischen den Ausgangsanschluß O und die Spannungsreferenzeinheit 16 eingeschleiften Widerstand R2 enthalten.

Nachstehend wird erläutert, warum die Referenzspannung V_REF, die das Ausgangssignal dieser ersten Bandlücken-Spannungs referenzschaltung bildet, durch Schwankungen in der Versor gungsspannung VDD nicht beeinflußt wird.

Wenn die PMOS-Transistoren M1, M2 und M5 sowie die NMOS- Transistoren M3 und M4 in einem Bereich schwacher Inversion operieren und ein Kanallängenmodulationseffekt in diesen Transistoren vernachlässigt wird, können die Strombeziehungen jedes der Transistoren M1 bis M5 durch die folgenden Glei chungen ausgedrückt werden.

Die Strombeziehung des PMOS-Transistors M1 wird durch folgen de Gleichung 1 ausgedrückt:

i1 = S1.ip.exp{q. |Vgs1| / (np.k.T)} (1)

Die Strombeziehung des PMOS-Transistors M2 wird durch fol gende Gleichung 2 ausgedrückt:

i2 = S2.ip.exp{q. |Vgs2| / (np.k.T)} (2)

Die Strombeziehung des NMOS-Transistors M3 wird durch folgende Gleichung 3 ausgedrückt:

i3 = S3.in.exp{q. |Vgs3| / (nn.k.T)} (3)

Die Strombeziehung des NMOS-Transistors M4 wird durch folgende Gleichung 4 ausgedrückt:

i4 = S4.in.exp{q. |Vgs4| / (nn.k.T)} (4)

Die Strombeziehung des PMOS-Transistors M5 wird durch folgende Gleichung 5 ausgedrückt:

i5 = S5.ip.exp{q. |Vgs5| / (np.k.T)} (5)

In den Gleichungen 1 bis 5 bezeichnen S1 bis S5 das jeweilige Verhältnis von Breite zu Länge für die Transistoren M1 bis M5, ip bezeichnet einen zu einem Herstellungsprozeß für die PMOS-Transistoren gehörigen Parameter, in bezeichnet einen zu einem Herstellungsprozeß für die NMOS-Transistoren gehörigen Parameter, Vgs1 bis Vgs5 bezeichnen die jeweilige Spannung zwischen der Gate- und der Source-Elektrode für die Transistoren M1 bis M5, np bezeichnet einen Subschwellen steigungsfaktor für die PMOS-Transistoren, nn bezeichnet einen Subschwellensteigungsfaktor für die NMOS-Transistoren, q bezeichnet die elektrische Ladung, k bezeichnet die Boltzmann-Konstante, und T bezeichnet die Temperatur.

Die Spannung V_R1 zwischen den beiden Enden des Widerstands R1 wird durch folgende Gleichung 6 ausgedrückt:

V_R1 = |Vgs1 - Vgs2| (6)

Wenn die Spannungen Vgs1 und Vgs2 aus den Gleichungen 1 und 2 bestimmt und in Gleichung 6 eingesetzt werden, ergibt sich die Spannung V_R1 durch folgende Gleichung 7:

V_R1 = (np.k.T/q). ln{(S2/i2).(i1/S1)} (7)

Da die Ströme i1 und i3 gleich groß sind, die Ströme i2 und i4 gleich groß sind und die NMOS-Transistoren M3 und M4 einen Stromspiegel bilden, d. h. Vgs3 gleich groß ist wie Vgs4, gilt folgende Gleichung 8:

(i1/i2) = (i3/i4) = (S3/S4) (8)

Wenn Gleichung 8 in Gleichung 7 eingesetzt wird, gilt für die Spannung V_R1 folgende Gleichung 9:

V_R1 = (np.k.T/q). ln{(S2/S4).(S3/S1)} (9)

Wenn Gleichung 9 in die Beziehung i1 = V_R1/R1 eingesetzt wird, läßt sich der Strom i1 durch folgende Gleichung 10 ausdrücken:

i1 = (np.k.T/q/R1). ln{(S2/S4). (S3/S1)} (10)

Wenn Gleichung 10 in die Beziehung i2 = (S4/S3).i1, die aus Gleichung 8 erhalten wird, eingesetzt wird, läßt sich der Strom i2 durch folgende Gleichung 11 ausdrücken:

i2 = (S4/S3).(np.k.T/q/R1). ln{(S2/S4).(S3/S1)} (11)

Da die PMOS-Transistoren M2 und M5 einen Stromspiegel bilden, d. h. Vgs2 gleich groß ist wie Vgs5, ergibt sich aus den Gleichungen 2 und 5 folgende Gleichung 12:

i5 = (S5/S2).i2 (12)

Wenn Gleichung 11 in Gleichung 12 eingesetzt wird, läßt sich der Strom i5 durch folgende Gleichung 13 ausdrücken:

i5 = (S4/S3).(S5/S2).(np.k.T/q/R1). ln{(S2/S4).(S3/S1)} (13)

Wie aus Gleichung 13 ersichtlich, enthält die Beziehung für den Strom i5 keine Parameter, die von der Versorgungsspannung VDD abhängen, und besitzt daher einen konstanten Wert, der nicht von Schwankungen der Versorgungsspannung VDD abhängt, wenn die Breite/Länge-Verhältnisse S1 bis S5 der Transistoren M1 bis M5 festgelegt sind.

Die Referenzspannung V_REF läßt sich durch folgende Gleichung 14 ausdrücken:

V_REF = i5.R2 + V_COM (14)

Da der Strom i5 einen konstanten Wert hat und nicht durch Schwankungen der Versorgungsspannung VDD beeinflußt wird, wie oben beschrieben, wird die Spannung V_REF ohne Beeinflussung durch Schwankungen in der Versorgungsspannung VDD unter der Annahme konstant gehalten, daß V_COM konstant ist. Wie nachstehend genauer beschrieben, ist eine Abhängigkeit der Spannung V_COM von Schwankungen im Herstellungsprozeß zu beachten.

Betrachtet man den Kanallängenmodulationseffekt der PMOS- Transistoren M1, M2 und M5 sowie der NMOS-Transistoren M3 und M4, läßt sich die Beziehung zwischen dem Strom i5 und der Versorgungsspannung VDD wie folgt beschreiben.

Wenn die Versorgungsspannung VDD anwächst, steigt der Strom i1 mit größer werdender Spannung Vds3 zwischen der Drain- und der Source-Elektrode des NMOS-Transistors M3 an. Wenn der Strom i1 ansteigt, wachsen die Spannung |Vgs1| zwischen der Source- und der Gate-Elektrode des PMOS-Transistors M1 sowie die Spannung V_R1 zwischen den Enden des Widerstands R1 an. Da Vgs1 eine logarithmische Funktion von i1 ist und V_R1 eine lineare Funktion von i1 ist, wird das Inkrement von V_R1 größer als dasjenige von |Vgs1|. Daher verringern sich die Spannung |Vgs1| zwischen der Source- und der Gate-Elektrode des PMOS-Transistors M2 und die Spannung |Vgs5| zwischen der Source- und der Gate-Elektrode des PMOS-Transistors M5.

Des weiteren erhöht sich die Spannung Vds5 zwischen der Source- und der Drain-Elektrode des PMOS-Transistors M5 mit ansteigender Versorgungsspannung VDD. Dadurch kann der Kanallängenmodulationseffekt erzeugt werden. Wenn jedoch die Versorgungsspannung VDD anwächst, verringert sich die Spannung |Vgs5| gleichzeitig, wie oben angegeben. Dies führt zu einer Kompensation des Einflusses des Kanallängen modulationseffektes, so daß der Strom i5 nur wenig durch Schwankungen der Versorgungsspannung beeinflußt wird. Dies bedeutet, daß der Strom i5 konstant gehalten wird, ohne durch Schwankungen der Versorgungsspannung VDD merklich beeinflußt zu werden, wodurch auch die Referenzspannung V_REF konstant gehalten wird, ohne von Schwankungen der Versorgungsspannung VDD beeinflußt zu sein.

Nachfolgend wird erläutert, wie bei der ersten Bandlücken- Spannungsreferenzschaltung gemäß Fig. 1 die Referenzspannung V_REF als das Ausgangssignal der Schaltung auch nicht durch Schwankungen im Herstellungsprozeß beeinflußt wird.

Wenn der PMOS-Transistor MP und der NMOS-Transistor MN in der Spannungsreferenzeinheit 16 in einem Sättigungsbereich arbeiten, lassen sich deren Strombeziehungen wie folgt ausdrücken.

Die Strombeziehung für den PMOS-Transistor MP wird durch folgende Gleichung 15 ausgedrückt:

i5 = βp/2.(Vdsp -|Vtp|)² (15)

wobei βp einen Steilheitsparameter des PMOS-Transistors MP, Vdsp die Spannung zwischen der Dain- und der Source-Elektrode des PMOS-Transistors MP sowie Vtp die Schwellenspannung des PMOS-Transistors MP bezeichnen.

Die Strombeziehung für den NMOS-Transistor MN wird durch folgende Gleichung 16 ausgedrückt:

i5 = βn/2.(Vdsn - Vtn)² (16)

wobei βn einen Steilheitsparameter des NMOS-Transistors MN, Vdsn die Spannung zwischen der Drain- und der Source- Elektrode des NMOS-Transistors MN sowie Vtn die Schwellenspannung des NMOS-Transistors MN bezeichnen.

Die Spannung V_COM zwischen den Enden der Spannungsreferenz einheit 16 wird durch folgende Gleichung 17 ausgedrückt:

V_COM = Vdsp + Vdsn (17)

Wenn die Spannungen Vdsp und Vdsn durch die Gleichungen 15 und 16 erhalten und in Gleichung 17 eingesetzt werden, läßt sich die Spannung V_COM durch folgende Gleichung 18 ausdrücken:

wobei Vtn, Vtp, βp und βn in Abhängigkeit von Schwankungen im Herstellungsprozeß fluktuieren können. Insbesondere haben die Spannungen Vtn und Vtp den größten Einfluß auf die Fluk tuation der Spannung V_COM. Aus diesem Grund werden bei der Realisierung der in Fig. 1 gezeigten, ersten Bandlücken- Spannungsreferenzschaltung Ionenimplantationsprozesse zur Festlegung der Schwellenspannungen des PMOS-Transistors MP und des NMOS-Transistors MN gleichzeitig während des Herstellungsprozesses durchgeführt, um die Fluktuation der Summe Vtn+Vdtp der Schwellenspannungen des PMOS-Transistors MP und des NMOS-Transistors MN zu reduzieren, wie oben angegeben.

Anhand von Fig. 5 wird nachfolgend genauer darauf einge gangen, wie die Referenzspannung V_REF auf einem konstanten Wert gehalten wird.

Schwellenspannungen von MOS-Transistoren sind durch ver schiedene Parameter eines Herstellungsprozesses bestimmt, der stärkste Einflußfaktor hinsichtlich Schwankungen in den Schwellenspannungen stellen jedoch Störstellenkonzentrationen von Ionenimplantationen für Gate-Kanäle 53 und 56 der MOS- Transistoren dar, wie sie in Fig. 5 veranschaulicht sind. In einem üblichen CMOS-Herstellungsprozeß werden die Stör stellenionenimplantation für den Gate-Kanal 56 eines NMOS- Transistors und die Störstellenionenimplantation für den Gate-Kanal 53 eines PMOS-Transistors unabhängig voneinander durchgeführt, um die Werte der Schwellenspannungen Vtn und Vtp zu steuern. In diesem Fall wird keine Korrelation zwischen Vtn und Vtp hergestellt.

Wenn hingegen Ionenimplantationsprozesse zur Festlegung der Schwellenspannungen des NMOS-Transistors und des PMOS- Transistors, d. h. die Störstellenionenimplantationsprozesse für den Gate-Kanal 56 des NMOS-Transistors und den Gate-Kanal 53 des PMOS-Transistors, gleichzeitig ausgeführt werden, wird eine Korrelation zwischen Vtn und Vtp abhängig von Schwankungen in der Störstellenionenimplantationskonzentra tion erzeugt.

Wenn beispielsweise Störstellenionen wie Bor gleichzeitig in den Gate-Kanal 56 des NMOS-Transistors und den Gate-Kanal 53 des PMOS-Transistors von Fig. 5 implantiert werden, erhöht sich die Akzeptorkonzentration des Gate-Kanals 56 des NMOS- Transistors, während sich die Donatorkonzentration des Gate- Kanals 53 des PMOS-Transistors verringert. Daher steigt die Schwellenspannung Vtn des NMOS-Transistors, während sich die Schwellenspannung Vtp des PMOS-Transistors verringert, wie in Fig. 6 gezeigt. Wenn sich aufgrund einer Änderung in der Ionenimplantationskonzentration eine Schwellenspannung von einem Zielpunkt A auf einen Zielpunkt B ändert, erhöht sich die Schwellenspannung des NMOS-Transistors von Vn auf Vn+ΔVtn, und die Schwellenspannung des PMOS-Transistors ändert sich von Vp auf Vp-ΔVtp. Daher bleibt die Summe der Schwellenspannungen des PMOS-Transistors und des NMOS- Transistors auf einem im wesentlichen konstanten Wert. Dementsprechend bleibt auch die Spannung V_COM auf einem konstanten Wert, so daß dementsprechend die Spannung V_REF auf einem konstanten Wert verbleibt, ohne merklich durch Schwankungen im Herstellungsprozeß beeinflußt zu werden.

Eine in Fig. 2 gezeigte, zweite Bandlücken-Spannungsreferenz schaltung besitzt denselben Aufbau wie die erste Schaltung von Fig. 1, mit Ausnahme einer anderen Spannungsreferenz einheit 26. Die Spannungsreferenzeinheit 26 ist zwischen den Ausgangsanschluß O, über den die Referenzspannung V_REF abgegeben wird, und die Massespannung VSS eingeschleift und umfaßt wenigstens einen PMOS-Transistor MP2 und wenigstens einen NMOS-Transistor MN2, die parallel zwischen den Ausgangsanschluß O und die Massespannung VSS eingeschleift sind.

Eine Source-Elektrode des PMOS-Transistors MP2 ist an den Ausgangsanschluß O angeschlossen, während eine Gate- und eine Drain-Elektrode desselben gemeinsam an die Massespannung VSS angeschlossen sind. Eine Gate- und eine Drain-Elektrode des NMOS-Transistors MN2 sind gemeinsam an den Ausgangsanschluß O angeschlossen, während eine Source-Elektrode desselben an die Massespannung VSS angeschlossen ist.

Wie im ersten Ausführungsbeispiel von Fig. 1, werden auch bei der zweiten Bandlücken-Spannungsreferenzschaltung gemäß Fig. 2 in einem Herstellungsprozeß Ionenimplantationsprozesse zur Festlegung von Schwellenspannungen des PMOS-Transistors MP2 und des NMOS-Transistors MN2 in der Spannungsreferenzeinheit 26 gleichzeitig ausgeführt, um zu verhindern, daß die Spannung V_COM zwischen den beiden Enden der Spannungsreferenzeinheit 26 in Abhängigkeit von Schwankungen im Herstellungsprozeß fluktuiert.

Die Referenzspannung V_REF, d. h. die Ausgangsspannung der Bandlücken-Spannungsreferenzschaltung, wird auch in diesem Fall aufgrund desselben Prinzips wie im ersten Ausführungsbeispiel von Fig. 1 unabhängig von Schwankungen in der Versorgungsspannung VDD auf einem konstanten Wert gehalten. Diesbezüglich kann auf die obige Beschreibung des ersten Ausführungsbeispiels verwiesen werden. Nachfolgend wird erläutert, auf welche Weise die Referenzspannung V_REF der zweiten Bandlücken-Spannungsreferenzschaltung gemäß Fig. 2 auch durch Schwankungen im Herstellungsprozeß nicht beeinflußt wird.

Wenn der PMOS-Transistor MP2 und der NMOS-Transistor MN2 in der Spannungsreferenzeinheit 26 in einem Sättigungsbereich arbeiten, lassen sich die Strombeziehungen der Transistoren MP2 und MN2 wie folgt ausdrücken.

Die Strombeziehung des PMOS-Transistors MP2 wird durch folgende Gleichung 19 ausgedrückt:

i6 = βp/2.(V_COM - |Vtp|)² (19)

wobei βp einen Steilheitsparameter des PMOS-Transistors MP2, V_COM die Spannung zwischen der Drain- und der Source-Elektrode des PMOS-Transistors MP2 sowie Vtp eine Schwellenspannung des PMOS-Transistors MP2 bezeichnen.

Die Strombeziehung des NMOS-Transistors MN2 wird durch folgende Gleichung 20 ausgedrückt:

i7 = βn/2.(V_COM - Vtn)² (20)

wobei βn einen Steilheitsparameter des NMOS-Transistors MN2, V_COM die Spannung zwischen der Drain- und der Source-Elektrode des NMOS-Transistors MN2 sowie Vtn eine Schwellenspannung des NMOS-Transistors MN2 bezeichnen.

Der Strom i5 des PMOS-Transistors M5 wird durch folgende Gleichung 21 ausdrückt:

i5 = i6 + i7 (21)

Wenn die Gleichungen 29 und 20 in Gleichung 21 eingesetzt werden, läßt sich der Strom i5 durch folgende Gleichung 22 ausdrücken:

i5 = βp/2.(V_COM -|Vtp|)² + βn/2.(V_COM - Vtn)² (22)

Die Spannung V_COM läßt sich aus Gleichung 22 bestimmen und kann durch folgende Gleichung 23 ausgedrückt werden:

Wenn die Schwellenspannung Vtn des NMOS-Transistors MN2 durch Vn+ΔVtn und die Schwellenspannung |vtp| des PMOS-Transistors MP2 durch Vp-ΔVtp ausgedrückt werden und ΔVtp/ΔVtn gleich n ist, kann V_COM durch folgende Gleichung 24 ausgedrückt werden:

wobei Vn einen Zielwert für die Schwellenspannung Vtn des NMOS-Transistors MN2, ΔVtn den Schwankungsbetrag der Schwel lenspannung Vtn in Abhängigkeit von einer Schwankung der Störstellenionenkonzentration von in einem Gate-Kanal des NMOS-Transistors MN2 implantierten Störstellen, Vp einen Zielwert für die Schwellenspannung Vtp des PMOS-Transistors MP2 und ΔVtp den Schwankungsbetrag der Schwellenspannung Vtp in Abhängigkeit von einer Schwankung der Störstellenionenkon zentration von in einem Gate-Kanal des PMOS-Transistors MP2 implantierten Störstellen bezeichnen. Wenn die Werte für die Gate-Breite und die Gate-Länge des NMOS-Transistors MN2 und des PMOS-Transistors MP2 so festgelegt werden, daß das Ver hältnis βn/βp gleich n ist, kann die Spannung V_COM durch fol gende Gleichung 25 ausgedrückt werden:

Fig. 7 zeigt ein Kennliniendiagramm der Spannung V_COM in Ab hängigkeit von ΔVtn gemäß der Differenz zwischen Vp und Vn. Wenn ΔVtn gleich (Vp-Vn)/(1+n) ist, besitzt V_COM einen maxima len Wert. Wenn die Störstellenionenkonzentration so festge legt ist, daß Vp und Vn gleich groß sind, kann V_COM durch fol gende Gleichung 26 ausgedrückt werden:

Fig. 8 zeigt ein Kennliniendiagramm der Spannung V_COM in Ab hängigkeit von ΔVtn gemäß einem Verhältnis n von ΔVtp zu ΔVtn.

Somit werden bei der zweiten Bandlücken-Spannungsreferenz schaltung gemäß Fig. 2 die Gate-Breite und die Gate-Länge des NMOS-Transistors MN2 und des PMOS-Transistors MP2 so festge legt, daß βn/βp gleich n wird, wenn ΔVtp/ΔVtn gleich n ist, und die Störstellenionenkonzentration wird so bestimmt, daß die Schwellenspannung des NMOS-Transistors MN2 gleich groß wird wie diejenige des PMOS-Transistors MP2. Auf diese Weise wird die Abhängigkeit von V_COM gegenüber Schwankungen in den Schwellenspannungen verbessert. Dadurch wird die Referenz spannung V_REF nicht mehr wesentlich durch Schwankungen im Her stellungsprozeß beeinflußt.

Eine dritte, in Fig. 3 gezeigte Bandlücken-Spannungsreferenz schaltung umfaßt wie das erste Ausführungsbeispiel von Fig. 1 eine Konstantspannungsquelle 30, einen ersten und einen zwei ten Stromspiegel 32, 34 sowie eine Spannungsreferenzeinheit 36. Im Vergleich zu dem ersten Ausführungsbeispiel von Fig. 1 sind bei der Bandlücken-Spannungsreferenzschaltung von Fig. 3 die PMOS-Transistoren des ersten Beispiels durch NMOS- Transistoren und die NMOS-Transistoren des ersten Beispiels durch PMOS-Transistoren ersetzt, und die Versorgungsspannung VDD des ersten Beispiels ist durch eine Massespannung VSS er setzt, während die Massespannung VSS des ersten Beispiels durch eine Versorgungsspannung VDD ersetzt ist.

Die Konstantspannungsquelle 30 umfaßt einen NMOS-Transistor M33 mit einer an die Massespannung VSS angeschlossenen Sour ce-Elektrode und einen Widerstand R31, der mit einem Ende an eine Drain-Elektrode des NMOS-Transistors M33 und mit dem an deren Ende an eine Gate-Elektrode des NMOS-Transistors M33 angeschlossen ist. Von der Drain-Elektrode des NMOS- Transistors M33 wird eine konstante Spannung Vs abgegeben. Die konstante Spannung Vs wird daher auch bei Schwankungen der Versorgungsspannung VDD konstant gehalten.

Der erste Stromspiegel 32 umfaßt PMOS-Transistoren M31 und M32 und spiegelt einen über die Konstantspannungsquelle 30 fließenden Strom, d. h. einen durch den PMOS-Transistor M31 fließenden Strom, auf einen durch den PMOS-Transistor M32 fließenden Strom. Mit anderen Worten spiegelt der erste Stromspiegel 32 den durch den PMOS-Transistor M31 fließenden Strom, um den durch den PMOS-Transistor M32 fließenden Strom zu generieren. Eine Drain-Elektrode des PMOS-Transistors M31 ist mit dem anderen, an die Gate-Elektrode des NMOS- Transistors M33 angekoppelten Ende des Widerstands R31 ver bunden, und eine Source-Elektrode desselben ist an die Ver sorgungsspannung VDD angeschlossen. Eine Drain- und eine Ga te-Elektrode des PMOS-Transistors M32 sind gemeinsam an eine Gate-Elektrode des PMOS-Transistors M31 und an den zweiten Stromspiegel 34 angekoppelt, und eine Source-Elektrode des selben ist an die Versorgungsspannung VDD angeschlossen.

Der zweite Stromspiegel 34 umfaßt NMOS-Transistoren M34 und M35, die durch die konstante Spannung Vs gesteuert werden und stellt eine Spiegelungsoperation für einen durch den PMOS- Transistor M32 des ersten Stromspiegels 32, d. h. einen durch den NMOS-Transistor M34 fließenden Strom auf einen durch den NMOS-Transistor M35 fließenden Strom bereit. Mit anderen Wor ten spiegelt der zweite Stromspiegel 34 den durch den NMOS- Transistor M34 fließenden Strom, um den durch den NMOS- Transistor M35 fließenden Strom zu erzeugen und den erzeugten Strom an einen Ausgangsanschluß O abzugeben. Eine Source- Elektrode des NMOS-Transistors M34 ist an die Massespannung VSS angeschlossen, eine Gate-Elektrode desselben ist mit der konstanten Spannung Vs verbunden, und eine Drain-Elektrode desselben ist mit der Drain-Elektrode des PMOS-Transistors M32 in dem ersten Stromspiegel 32 verbunden. Eine Source- Elektrode des NMOS-Transistors M35 ist an die Massespannung VSS angeschlossen, eine Gate-Elektrode desselben ist mit der konstanten Spannung Vs verbunden, und eine Drain-Elektrode desselben ist an den Ausgangsanschluß O angeschlossen, über den eine Referenzspannung V_REF abgegeben wird.

Die Spannungsreferenzeinheit 36 ist zwischen den Ausgangsan schluß O und die Versorgungsspannung VDD eingeschleift, um die Referenzspannung V_REF am Ausgangsanschluß O bereitzustel len. Die Spannungsreferenzeinheit 36 umfaßt wenigstens einen PMOS-Transistor MP3 und wenigstens einen NMOS-Transistor MN3, die in Reihe zueinander zwischen den Ausgangsanschluß O und die Versorgungsspannung VDD eingeschleift sind. Eine Source- Elektrode des NMOS-Transistors MN3 ist an den Ausgangsan schluß O angeschlossen, eine Drain- und eine Gate-Elektrode desselben sind gemeinsam mit denjenigen des PMOS-Transistors MP3 verbunden, und eine Source-Elektrode des PMOS-Transistors MP3 ist an die Versorgungsspannung VDD angeschlossen.

In gleicher Weise wie beim ersten Beispiel werden im dritten Ausführungsbeispiel Ionenimplantationsprozesse zur Festlegung von Schwellenspannungen des PMOS-Transistors MP3 und des NMOS-Transistors MN3 in der Spannungsreferenzeinheit 36 beim Herstellungsprozeß gleichzeitig ausgeführt, um zu verhindern, daß die Spannung V_COM zwischen den Enden der Spannungsrefe renzeinheit 36 in Abhängigkeit von Schwankungen des Herstel lungsprozesses fluktuiert. Die dritte Bandlücken-Spannungs referenzschaltung kann des weiteren, wie in Fig. 3 gezeigt, einen zwischen den Ausgangsanschluß O und die Spannungsrefe renzeinheit 36 eingeschleiften Widerstand R32 enthalten.

Gemäß desselben Prinzips, wie zum ersten Beispiel von Fig. 1 beschrieben, wird auch das Ausgangssignal der dritten Band lücken-Spannungsreferenzschaltung, d. h. die Referenzspannung V_REF, auf einem konstanten Wert gehalten, ohne durch Schwan kungen der Versorgungsspannung VDD und/oder des Herstellungs prozesses beeinflußt zu werden. Zu den diesbezüglichen De tails wird auf die obige Beschreibung des ersten Beispiels verwiesen.

Eine in Fig. 4 gezeigte, vierte Bandlücken-Spannungsreferenz schaltung besitzt denselben Aufbau wie das dritte Beispiel von Fig. 3, mit Ausnahme einer anderen Spannungsreferenzein heit 46. Bei der Schaltung von Fig. 4 ist die Spannungsrefe renzeinheit 46 zwischen die Versorgungsspannung VDD und den Ausgangsanschluß O, über den die Referenzspannung V_REF abgege ben wird, eingeschleift und enthält wenigstens einen PMOS- Transistor MP4 und wenigstens einen NMOS-Transistor MN4, die parallel zueinander zwischen den Ausgangsanschluß O und die Versorgungsspannung VDD eingeschleift sind. Eine Source- Elektrode des PMOS-Transistors MP4 ist an die Versorgungs spannung VDD angeschlossen, und eine Gate- sowie eine Drain- Elektrode desselben sind gemeinsam an die Versorgungsspannung VDD angeschlossen. Eine Gate- und eine Drain-Elektrode des NMOS-Transistors MN4 sind gemeinsam an die Versorgungsspan nung VDD angeschlossen, und eine Source-Elektrode desselben ist mit dem Ausgangsanschluß O verbunden.

In gleicher Weise wie beim ersten Ausführungsbeispiel von Fig. 1 werden bei der vierten Bandlücken-Spannungsreferenz schaltung von Fig. 4 während des Herstellungsprozesses Io nenimplantationsprozesse zur Festlegung von Schwellenspannun gen des PMOS-Transistors MP4 und des NMOS-Transistors MN4 in der Spannungsreferenzeinheit 46 gleichzeitig ausgeführt, um zu verhindern, daß die Spannung V_COM zwischen den beiden Enden der Spannungsreferenzeinheit 46 in Abhängigkeit von Schwan kungen des Herstellungsprozesses fluktuiert.

Gemäß demselben Prinzip, wie oben zum ersten Ausführungsbei spiel beschrieben, wird auch bei der vierten Bandlücken- Spannungsreferenzschaltung gemäß Fig. 4 deren Ausgangssignal, d. h. die Referenzspannung V_REF, auf einem konstanten Wert ge halten, ohne von Schwankungen in der Versorgungsspannung VDD und/oder im Herstellungsprozeß beeinflußt zu werden.

Wie aus der obigen Beschreibung vorteilhafter Realisierungen deutlich wird, generiert die erfindungsgemäße Spannungsrefe renzschaltung, vorzugsweise vom Bandlücken-Typ, eine konstan te Referenzspannung, die nicht von Schwankungen in einer Ver sorgungsspannung und/oder in einem Herstellungsprozeß beein flußt wird.

Claims

1. Spannungsreferenzschaltung, gekennzeichnet durch:

- eine Konstantspannungsquelle (10) zur Erzeugung einer kon stanten Spannung (Vs),
- einen ersten Stromspiegel (12), der einen über die Kon stantstromquelle fließenden, ersten Strom (i3) zwecks Er zeugung eines zweiten Stroms (i4) spiegelt,
- einen zweiten Stromspiegel (14), der durch die konstante Spannung der Konstantspannungsquelle gesteuert wird und den zweiten Strom zwecks Erzeugung eines dritten Stroms (i5) spiegelt,
- eine Spannungsreferenzeinheit (16) zur Erzeugung einer Re ferenzspannung (V_REF) in Abhängigkeit von dem dritten Strom und
- einen mit der Spannungsreferenzeinheit verbundenen Aus gangsanschluß (O) zum Abgeben der Referenzspannung.

2. Spannungsreferenzschaltung nach Anspruch 1, weiter dadurch gekennzeichnet, daß die Spannungsreferenzeinheit (16) folgende Elemente enthält:

- wenigstens einen mit dem Ausgangsanschluß (O) verbundenen, ersten Transistor (MP) und
- wenigstens einen an den ersten Transistor angekoppelten, zweiten Transistor (MN),
- wobei der erste und der zweite Transistor zur Erzeugung der Referenzspannung (V_REF) dienen.

3. Spannungsreferenzschaltung nach Anspruch 2, weiter dadurch gekennzeichnet, daß die Schwellenspannungen des er sten und des zweiten Transistors (MP, MN) durch Ionenimplan tationsprozesse bestimmt sind.

4. Spannungsreferenzschaltung nach einem der Ansprüche 1 bis 3, weiter gekennzeichnet durch wenigstens einen Wider stand (R2), der zwischen den Ausgangsanschluß (O) und die Spannungsreferenzeinheit (16) eingeschleift ist.

5. Spannungsreferenzschaltung nach einem der Ansprüche 2 bis 4, weiter dadurch gekennzeichnet, daß der erste und der zweite Transistor (MP, MN) in Reihe zwischen den Ausgangsan schluß (O) und eine Massespannung (VSS) eingeschleift sind.

6. Spannungsreferenzschaltung nach einem der Ansprüche 2 bis 4, weiter dadurch gekennzeichnet, daß der erste und der zweite Transistor (MP2, MN2) parallel zueinander zwischen den Ausgangsanschluß (O) und eine Massespannung (VSS) einge schleift sind.

7. Spannungsreferenzschaltung nach einem der Ansprüche 1 bis 6, weiter dadurch gekennzeichnet, daß die Konstantspan nungsquelle (10) folgende Elemente enthält:

- wengistens einen Transistor (M1)
- wenigstens einen seriell an den wenigstens einen Transistor angekoppelten Widerstand (R1), wobei der wenigstens eine Transistor in Abhängigkeit von einer Spannung zwischen den beiden Enden des wenigstens einen Widerstands arbeitet, und
- einen Anschluß zwischen dem wenigstens einen Transistor und dem wenigstens einen Widerstand zum Abgeben einer konstan ten Spannung (Vs).

8. Spannungsreferenzschaltung nach Anspruch 7, weiter dadurch gekennzeichnet, daß der wenigstens eine Transistor ein PMOS-Transistor (M1) ist, der mit einer Source-Elektrode an eine Speisespannung (VDD) und mit einer Drain-Elektrode an den Anschluß für die konstante Spannung (Vs) angeschlossen ist, und daß der wenigstens eine Widerstand (R1) mit einem Ende an den Anschuß für die konstante Spannung und mit dem anderen Ende an eine Gate-Elektrode des PMOS-Transistors an geschlossen ist.

9. Spannungsreferenzschaltung nach einem der Ansprüche 1 bis 8, weiter dadurch gekennzeichnet, daß der erste Strom spiegel (12) folgende Elemente enthält:

- wenigstens einen mit der Konstantspannungsquelle (10) ver bunden, ersten Transistor (M3) und
- wenigstens einen mit dem zweiten Stromspiegel (14) verbun denen, zweiten Transistor (M4),
- wobei der erste und der zweite Transistor (M3, M4) parallel und als Stromspiegel geschaltet sind.

10. Spannungsreferenzschaltung nach Anspruch 9, weiter dadurch gekennzeichnet, daß der erste Transistor ein er ter NMOS-Transistor (M3) mit einer an die Konstantspannungsquelle (10) angeschlossenen Drain-Elektrode und einer mit einer Massespannung (VSS) verbundenen Source-Elektrode und der zweite Transistor ein zweiter NMOS-Transistor (M4) ist, der eine Drain- und eine Gate-Elektrode, die gemeinsam mit einer Gate-Elektrode des ersten NMOS-Transistors (M3) und mit dem zweiten Stromspiel (14) verbunden sind, sowie eine an die Massespannung (VSS) angeschlossene Source-Elektrode aufweist.

11. Spannungsreferenzschaltung nach einem der Ansprüche 1 bis 10, weiter dadurch gekennzeichnet, daß der zweite Stromspiegel (14) folgende Elemente aufweist:

- wenigstens einen mit dem ersten Stromspiegel (12) verbunde nen, ersten Transistor (M2) und
- wenigstens einen mit der Spannungsreferenzeinheit (16) ver bunden, zweiten Transistor (M5),
- wobei der erste und der zweite Transistor (M2, M5) parallel zueinander und als Stromspiegel geschaltet sind.

12. Spannungsreferenzschaltung nach Anspruch 11, weiter dadurch gekennzeichnet, daß der erste Transistor ein erster PMOS-Transistor (M2) mit einer an eine Versorgungsspannung (VDD) angeschlossenen Source-Elektrode, einer mit dem ersten Stromspiegel (12) verbundenen Drain-Elektrode und einer mit der Konstantspannungsquelle (10) verbundenen Gate-Elektrode und der zweite Transistor ein zweiter PMOS-Transistor (M5) mit einer an die Versorgungsspannung angeschlossenen Source- Elektrode, einer mit dem Ausgangsanschluß (O) verbundenen Drain-Elektrode und einer mit der Konstantspannungsquelle (10) verbundenen Gate-Elektrode ist.

13. Spannungsreferenzschaltung nach einem der Ansprüche 2 bis 4 und 7 bis 12, weiter dadurch gekennzeichnet, daß der erste und der zweite Transistor (MN4, MP4) der Spannungsrefe renzeinheit (46) in Reihe zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluß (O) eingeschleift sind.

14. Spannungsreferenzschaltung nach einem der Ansprüche 2 bis 4 und 7 bis 12, weiter dadurch gekennzeichnet, daß der erste und der zweite Transistor der Spannungsreferenzeinheit parallel zueinander zwischen eine Versorgungsspannung (VDD) und den Ausgangsanschluß (O) eingeschleift sind.

15. Spannungsreferenzschaltung nach einem der Ansprüche 7 bis 14, weiter dadurch gekennzeichnet, daß der wenigstens eine Transistor ein NMOS-Transistor (M33) mit einer an eine Massespannung (VSS) angeschlossenen Source-Elektrode und ei ner mit dem Anschluß für die konstante Spannung (Vs) verbun denen Drain-Elektrode ist und der wenigstens eine Widerstand (R1) mit einem Ende mit dem Anschluß für die konstante Span nung und mit dem anderen Ende mit einer Gate-Elektrode des NMOS-Transistor verbunden ist.

16. Spannungsreferenzschaltung nach einem der Ansprüche 9 bis 15, weiter dadurch gekennzeichnet, daß der erste Tran sistor des ersten Stromspiegels ein erster PMOS-Transistor (M31) mit einer mit der Konstantspannungsquelle (30) verbun denen Drain-Elektrode und einer an eine Versorgungsspannung (VDD) angeschlossenen Source-Elektrode und der zweite Transi stor des ersten Stromspiegels ein zweiter PMOS-Transistor (M32) mit einer Drain- und einer Gate-Elektrode, die gemein sam mit einer Gate-Elektrode des ersten PMOS-Transistors und mit dem zweiten Stromspiegel (34) verbunden sind, und einer an die Versorgungsspannung angeschlossenen Source-Elektrode ist.

17. Spannungsreferenzschaltung nach einem der Ansprüche 11 bis 16, weiter dadurch gekennzeichnet, daß der erste Tran sistor des zweiten Stromspiegels (34) ein erster NMOS- Transistor (M34) mit einer an eine Massespannung (VSS) ange schlossenen Source-Elektrode, einer an den ersten Stromspie gel (32) angeschlossenen Drain-Elektrode und einer mit der Konstantspannungsquelle (30) verbundenen Gate-Elektrode und der zweite Transistor des zweiten Stromspiegels ein zweiter NMOS-Transistor (M35) mit einer an die Massespannung ange schlossenen Source-Elektrode, einer mit dem Ausgangsanschluß (O) verbundenen Drain-Elektrode und einer mit der Konstant spannungsquelle (30) verbundenen Gate-Elektrode ist.

18. Spannungsreferenzschaltung nach einem der Ansprüche 5, 7 bis 12 und 15 bis 17, weiter dadurch gekennzeichnet, daß der erste Transistor der Spannungsreferenzeinheit (16) ein PMOS-Transistor (MP) mit einer mit dem Ausgangsanschluß (O) verbundenen Source-Elektrode und einer Gate- sowie einer Drain-Elektrode, die miteinander verbunden sind, und der zweite Transistor ein NMOS-Transistor (MN) mit einer an die Massespannung (VSS) angeschlossenen Source-Elektrode sowie einer Gate- und einer Drain-Elektrode ist, die gemeinsam mit der Drain-Elektrode des PMOS-Transistors verbunden sind.

19. Spannungsreferenzschaltung nach einem der Ansprüche 6 bis 12 und 15 bis 17, weiter dadurch gekennzeichnet, daß der erste Transistor der Spannungsreferenzeinheit (26) ein PMOS-Transistor (MP2) mit einer mit dem Ausgangsanschluß (O) verbundenen Source-Elektrode sowie einer Gate- und einer Drain-Elektrode, die gemeinsam an die Massespannung (VSS) an geschlossen sind, und der zweite Transistor ein NMOS- Transistor (MN2) mit einer an die Massespannung angeschlosse nen Source-Elektrode sowie einer Gate- und einer Drain- Elektrode ist, die gemeinsam mit der Source-Elektrode des PMOS-Transistors (MP2) verbunden sind.

20. Spannungsreferenzschaltung nach einem der Ansprüche 13 und 15 bis 17, weiter dadurch gekennzeichnet, daß der er ste Transistor der Spannungsreferenzschaltung (26) ein NMOS- Transistor (MN3) mit einer mit dem Ausgangsanschluß (O) ver bundenen Source-Elektrode sowie einer Gate- und einer Drain- Elektrode, die miteinander verbunden sind, und der zweite Transistor der Spannungsreferenzeinheit ein PMOS-Transistor (MP3) mit einer an die Versorgungsspannung (VDD) angeschlos senen Source-Elektrode sowie einer Gate- und einer Drain- Elektrode ist, die gemeinsam mit der Drain-Elektrode des NMOS-Transistors (MN3) verbunden sind.

21. Spannungsreferenzschaltung nach einem der Ansprüche 14 bis 17, weiter dadurch gekennzeichnet, daß der erste Tran sistor der Spannungsreferenzschaltung (46) ein PMOS- Transistor (MP4) mit einer an die Versorgungsspannung (VDD) angeschlossenen Source-Elektrode sowie einer Gate- und einer Drain-Elektrode, die gemeinsam an den Ausgangsanschluß (O) angeschlossen sind, und der zweite Transistor ein NMOS- Transistor (MN4) mit einer mit dem Ausgangsanschluß verbunde nen Source-Elektrode sowie einer Gate- und einer Drain- Elektrode ist, die gemeinsam an die Versorgungsspannung ange schlossen sind.