DE10058891A1 - Schaltung zur internen Spannungserzeugung - Google Patents

Schaltung zur internen Spannungserzeugung

Info

Publication number
DE10058891A1
DE10058891A1 DE10058891A DE10058891A DE10058891A1 DE 10058891 A1 DE10058891 A1 DE 10058891A1 DE 10058891 A DE10058891 A DE 10058891A DE 10058891 A DE10058891 A DE 10058891A DE 10058891 A1 DE10058891 A1 DE 10058891A1
Authority
DE
Germany
Prior art keywords
voltage
supply voltage
differential amplifier
circuit
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10058891A
Other languages
English (en)
Inventor
Dae-Hyun Chung
Jung-Bae Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10058891A1 publication Critical patent/DE10058891A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf eine Schaltung zur Erzeugung einer internen Speisespannung mit einem Differenzverstärker (10) und einer Treiberstufe (20), welche die interne Speisespannung in Abhängigkeit vom Ausgangssignal des Differenzverstärkers erzeugt. DOLLAR A Erfindungsgemäß sind zwei Pegelschieber (30, 40) vorgesehen, von denen der eine mit einem Referenzspannungsanschluss verbunden ist und die Referenzspannung auf einen vorgegebenen Spannungspegel verringert und der andere mit einem internen Speisespannungsanschluss verbunden ist und die interne Speisespannung auf einen vorgegebenen Spannungspegel verringert, wobei der Differenzverstärker die Ausgangsspannungen beider Pegelschieber vergleicht und die sich ergebende Differenz verstärkt. DOLLAR A Verwendung z. B. für Halbleiterspeicherbauelemente.

Description

Die Erfindung bezieht sich auf eine Schaltung zur Erzeugung einer internen Speisespannung nach dem Oberbegriff des An­ spruchs 1. Derartige Schaltungen dienen insbesondere zur Be­ reitstellung einer stabilen internen Speisespannung in Halb­ leiterspeicherbauelementen.
Halbleiterspeicherbauelemente tendieren zu höherer Integrati­ onsdichte, größerem Leistungsvermögen und niedrigerem Ener­ gieverbrauch. Mit wachsender Integrationsdichte von Halblei­ terspeicherbauelementen nehmen die Abmessungen von in einem Chip vorgesehenen Komponenten, wie Transistoren, ab. Dement­ sprechend wurden Methoden zur Gewährleistung der Stabilität und von hoher Zuverlässigkeit bezüglich der Eigenschaften von Komponenten, wie Transistoren und dergleichen, mit geringeren Abmessungen entwickelt.
Eine dieser Methoden besteht darin, innerhalb eines Halblei­ terspeicherbauelements eine Schaltung zur Erzeugung einer in­ ternen Spannung vorzusehen. Wenn eine externe Speisespannung, die typischerweise an größere Transistoren in einem Halblei­ terspeicherbauelement angelegt wird, an kleinere Transistoren angelegt wird, verursacht ein innerhalb eines Chips gebilde­ tes elektrisches Feld eine Belastungserhöhung, so dass die Transistoren der Gefahr einer Fehlfunktion bzw. eines Durch­ bruchs unterliegen. Dementsprechend senkt das Halbleiterspei­ cherbauelement die externe Speisespannung auf eine vorgegebe­ ne Spannung ab und verwendet die abgesenkte Spannung als eine Betriebsspannung des Chips unter Beachtung der Eigenschaften kleinerer Transistoren, wie der Schwellenspannung und der Durchbruchspannung. Diese Betriebsweise wird unter Verwendung einer Schaltung zur internen Spannungserzeugung implemen­ tiert.
Ein Halbleiterspeicherbauelement mit einer Schaltung zur in­ ternen Spannungserzeugung verbraucht weniger Leistung als ei­ nes, das lediglich eine externe Speisespannung nutzt. Dement­ sprechend bewirkt die Schaltung zur internen Spannungserzeu­ gung in Halbleiterspeicherbauelementen eine Tendenz in Rich­ tung geringem Energieverbrauch.
Fig. 1 zeigt das Schaltbild einer typischen herkömmlichen Schaltung zur internen Spannungserzeugung. Diese beinhaltet einen Differenzverstärker 10 und eine Treiberstufe 20. Der Differenzverstärker 10 vergleicht eine Referenzspannung VREF mit einer internen Speisespannung VINT und erzeugt in Abhän­ gigkeit vom Vergleichsresultat eine Ausgangsspannung VA. Die Referenzspannung VREF besitzt einen bezüglich einer externen Speisespannung VCC fixierten Spannungspegel. Die Treiberstufe 20 erzeugt die interne Speisespannung VINT in Abhängigkeit von der Ausgangsspannung VA des Differenzverstärkers 10.
Für den Betrieb der Schaltung zur internen Spannungserzeugung wird die interne Speisespannung VINT auf den Spannungspegel der Differenzspannung VREF gesetzt. Wenn die interne Speise­ spannung VINT niedriger als die Referenzspannung VREF wird, wird die Ausgangsspannung VA des Differenzverstärkers 10 er­ niedrigt, was einen Transistor MP2 der Treiberstufe 20 lei­ tend schaltet. Dadurch wird die externe Speisespannung VCC angelegt, was den Spannungspegel der internen Speisespannung VINT anhebt, bis letztere gleich der Referenzspannung VREF ist. Wenn die interne Speisespannung VINT gleich der Refe­ renzspannung VREF ist, hört die Wirkung des Differenzverstär­ kers 10 auf.
Im Differenzverstärker 10 enthaltene Transistoren MN0 und MN1 arbeiten in einem Sättigungsbereich, so dass der Diffe­ renzverstärker 10 normal arbeiten kann. Mit anderen Worten sorgt der Differenzverstärker 10, wenn der Spannungspegel der internen Speisespannung VINT abfällt oder aufgrund der Last für die interne Speisespannung VINT ein zu niedriger oder zu hoher Wert auftritt, dafür, dass der Spannungspegel der in­ ternen Speisespannung VINT wieder den ursprünglichen Span­ nungspegel einnimmt, der gleich der Referenzspannung VREF ist.
Wenn die externe Speisespannung VCC abnimmt, um den Energie­ verbrauch zu senken, wird die Spannung VDS an den Transisto­ ren MN0 und MN1 des Differenzverstärkers 10 kleiner. Dadurch werden die Transistoren MN0 und MN1, die dafür gedacht sind, im Sättigungsbereich zu arbeiten, dazu gebracht, in einem li­ nearen Bereich zu arbeiten. Fig. 2 zeigt IDS-VDS-Kennlinien der Transistoren, woraus ersichtlich ist, dass sich die Ar­ beitspunkte der Transistoren MN0 und MN1 in einen Bereich L1 innerhalb des linearen Bereichs verschieben, wenn die Span­ nung VDS der Transistoren MN0 und MN1, die zum Betrieb in ei­ nem Bereich S1 innerhalb des Sättigungsbereichs eingestellt ist, kleiner wird. Die Steilheit der Transistoren MN0 und MN1 im Sättigungsbereich wird durch
gm = ∂IDS/∂VGS (1)
ausgedrückt. Wenn die Steilheit im Bereich S1 mit gmS1 und die Steilheit im Bereich L1 mit gmL1 bezeichnet werden, gilt gmS1 < gmL1, da der Strom IDS mit der Verschiebung der Arbeits­ punkte der Transistoren MN0 und MN1 zum linearen Bereich ab­ nimmt. Dies bedeutet, dass die Steilheit im linearen Bereich gering ist, so dass es schwierig ist, den Differenzverstärker 10 von Fig. 1 im Sättigungsbereich in einem normalen Zustand zu betreiben. Dies führt zu der Schwierigkeit, dass die von einer Schaltung zur internen Spannungserzeugung generierte interne Speisespannung VINT nicht auf die Referenzspannung VREF gesetzt werden kann.
Dementsprechend besteht Bedarf an einer Schaltung zur inter­ nen Spannungserzeugung, die bei einer niedrigen externen Speisespannung ohne wesentlichen Verstärkungsverlust des Dif­ ferenzverstärkers normal arbeiten kann, um eine interne Spei­ sespannung stabil zu erzeugen.
Der Erfindung liegt daher als technisches Problem die Bereit­ stellung einer Schaltung zur internen Spannungserzeugung der eingangs genannten Art zugrunde, die auch bei einer niedrigen externen Speisespannung stabil betrieben werden kann.
Die Erfindung löst dieses Problem durch die Bereitstellung einer Schaltung zur internen Spannungserzeugung mit den Merk­ malen des Anspruchs 1. Die erfindungsgemäße Schaltung gene­ riert stabil eine interne Speisespannung, selbst wenn der Pe­ gel der externen Speisespannung abnimmt, und stellt den Pegel der internen Speisespannung wieder auf ihren Originalpegel gleich der Referenzspannung ein, wenn er aufgrund einer Last abfällt oder wenn ein Spannungsunterschuss- oder Spannungs­ überschusseffekt auftritt. Dabei arbeitet die erfindungsgemä­ ße Schaltung mit einem Stromverbrauch, der mit demjenigen herkömmlicher Schaltungen zur internen Spannungserzeugung vergleichbar ist.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unter­ ansprüchen angegeben.
Vorteilhafte, nachfolgend näher beschriebene Ausführungsbei­ spiele der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Hierbei zeigen:
Fig. 1 ein Schaltbild einer typischen herkömmlichen Schal­ tung zur internen Spannungserzeugung,
Fig. 2 ein Kennliniendiagramm zur Veranschaulichung der Betriebsbereiche von Transistoren innerhalb eines in der Schaltung von Fig. 1 verwendeten Differenz­ verstärkers,
Fig. 3 ein schematisches Schaltbild einer erfindungsgemä­ ßen Schaltung zur internen Spannungserzeugung,
Fig. 4 ein detaillierteres Schaltbild für eine spezielle Realisierung der Schaltung von Fig. 3,
Fig. 5 ein Spannungsverlaufsdiagramm zur Veranschaulichung von Ergebnissen einer Computersimulation für einen Transistor innerhalb des Differenzverstärkers von Fig. 1,
Fig. 6 ein Diagramm entsprechend Fig. 5, jedoch für einen Transistor innerhalb eines in der Schaltung von Fig. 4 verwendeten Differenzverstärkers,
Fig. 7 bis 9 Spannungsverlaufsdiagramme zur Veranschauli­ chung der Ergebnisse von Computersimulationen für die Schaltungen zur internen Spannungserzeugung ge­ mäß Fig. 1 bzw. 4 für unterschiedliche externe Speisespannungen und
Fig. 10 ein Stromverlaufsdiagramm zur Veranschaulichung des Stromverbrauchs in einer Computersimulation der Schaltungen zur internen Spannungserzeugung gemäß Fig. 1 und 4.
Nachfolgend wird beispielhaft eine Vorgehensweise zum Ver­ schieben der Arbeitspunkte der Transistoren MN0 und MN1 vom linearen Bereich L1 in einen Sättigungsbereich S2 erläutert, um das Problem zu lösen, dass die Transistoren MN0 und MN1 des Differenzverstärkers 10, die so eingestellt sind, dass sie normalerweise im Sättigungsbereich S1 arbeiten, durch die mit gradueller Abnahme der externen Speisespannung VCC sin­ kende Spannung VDS dazu gebracht werden, im linearen Bereich L1 zu arbeiten. Insbesondere wird eine Vorgehensweise zum Ab­ senken der Gate-Source-Spannung VGS jedes der Transistoren MN0 und MN1 erläutert, um dadurch die Arbeitspunkte der Transis­ toren MN0 und MN1 vom linearen Bereich L1 in den Sättigungs­ bereich S2 zu verschieben, wie in Fig. 2 veranschaulicht.
Fig. 3 zeigt eine hierzu verwendbare Schaltung zur internen Spannungserzeugung. Diese umfasst zusätzlich zu dem Diffe­ renzverstärker 10 und der Treiberstufe 20 von Fig. 1 Source- Folger 30 und 40, die mit einem Referenzspannungsanschluß VREF bzw. einem Anschluß für die interne Speisespannung VINT verbunden sind. Die Source-Folger 30 und 40 beinhalten je­ weils einen Transistor MN3 und MN4, der durch die Referenz­ spannung VREF bzw. die interne Speisespannung VINT gesteuert wird und mit einer jeweiligen Stromquelle C1, C2 verbunden ist.
Aufgrund der allgemeinen Eigenschaften für den Betrieb eines solchen Source-Folgers gilt für den Source-Folger 30 folgende Beziehung:
VREF = VthMN3 + VR (2)
wobei VthMN3 die Schwellenspannung des Transistors MN3 be­ zeichnet. Die an die Gate-Elektrode des Transistors MN0 des Differenzverstärkers 10 angelegte Spannung VR weist einen Wert auf, der durch Subtrahieren der Spannung VthMN3 von der Referenzspannung VREF erhalten wird. Analog zur obigen Glei­ chung (2) gilt für den Source-Folger 40 folgende Beziehung:

VINT = VthMN4 + VI (3)
wobei VthMN4 die Schwellenspannung des Transistors MN4 be­ zeichnet. Die an die Gate-Elektrode des Transistors MN1 des Differenzverstärkers 10 angelegte Spannung VI besitzt einen Wert, der durch Subtrahieren der Spannung VthMN4 von der in­ ternen Speisespannung VINT erhalten wird. Die Spannungen VR und VI, die an die Eingänge des Differenzverstärkers 10 ange­ legt werden, sind niedriger als die Referenzspannung VREF und die interne Speisespannung VINT, die bei der herkömmlichen Vorgehensweise an die Eingänge des Differenzverstärkers 10 angelegt werden, und zwar um die Schwellenspannungen Vth des Transistors MN3 bzw. MN4. Dies bedeutet, dass die Gate- Source-Spannung VGS jedes der Transistoren MN0 und MN1 ab­ nimmt, die eine der Faktoren darstellt, welche die Verstär­ kung des Differenzverstärkers 10 bestimmen. Dementsprechend fungieren die Source-Folger 30, 40 als eine Art von Pegel­ schiebern. Zurückkommend auf Fig. 2 kann daher festgestellt werden, dass die Arbeitspunkte der Transistoren MN0 und MN1 durch die Abnahme der Gate-Source-Spannung VGS jeder dieser beiden Transistoren MN0 und MN1 vom linearen Bereich L1 in den Sättigungsbereich S2 verschoben werden.
Im Sättigungsbereich S2 ist die differenzielle Änderung des Drain-Source-Stroms IDS in Abhängigkeit von der Spannung VGS höher als im linearen Bereich L1, d. h. es gilt die Beziehung
gmS2 < gmL1 (4)
Dementsprechend kann die Steilheit gmL1 im linearen Bereich L1 durch Verringern der Gate-Source-Spannung VGS jedes der Tran­ sistoren MN0 und MN1 angehoben werden, wobei die Transistoren MN0 und MN1 im Sättigungsbereich S2 arbeiten.
Durch Verschieben der Arbeitspunkte der Transistoren MN0 und MN1 in den Sättigungsbereich S2, nachdem sie durch das Abfallen der Spannung VDS aufgrund einer Verringerung der externen Speisespannung VCC vom Sättigungsbereich S1 in den linearen Bereich L2 verschoben worden waren, kann der Differenzver­ stärker 10 normal arbeiten, als ob sich die Arbeitspunkte der Transistoren MN0 und MN1 im Sättigungsbereich S1 befinden würden.
Fig. 4 zeigt eine vorteilhafte Realisierung der Schaltung von Fig. 3, bei der die Stromquellen C1 und C2 der Source-Folger 30, 40 jeweils von einem Transistor MN6, MN7 gebildet sind. Die Schaltung von Fig. 4 umfaßt außerdem eine Stromquel­ lensteuereinheit 50 zur Steuerung der Transistoren MN6 und MN7. Die Stromquellensteuereinheit 50 beinhaltet Transistoren MP3 und MP4, die einen Stromspiegel bilden, mit dem Transis­ tor MP3 in Reihe geschaltete Widerstände R1, R2 und R3 sowie einen Transistor MN5, der mit dem Transistor MP4 verbunden ist und die über die Transistoren MN6 und MN7 fließende Strommenge steuert.
Die Widerstände R1, R2 und R3 bilden eine Vorspannungseinheit zur Festlegung der Strommenge des Transistors MP3, der als eine Stromquelle für den Stromspiegel fungiert. Anstelle die­ ser Verwendung von Widerstandsbauelementen können auch andere Bauelemente, z. B. Dioden, verwendet werden, die in der Lage sind, die Gate-Spannung des Transistors MP3 festzuhalten.
Im Betrieb der Schaltung zur internen Spannungserzeugung von Fig. 4 sind die durch die Transistoren MP3 bzw. MP4 fließen­ den Ströme I3 und I4 des Stromspiegels in der Stromquel­ lensteuereinheit 50 gleich groß. Außerdem ist der durch den Transistor MN5, der mit dem Transistor MP4 seriell verbunden ist, fließende Strom I5 gleich dem Strom I4, d. h. es gilt die Beziehung
I3 = I4 = I5 (5)
Die Transistoren MN5, MN6 und MN7 bilden einen Stromspiegel, so dass der durch den Transistor MN5, der als Stromquelle fungiert, fließende Strom I5 gleich groß ist wie die durch die Transistoren MN6 bzw. MN7 fließenden Ströme I6 und I7, d. h. es gilt die Beziehung
I5 = I6 = I7 (6)
Aus den obigen Gleichungen (5) und (6) folgt die Beziehung
I3 = I4 = I5 = I6 = I7 (7)
Dies bedeutet, dass die Stromquellensteuereinheit 50 einen konstanten Strom aufrechterhält, der durch die Transistoren MN6 und MN7 fließt, welche die Stromquellen im jeweiligen Source-Folger 30, 40 bilden. Wie aus Fig. 3 ersichtlich, wer­ den bei der erfindungsgemäßen Schaltung zur internen Span­ nungserzeugung an die Gate-Elektroden der Transistoren MN0 und MN1 die Spannungen VR und VI des jeweiligen Source- Folgers 30, 40 angelegt, deren Spannungspegel um die Schwel­ lenspannung Vth niedriger sind als die Referenzspannung VREF bzw. die interne Speisespannung VINT. Dementsprechend ist die Schaltung zur internen Spannungserzeugung in der Lage, unter Verstärkungskompensation für den Differenzverstärker 10 sta­ bil zu arbeiten, selbst wenn die externe Speisespannung VCC abnimmt.
Zur weiteren Verdeutlichung der Erfindung wird nachfolgend auf Ergebnisse von zugehörigen Computersimulationen für die Schaltungen der Fig. 1 und 4 eingegangen, wie sie in den Fig. 5 bis 10 veranschaulicht sind.
Fig. 5 zeigt die Ergebnisse einer Simulation für den Be­ triebsbereich des Transistors MN0 des Differenzverstärkers 10 in der Schaltung zur internen Spannungserzeugung von Fig. 1. Speziell zeigt Fig. 5 die Änderung der Gate-Drain-Spannung VGD des Transistors MN0, wenn die externe Speisespannung VCC verringert wird, beispielsweise von VCC = 3,0 V bis VCC = 2,2 V. Wenn VCC = 3,0 V bzw. VCC = 2,5 V beträgt, ergeben sich Spannungen VGD3 und VGD2, die niedriger als die Schwellenspannung Vth des Transistors MN0 sind. Dies bedeutet, dass der Transistor MN0 in einem Sättigungsbereich arbeitet. Andererseits ist für den Fall, dass VCC = 2,2 V beträgt, die Spannung VGD1 höher als die Schwellenspannung Vth. Dies bedeutet, dass der Transistor MN0 in einem linearen Bereich arbeitet. Daraus ist klar erkenn­ bar, dass sich der Betriebspunkt des Transistors MN0 des Dif­ ferenzverstärkers 10 in der Schaltung von Fig. 1 mit abneh­ mender externer Speisespannung VCC vom Sättigungsbereich in den linearen Bereich verschiebt.
Fig. 6 zeigt die Ergebnisse einer Simulation für den Be­ triebsbereich des Transistors MN0 des Differenzverstärkers 10 in der Schaltung zur internen Spannungserzeugung von Fig. 4. Analog zu Fig. 5 zeigt Fig. 6 speziell die Änderung der Gate- Drain-Spannung VGD des Transistors MN0, wenn die externe Spei­ sespannung VCC verringert wird, beispielsweise von VCC = 3,0 V bis VCC = 2,2 V. Wie aus Fig. 6 ersichtlich, bleibt die Spannung VGD des Transistors MN0 des Differenzverstärkers 10 in der Schaltung von Fig. 4 stets niedriger als die Schwellenspan­ nung Vth des Transistors MN0, selbst wenn die externe Speise­ spannung VCC von 3,0 V bis auf 2,2 V abgesenkt wird. Dies be­ deutet, dass der Transistor MN0 selbst dann im Sättigungsbe­ reich arbeitet, wenn die externe Speisespannung VCC abfällt.
Die Fig. 7 bis 9 veranschaulichen Ergebnisse von Simulationen der Schaltungen zur internen Spannungserzeugung gemäß Fig. 1 und 4, wenn sich die externe Speisespannung VCC ändert. Dabei zeigt Fig. 7 den Verlauf der in den Schaltungen der Fig. 1 und 4 erzeugten internen Speisespannungen VINT, wenn die ex­ terne Speisespannung VCC im normalen Betrieb 2,5 V beträgt. Wie aus Fig. 7 ersichtlich, entspricht in diesem Fall, d. h. für VCC = 2,5 V, die mit den hohlen Kreissymbolen repräsentierte Kurve der internen Speisespannung VINT gemäß der Schaltung von Fig. 1 annähernd der durch die ausgefüllten Kreissymbole repräsentierten internen Speisespannung VINT der Schaltung von Fig. 4, wobei sie jeweils auf einem Spannungspegel von 2,1 V liegen. Der Wert VINT = 2,1 V ergibt sich hierbei dadurch, dass zuvor die Referenzspannung VREF auf 2,1 V gesetzt wurde.
Fig. 8 zeigt die in der jeweiligen Schaltung von Fig. 1 bzw. 4 erzeugten Pegel der internen Speisespannungen VINT, wenn die externe Speisespannung VCC den Wert 2,2 V hat. In diesem Fall ist der Pegel der internen Speisespannung VINT für die Schaltung von Fig. 4 annähernd gleich dem Spannungspegel von 2,1 V, der gemäß Fig. 7 für den Fall VCC = 2,5 V auftritt. Jedoch ist der Pegel der internen Speisespannung VINT für die Schal­ tung von Fig. 1 deutlich niedriger als der Spannungspegel von 2,1 V. Dies bedeutet, dass der Arbeitspunkt für jeden der Transistoren MN0 und MN1 des Differenzverstärkers 10 in der Schaltung von Fig. 1 mit fallender externer Speisespannung VCC in einen linearen Bereich verschoben wird, so dass die Schaltung von Fig. 1 wegen einer Abnahme der Verstärkung nicht mehr in der normalen Weise arbeitet. Mit anderen Worten vermag die Schaltung von Fig. 1 die interne Speisespannung VINT nicht mehr auf den ursprünglichen Pegel zu bringen, wel­ cher der Referenzspannung VREF entspricht, wenn der Pegel der internen Speisespannung VINT aufgrund einer auf diese Span­ nung wirkenden Last oder eines Spannungsunterschusses oder Spannungsüberschusses abnimmt.
Fig. 9 zeigt die in den Schaltungen der Fig. 1 bzw. 4 erzeug­ ten Pegel der internen Speisespannungen VINT, wenn die exter­ ne Speisespannung VCC den Wert 3,0 V hat. In diesem Fall ent­ sprechen die Pegel der internen Speisespannungen VINT für die Schaltungen der Fig. 1 und 4 annähernd der Spannung von 2,1 V, die gemäß Fig. 7 für den Fall VCC = 2,5 V auftritt. Dies bedeu­ tet, dass die Schaltungen zur internen Spannungserzeugung der Fig. 1 und 4 in einem Normalzustand stationär arbeiten, wenn die externe Speisespannung VCC über den im Normalbetrieb gel­ tenden Wert von 2,5 V hinaus ansteigt.
Fig. 10 veranschaulicht den Stromverbrauch für die Schaltun­ gen der Fig. 1 und 4. Wie daraus ersichtlich, beträgt der Un­ terschied im Stromverbrauch für die Schaltung von Fig. 1 ei­ nerseits und die Schaltung von Fig. 4 andererseits etwa 0,15 mA, so dass die Erhöhung des Stromverbrauchs für die Schaltung von Fig. 4 verglichen mit demjenigen der Schaltung von Fig. 1 kleiner gleich 1% ist. Dies bedeutet, dass sich der Stromverbrauch der Schaltung zur internen Spannungserzeu­ gung von Fig. 4 gegenüber demjenigen der herkömmlichen Schal­ tung von Fig. 1 nicht wesentlich erhöht, obwohl die Schaltung von Fig. 4 gegenüber derjenigen von Fig. 1 einige zusätzliche Komponenten enthält. Dies liegt daran, dass der meiste Strom in den Schaltungen der Fig. 1 und 4 durch die Treiberstufe 20 verbraucht wird.
Als Zusammenfassung der Simulationsergebnisse gemäß den Fig. 5 bis 10 ist festzustellen, dass die erfindungsgemäße Schal­ tung zur internen Spannungserzeugung von Fig. 4 stabil die interne Speisespannung VINT generiert, selbst wenn der Pegel der externen Speisespannung VCC abnimmt, und den Pegel der internen Speisespannung VINT wieder auf die Referenzspannung VREF bringt, wenn die interne Speisespannung VINT aufgrund einer Last oder eines Spannungsüberschuss- oder Spannungsun­ terschusseffektes abgefallen ist. Außerdem arbeitet die er­ findungsgemäße Schaltung von Fig. 4 mit einem ähnlichen Stromverbrauch wie die herkömmliche Schaltung zur internen Spannungserzeugung.

Claims (5)

1. Schaltung zur Erzeugung einer internen Speisespannung (VINT), insbesondere für ein Halbleiterspeicherbauelement, mit
  • - einem Differenzverstärker (10) und
  • - einer Treiberstufe (20) zur Erzeugung der internen Speisespannung in Abhängigkeit vom Ausgangssignal des Diffe­ renzverstärkers,
dadurch gekennzeichnet, dass
  • - ein erster Pegelschieber (30) und ein zweiter Pegel­ schieber (40) vorgesehen sind, wobei der erste Pegelschieber mit einem Referenzspannungsanschluß (VREF) verbunden ist und eine Referenzspannung auf einen vorgegebenen Spannungspegel absenkt, der zweite Pegelschieber mit einem Anschluß für die interne Speisespannung (VINT) verbunden ist und die interne Speisespannung auf einen vorgegebenen Spannungspegel absenkt und der Differenzverstärker (10) die Ausgangsspannung des ersten Pegelschiebers mit derjenigen des zweiten Pegelschie­ bers vergleicht und die Differenz beider Ausgangsspannungen verstärkt.
2. Schaltung nach Anspruch 1, weiter dadurch gekennzeich­ net, dass der erste und der zweite Pegelschieber jeweils von einem Source-Folger (30, 40) gebildet sind.
3. Schaltung nach Anspruch 1 oder 2, weiter dadurch ge­ kennzeichnet, dass die beiden Pegelschieber (30, 4) die Refe­ renzspannung und die interne Speisespannung jeweils um eine Schwellenspannung (Vth) absenken.
4. Schaltung nach einem der Ansprüche 1 bis 3, weiter da­ durch gekennzeichnet, dass
  • - der erste Pegelschieber einen ersten Transistor (MN3), an dessen Gate-Elektrode die Referenzspannung und an dessen Drain-Elektrode die externe Speisespannung angelegt werden und dessen Source-Elektrode mit dem Differenzverstärker ver­ bunden ist, und eine erste Stromquelle (C1) aufweist, die ei­ nerseits mit der Source-Elektrode des ersten Transistors und andererseits mit Masse verbunden ist, und der zweite Pegel­ schieber (40) einen zweiten Transistor (MN4), an dessen Gate- Elektrode die interne Speisespannung und an dessen Drain- Elektrode die externe Speisespannung angelegt werden und des­ sen Source-Elektrode mit dem Differenzverstärker verbunden ist, und eine zweite Stromquelle (C2) aufweist, die einer­ seits mit der Source-Elektrode des zweiten Transistors und andererseits mit Masse verbunden ist.
5. Schaltung nach Anspruch 4, weiter gekennzeichnet durch eine Stromquellensteuereinheit (50), die zur Aufrechterhal­ tung eines konstanten Stroms, der in die erste und die zweite Stromquelle fließt, folgende Elemente enthält:
  • - eine Vorspannungseinheit (R1, R2, R3) zum Festlegen ei­ nes vorgegebenen Spannungspegels und
  • - einen Stromspiegel (MP3, MP4), an den die externe Spei­ sespannung angelegt wird und der die Strommenge für die Stromquelle auf der Basis des Spannungspegels der Vorspan­ nungseinheit bestimmt.
DE10058891A 1999-11-26 2000-11-24 Schaltung zur internen Spannungserzeugung Ceased DE10058891A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052999A KR100335496B1 (ko) 1999-11-26 1999-11-26 낮은 외부전원전압에서도 안정적으로 동작하는내부전압발생회로

Publications (1)

Publication Number Publication Date
DE10058891A1 true DE10058891A1 (de) 2001-07-12

Family

ID=19622016

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10058891A Ceased DE10058891A1 (de) 1999-11-26 2000-11-24 Schaltung zur internen Spannungserzeugung

Country Status (4)

Country Link
US (1) US6380799B1 (de)
JP (1) JP2001216035A (de)
KR (1) KR100335496B1 (de)
DE (1) DE10058891A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518642B (en) * 2000-06-27 2003-01-21 Semiconductor Energy Lab Level shifter
JP3883126B2 (ja) * 2001-10-26 2007-02-21 富士通株式会社 半導体集積回路装置、それが組み込まれた電子装置、及び消費電力低減方法
JP2003283321A (ja) 2002-03-27 2003-10-03 Mitsubishi Electric Corp 内部電源電位発生回路
KR100460458B1 (ko) * 2002-07-26 2004-12-08 삼성전자주식회사 외부 전압 글리치에 안정적인 내부 전압 발생 회로
KR100521370B1 (ko) * 2003-01-13 2005-10-12 삼성전자주식회사 파워 검출부를 구비하여 누설 전류 경로를 차단하는 레벨쉬프터
KR100532507B1 (ko) * 2004-03-05 2005-11-30 삼성전자주식회사 안정된 출력 스윙 폭과 안정된 지연 시간을 가지는 증폭회로
WO2006053203A2 (en) * 2004-11-12 2006-05-18 U-Nav Microelectronics Corporation Automatic mode setting and power ramp compensator for system power on conditions
US7499307B2 (en) * 2005-06-24 2009-03-03 Mosys, Inc. Scalable embedded DRAM array
JP4942017B2 (ja) * 2006-03-31 2012-05-30 学校法人早稲田大学 半導体装置
KR100794994B1 (ko) * 2006-04-06 2008-01-16 주식회사 하이닉스반도체 내부전압 발생회로
JP4929043B2 (ja) * 2007-05-15 2012-05-09 株式会社リコー 過電流保護回路および該過電流保護回路を備えた電子機器
KR101472799B1 (ko) * 2008-06-11 2014-12-16 삼성전자주식회사 유기발광 디스플레이 장치 및 구동방법
US7825720B2 (en) * 2009-02-18 2010-11-02 Freescale Semiconductor, Inc. Circuit for a low power mode
US20100283445A1 (en) * 2009-02-18 2010-11-11 Freescale Semiconductor, Inc. Integrated circuit having low power mode voltage regulator
US8319548B2 (en) * 2009-02-18 2012-11-27 Freescale Semiconductor, Inc. Integrated circuit having low power mode voltage regulator
JP5594980B2 (ja) * 2009-04-03 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 非反転増幅回路及び半導体集積回路と非反転増幅回路の位相補償方法
CN101763133B (zh) * 2010-02-05 2013-08-14 上海宏力半导体制造有限公司 自偏置稳压电路
US8400819B2 (en) * 2010-02-26 2013-03-19 Freescale Semiconductor, Inc. Integrated circuit having variable memory array power supply voltage
US8537625B2 (en) 2011-03-10 2013-09-17 Freescale Semiconductor, Inc. Memory voltage regulator with leakage current voltage control
US9035629B2 (en) 2011-04-29 2015-05-19 Freescale Semiconductor, Inc. Voltage regulator with different inverting gain stages
KR102155042B1 (ko) * 2013-09-02 2020-09-11 에스케이하이닉스 주식회사 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템
WO2016049587A1 (en) 2014-09-26 2016-03-31 Lilja Eva Channel glide assemblies
US11977404B2 (en) * 2022-02-28 2024-05-07 Texas Instruments Incorporated Fast startup power regulator circuitry

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300837A (en) * 1992-09-17 1994-04-05 At&T Bell Laboratories Delay compensation technique for buffers
JPH06338188A (ja) * 1993-04-02 1994-12-06 Sony Corp 電圧発生回路及びこれを備えた安定化回路
JP3321246B2 (ja) 1993-06-08 2002-09-03 株式会社東芝 電流制御電圧発生回路
JP3552789B2 (ja) * 1995-05-24 2004-08-11 株式会社 沖マイクロデザイン 高電圧発生装置
US5923208A (en) * 1996-09-12 1999-07-13 Telecom Semiconductor, Inc. Low voltage temperature-to-voltage converter
US5945821A (en) * 1997-04-04 1999-08-31 Citizen Watch Co., Ltd. Reference voltage generating circuit

Also Published As

Publication number Publication date
KR100335496B1 (ko) 2002-05-08
KR20010048334A (ko) 2001-06-15
US6380799B1 (en) 2002-04-30
JP2001216035A (ja) 2001-08-10

Similar Documents

Publication Publication Date Title
DE10058891A1 (de) Schaltung zur internen Spannungserzeugung
DE4037206C2 (de) Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens (&#34;burn-in&#34;) einer internen Schaltung
DE69901856T2 (de) Bezugsspannungs-Generator mit stabiler Ausgangs-Spannung
DE19958438A1 (de) Spannungsreferenzschaltung
DE4343722C2 (de) Präzisions-Referenzspannungsschaltung, die sich für die Verwendung in Computersystemen eignet
DE10118134B4 (de) Differenzverstärkerschaltung
DE69605717T2 (de) Schaltungsanordnung zum Liefern einer kompensierten Polarisationsspannung für P-Kanal-Transistoren
EP0483537B1 (de) Stromquellenschaltung
DE4420041C2 (de) Konstantspannungs-Erzeugungsvorrichtung
DE102019209071B4 (de) Spannungsgenerator
DE2254618B2 (de) Integrierte spannungsregelschaltung
EP1704452A1 (de) Transistoranordnung mit temperaturkompensation und verfahren zur temperaturkompensation
DE102006003123A1 (de) Bezugsspannungsschaltkreis
DE102019008830A1 (de) Lastüberbrückungs-Flankensteilheitssteuer- und/oder -regeltechniken
DE2639790A1 (de) Schaltungsanordnung zur lieferung konstanten stroms
DE3832448A1 (de) Messverstaerker mit programmierbarer verstaerkung
DE2637808A1 (de) Kompensationsschaltung
DE69310162T2 (de) Pegelumsetzungsschaltung
DE10322246A1 (de) Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr
DE69811313T2 (de) Integrierte lichtemittierende Vorrichtung, die mindestens einen Laserabschnitt und einen Modulatorabschnitt enthält
DE2738187C2 (de) Schaltungsanordnung für mehrere auf einem Bipolar-Baustein angeordnete Speicherzellen mit einer Regelschaltung zur Kennlinien-Anpassung der Speicherzellen
DE69522196T2 (de) Pufferschaltung und Vorspannungsschaltung
DE2751886A1 (de) Monolithisch integrierte, rueckgekoppelte verstaerkerschaltung
DE4129334A1 (de) Praezisions-mos-widerstand
DE19940382A1 (de) Stromquelle für niedrige Betriebsspannungen mit hohem Ausgangswiderstand

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final
R003 Refusal decision now final

Effective date: 20141021