DE4331895C2

DE4331895C2 - Schaltung zum Halten einer Spannung

Info

Publication number: DE4331895C2
Application number: DE4331895A
Authority: DE
Inventors: Takeshi Kajimoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-09-22
Filing date: 1993-09-20
Publication date: 1998-11-26
Anticipated expiration: 2013-09-21
Also published as: ITMI932025A0; IT1272657B; US5436552A; KR940008236A; JPH06104672A; KR970006622B1; ITMI932025A1; DE4331895A1

Description

Die Erfindung betrifft eine Schaltung zum Halten einer Spannung.

In letzter Zeit ist eine Halbleitervorrichtung durch Verwenden einer einzelnen Spannungsquelle aufgebaut worden (allgemein eine Konfiguration, die eine Art von Versorgungsspannung zusätzlich zu einem Versorgungspotential, das als Massepotential dient), um den Systemaufbau zu vereinfachen. Andererseits ist in einer Halbleitervorrichtung, wie z. B. einem Halbleiterspeicher, häufig ein Potential erforderlich, das sich von der externen oder internen Versorgungsspannung Vcc unterscheidet. In einem solchen Fall wird das in der Halbleitervorrichtung notwendige Potential aus der Versorgungsspannung Vcc erzeugt.

Fig. 9 zeigt ein Schaltbild der allgemeinen Konfiguration eines Halbleiterspeichers. In Fig. 9 ist als Beispiel für einen Halbleiterspeicher die Konfiguration eines dynamischen Direktzugriffsspeichers dargestellt.

Wie Fig. 9 zeigt, weist der Halbleiterspeicher ein Speicherzellenfeld 100 mit einer Mehrzahl von dynamischen Speicherzellen, die in einer Matrix aus Zeilen und Spalten angeordnet sind, einen Adreßpuffer 102, der ein internes Adreßsignal entsprechend einem extern angelegten Adreßsignal A0 bis An erzeugt, einen Zeilendekoder 104, der ein internes Zeilenadreßsignal vom Adreßpuffer 102 dekodiert, um ein Signal zu erzeugen, das eine entsprechende Zeile im Speicherzellenfeld 100 auswählt, einen Worttreiber 106, der in Abhängigkeit von einem Zeilenauswahlsignal vom Zeilendekoder 104 ein Wortleitungs-Treibersignal an die entsprechende Zeile im Speicherzellenfeld 100 überträgt, einen Spaltendekoder 110, der ein internes Spaltenadreßsignal vom Adreßpuffer 102 dekodiert, um ein Signal zu erzeugen, das eine entsprechende Spalte im Speicherzellenfeld 100 auswählt, einen Leseverstärker zum Erfassen und Verstärken von Speicherdaten einer Speicherzelle, die mit der ausgewählten Zeile im Speicherzellenfeld 100 verbunden ist, und ein IO-Gatter zum Verbinden einer entsprechenden Spalte im Speicherzellenfeld 100 mit einer internen Datenleitung in Abhängigkeit von einem Spaltenauswahlsignal vom Spaltendekoder 110 auf. Der Leseverstärker und das IO-Gatter sind in Fig. 9 als ein Block 108 dargestellt.

Der Halbleiterspeicher weist ferner eine Ein/Ausgabeschaltung 112 für eine Eingabe/Ausgabe von Daten von der und an die Umgebung des Speichers, eine Taktsignal-Steuerschaltung 114 zum Erzeugen verschiedener interner Steuersignale in Abhängigkeit von extern angelegten Steuersignalen /RAS ("/" vor den Bezugszeichen zeigt an, daß das Signal auf einem niedrigen Pegel aktiv oder aktiviert ist), /CAS und /WE, eine VBB-Erzeugungsschaltung 116 zum Anlegen einer vorbestimmten Vorspannung VBB an ein Halbleitersubstrat, auf dem der Halbleiterspeicher gebildet ist, und eine Vpp-Erzeugungsschaltung 118 zum Erzeugen eines Boost-Signals Vpp, das höher als die Versorgungsspannung Vcc ist und zur ausgewählten Zeile des Speicherzellenfeldes 100 übertragen wird, auf.

Das Signal /RAS ist ein Zeilenadreß-Abtastsignal. Das Signal /RAS bestimmt sowohl einen Speicherzyklus des Halbleiterspeichers als auch den Zeitpunkt, zu dem der Adreßpuffer 102 das Zeilenadreßsignal einliest. Das Signal /CAS ist ein Spaltenadreß-Abtastsignal. Das Signal /CAS bestimmt sowohl den Zeitpunkt, zu dem der Adreßpuffer 102 das Spaltenadreßsignal einliest, als auch die Betriebstaktung der Schaltung, die der Spaltenauswahl des Halbleiterspeichers zugeordnet ist. Das Signal /WE ist ein Schreibaktivierungssignal. Das Signal /WE bestimmt, ob der Halbleiterspeicher in einem Datenlesemodus oder einem Datenschreibmodus arbeitet. Die verschiedenen internen Steuersignale, die von der Taktsignal- Steuerschaltung 114 erzeugt werden, werden an verschiedene Schaltungsabschnitte angelegt. In Fig. 9 ist jedoch einfach nur dargestellt, daß sie an den Adreßpuffer 102, den Zeilendekoder 104 und die Vpp-Erzeugungsschaltung 118 angelegt werden. Nun wird der Betrieb kurz beschrieben.

Der in Fig. 9 dargestellte Halbleiterspeicher ist ein dynamischer Direktzugriffsspeicher. Ein Zeilenadreßsignal und ein Spaltenadreßsignal werden in einer zeitlich gemultiplexten Weise an den Adreßpuffer 102 angelegt. Der Adreßpuffer 102 liest ein externes Adreßsignal in Abhängigkeit von einem internen Steuersignal ein, das von der Taktsignal-Steuerschaltung 114 in Abhängigkeit vom Signal /RAS erzeugt wird, um ein internes Zeilenadreßsignal zu erzeugen. Der Zeilendekoder 104 dekodiert das interne Zeilenadreßsignal, um ein Signal zu erzeugen, das eine Zeile (eine Wortleitung) im Speicherzellenfeld 100 auswählt.

Die Vpp-Erzeugungsschaltung 118 empfängt die Versorgungsspannung Vcc (in Fig. 9 wird Vcc extern zugeführt), um die Boost-Spannung Vpp in Abhängigkeit von einem internen Steuersignal von der Taktsignal- Steuerschaltung 114 zu erzeugen. Der Worttreiber 106 überträgt das Boost-Signal Vpp, das von der Vpp-Erzeugungsschaltung 118 zugeführt wird, an eine Zeile (eine Wortleitung) im Speicherzellenfeld 100, die von einem Zeilenauswahlsignal vom Zeilendekoder 104 bestimmt wird. Damit wird eine Zeile im Speicherzellenfeld 100 in einen ausgewählten Zustand gebracht, und die Speicherdaten einer Speicherzelle, die mit der ausgewählten Zeile verbunden ist, wird auf eine entsprechende Spalte (eine Bitleitung) übertragen. Dann wird der im Block 108 enthaltene Leseverstärker (durch ein Steuersignal von der Taktsignal-Steuerschaltung 114) aktiviert, und die Speicherdaten der Speicherzelle, die auf die jeweilige Spalte übertragen worden sind, werden verstärkt.

Andererseits erzeugt der Adreßpuffer 102 in Abhängigkeit von einem internen Steuersignal, das von der Taktsignal-Steuerschaltung 114 in Abhängigkeit vom Signal /CAS erzeugt wird, aus dem externen Adreßsignal ein internes Spaltenadreßsignal. Der Spaltendekoder 110 dekodiert das interne Spaltenadreßsignal vom Adreßpuffer 102, um ein Spaltenauswahlsignal zu erzeugen. Die Daten der Speicherzellen sind zum Zeitpunkt der Erzeugung des Spaltenauswahlsignals vom Leseverstärker im Block 108 bereits erfaßt und verstärkt worden, wodurch die Daten auf jeder Spalte bereits in einen stabilen Zustand gebracht worden sind.

Das IO-Gatter im Block 108 wird in Abhängigkeit vom Spaltenauswahlsignal vom Spaltendekoder 110 leitend gemacht, um eine entsprechende Spalte im Speicherzellenfeld 100 mit der Ein/Ausgabeschaltung 112 zu verbinden. Die Ein/Ausgabeschaltung 112 ist im Datenschreibmodus von einem Steuersignal von der Taktsignal- Steuerschaltung 114 abhängig, um interne Schreibdaten aus externen Schreibdaten zu erzeugen und die resultierenden Daten zum Block 108 zu übertragen, und um im Datenlesemodus externe Lesedaten aus internen Lesedaten zu erzeugen, die vom IO-Gatter im Block 108 übergeben werden.

Wie oben beschrieben worden ist, wird das Schreiben oder Lesen von Daten für eine Speicherzelle ausgeführt, die entsprechend einer Kreuzung einer Zeile und einer Spalte angeordnet ist, die vom Zeilendekoder 104 und Spaltendekoder 110 ausgewählt werden. Nun wird die Funktion des Boost-Signals Vpp beschrieben, das auf die ausgewählte Spalte im Speicherzellenfeld 100 übertragen wird.

Fig. 10 zeigt ein Schaltbild der Konfiguration einer dynamischen Speicherzelle. Wie in Fig. 10 dargestellt ist, weist eine dynamische Speicherzelle 120 einen Speicherzellenkondensator 124 zum Speichern von Information in der Form elektrischer Ladungen und ein Übertragungsgatter 122, das von einem Signalpotential auf einer Wortleitung WL abhängig ist, zum Verbinden des Speicherzellenkondensators 124 mit einer entsprechenden Bitleitung (Bitleitung BL in Fig. 10) auf. Eine Elektrode (die Zellplatte) des Speicherzellenkondensators 124 ist mit einem vorbestimmten Referenzpotential Vcp verbunden. Wie Wortleitung WL entspricht einer Zeile des Speicherzellenfeldes 100, das in Fig. 9 dargestellt ist, und die Bitleitungen BL und /BL entsprechen einer Spalte des Speicherzellenfeldes 100. Die Bitleitungen BL und /BL bilden ein Paar, und die Speicherzelle 120 ist an der Kreuzung einer Wortleitung und einem Paar von Bitleitungen BL, /BL angeordnet. In Fig. 10 ist ein Fall gezeigt, in dem die Speicherzelle 120 an der Kreuzung der Wortleitung WL und der Bitleitung BL angeordnet ist. Gewöhnlich ist eine andere dynamische Speicherzelle an der Kreuzung einer benachbarten Wortleitung und der Bitleitung /BL angeordnet. Unter Bezugnahme auf das Signaldiagramm von Fig. 11 wird nun der Erfassungsvorgang von Daten der dynamischen Speicherzelle beschrieben.

Wenn die Wortleitung WL ausgewählt ist, wird das Boost-Signal Vpp vom Worttreiber 106, der in Fig. 9 gezeigt ist, auf die Wortleitung WL übertragen. Damit wird das Übertragungsgatter 122 in der Speicherzelle 120 leitend gemacht, und der Speicherzellenkondensator 124 wird mit der Bitleitung BL gekoppelt. Die Bitleitungen BL und /BL werden während des Bereitschaftszustands auf ein Zwischenpotential (Vcc/2) vorgeladen und in einen elektrisch schwebenden Zustand gebracht, bevor das Potential der Wortleitung ansteigt. Das bewirkt, daß elektrische Ladungen zwischen der Bitleitung BL und dem Speicherzellenkondensator 124 verschoben werden, und das Potential der Bitleitung BL ändert sich entsprechend den Speicherdaten des Speicherzellenkondensators 124. Beim in Fig. 11 dargestellten Zustand speichert die Speicherzelle 120 den Wert "0", und das Potential der Bitleitung BL sinkt. Die andere Bitleitung /BL ist nicht mit der ausgewählten Speicherzelle verbunden und hält daher das Vorladepotential Vcc/2.

Dann wird der Leseverstärker aktiviert, um die Potentialdifferenz zwischen den Bitleitungen BL und /BL zu verstärken. Nachdem das Datenschreiben oder Datenlesen in die bzw. aus der Speicherzelle 120 ausgeführt worden ist, ist ein Speicherzyklus abgeschlossen, und das Potential der Wortleitung WL fällt auf einen "L"-Pegel.

Das Übertragungsgatter 122 in der dynamischen Speicherzelle 120 besteht gewöhnlich aus einem n-Kanal MOS-Transistor (einem Feldeffekttransistor mit isoliertem Gate), wie das in Fig. 10 dargestellt ist. Daher kann das Übertragungsgatter 122 eine Spannung gleich dem Potential, das an sein Gate angelegt wird, minus seiner eigenen Schwellenspannung durchlassen. Wenn das Potential der Wortleitung WL auf dem Pegel der Versorgungsspannung Vcc liegt, wird eine Spannung Vcc-Vth an den Speicherzellenkondensator 124 übertragen. Vth ist die Schwellenspannung des Übertragungsgatters 122.

Wenn die Speicherkapazität des Halbleiterspeichers ansteigt, sinkt die Größe der Speicherzelle. Wenn C eine Kapazität und V das übertragene Potential darstellen, dann wird die Menge der gespeicherten elektrischen Ladung Q folgendermaßen ausgedrückt:

Q = C . (V - Vcp)

Wie durch die oben angeführte Gleichung ausgedrückt wird, ist es notwendig, die übertragene Spannung V so groß wie möglich zu machen, um eine ausreichend große elektrische Ladung im Speicherzellenkondensator zu speichern. Daher wird das Potential der Wortleitung WL über die Versorgungsspannung Vcc angehoben, um die Versorgungsspannung Vcc an den Speicherzellenkondensator 124 zu übergeben. Durch Übertragen des Boost-Signals Vpp zum Zeitpunkt der Anstiegs des Potentials der Wortleitung WL, wird die Anstiegsrate des Potentials der Wortleitung WL vergrößert, und die Speicherdaten der Speicherzelle 120 werden mit hoher Geschwindigkeit auf die Bitleitung BL übertragen.

Ein solche Boost-Spannung Vpp wird auf dem Chip selbst (d. h. On- Chip) aus der Versorgungsspannung Vcc erzeugt, indem man eine Boosting-Schaltung mit einer kapazitiven Kopplung durch eine Bootstrap-Kapazität, eine Boosting-Schaltung mit einer Ladungspumpfunktion etc. verwendet.

Fig. 12 zeigt ein Schaltbild der Funktionen einer Substratvorspannung, die von der in Fig. 9 dargestellten VBB- Erzeugungsschaltung erzeugt wird. In Fig. 12 ist die Querschnittstruktur eines MOS-Transistors gezeigt. Wie in Fig. 12 dargestellt ist, weist der MOS-Transistor N-Fremdatombereiche 142 und 144 mit einer hohen Fremdatomkonzentration, die in der Oberfläche eines P-Halbleitersubstrats (oder einer P-Wanne) gebildet sind, und eine Gate-Elektrode 146, die auf der Substratoberfläche zwischen den Fremdatombereichen 142 und 144 mit einem Gate- Isolierfilm 145 dazwischen gebildet sind, auf.

Der in Fig. 12 gezeigte MOS-Transistor ist ein n-Kanal Transistor. Wenn eine Spannung mit "H"-Pegel an die Gate-Elektrode 146 angelegt wird, bildet sich eine Inversionsschicht in einem Kanalbereich 147 unter der Gate-Elektrode 146, und die Fremdatombereiche 142 und 144 werden durch den niedrigen Widerstand in der Oberfläche des Kanalbereichs 147 verbunden. Damit wird der MOS-Transistor in einen Durchlaßzustand gebracht. Die Schwellenspannung Vth eines solchen MOS-Transistors ändert sich in Abhängigkeit von der Oberflächen- Fremdatomkonzentration des Kanalbereichs 147. Die Oberflächen- Fremdatomkonzentration schwankt in Abhängigkeit von verschiedenen Parametern des Herstellungsprozesses.

Um die Schwankung der Schwellenspannung durch solche Schwankungen der Fremdatomkonzentration zu unterdrücken, wird ein konstantes Vorspannungspotential VBB an das Halbleitersubstrat 140 angelegt. Gewöhnlich wird eine negative Spannung von -2 V bis -3 V an das P- Halbleitersubstrat 140 angelegt, um die Schwellenspannung des MOS- Transistors zu stabilisieren. Durch Anlegen der Vorspannung VBB sinkt die Übergangskapazität, die sich zwischen den Fremdatombereichen 142 oder 144 und dem Halbleitersubstrat 140 bildet, wodurch die Betriebsgeschwindigkeit des MOS-Transistors verbessert wird.

Der MOS-Transistor ist von der benachbarten Zelle durch einen Zellenisolierbereich (einen Zellenisolieroxidfilm) 148 elektrisch isoliert. Auf dem Zellenisolierbereich 148 ist eine Signalleitung 150 angeordnet. Bei dieser Konfiguration wird durch eine an die Signalleitung oder Verdrahtungsschicht 150 angelegte Spannung unter dem Zellenisolierbereich 148 eine Inversionsschicht gebildet. Die Vorspannung VBB dient dazu, den parasitären MOS-Transistor daran zu hindern, leitend zu werden.

Die Substratvorspannung VBB wird für den Halbleiterspeicher ebenfalls auf dem Chip aus der Versorgungsspannung Vcc erzeugt, indem man eine Schaltung wie z. B. eine Ladungspumpschaltung (mit einem Kondensator) verwendet.

Ein auf dem Chip erzeugtes Spannungssignal für den Halbleiterspeicher umfaßt zusätzlich zum oben beschriebenen Wortleitungs-Boost-Signal und Substratvorspannungssignal bei einer Konfiguration mit geteilten Leseverstärkern ein Verbindungssteuersignal für Leseverstärker.

Fig. 13 zeigt ein Schaltbild der Anordnung des geteilten Leseverstärkers im Halbleiterspeicher. Wie in Fig. 13 dargestellt ist, teilen sich ein Bitleitungspaar BLA, /BLA des Speicherblocks MBA und ein Bitleitungspaar BLB, /BLB des Speicherblocks MBB einen Leseverstärker 160. Das Bitleitungspaar BLA, /BLA des Speicherblocks MBA und der Leseverstärker 160 sind über ein Verbindungsgatter 162 miteinander verbunden, und der Leseverstärker 160 und das Bitleitungspaar BLB, /BLB des Speicherblocks MBB sind über ein Verbindungsgatter 164 miteinander verbunden. Nun wird unter Bezugnahme auf das Signaldiagramm von Fig. 14 der Lesebetrieb für Speicherzellendaten unter Verwendung des geteilten Leseverstärkers von Fig. 13 beschrieben.

Wenn das Signal /RAS abfällt beginnt ein Speicherzyklus. In Abhängigkeit vom Abfall des Signal /RAS werden ein Dekodierung des Zeilenadreßsignals und eine Wortleitungs-Auswahlvorgang ausgeführt. Parallel zu diesen Vorgängen wird nur der Speicherblock, der eine ausgewählte Wortleitung enthält, mit dem Leseverstärker 160 verbunden, und der andere Speicherblock wird vom Leseverstärker 160 getrennt. Vor diesem Zustand ist der Leseverstärker 160 mit den Bitleitungspaaren BLA, BL/A und BLB, /BLB verbunden. Die Steuerung der Verbindung/Trennung von Leseverstärker 160 und den Bitleitungspaaren BLA, BL/A und BLB, /BLB wird durch Steuersignale ϕA bzw. ϕB ausgeführt.

Es werden verschiedene Verfahren zur Erzeugung der Steuersignale ϕA und ϕB betrachtet. Wie in Fig. 14(i) dargestellt ist, weisen im Bereitschaftszustand beide Steuersignale ϕA und ϕB den Pegel Vpp des Boost-Signals auf, und das Steuersignal ϕA oder ϕB für einen nicht ausgewählten Speicherblock (einen Speicherblock, der keine ausgewählte Wortleitung enthält) fällt auf den Pegel des Massepotentials Vss ab. Damit wird nur ein Bitleitungspaar eines Speicherblocks mit dem Leseverstärker 160 verbunden.

Anstelle der oben beschriebenen Konfiguration können, wie in Fig. 14(ii) dargestellt ist, im Bereitschaftszustand beide Steuersignale ϕA und ϕB den Pegel der Versorgungsspannung Vcc aufweisen, das Steuersignal für den ausgewählten Speicherblock erreicht den Boost- Signalpegel Vpp, und das Steuersignal für den nicht ausgewählten Speicherblock nimmt den Massepotentialpegel Vss an. Bei allen Verfahren wird für den ausgewählten Speicherblock durch das Steuersignal mit dem Boost-Signalpegel Vpp das Verbindungsgatter leitend gemacht, wodurch das Bitleitungspaar und der Leseverstärker 160 miteinander verbunden werden.

Nach dem Verbinden von ausgewähltem Speicherzellenblock und Leseverstärker 160 und dem Trennen von nicht ausgewähltem Speicherzellenblock und Leseverstärker 160 wird das Leseverstärker- Aktivierungssignal ϕSA aktiviert, und der Leseverstärker 160 führt einen Lesebetrieb aus. Damit werden die Daten der Speicherzelle, die mit der ausgewählten Wortleitung verbunden ist, erfaßt und verstärkt.

Wie oben beschrieben worden ist, wird durch Anlegen der Signale ϕA und ϕB mit Boost-Signalpegel Vpp an das Verbindungsgatter 162 oder 164 im Lesebetrieb der Übertragungsverlust des Signals im Verbindungsgatter 162 oder 164 (aufgrund der Schwellenspannung des MOS-Transistors, der das Verbindungsgatter bildet) eliminiert, so daß das Signal mit einem Versorgungsspannungspegel Vcc zuverlässig auf eine Bitleitung übertragen wird.

Bei der oben beschriebenen Konfiguration mit geteiltem Leseverstärker wird der Speicherzellenfeldblock in zwei Blöcke unterteilt. Daher wird die Länge der Bitleitungen im jeweiligen Speicherzellenfeld verkürzt, und die Bitleitungskapazität kann klein gemacht werden. Dadurch ist es möglich, eine ausreichende Auslesespannung mit hoher Geschwindigkeit auf ein Bitleitungspaar zu übertragen.

Fig. 15 zeigt das schematische Schaltbild einer Konfiguration zum Erzeugen des jeweiligen Steuersignals für die geteilte Leseverstärkeranordnung von Fig. 13. Wie in Fig. 15 dargestellt ist, weist die Schaltung zum Erzeugen der geteilten Lesesteuersignale einen RAS-Puffer 170, der das externe Signal /RAS zum Erzeugen des internen RAS-Signals empfängt, eine Leseverstärker- Aktivierungsschaltung 172, die das interne RAS-Signal vom RAS-Puffer 170 empfängt, um das Leseverstärker-Aktivierungssignal ϕSA zu einem vorbestimmten Zeitpunkt zu erzeugen, eine Vpp-Erzeugungsschaltung 176, die das Boost-Signal Vpp in Abhängigkeit vom internen RAS- Signal vom RAS-Puffer 170 zu einem vorbestimmten Zeitpunkt erzeugt, und eine Trennsteuerschaltung 174, die die Trennsteuersignale ϕA und ϕB in Abhängigkeit vom internen RAS-Signal, dem internen Adreßsignal RA und dem Boost-Signal Vpp erzeugt, auf. Als internes Adreßsignal RA wird z. B. ein höherwertiges Bit des internen Zeilenadreßsignals verwendet. Es ist möglich, einen Speicherblock mit einer ausgewählten Wortleitung durch eine vorbestimmte Anzahl höherwertiger Bits des Zeilenadreßsignals RA zu identifizieren. Die Vpp-Erzeugungsschaltung 176 erzeugt das Boost-Signal Vpp aus der Versorgungsspannung Vcc auf dem Chip.

Wie oben beschrieben worden ist, werden im Halbleiterspeicher Signale verschiedener Spannungspegel aus der Versorgungsspannung Vcc auf dem Chip selbst erzeugt. Nicht nur im dynamischen Direktzugriffsspeicher, sondern auch in EEPROMs, wie z. B. einem Flash-Speicher (einer elektrisch programmierbaren und löschbaren Halbleiterspeichervorrichtung), wird die Programmierspannung, die für den Programmierbetrieb notwendig ist, aus der Versorgungsspannung Vcc auf dem Chip selbst erzeugt.

Wenn das Boost-Signal Vpp und die Substratvorspannung VBB aus der Versorgungsspannung Vcc auf dem Chip selbst erzeugt werden, ist eine Spannung mit einem vorbestimmten oder höheren Pegel notwendig (oder im Fall einer negativen Spannung: eine Spannung mit einem vorbestimmten oder niedrigeren Pegel), um den Betriebsrahmen einzuhalten.

Andererseits wird die Größe der Komponenten mit einer Vergrößerung der Packungsdichte der Halbleitervorrichtungen, wie z. B. einem Halbleiterspeicher, immer geringer. Daher ist es hinsichtlich der Durchbruchspannung der Komponenten notwendig, das Anlegen einer höheren Spannung als unbedingt erforderlich zu vermeiden. Wenn beispielsweise das Boost-Signal Vpp als Wortleitungs-Treibersignal angelegt wird, tritt eine Zerstörung der Wortleitung (offener Stromkreis für eine Wortleitung, dielektrischer Durchbruch eines Zwischenschichtisolierfilms) oder ähnliches auf, wenn der Wortleitung eine höhere Spannung als unbedingt erforderlich zugeführt wird.

Auch im Fall der Substratvorspannung VBB mit negativem Pegel ist es möglich, wenn sich ein PN-Übergang in einem in Sperrichtung vorgespannten Zustand befindet und das negative Potential der Substratvorspannung VBB mehr als notwendig abgesenkt wird, daß der in Sperrichtung vorgespannte Zustand des PN-Übergangs weiter verstärkt wird. Das führt zur Zerstörung des PN-Übergangs (wenn ein Signal mit "H"-Pegel an einen N-Bereich angelegt wird).

Um die Erzeugung einer Spannung zu verhindern, deren Pegel höher als erforderlich ist, wird allgemein eine Schaltung zum Halten einer Spannung (im folgenden als Klemmschaltung bezeichnet) gebildet, wie das in Fig. 16 gezeigt ist. In Fig. 16 ist als Beispiel eine Konfiguration dargestellt, bei der der Spannungspegel des Boost- Signals Vpp, das von der Vpp-Erzeugungsschaltung 180 erzeugt wird, auf einem bestimmten Pegel festgehalten wird. Die Konfiguration der Schaltung, die die Substratvorspannung VBB erzeugt, ist ähnlich dazu. Die Klemmschaltung 182 dient dazu, zu verhindern, daß der Pegel des Boost-Signals Vpp, das von der Vpp-Erzeugungsschaltung 180 erzeugt wird, einen vorbestimmten Spannungspegel übersteigt.

Fig. 17 zeigt das Schaltbild einer bestimmten Konfiguration für die in Fig. 16 dargestellte Klemmschaltung. Wie in Fig. 17 gezeigt ist, weist die Klemmschaltung MOS-Transistoren 8a bis 8n auf, die zwischen einem Knoten 200 und einem Knoten, der ein als Referenzpotential dienendes Massepotential (GND) zuführt, in Reihe geschaltet sind. Jeder der MOS-Transistoren 8a bis 8n ist als Diode geschaltet, um einen Spannungsabfall ihrer Schwellenspannung Vth zu bewirken. Der Knoten 200 ist mit einer Signalleitung gekoppelt, auf die das Boost-Signal Vpp übertragen wird. Nun wird unter Bezugnahme auf die in Fig. 18 gezeigte Strom/Spannungs-Kennlinie der Betrieb der in Fig. 17 dargestellten Klemmschaltung beschrieben. In Fig. 18 gibt die Ordinate den Strom I und die Abszisse die Spannung V an. Die Kurve a zeigt die Strom/Spannungs-Kennlinie eines MOS- Transistors und die Kurve b die Strom/Spannungs-Kennlinie der Klemmschaltung von Fig. 17.

Bei jedem MOS-Transistor 8a bis Sn sind der Gate- und der Drain- Anschluß miteinander verbunden, und die Transistoren arbeiten im Sättigungsbereich. Die Strom/Spannungs-Kennlinie des MOS-Transistors im Sättigungsbereich wird durch die Kurve a in Fig. 18 angegeben. Genauer gesagt ist die Strom/Spannungs-Kennlinie durch folgende Gleichung gegeben, wenn ein Strom Ids durch einen MOS-Transistor fließt:

Ids = β . (Vgs - Vth)²

In dieser Gleichung stellt Ids den Drain-Strom, Vgs die Spannung zwischen Gate und Source und Vth die Schwellenspannung dar. Der Koeffizient β ist eine Konstante, die durch die geometrische Form und ähnliche Dinge des MOS-Transistors bestimmt ist. Die Strom/Spannungs-Kennlinie eines MOS-Transistors weist eine quadratische Form auf.

Wenn die Anzahl der MOS-Transistoren 8a bis 8n, die in der Klemmschaltung von Fig. 17 benutzt werden, gleich N ist, ist der Strom I vom Knoten 200 zum Massepotential (Referenzpotential) GND durch folgende Gleichung gegeben, vorausgesetzt, daß die Schwellenspannungen Vth aller MOS-Transistoren 8a bis 8n gleich sind:

I = β . (V/N - Vth)² = (β/N²) . (V - N . Vth)²

Es ist möglich, die oben angeführte Gleichung unter der Bedingung anzuwenden, daß die Durchlaßwiderstände der MOS-Transistoren 8a bis 8n alle gleich sind, die Spannungen zwischen Drain und Source übereinstimmen, die an die jeweiligen MOS-Transistoren 8a bis 8n angelegt werden, und daß die Ströme durch die jeweiligen MOS- Transistoren 8a bis 8n gleich sind.

Entsprechend der oben angeführten Gleichung fließt der Strom I, wenn die Spannung V am Knoten 200 die Beziehung V < N . Vth erfüllt. Genauer gesagt wird in einer Klemmschaltung das N-fache der Schwellenspannung Vth eines jeden MOS-Transistors 8a bis 8n, die deren Bestandteile bilden, als Referenzspannung genommen. Wenn die Spannung V am Knoten 200 den Wert N . Vth übersteigt, fließt vom Knoten 200 zum Massepotential GND ein Strom, der bewirkt, daß das Potential am Knoten 200 sinkt. Damit wird ein unnötiger Anstieg der Spannung V am Knoten 200 verhindert.

Wenn jedoch, wie oben beschrieben, die MOS-Transistoren einfach in Reihe geschaltet sind, ist die über einen MOS-Transistor angelegt Spannung gleich V/N. Wie aus der obigen Gleichung ersichtlich ist, liefert die Strom/Spannungs-Kennlinie der Klemmschaltung eine etwas flachere Kurve als die eines einzelnen MOS-Transistors, wie durch die Kurve b der Fig. 18 dargestellt wird. Genauer gesagt ist in der Klemmschaltung von Fig. 17 die Stärke der Änderung des Stroms I bezüglich der Änderung der Spannung V am Knoten 200 gleich 1/N² der Änderung des einzelnen MOS-Transistors, wodurch es nicht möglich ist, schnell einen Stromfluß entsprechend der Änderung der Spannung V am Knoten 200 zu bewirken. Daher ist es nicht möglich, mit hoher Geschwindigkeit auf die Änderung der Spannung V am Knoten 200 zu reagieren. Das verursacht das Problem, daß die Stromstärke zum Zeitpunkt des Haltebetriebs nicht ausreichend ist, und daß ein Leckstrom fließt, wenn kein Strom notwendig ist.

Weil das Haltepotential (im folgenden als Klemmpotential bezeichnet) durch ein ganzzahliges Vielfaches der Schwellenspannung Vth des MOS-Transistors bestimmt wird, können nur diskrete Werte als Klemmpotentiale implementiert werden. Das führt zu dem Problem, daß ein beliebiges Klemmpotential nicht einfach eingestellt werden kann.

Wenn die Anzahl der MOS-Transistoren in der Klemmschaltung ansteigt, wird der MOS-Transistor, der vom Massepotential GND weiter entfernt ist, von Substrateffekten mehr beeinflußt und weist eine höhere Schwellenspannung Vth auf. Genauer gesagt steigt das Source- Potential für einen weiter vom Massepotential GND entfernten MOS- Transistor an, wenn das Substratpotential in den jeweiligen MOS- Transistoren 8a bis 8n konstant ist. Das verursacht einen Anstieg des Unterschieds zwischen Source-Potential und Substratpotential. Damit steigt die Substratvorspannung effektiv an, und die Schwellenspannung des MOS-Transistors wird höher. Daher tritt das zusätzliche Problem auf, daß es schwierig ist, das Klemmpotential genau einzustellen.

Aus der GB 2 250 358 A ist ein Referenzspannungsgenerator zum Erzeugen einer Referenzspannung bekannt, bei dem ein Transistor eine von der Referenzspannung abhängige Spannung erzeugt. Ein weiterer Transistor arbeitet als ein Emitterfolger zum Halten des Basispotentials auf einem bestimmten Wert. Aus dieser Druck schrift ist weiter ein Referenzspannungsgenerator bekannt, der einen Differenzverstärker verwendet, der eine Referenzspannung und eine zu der zu erzeugenden Referenzspannung proportionale Spannung vergleicht und ein entsprechendes Steuersignal erzeugt. Mit dem Steuersignal wird die Leitfähigkeit eines Transistors zum Halten der zu erzeugenden Referenzspannung gesteuert.

Aus der EP 0 496 424 A2 ist eine Schaltung zum Erzeugen einer konstanten Spannung bekannt.

Aus der GB 2 238 890 A ist eine Schaltung zum Stabilisieren einer Referenzspannung bekannt.

Aus dem am nächsten kommenden Stand der Technik, Patent Ab stracts of Japan, E-773, 15. Juni 1989, Vol. 13/No. 259, ist eine Schutzschaltung für eine integrierte Schaltung bekannt, die das Fließen eines zu hohen Stroms zu einem MOS-Transistor ver hindern soll. Die Schutzschaltung weist einen ersten und einen zweiten Knoten, zwischen denen eine Spannung angelegt ist, eine Zener-Diode, eine Diode und einen Widerstand, die in Reihe zwi schen die beiden Knoten geschaltet sind, und einen Transistor, der parallel zu der Zener-Diode, der Diode und dem Widerstand zwischen den ersten und den zweiten Knoten geschaltet ist, wobei seine Steuerelektrode mit dem Verbindungsknoten zwischen der Diode und dem Widerstand verbunden ist, auf. Die Spannung zwi schen den beiden Knoten ist auf die Summe der Zener-Spannung der Zener-Diode, der Durchbruchsspannung der Diode und der Basis- Emitter-Spannung des Transistors begrenzt, aber sie kann nicht auf einem gewünschten Pegel gehalten werden.

Aus der DE 28 13 073 C2 ist eine Diskriminator-Schaltung be kannt, die beim Erreichen eines vorbestimmten Wertes einer ver änderlichen Versorgungsgleichspannung über ein Schaltelement ein definiertes Ausgangssignal abgibt, bei der an die Versorgungs gleichspannungsquelle eine Stromspiegelschaltung angeschlossen ist, durch die ein Eingangsstrom in definierter Weise auf zwei Stromzweige aufgeteilt wird, wobei in dem einen Stromzweig eine Begrenzungsschaltung angeordnet ist, durch die der Anstieg der Versorgungsgleichspannung auf einen bestimmten Maximalwert be grenzt wird, während im anderen Stromzweig das das Ausgangs signal abgebende Schaltelement angeordnet ist. Die Stromspiegel schaltung bewirkt einen Spiegelstrom, der kein Konstantstrom ist, zum Durchschalten des als Transistors ausgebildeten Schalt elementes beim Überschreiten eines bestimmten Spannungspegels. Das Durchschalten des Transistors setzt ein Flip-Flop.

Aufgabe der Erfindung ist es, eine Schaltung zum Halten einer Spannung anzugeben, in der ein gewünschtes Haltepotential ein fach eingestellt werden kann, und in der der Haltebetrieb genau und mit hoher Geschwindigkeit ausgeführt werden kann.

Diese Aufgabe wird gelöst durch eine Schaltung nach Anspruch 1.

In der Schaltung nach einer ersten Ausführungsform wird ein Transistor als Mittel zum Halten des ersten Knotens (Halteknoten) benutzt. Der Transistor empfängt die Referenzspannung an seinem Steuerelektrodenknoten. Damit ist es möglich, einen Stromfluß entsprechend der Potentialdifferenz zwischen dem Steuerelektrodenknoten und dem Halteknoten zu bewirken. Weil ein Transistor als Haltemittel benutzt wird, ändert sich der Stromfluß durch den Transistor schnell in Abhängigkeit von einer Potentialänderung des Halteknotens. Dadurch wird das Potential des Halteknotens genau und mit hoher Geschwindigkeit auf einem vorbestimmten Potential festgehalten.

In der Schaltung nach einer zweiten Ausführungsform der vorliegenden Erfindung erzeugt die Spannungserzeugungsschaltung eine trimmbare konstante Spannung entsprechend einem konstanten Strom, und das Haltemittel wird von einem Feldeffekttransistor gebildet. Daher ist es möglich, daß sich die Stromstärke zwischen dem Halteknoten und dem Referenzpotentialknoten (dem zweiten Knoten) mit hoher Geschwindigkeit entsprechend dem Potential des Halteknotens ändert. Dadurch ist es möglich, einen Haltebetrieb entsprechend der Potentialänderung am Halteknoten schnell und mit hoher Geschwindigkeit auszuführen.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1: ein Schaltbild der Konfiguration einer Schaltung nach einer Ausführungsform der vorliegenden Erfindung;

Fig. 2: ein Schaltbild der speziellen Konfiguration der Konstantstromquelle von Fig. 1;

Fig. 3: ein Diagramm der Beziehung zwischen der Gate-Spannung und der Source-Spannung eines Halte-MOS-Transistors, der in den Fig. 1 und 2 dargestellt ist, und der zu haltenden Spannung;

Fig. 4: die Strom/Spannungs-Kennlinie des Halte-MOS-Transistors von Fig. 1;

Fig. 5: ein Schaltbild der Konfiguration einer Schaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung;

Fig. 6: ein Schaltbild der speziellen Konfiguration der Konstantstromquelle von Fig. 5;

Fig. 7: ein Schaltbild der Konfiguration einer Schaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung;

Fig. 8: ein Schaltbild der Konfiguration einer Schaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung;

Fig. 9: ein Schaltbild der allgemeinen Konfiguration eines Halbleiterspeichers;

Fig. 10: das Schaltbild einer Speicherzelle des Halbleiterspeichers von Fig. 9;

Fig. 11: ein Signaldiagramm des Betriebs zum Lesen von Daten aus der in Fig. 10 gezeigten Speicherzelle;

Fig. 12: ein Diagramm zur Erläuterung der Funktionen einer Substratvorspannung im Halbleiterspeicher;

Fig. 13: das Schaltbild der Anordnung geteilter Leseverstärker in einem Halbleiterspeicher;

Fig. 14: ein Signaldiagramm des Lesebetriebs im Halbleiterspeicher durch die in Fig. 13 dargestellte Anordnung geteilter Leseverstärker;

Fig. 15: ein Blockschaltbild der Schaltungskonfiguration zur Erzeugung der Steuersignale von Fig. 13;

Fig. 16: das Schaltbild eines Abschnitts, der im Halbleiterspeicher ein Boost-Signal erzeugt;

Fig. 17: das Schaltbild einer Halteschaltung; und

Fig. 18: ein Diagramm der Strom/Spannungs-Kennlinie der Halteschaltung und der Strom/Spannungs-Kennlinie eines MOS-Transistors.

Fig. 1 zeigt ein Schaltbild der Konfiguration einer Halteschaltung nach einer Ausführungsform der vorliegenden Erfindung. Die in Fig. 1 dargestellte Halteschaltung (im folgenden als Klemmschaltung bezeichnet) hält den Potentialpegel eines Boost- Signals Vpp fest, das am Knoten 200 erscheint, der als erster oder Halteknoten (Klemmknoten) dient. Wie in Fig. 1 gezeigt ist, weist die Klemmschaltung einen Haltetransistor (Klemmtransistor) 1, der zwischen dem Knoten 200 und einem Knoten gebildet ist, der ein Referenzpotential (Massepotential GND) liefert, zum Halten (Festklemmen) eines Potentials V, das am Knoten 200 erscheint, auf einem vorbestimmten Potentialpegel, einen trimmbaren Widerstand 2 zum Anlegen einer Gate-Spannung VG an den Klemmtransistor 1, Transistoren 3, 4 zum Ausgeben eines konstanten Stroms Io an den Widerstand 2 und eine Konstantstromquelle 5 auf.

Der Klemmtransistor 1 besteht aus einem p-Kanal MOS-Transistor, dessen Source und Substratbereich mit dem Knoten 200 gekoppelt sind und dessen Drain mit einem Referenzpotentialknoten (im folgenden einfach als "Massepotential GND" bezeichnet) verbunden ist.

Der Widerstand 2 besteht aus einem trimmbaren Widerstand, wie z. B. einem Polysiliziumwiderstand, dessen Widerstand auf einen gewünschten Wert R eingestellt ist. Als Trimmverfahren kann Laser- Glühen oder ein ähnliches Verfahren angewandt werden. Der Widerstand 2 kann aus einer Mehrzahl von Widerstandselementen gebildet werden, die parallel angeordnet sind, wobei jeder Widerstand über ein Sicherungselement mit dem Massepotential GND verbunden ist. Durch Abschmelzen mit einem Laser wird der Widerstandswert R auf einen vorbestimmten Wert eingestellt. Der zwischen einen Knoten 210 (dem Gate des Transistors 1) und dem Massepotential GND geschaltete Widerstand 2 legt eine konstante Spannung VG entsprechend dem Produkt Io . R aus dem durchfließenden Strom Io und dem Widerstandswert R an das Gate des Transistors 1 an.

Der Transistor 3 besteht aus einem P-Kanal MOS-Transistor, dessen Substratbereich und Source zusammen mit dem Knoten 200 verbunden sind, dessen Drain mit dem Knoten 210 verbunden ist, und dessen Gate mit dem Gate und der Drain des Transistors 4 verbunden sind.

Der Transistor 4 besteht aus einem P-Kanal MOS-Transistor, dessen Source und Substratbereich zusammen mit dem Knoten 200 verbunden sind, dessen Drain mit dem Gate des Transistors 3 und dem Gate des Transistors 4 sowie mit der Konstantstromquelle verbunden ist. Die Transistoren 3 und 4 bilden einen Stromspiegelverstärker. Bei der in Fig. 1 dargestellten Konfiguration liefern die Transistoren 3 und 4 denselben Strom Io.

Fig. 2 zeigt ein Schaltbild für ein Beispiel der Konfiguration der Konstantstromquelle von Fig. 1. Figur stellt die Verbesserung einer Schaltung dar, die z. B. in "Analog Integrated Circuit Design Technology or VLSI" von P. R. Gray et al., herausgegeben von John Wiley & Sons, Inc. (übersetzt von Y. Nagata et al. und herausgegeben von Bifukan in Japan) beschrieben ist.

Wie in Fig. 2 dargestellt ist, weist die Konstantstromquelle 5 einen p-Kanal MOS-Transistor 220, dessen Source mit einem Knoten für das Versorgungspotential Vcc (im weiteren einfach als "Versorgungsknoten Vcc" bezeichnet), dessen Gate mit einem Knoten 240 und dessen Drain mit einem Knoten 242 verbunden ist, einen Widerstand 222, dessen erstes Ende mit der Versorgungsspannung Vcc und dessen zweites Ende mit dem Knoten 240 verbunden ist, einen p-Kanal MOS-Transistor 224, dessen Source mit dem Knoten 240, dessen Drain mit dem Knoten 244 und dessen Gate mit dem Knoten 242 verbunden ist, einen n-Kanal MOS- Transistor 226, dessen Drain mit dem Knoten 242, dessen Gate mit dem Knoten 244 und dessen Source mit dem Massepotential GND verbunden ist, einen n-Kanal MOS-Transistor 228, dessen Drain mit dem Knoten 244, dessen Gate mit dem Knoten 244 und dessen Source mit dem Massepotential GND verbunden ist, und einen n-Kanal MOS-Transistor 230, dessen Gate mit dem Knoten 244 und dessen Source mit dem Massepotential GND verbunden ist und dessen Drain den konstanten Strom Io empfängt, auf. Bevor der Betrieb der in Fig. 1 gezeigten Klemmschaltung beschrieben wird, wird die in Fig. 2 dargestellte Konstantstromquelle kurz erläutert.

Die Transistoren 226 und 228 bilden einen Stromspiegelverstärker. Auch die Transistoren 228 und 230 bilden einen Stromspiegelverstärker. Es wird der Fall betrachtet, daß der Strom IA zum Widerstand 222 fließt. Das Potential des Knotens 240 erreicht entsprechend dem Strom IA den Pegel Vcc - IA . R222. R222 stellt den Wert des Widerstands 222 dar.

Es wird der Fall betrachtet, daß der Strom IA kleiner als ein vorbestimmter Wert ist. In diesem Fall steigt das Potential des Knotens 240 an, die Leitfähigkeit des Transistors 220 sinkt und das Potential des Knotens 242 wird gesenkt. Das bewirkt, daß die Leitfähigkeit des Transistors 224 ansteigt, der Strom durch den Widerstand 222 ansteigt und das Potential des Knotens 240 fällt.

Damit steigt die Leitfähigkeit des Transistors 220 erneut an, das Potential des Knotens 240 steigt an und die Leitfähigkeit des Transistors 224 sinkt, wodurch der Strom normal durch den Widerstand 222 fließt. Über den Knoten 244 wird der durch den Transistor 224 fließende Strom dem Transistor 228 zugeführt. Der Knoten 244 ist mit den Gates der Transistoren 226, 228 und 230 verbunden. Das führt dazu, daß dieselbe Strommenge über die Transistoren 226, 228 und 230 fließt (wenn die Größe der Transistoren 226, 228 und 230 übereinstimmt).

Damit ist der über den Knoten 244 fließende Strom gleich dem Strom, der über den Knoten 242 fließt. Schließlich ist auch der Strom, der über den Widerstand 222 fließt, gleich groß wie der Widerstand über den Transistor 220. Gewöhnlich ist der Strom IA durch den Widerstand 222, d. h. der Strom I über den Knoten 244, durch folgende Gleichung gegeben:

I = |VthP|/R222

worin Vthp die Schwellenspannung des Transistors 220 darstellt. Ein konstanter Strom gleich oder entsprechen dem Strom I fließt über den Transistor 230.

Die oben beschriebene Konfiguration wird als Bias-Schaltung mit Schwellenspannungsreferenz bezeichnet. Der oben beschriebene Stromausdruck wird durch Auswählen eines ausreichend kleinen Bias- Stroms IA und ein großes Verhältnis (W/L) der Gate-Breite zur Gate- Länge des Transistors 220 implementiert.

Fig. 3 zeigt ein Diagramm der Beziehung zwischen der Source-Spannung und der Gate-Spannung des Klemmtransistors, der in Fig. 1 dargestellt ist, und der zu haltenden Spannung. In Fig. 3 gibt die Ordinate die Source-Spannung VS und die Gate-Spannung VG des Klemmtransistors 1 und die Abszisse die Spannung V, die am Knoten 200 festgeklemmt (gehalten) werden soll, an. Unter Bezugnahme auf die Fig. 1 und 3 wird nun der Betrieb der Klemmschaltung beschrieben.

Die Konstantstromquelle 5 bewirkt, daß der konstante Strom Io über den Transistor 4 fließt. Wenn die Gate-Spannungen der Transistoren 3 und 4 gleich sind und bei MOS-Transistoren 3 und 4, die eine Stromspiegelschaltung bilden, im Sättigungsbereich arbeiten, wird von der Konstantstromquelle 5 ein konstanter Strom Io gleich dem Strom Io über den MOS-Transistor 3 ausgegeben. Damit beträgt die Spannung VG am Knoten 210 VG = Io . R. Die Bedingung, unter der der MOS- Transistor im Sättigungsbereich arbeitet, lautet folgendermaßen.

|VDS| ≧ |VGS - Vth

Im angeführten Ausdruck bezeichnet VDS die Spannung zwischen Drain und Source des MOS-Transistors, VGS die Spannung zwischen Gate und Source und Vth die Schwellenspannung.

Wenn die an den Knoten 200 angelegte Spannung V sinkt, arbeitet der Transistor 3 in einem nicht-gesättigten Bereich. Wenn genauer gesagt die an den Knoten 200 angelegte Spannung V folgende Beziehung erfüllt:

V < VG + |Vthp

dann sinkt die Spannung zwischen Gate und Source des MOS-Transistors 3. Der MOS-Transistor 3 arbeitet in einem nicht-gesättigten Bereich, so daß der darin fließende Strom geringer als der von der Konstantstromquelle 5 zugeführte konstante Strom Io ist. Gewöhnlich ist der Strom IDS, den der MOS-Transistor im nicht-gesättigten Bereich ausgibt, gegeben als:

IDS = β . {2(VGS - Vth) . VDS - VDS²}

Wenn der MOS-Transistor 3 in einem nicht-gesättigten Bereich arbeitet, ist die Spannung VG des Knotens 210 gleich:

VG @ V

Im oben angeführten Ausdruck wird der Spannungsabfall über den Transistor 3 vernachlässigt.

Genauer gesagt liefert der MOS-Transistor 3 einen Strom vom Knoten 200 an den Knoten 210. Daher wird nur dann der Strom ausgegeben, wenn das Potential VG des Knotens 210 niedriger als die an den Knoten 200 angelegte Spannung V ist. Daher ist die Spannung V, die am Knoten 210 auftritt, entsprechend dem Wert der Spannung V am Knoten 200 proportional zu V oder gleich der konstanten Spannung Io.R.

Das Gate des MOS-Transistors 1 ist mit dem Knoten 210 verbunden, um die Spannung VG zu empfangen. Die Source des MOS-Transistors 1 ist mit dem Knoten 200 verbunden, um die Spannung V zu empfangen. Daher sind in Fig. 3 die Gate-Spannung VG und die Source-Spannung VS des MOS-Transistors 1 angegeben. Genauer gesagt behält die Gate-Spannung VG einen im wesentlichen konstanten Wert bei, wenn die Spannung V des Knotens 200 einen konstanten Wert (Io . R, wobei der Spannungsabfall über den Transistor 3 vernachlässigt wird) übersteigt. Andererseits ändert sich die Source-Spannung VS des MOS- Transistors 1 entsprechend der Spannung V des Knotens 200.

Die Spannung zwischen Gate und Source des MOS-Transistors 1 erhält man als Potentialdifferenz (VG - VS) zwischen den zwei Kurven (VS und VG) in Fig. 3. Die Potentialdifferenz (VG - VS) ist gewöhnlich negativ, weil für die Messung die Source als Referenz angenommen wird.

Wenn der Absolutwert der Spannung zwischen Gate und Source, d. h. |VG - VS|, größer als der Absolutwert der Schwellenspannung Vthp, d. h. |Vthp| ist, schaltet der MOS-Transistor 1 durch, so daß ein Strom I fließt. Der Strom I ist gegeben durch:

I = β . (|VG - V| - |VthP|)² = β . {V - (VG + |Vthp|)}²

Wie in Fig. 4 dargestellt ist, fließt der Strom I entsprechend einer quadratischen Funktion über den Transistor 1, wenn die an den Knoten 200 angelegte Spannung den Wert VG + |Vthp| übersteigt. Damit wird die Spannung V am Knoten 200 innerhalb eines Bereiches bis auf VG + |Vthp| festgehalten.

In Fig. 4 gibt die Ordinate den Strom I und die Abszisse die Spannung V an.

Wie oben beschrieben worden ist nimmt die Strom/Spannungs-Kennlinie der Klemmschaltung durch Verwenden eines MOS-Transistors als Klemmtransistor eine quadratische Form an. Es kann eine Strom/Spannungs-Kennlinie erzielt werden, die so steil wie für einen einzelnen MOS-Transistor ist. Es ist möglich, der Änderung der Spannung V am Knoten 200 mit hoher Geschwindigkeit zu folgen, wodurch es möglich wird, die Spannung V präzise auf ein vorbestimmtes Potential festzuklemmen.

Das Klemmpotential wird durch das Potential VG des Knotens 210 (dem Gate des MOS-Transistors 1) bestimmt. Das Potential des Knotens 210 wird durch den Wert des Trimmwiderstandes 2 festgelegt. Daher kann das Klemmpotential genau und auf einfache Weise auf einen beliebigen Wert eingestellt werden.

Fig. 5 zeigt das Schaltbild der Konfiguration einer Klemmschaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung. Wie in Fig. 5 dargestellt ist, weist die Klemmschaltung einen n-Kanal MOS-Transistor 11 zum Ausgeben des Stroms I vom Massepotential GND an einen Knoten 212, einen Trimmwiderstand 12, der zwischen das Massepotential GND und das Gate des MOS-Transistors 11 geschaltet ist, einen n-Kanal MOS-Transistor 13 zum Steuern der Stromstärke durch den Trimmwiderstand 12, eine Konstantstromquelle 15, die den konstanten Strom Io ausgibt, und einen n-Kanal MOS-Transistor 14 zum Empfangen des konstanten Stroms Io von der Konstantstromquelle 15 auf. Gate und Drain des MOS-Transistors 14 sind miteinander verbunden, und der MOS-Transistor 14 arbeitet im Sättigungsbereich und bewirkt, daß derselbe Strom wie der Strom Io von der Konstantstromquelle fließt.

Die MOS-Transistoren 13 und 14 bilden eine Stromspiegelschaltung. Im gewöhnlichen Betrieb fließt derselbe Strom Io wie der Strom Io über den MOS-Transistor 14 über den MOS-Transistor 13. In diesem Zustand ist die Gate-Spannung VG des MOS-Transistors 11 gleich -Io . R. Es wird angenommen, daß das Massepotential GND gleich 0V ist. Die Source des MOS-Transistors 11 ist mit dem Knoten 212 verbunden. Der MOS-Transistor 11 wird entsprechend der Potentialdifferenz zwischen dem Potential V des Knotens 212 und der Gate-Spannung VG in einen Durchlaß/Sperrzustand gebracht und gibt einen Strom entsprechend der Potentialdifferenz an den Knoten 212 ab.

Genauer gesagt, schaltet der MOS-Transistor 11 durch, wenn die Spannung V des Knotens 212 unter VG-Vthn liegt, und führt dem Knoten 212 den Strom Io zu. Mit anderen Worten klemmt der MOS-Transistor 11 die Spannung V des Knotens 212 auf das Potential -Io . R - Vthn fest. Vthn ist die Schwellenspannung des MOS-Transistors 11.

Die Konfiguration der in Fig. 5 dargestellten Klemmschaltung kann im wesentlichen durch Ersetzen der Kanalleitfähigkeitstypen der MOS- Transistoren in der Klemmschaltung nach Fig. 1 implementiert werden. Daher führt die in Fig. 5 gezeigte Klemmschaltung den Klemmbetrieb ähnlich wie die Klemmschaltung nach Fig. 1 aus. Genauer gesagt steuert der MOS-Transistor 13 die Stromstärke über den Trimmwiderstand 12 entsprechend dem Potentialpegel der Spannung V des Knotens 212, wodurch der Potentialpegel der Gate-Spannung VG des Transistors 11 gesteuert wird. Bei dieser Konfiguration wird die Spannung V des Knotens 212 auf einem vorbestimmten negativen Potentialpegel festgeklemmt. Die in Fig. 5 gezeigte Klemmschaltung wird in einer Ausgangsstufe einer Schaltung benutzt, die die Substratvorspannung VBB mit einem negativen Potential erzeugt.

Fig. 6 zeigt ein Schaltbild eines Beispiels für die Konfiguration der Konstantstromquelle von Fig. 5. Wie in Fig. 6 dargestellt ist, weist die Konstantstromquelle 15 p-Kanal MOS-Transistoren 250 und 252, deren Sources mit dem Versorgungspotential Vcc verbunden sind und die eine Stromspiegelschaltung bilden, einen n-Kanal MOS- Transistor 254, dessen Gate mit einem Knoten 263, dessen erster Leitungsanschluß mit einem Knoten 261 und dessen zweiter Leitungsanschluß mit einem Knoten 265 verbunden ist, einen n-Kanal MOS-Transistor 256, dessen Gate mit dem Knoten 265, dessen erster Leitungsanschluß mit dem Knoten 263 und dessen zweiter Leitungsanschluß mit dem Massepotential GND verbunden ist, einen Widerstand 258, der zwischen den Knoten 265 und das Massepotential GND geschaltet ist, und einen p-Kanal MOS-Transistor 260, dessen Source mit der Versorgungsspannung Vcc und dessen Gate mit dem Knoten 261 verbunden ist und dessen Drain den Strom Io liefert, auf.

Die Konfiguration der in Fig. 6 dargestellten Konstantstromquelle 15 kann durch Ersetzen der Leitfähigkeitstypen der MOS-Transistoren der Komponenten und durch Ersetzen der Versorgungsspannung Vcc durch das Massepotential GND in der Konstantstromquelle nach Fig. 2 implementiert werden. Daher stimmt der Betrieb der Konstantstromquelle 15, die in Fig. 6 dargestellt ist, mit dem der Konstantstromquelle 5 nach Fig. 2 überein. Die Rückkopplungen der MOS-Transistoren 254 und 256 bewirken, daß ein konstanter Strom über den Widerstand 258 fließt, und die Stromspiegelungsvorgänge der MOS- Transistoren 250 und 252 bewirken, daß über den MOS-Transistor 256 derselbe Strom wie durch den Widerstand 258 fließt. Die Transistoren 252 und 260 bilden eine Stromspiegelschaltung. Daher gibt der MOS- Transistor 260 den konstanten Strom Io aus. Der Potentialpegel des Knotens 265 stimmt im wesentlichen mit der Schwellenspannung Vth des MOS-Transistors 256 überein. Diese Bedingung kann durch ausreichendes Absenken des Bias-Stroms, der über den Transistor 256 fließt, und durch Wählen eines großen Verhältnisses von Kanalbreite zu Kanallänge (W/L) des MOS-Transistors 256 implementiert werden, wie im Hinblick auf die in Fig. 2 gezeigte Konstantstromquelle beschrieben worden ist.

Bei der in Fig. 5 dargestellten Konfiguration der Klemmschaltung ist die Konstantstromquelle 15 zwischen den MOS-Transistor 14 und die Versorgungsspannung Vcc geschaltet. Der Grund dafür ist, daß die Substratvorspannung VBB ungefähr gleich -2 V bis -3 V beträgt und somit einen kleinen Absolutwert aufweist, während das Boost-Signal Vpp gewöhnlich auf einem Pegel von 6 V bis 8 V liegt. Genauer gesagt ist z. B. in der Konfiguration der Konstantstromquelle 15 nach Fig. 6 eine Potentialdifferenz 2.|Vthp| im p-Kanal MOS-Transistor 260 notwendig, um den konstanten Strom Io stabil durch den MOS- Transistor 260 abzugeben (das Gate-Potential des Transistors 260 liegt um |Vthp| unter der Versorgungsspannung). Daher kann bei dieser Konfiguration die Konstantstromquelle 15 nicht mit einem Strom vom Massepotential GND versorgt werden.

Wenn der Absolutwert der negativen Spannung, die am Knoten 212 auftritt, ausreichend groß ist, ist es jedoch möglich, die Konstantstromquelle 15 zwischen dem MOS-Transistor 14 und dem Massepotential GND anzuordnen (vgl. Konfiguration nach Fig. 1). Mit anderen Worten kann man auch eine Konfiguration verwenden, bei der die Konstantstromquelle 15 mit dem Massepotential GND anstelle dem Versorgungspotential Vcc verbunden ist.

Fig. 7 zeigt ein Schaltbild der Konfiguration einer Klemmschaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung. Die in Fig. 7 dargestellte Klemmschaltung ist eine Modifikation der in Fig. 1 gezeigten Klemmschaltung. Genauer gesagt sind anstelle der Konstantstromquelle 5 in der Klemmschaltung nach Fig. 1 n-Kanal MOS- Transistoren 6 und 7 sowie eine Konstantstromquelle 25 gebildet. Gate und Drain des n-Kanal MOS-Transistors 7 sind miteinander verbunden, die Drain empfängt den konstanten Strom Io von der Konstantstromquelle 25 und die Source ist mit dem Massepotential GND verbunden. Die Drain des n-Kanal MOS-Transistors 6 ist mit Gate und Drain des p-Kanal MOS-Transistors 4, die Source ist mit dem Massepotential GND und das Gate mit dem Gate des MOS-Transistors 7 verbunden. Genauer gesagt bilden die MOS-Transistoren 6 und 7 eine Stromspiegelschaltung und arbeiten gewöhnlich im Sättigungsbereich, um denselben Stromfluß Io zu verursachen.

Die p-Kanal MOS-Transistoren 3 und 4 bilden ähnlich wie im Fall der Klemmschaltung nach Fig. 1 eine Stromspiegelschaltung. Die p-Kanal MOS-Transistoren 3 und 4 geben den konstanten Strom Io an den Trimmwiderstand 2 ab und stellen das Gate-Potential des Klemmtransistors 1 auf ein vorbestimmtes Potential ein. Der Betrieb der in Fig. 7 dargestellten Klemmschaltung stimmt mit dem der Klemmschaltung nach Fig. 1 überein.

Entsprechend der in Fig. 7 gezeigten Konfiguration ist es möglich, eine Konstantstromschaltung (Konstantstromquelle 25 und MOS- Transistor 7 zwischen dem Versorgungspotential Vcc und dem Massepotential GND anzuordnen. Beim Einschalten wird das Boost- Signal in einen stabilen Zustand gebracht, nachdem die Versorgungsspannung Vcc stabil geworden ist (das Boost-Signal Vpp wird aus der Versorgungsspannung Vcc erzeugt). Durch Konfigurieren der Konstantstromschaltung so, daß der Strom von der Versorgungsspannung Vcc dem Massepotential GND zugeführt wird, wie in Fig. 7 dargestellt ist, befindet sich die Versorgungsspannung Vcc beim Einschalten daher in einem stabilen Zustand. Andererseits kann die Konstantstromquelle 25 selbst für den Fall eines instabilen Zustands der Boost-Spannung Vpp den konstanten Strom Io stabil ausgeben. Es wird verhindert, daß ein instabiles Boost-Signal Vpp unnötig festgehalten wird, und die Klemmschaltung arbeitet stabil. Beispielsweise kann die Konfiguration der Konstantstromquelle nach Fig. 6 als Konstantstromquelle 25, die in Figur gezeigt ist, verwendet werden.

Fig. 8 zeigt ein Schaltbild der Konfiguration einer Klemmschaltung nach einer weiteren Ausführungsform der vorliegenden Erfindung. Die in Fig. 8 dargestellte Klemmschaltung stellt eine Modifikation der in Fig. 5 gezeigten Klemmschaltung dar. Elemente entsprechend denen der Klemmschaltung nach Fig. 5 sind mit denselben Bezugszeichen versehen. Die in Fig. 8 gezeigte Klemmschaltung weist p-Kanal MOS- Transistoren 16 und 17 sowie eine Konstantstromquelle 35 anstelle der Konstantstromquelle 15 der Klemmschaltung von Fig. 5 auf. Gate und Drain des p-Kanal MOS-Transistors 17 sind miteinander verbunden, und der Transistor gibt den konstanten Strom Io von der Versorgungsspannung Vcc an die Konstantstromquelle 35 aus. Der p- Kanal MOS-Transistor 16 bildet zusammen mit dem p-Kanal MOS- Transistor 17 eine Stromspiegelschaltung, um den vorbestimmten Strom Io an den n-Kanal MOS-Transistor 14 auszugeben.

Bei dieser Konfiguration empfängt die Konstantstromquelle 35 über den MOS-Transistor 17 einen Strom von der Versorgungsspannung Vcc. Daher wird beim Einschalten, wenn die Versorgungsspannung stabilisiert wird, der konstante Strom Io stabil erzeugt, um den konstanten Strom Io vom p-Kanal MOS-Transistor 16 durch einen Stromspiegelvorgang zu erzeugen. Damit kann in den n-Kanal MOS- Transistoren 13 und 14, die eine andere Stromspiegelschaltung bilden, der vorbestimmte Strom Io erzeugt werden. Damit kann man eine Klemmschaltung erzielen, die den Strom Io stabil erzeugen kann, unnötige Haltevorgänge (Klemmvorgänge) für die instabile Substratvorspannung VBB verhindert, und selbst dann stabil arbeitet, wenn die Substratvorspannung VBB beim Einschalten noch nicht stabilisiert ist. Die in Fig. 2 gezeigte Schaltungskonfiguration kann als Konstantstromquelle 35 von Fig. 8 benutzt werden.

Wie oben beschrieben worden ist, wird in einem Pfad, der vom Klemmknoten (200 oder 212) verschieden ist, eine Konstantstromschaltung zwischen der Versorgungsspannung Vcc und dem Massepotential GND gebildet, und die Gate-Spannung des Klemmtransistors wird durch Verwenden des konstanten Stroms gesteuert, der von der Konstantstromschaltung erzeugt wird. Damit kann eine Schaltungskonfiguration erzielt werden, die den konstanten Strom Io stabil erzeugt, und die Klemmvorgänge durch den instabilen Strom verhindert, der durch die instabile Haltespannung (Klemmspannung) (Vpp oder VBB) verursacht wird. Es wird ein Klemmvorgang stabil ausgeführt, selbst wenn die Klemmspannung (Vpp oder VBB) beim Einschalten instabil ist.

Bei den oben beschriebenen Ausführungsformen werden ein Wortleitungs-Treibersignal, eine hohe Programmierspannung oder ein Leseverstärkertrennungs/verbindungssignal in einem geteilten Leseverstärker und eine Substratvorspannung in einem Halbleiterspeicher als Spannung beschrieben, die festgeklemmt werden soll. Die Klemmschaltung nach der vorliegenden Erfindung kann jedoch auf jede Spannung angewandt werden, die auf dem Chip selbst oder in einer Schaltung aus der Versorgungsspannung Vcc erzeugt wird.

Die vorliegende Erfindung kann ferner so konfiguriert werden, daß ein konstanter Strom mit einem Wert, der verschieden ist vom Strom Io, der von einer Konstantstromquelle ausgegeben wird, über einen Trimmwiderstand fließt.

Wie oben beschrieben worden ist, kann entsprechend der vorliegenden Erfindung eine Klemmschaltung mit einer schnell ansteigenden Strom/Spannungs-Kennlinie implementiert werden, weil die Klemmvorgänge unter Verwendung eines Transistorelements ausgeführt werden.

Weil ein einstufiges Transistorelement benutzt wird, das den Stromfluß über einen Klemmknoten entsprechend einem Referenzpotential von einer Referenzpotential-Erzeugungsschaltung steuert, ist es möglich, den Stromfluß durch den Klemmknoten in Abhängigkeit von einer Änderung des Potentials am Klemmknoten mit hoher Geschwindigkeit zu ändern, dadurch wird es möglich, eine Klemmschaltung zu schaffen, die das Referenzpotential genau und mit hoher Geschwindigkeit auf einem vorbestimmten Potential festklemmt.

Weil eine Spannungserzeugungsschaltung mit einem Trimmwiderstand, der eine Spannung entsprechend einem konstanten Strom von einer Konstantstromquelle erzeugt, und eine Klemmschaltung, die die Stärke des Stroms über einen Klemmknoten entsprechend der Spannung steuert, die von der Spannungserzeugungsschaltung erzeugt wird, gebildet werden, ist es möglich, durch Einstellen des Trimmwiderstands auf einen geeigneten Wert auf einfache Weise eine Klemmschaltung mit einem beliebigen Pegel zu implementieren. Weil ein Transistorelement als Klemmtransistor benutzt wird, ist es möglich, eine Klemmschaltung mit einer schnell ansteigenden Strom/Spannungs- Kennlinie zu implementieren.

Claims

1. Schaltung zum Halten einer an einem ersten Knoten (200; 212) angelegten Spannung, mit
einem Referenzspannungs-Erzeugungsmittel (2, 3, 4, 5; 12, 13, 14, 15; 2, 3, 4, 6, 7, 25; 12, 13, 14, 16, 17, 35), das zwischen dem ersten Knoten (200; 212) und einem zweiten Knoten ausgebil det ist, zum konstanten Erzeugen einer von der Spannung an dem ersten Knoten (200; 212) unabhängigen Referenzspannung (VG), wobei an dem zweiten Knoten ein Referenzpotential (GND) auf einem vorbestimmten Pegel anliegt, und
einem ersten Transistor (1; 11), dessen erster Leitungsanschluß mit dem ersten Knoten (200; 212) verbunden ist, dessen zweiter Leitungsanschluß mit dem zweiten Knoten verbunden ist, und des sen Steuerelektrode zum Empfangen der vorbestimmten Referenz spannung (VG) von dem Referenzspannungs-Erzeugungsmittel geschal tet ist.

2. Schaltung nach Anspruch 1, bei der das Referenzspannungs-Erzeugungsmittel
ein Konstantstrommittel (3, 4, 5; 3, 4, 6, 7, 25; 13, 14, 15; 13, 14, 16, 17, 35) zum Ausgeben eines konstanten Stromes (I₀) an einen Ausgabeknoten (210), und
einen Spannungserzeuger (2; 12) mit einem Widerstandselement (2; 12) mit einem fest eingestellten Widerstandswert (R), das zwi schen den Ausgabeknoten (210) und den zweiten Knoten geschaltet ist, zum konstanten Erzeugen der Referenzspannung (V_G) entspre chend des konstanten Stroms (I₀), den das Konstantstrommittel zu führt, aufweist.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Konstantstrommittel einen zweiten Transistor (3; 13) aufweist, der zwischen den ersten Knoten (200; 212) und das Wi derstandselement (2; 12) geschaltet und von einem Spannungswert des ersten Knotens (200; 212) abhängig ist, zum Ausgeben des konstanten Stroms (I₀) an das Widerstandselement (2; 12).

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Transistor (1) ein p-Kanal-Feldeffekttransistor (1) ist und der zweite Transistor (3) dem Widerstandselement (2) den konstanten Strom (In) zuführt, wenn das Potential des ersten Knotens (200) einen vorbestimmten Pegel übersteigt, und eine Spannung, die an dem Widerstandselement (2) erzeugt wird, an die Steuerelektrode des ersten Transistors (1) angelegt wird. (Fig. 1, 7)

5. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der erste Transistor (11) ein n-Kanal-Feldeffekttransistor (11) ist und der zweite Transistor (13) dem ersten Knoten (212) einen Strom von dem Widerstandselement (12) zuführt, wenn das Potential des ersten Knotens (212) einen vorbestimmten Pegel unterschreitet, wobei das Potential, das am Widerstandselement (12) erzeugt wird, an die Steuerelektrode des ersten Transistors (11) angelegt wird. (Fig. 5, 8)

6. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Konstantstrommittel (3, 4, 5; 3, 4, 6, 7, 25)
eine Konstantstromquellenschaltung (5; 6, 7, 25) zum Ausgeben des konstanten Stroms (I₀) an den zweiten Knoten,
den zweiten Transistor (3), der zwischen den ersten Knoten (200) und den Ausgabeknoten (210) geschaltet ist, und
einen dritten Transistor (4), der zwischen den ersten Knoten (200) und die Konstantstromquellenschaltung (5; 6, 7, 25) so ge schaltet ist, daß der zweite und der dritte Transistor (3, 4) eine Stromspiegelschaltung bilden, aufweist. (Fig. 1, 7)

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Konstantstromquellenschaltung (6, 7, 25)
eine Konstantstromquelle (25) zum Ausgeben des vorbestimmten konstanten Stroms,
einen vierten Transistor (7), der zwischen den zweiten Transi stor und die Konstantstromquelle (25) geschaltet ist, und
einen fünften Transistor (6), der zwischen den dritten Transi stor (4) und den zweiten Knoten in einer Stromspiegelanordnung mit dem vierten Transistor (7) geschaltet ist, aufweist. (Fig. 7)

8. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß das Konstantstrommittel (13, 14, 15; 13, 14, 16, 17, 35)
eine Konstantstromquellenschaltung (15; 16, 17, 35) zum Ausgeben des konstanten Stroms (I₀) von einem dritten Knoten, der ein an deres Referenzpotential (Vcc) empfängt,
den zweiten Transistor (13), der zwischen den Ausgabeknoten und den ersten Knoten (212) geschaltet ist, und
einen dritten Transistor (14), der zwischen den ersten Knoten und die Konstantstromquellenschaltung (15; 16, 17, 35) so ge schaltet ist, daß er mit dem zweiten Transistor (13) eine Strom spiegelschaltung bildet, aufweist. (Fig. 5, 8)

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Konstantstromquellenschaltung (16, 17, 35)
eine Konstantstromquelle (35) zum Ausgeben des konstanten Stroms an den zweiten Knoten,
einen vierten Transistor (17), der zwischen den dritten Knoten und die Konstantstromquelle (35) geschaltet ist, und
einen fünften Transistor (16), der zwischen den dritten Knoten und den dritten Transistor in einer Stromspiegelanordnung mit dem vierten Transistor (17) geschaltet ist, aufweist. (Fig. 8)

10. Schaltung nach einem der Ansprüche 2 bis 4, 6 oder 7, dadurch gekennzeichnet, daß die Spannung, die am ersten Knoten (200) anliegt, ein hoch getriebenes Wortleitungs-Treibersignal ist, das auf eine ausge wählte Wortleitung in einem Speicherzellenfeld in einer Spei chervorrichtung übertragen wird.

11. Schaltung nach einem der Ansprüche 2, 3, 5, 8 oder 9, dadurch gekennzeichnet, daß die Spannung, die am ersten Knoten (212) anliegt, eine Vor spannung ist, die an ein Halbleitersubstrat (140) mit einem darauf gebildeten Element angelegt wird.

12. Schaltung nach einem der Ansprüche 2 bis 4, 6 oder 7, dadurch gekennzeichnet, daß die Spannung, die am ersten Knoten (200) anliegt, ein hoch getriebenes Steuersignal (ϕA, ϕB) zum Verbinden einer ausgewähl ten Bitleitung (BLA, /BLA, BLB, /BLB) mit einem Leseverstärker (160) in einer Anordnung mit geteiltem Leseverstärker in einer Halbleiterspeichervorrichtung ist.