DE60120150T2

DE60120150T2 - EMV gerechter Spannungsregler mit kleiner Verlustspannung

Info

Publication number: DE60120150T2
Application number: DE60120150T
Authority: DE
Inventors: Petr Kamenicky
Original assignee: AMI Semiconductor Belgium BVBA
Current assignee: AMI Semiconductor Belgium BVBA
Priority date: 2001-07-26
Filing date: 2001-07-26
Publication date: 2007-05-10
Anticipated expiration: 2021-07-27
Also published as: EP1280033A1; DE60120150D1; US20030020445A1; US6670842B2; JP2003157120A; EP1280033B1

Description

Gebiet der Erfindung
Die vorliegende Erfindung betrifft Spannungsregler. Insbesondere betrifft die vorliegende Erfindung EMV-gerechte Spannungsregler.
Technisches Gebiet
Seit dem Beginn elektronischer Entwicklungen wurde elektrisches Rauschen als problematisch für elektronische und elektrische Schaltungen erkannt. Elektrische Interferenzen und die Frequenzen, bei welchen sie auftreten, wachsen mit der raschen Verbreitung von elektrischen und elektronischen Vorrichtungen.
Heutzutage muss man berücksichtigen, dass nahezu jede Vorrichtung, die nach dem Prinzip sich bewegender Elektronen von einem Punkt zu einem anderen arbeiten, entweder eine Quelle oder ein Empfänger elektromagnetischer Interferenzen (EMI) sein kann.
Wenn zwei elektrische oder elektronische Vorrichtung miteinander in derselben Umgebung oder in demselben System betrieben werden müssen, kann das Konfliktpotenzial zwischen diesen unbeabsichtigten Transmittern und Empfängern signifikant sein und Probleme auslösen. Manche Probleme werden in dem ersten Prototyp der neuen Vorrichtung offensichtlich, falls sie dazu neigt, selbst zu interferieren. Dies kann auftreten, wenn die Entwicklung zu einem starken Emitter und einem empfindlichen Empfänger in demselben Gehäuse führt.
Jedoch, falls eine Schaltung nur ein starker Emitter oder nur ein empfindlicher Empfänger ist, besteht hierbei das Potenzial für spätere Probleme, aber es kann nicht erkannt werden, bis der Entwurf das Entwicklungslabor verlassen hat, und die Vorrichtung auf elektromagnetische Verträglichkeit (EMC) getestet wird.
Herkömmliche Transkonduktanz-Regler sind nicht EMC-störsicher. Sie werden üblicherweise als empfindliche Empfänger betrachtet. Elektromagnetische Interferenzen werden daher gewöhnlicherweise zu einer Instabilität an dem Ausgang führen. Herkömmliche Lösungen bestehen aus dem Hinzufügen von Filtern in der Eingangsleitung zum Wegfiltern des EMC-Rauschens aus diesem Eingangssignal. Solche Filter sind sehr teuer und benötigen externe Komponenten.
Die US 5,436,552 beschreibt eine Klemmschaltung, die einen Spannungspegel eines Boost-Signals Vpp abklemmt, das an einem Knoten auftritt. Die Abklemmschaltung dieses Dokuments beinhaltet eine Konstantstromquelle, die Transistoren aufweist. Die Schaltung beinhaltet ferner einen Stromspiegel, der aus zwei p-Kanal-MOS-Transistoren besteht, die beide ihre Substrate und ihr Source durch den Knoten miteinander verbunden haben. Der Abklemmtransistor hat sein eigenes Source und Substrat miteinander mit dem Knoten gekoppelt und sein Drain ist mit einem Referenzspannungsversorgungsknoten verbunden. Wenn die Spannung des Knotens einen konstanten Wert überschreitet, hält die Gate-Spannung im Wesentlichen einen konstanten Wert. Da die Abklemmoperationen unter Verwendung eines Transistorelements durchgeführt werden, kann eine Abklemmschaltung mit einer Spannung-Stromcharakteristik implementiert werden, die einen starken Anstieg aufweist.
In der US 5,510,699 ist ein Spannungsregler beschrieben, der eine Stromquelle und eine Anzahl von Stromspiegeln aufweist. Der Source-Anschluss eines ersten p-Kanal-Transistors ist mit der Ausgangsleitung gekoppelt. Der p-Kanal-Transistor hat sein Source mit seinem Substrat verbunden und ist als Source-Folger verbunden. Somit wird eine RF-Interferenz effektiver in dem Spannungsregler unterdrückt und die elektromagnetische Verträglichkeit (EMC) des Spannungsreglers verbessert. Bei dem in diesem Dokument beschriebenen Spannungsregler wird eine effektive Unterdrückung von Effekten der Spannungsversorgung von Beginn an bereitgestellt. Daher werden Interferenzen aufgrund einfallender Radiofrequenz-Energie oder eingeleiteter Interferenzen unterdrückt.
Aufgabe der Erfindung
Die vorliegende Erfindung hat zur Aufgabe, eine EMC-Verträglichkeit für Transkonduktanz-Regler mit einer p-Typ aktiven Komponente bereitzustellen.
Zusammenfassung der Erfindung
Die vorliegende Erfindung ist eine Spannungsreglerschaltung zum Bereitstellen einer geregelten Ausgangsspannung an einem Ausgangsanschluss, wobei die Reglerschaltung beinhaltet:
eine Stromquelle, die einen Stromquellen-MOSFET beinhaltet,
eine Stromspiegelschaltung, die einen Treiber MOSFET und eine Folger MOSFET beinhaltet, die beide die Source mit dem Substrat verbunden haben, der zwischen der Stromquelle und dem Ausgangsterminal angeordnet ist,
die operativ verknüpft ist, um eine Eingangsspannung V_in auf die geregelte Ausgangsspannung zu regeln,
dadurch gekennzeichnet,
dass die Schaltung ferner einen EMC-stabiliserenden PMOS-Transistor aufweist, der sein Drain mit seinem Substrat verbunden hat und in Serie mit einem der Treiber oder Folger MOSFET angeordnet ist.
In einer Ausführungsform der vorliegenden Erfindung ist das Gate des EMC-stabilisierenden PMOS-Transistors mit dem Gate des Folger MOSFET gekoppelt und das Drain des EMC stabilisierenden PMOS-Transistors ist mit der Source des Folger MOSFET gekoppelt.
In einer weiteren Ausführungsform ist die Source des EMC-stabilisierenden PMOS-Transistors mit dem Drain des Folger MOSFET verbunden. Vorzugsweise ist das Gate des EMC-stabilisierenden PMOS-Transistors auf einer vorbestimmten Spannung V_bias gehalten. Die vorbestimmte Spannung sollte vorzugsweise extern und unabhängig von der Eingangsspannung sein.
In einer weiteren Ausführungsform ist das Drain des EMC-stabilisierenden PMOS-Transistors mit der Source des Treiber MOSFET verbunden.
In einer bevorzugten Ausführungsform beinhaltet die Spannungsreglerschaltung der Erfindung einen zweiten EMC-stabilisierenden MOSFET, der sein Drain mit seinem Substrat verbunden hat und in Serie mit dem Treiber oder dem Folger MOSFET angeordnet ist. Offensichtlich ist dieser zweite EMC-stabilisierende MOSFET in Serie mit dem MOSFET des Stromspiegels angeordnet, der noch nicht durch den ersten EMC-stabilisierenden PMOS-Transistor stabilisiert war.
Vorzugsweise ist die Source des EMC-stabilisierenden PM0S-Transistors mit dem Drain des Folger MOSFET verbunden und die Source des zweiten EMC-stabilisierenden MOSFET ist mit dem Drain des Treiber MOSFET verbunden, wobei beide der EMC-stabilisierenden PMOS-Transistoren und der zweite EMC-stabilisierende MOSFET verbunden sind. Vorzugsweise werden die Gates des EMC-stabilisierenden PMOS-Transistors und des zweiten EMC-stabilisierenden MOSFET auf einer vorbestimmten Spannung (V_bias) gehalten, die vorzugsweise extern und unabhängig von der Eingangsspannung sein sollte.
Ein anderer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zum Verbessern einer EMC-Stabilität einer elektronischen Schaltung, die mindestens eine Schaltungs-MOSFET aufweist, dessen Source mit seinem Substrat verbunden ist, gekennzeichnet durch den Schritt eines Bereitstellens eines EMC-stabilisierenden PMOS-Transistors, der sein Gate mit seinem Substrat verbunden hat und in Serie mit dem Schaltungs-MOSFET angeordnet ist.
Kurzbeschreibung der Zeichnungen
1 stellt die grundlegende Ladungsreglerausgangsstruktur und ihre EMC-äquivalente Schaltung (vorangehend durch ein "Äquivalenz-Zeichen") dar.
2 und 3 stellen Ausführungsformen der vorliegenden Erfindung und ihre äquivalenten EMC-Schaltungen dar.
4 stellt eine bevorzugte Ausführungsform der vorliegenden Erfindung und ihre EMC-äquivalente Schaltung dar.
Detaillierte Beschreibung der Ausführungsformen
Die EMC-Störsicherheit wird immer wichtiger. Die in dieser Anmeldung aufgezeigte Lösung ist einfach und kostengünstig. Die vorliegende Erfindung beinhaltet die Verwendung eines PMOS dessen Rohkörper oder Substrat mit dem Drain zwischen der zu schützenden Vorrichtung und dem Knoten mit der EMC-Störung verbunden ist. Eine Diode zwischen der Eingangsversorgung und der geregelten Versorgung wird mittels einer zusätzlichen Diode in antiserieller Verbindung beseitigt.

– In der Ausgangstreiber-Struktur: ein Transistor (M3) ist hinzugefügt, wobei sein Substrat mit seinem Drain verbunden ist, und möglicherweise durch eine feste Vorspannungsquelle (siehe Beispiele 1 und 2) vorgespannt ist.
– In der Steuerstruktur: ein Transistor M4, der ebenso mit einem Drain verbunden ist und mit derselben festen Vorspannung wie M3 vorgespannt ist, und als Abschirmung gegenüber N1 verwendet wird (siehe Beispiel 3).

Das Drain des EMC schützenden PMOS-Transistors ist mit seinem Substrat oder Rohkörper verbunden, der in den meisten CMOS-Prozessen den n-Graben betrifft. Dies steht den in den meisten aktiven Schaltungen verwendeten Transistoren entgegen, wie z. B. der Stromspiegelschaltung des Spannungsreglers, die ihre Quellen mit ihrem Substrat verbunden aufweisen. Der Drain-Kontakt des EMC-stabilisierenden PMOS ist somit z. B. über eine Metall-Leitung mit dem n-Grabenkontakt verbunden. Jedoch können auch andere Methoden zum Realisieren dieser Verbindung verwendet werden.
Eine geregelte Versorgung gemäß der vorliegenden Erfindung wird geregelt bleiben und sogar unter starken EMC-Bedingungen an der Eingangsversorgungsleitung konstant bleiben, wie nachfolgend in den nächsten Paragraphen erläutert wird.
Eine grundlegende LD-Regler-Ausgangsstruktur mit einem Stromspiegel, wie in dem Stand der Technik, ist in der 1 gezeigt. Sie weist keine EMC-Störsicherheit auf. Tatsächlich wird, wenn die Eingangsspannung geringer als die Ausgangsspannung ist, der Lastkondensator C_Load schnell über eine parasitäre Diode D₁ entladen. Dieser Kondensator wird nur über den begrenzten Strom von M₂ aufgeladen, wenn die Eingangsspannung höher als die Ausgangsspannung ist. In diesem Fall von elektromagnetischer Interferenz wird der C_Load daher mehr entladen als geladen und die Ausgangsspannung fällt ab, welches zu Stabilitätsproblemen führen kann. Das EMC-Äquivalent dieser Topologie nach dem Stand der Technik ist rechts von 1 gezeigt.
Die Erfindung wird nachfolgend mittels mehrerer nicht-einschränkender Beispiele und Figuren erläutert.
Beispiel 1:
Eine verbesserte Schaltung kann in 2 (links) gesehen werden, zusammen mit ihrer EMC-äquivalenten Schaltung (rechts). Wenn die Eingangsspannung geringer als die Ausgangsspannung ist, wird C_Load über D₁ und M₃ in Serie entladen; wenn die Eingangsspannung größer als die Ausgangsspannung ist, wird C_Load über D₂ und M₂ in Serie geladen. Aufgrund dieser symmetrischen Struktur erhält C_Load seine DC-Ladung und macht die Schaltung EMC stabil.
Beispiel 2:
In der Ausführungsform von Beispiel 1 ist ein zusätzliches Gate (M₃) mit net1 verbunden. Dieses Problem kann unter Verwendung der Schaltung von 3 gelöst werden. Rechts ist ihr EMC-Schaltungs-Äquivalent gezeigt. Ein Entladen des C_Load über D1 und M3 in Serie tritt auf, wenn die Eingangsspannung geringer als die Ausgangsspannung ist, und wenn die Eingangsspannung höher als die Ausgangsspannung ist, wird der C_Load über D₂ und M₂ in Serie aufgeladen.
V_bias ist eine externe Spannungsquelle. Eine solche Vorspannungsquelle kann einfach aus einer Stromquelle und einem Widerstand gebildet werden und wird daher nicht weiter beschrieben.
Beispiel 3: Bevorzugte Ausführungsform der Erfindung
Das letzte zu lösende Problem, um die Schaltung EMC vollständig verträglich zu machen, ist die Stromquellenvorrichtung I_control. Sie wird üblicherweise aus einer n-Typ-Vorrichtung gebildet und hat eine parasitäre Diode (D₄) zu dem Substrat. Falls eine zusätzliche Schaltung nicht hinzugefügt wird, wird D₄ einen DC-Pegelverschub (aufwärts) von V(net1) verursachen und in Konsequenz wird sich R_on von M₂ erhöhen und der C_Load wird entladen werden.
Um dies zu vermeiden, wird ein Transistor M₄ hinzugefügt, wie dies links in der 4 gesehen werden kann. Der D₄ ist von net1 entkoppelt: Es gibt keine n-Verbindung an net1. Selbst wenn net1 negativ bezüglich dem Substrat während eines EMI-Ereignisses wird, würde dies nicht die Ausgangsspannung wesentlich beeinflussen. Ebenso ist in 4 die EMC-äquivalente Schaltung (rechts) dargestellt.

Claims

Spannungsreglerschaltung zum Bereitstellen einer geregelten Ausgangspannung an einem Ausgangsanschluss, mit: einer Spannungsquelle (I_control) mit einem Stromquellen-MOSFET, einer Stromspiegelschaltung, die einen Treiber-MOSFET (M₁) und einen Folger-MOSFET (M₂) beinhaltet, die beide die Source mit dem Substrat verbunden haben, welche zwischen der Stromquelle und dem Ausgangsanschluss zwischengeschaltet ist, der betriebsmäßig verknüpft ist, um eine Eingangsspannung (V_in) in die geregelte Ausgangsspannung zu regeln, dadurch gekennzeichnet, dass die Schaltung ferner einen elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistor beinhaltet, dessen Drain mit seinem Substrat verbunden ist, der zwischen eine zu schützende Schaltung und einen Knoten mit elektromagnetischen Kompatibilitätsstörungen verbunden ist und in Serie mit einem der Treiber- oder Folger-MOSFETS angeordnet ist.
Spannungsreglerschaltung nach Anspruch 1, wobei Drain des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors mit der Source des Folger-MOSFET gekoppelt ist.
Spannungsreglerschaltung nach Anspruch 2, wobei das Gate des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors mit dem Gate des Folger-MOSFET gekoppelt ist.
Spannungsreglerschaltunq nach Anspruch 1, wobei die Source des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors mit dem Drain des Folger-MOSFET gekoppelt ist.
Spannungsreglerschaltung nach Anspruch 4, wobei das Gate des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors auf eine vorbestimmte Spannung (V_bias) gehalten ist.
Spannungsregler nach Anspruch 5, wobei die vorbestimmte Spannung extern von der Eingangsspannung und unabhängig von der Eingangsspannung ist.
Spannungsreglerschaltung nach Anspruch 1, wobei der Drain des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors mit der Source des Treiber-MOSFETS gekoppelt ist.
Spannungsreglerschaltung nach Anspruch 1, die ferner einen zweiten elektromagnetisch kompatibilitätsstabilisierenden MOSFET aufweist, dessen Drain mit seinem Substrat verbunden ist und der in Serie mit einem der Treiber- oder Folger-MOSFETS angeordnet ist.
Spannungsreglerschaltung nach Anspruch 8, wobei die Source des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors mit dem Drain des Folger-MOSFETS gekoppelt ist und wobei die Source des zweiten elektromagnetisch kompatibilitätsstabilisierenden MOSFETS mit dem Drain des Treiber-MOSFETS verbunden ist, wobei die Gates des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors und des zweiten elektromagnetisch kompatibilitätsstabilisierenden MOSFETS verbunden sind.
Spannungsreglerschaltung nach Anspruch 9, wobei das rate des elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors und des zweiten elektromagnetisch kompatibilitätsstabilisierenden MOSFETS auf eine vorbestimmte Spannung (V_bias) gehalten sind, welche extern von der Eingangsspannung und unabhängig von der Eingangsspannung ist.
Verfahren zum Verbessern einer elektromagnetischen Kompatibilitätsstabilität einer elektronischen Schaltung, die mindestens einen Schaltungs-MOSFET aufweist, dessen Source mit seinem Substrat verbunden ist, gekennzeichnet durch den Schritt eines Bereitstellens eines elektromagnetisch kompatibilitätsstabilisierenden PMOS-Transistors, dessen Drain mit seinem Substrat verbunden ist und der in Serie mit dem Schaltungs-MOSFET angeordnet ist, wobei der elektromagnetisch kompatibilitätsstabilisierende PMOS-Transistor zwischen der elektronischen Schaltung und einem Knoten mit einer elektromagnetischen Kompatibilitätsstörung verbunden ist.