JPH01311711A - クリップ回路 - Google Patents
クリップ回路Info
- Publication number
- JPH01311711A JPH01311711A JP63144312A JP14431288A JPH01311711A JP H01311711 A JPH01311711 A JP H01311711A JP 63144312 A JP63144312 A JP 63144312A JP 14431288 A JP14431288 A JP 14431288A JP H01311711 A JPH01311711 A JP H01311711A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- clip
- transistor
- response
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、クリップ回路に関し、特に、電圧制御がな
されるべきノードのクリップ電圧を変化させることの可
能なりリップ回路に関する。
されるべきノードのクリップ電圧を変化させることの可
能なりリップ回路に関する。
［従来の技術］
第８図は、ツェナーダイオードを用いた従来のクリップ
回路を示す回路図である。第８図を参照して、このクリ
ップ回路は、電圧制御がなされるべき信号線３０と接地
との間に逆方向に接続されたツェナーダイオード１７を
含む。
回路を示す回路図である。第８図を参照して、このクリ
ップ回路は、電圧制御がなされるべき信号線３０と接地
との間に逆方向に接続されたツェナーダイオード１７を
含む。
動作において、信号線３０の電圧ｖ１が上昇することに
より、ツェナーダイオード１７に逆バイアス電圧がかか
る。逆バイアス電圧がツェナーダイオード１７の降伏電
圧に達したとき、降伏電流が流れる。したがって、信号
線３０の電圧ｖ１は所定のクリップ電圧（ここでは降伏
電圧）Ｖｃｌｉｐ以下に制御される。
より、ツェナーダイオード１７に逆バイアス電圧がかか
る。逆バイアス電圧がツェナーダイオード１７の降伏電
圧に達したとき、降伏電流が流れる。したがって、信号
線３０の電圧ｖ１は所定のクリップ電圧（ここでは降伏
電圧）Ｖｃｌｉｐ以下に制御される。
第９図は、複数のダイオードを用いた従来のクリップ回
路を示す回路図である。第９図を参照して、このクリッ
プ回路は、信号線３０と接地との間に順方向に接続され
た３つのダイオード１８ないし２０の直列接続を含む。
路を示す回路図である。第９図を参照して、このクリッ
プ回路は、信号線３０と接地との間に順方向に接続され
た３つのダイオード１８ないし２０の直列接続を含む。
動作において、信号線３０の電圧Ｖ１が上昇することに
より、ダイオード１８ないし２０は順方向の電圧を受は
オンする。１つのダイオードがオンするときの電圧降下
を、たとえば、約０．６Ｖとすると、３つのダイオード
１８ないし２０による電圧降下は約１．８Ｖとなる。信
号線３０の電圧Ｖ１は約１，８Ｖのクリップ電圧Ｖｃ
ｌ ｉ ｐ以下に制御される。
より、ダイオード１８ないし２０は順方向の電圧を受は
オンする。１つのダイオードがオンするときの電圧降下
を、たとえば、約０．６Ｖとすると、３つのダイオード
１８ないし２０による電圧降下は約１．８Ｖとなる。信
号線３０の電圧Ｖ１は約１，８Ｖのクリップ電圧Ｖｃ
ｌ ｉ ｐ以下に制御される。
［発明が解決しようとする課題］
従来のクリップ回路は、以上のように構成されており、
次のような課題がある。まず、クリップ電圧Ｖｃｌｉｐ
が一度設定されると、それを必要に応じて変化させるこ
とができないという課題がある。次に、ツェナーダイオ
ードが用いられた場合、これをチップ内にＭＯＳプロセ
スで設けることが難しく、プロセスが複雑で高価になる
。また、クリップ電圧Ｖｃ Ｉ ｉ ｐをあまり小さく
できないという課題もある。一方、複数のダイオードが
用いられた場合、たとえば約０．６Ｖという離散的な電
圧値でしかクリップ電圧Ｖｃｌｉｐが？すられないとい
う課題がある。
次のような課題がある。まず、クリップ電圧Ｖｃｌｉｐ
が一度設定されると、それを必要に応じて変化させるこ
とができないという課題がある。次に、ツェナーダイオ
ードが用いられた場合、これをチップ内にＭＯＳプロセ
スで設けることが難しく、プロセスが複雑で高価になる
。また、クリップ電圧Ｖｃ Ｉ ｉ ｐをあまり小さく
できないという課題もある。一方、複数のダイオードが
用いられた場合、たとえば約０．６Ｖという離散的な電
圧値でしかクリップ電圧Ｖｃｌｉｐが？すられないとい
う課題がある。
この発明は、上記のような課題を解決するためになされ
たもので、制御がなされるべきノードのクリップ電圧を
変化させることのできるクリップ回路を得ることを目的
とする。
たもので、制御がなされるべきノードのクリップ電圧を
変化させることのできるクリップ回路を得ることを目的
とする。
［課題を解決するだめの手段］
この発明に係るクリップ回路は、必要に応じて変化させ
ることが可能なりリップ電圧を与える手段と、電圧制御
がなされるべきノードの電圧とクリップを与える手段か
ら与えられた電圧とを比較する電圧比較手段と、ノード
と基皇電圧源との間に接続され、電圧比較手段に応答し
て動作するスイッチング手段とを含む。
ることが可能なりリップ電圧を与える手段と、電圧制御
がなされるべきノードの電圧とクリップを与える手段か
ら与えられた電圧とを比較する電圧比較手段と、ノード
と基皇電圧源との間に接続され、電圧比較手段に応答し
て動作するスイッチング手段とを含む。
［作用］
この発明におけるクリップ回路では、電圧比較手段が電
圧制御がなされるべきノードの電圧とクリップ電圧を与
える手段からの電圧とを比較する。
圧制御がなされるべきノードの電圧とクリップ電圧を与
える手段からの電圧とを比較する。
スイッチング手段は、その比較結果に応答して、ノード
と基準電圧源とを接続することによって、ノードの電圧
を制御する。クリップ電圧を与える手段から出力される
電圧を必要に応じて変化させることができるので、これ
に応じてノードのクリップ電圧を制御できる。
と基準電圧源とを接続することによって、ノードの電圧
を制御する。クリップ電圧を与える手段から出力される
電圧を必要に応じて変化させることができるので、これ
に応じてノードのクリップ電圧を制御できる。
［発明の実施例］
第１図は、この発明の一実施例を示すクリップ回路の回
路図である。第１図を参照して、このクリップ回路は、
クリップ電圧を出力するクリップ電圧源２と、電圧制御
がなされるべき信号線３０とクリップ電圧源２との間に
接続されたコンパレータ１と、信号線３０と接地との間
に接続されたＰチャネルＭＯＳ）ランジスタ３とを含む
。トランジスタ３のゲートはコンパレータ１の出力に接
続される。クリップ電圧源２はその出力電圧を所望の大
きさに１制御できる。
路図である。第１図を参照して、このクリップ回路は、
クリップ電圧を出力するクリップ電圧源２と、電圧制御
がなされるべき信号線３０とクリップ電圧源２との間に
接続されたコンパレータ１と、信号線３０と接地との間
に接続されたＰチャネルＭＯＳ）ランジスタ３とを含む
。トランジスタ３のゲートはコンパレータ１の出力に接
続される。クリップ電圧源２はその出力電圧を所望の大
きさに１制御できる。
コンパレータ１は、電源ＶＤＤと接地との間に接続され
たＰチャネルＭＯＳ）ランジスタ４およびＮチャネルＭ
ＯＳ）ランジスタロの直列接続と、同様に接続されたＰ
チャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳ
トランジスタ７の直列接続とを含む。トランジスタ６の
ゲートはクリップ電圧源２に接続される。トランジスタ
７のゲートは信号線３０に接続される。トランジスタ４
および５のゲートはともにトランジスタ４および６の接
続点に接続される。トランジスタ５および７の接続点が
コンパレータ１の出力を構成し、トランジスタ３のゲー
トに接続される。
たＰチャネルＭＯＳ）ランジスタ４およびＮチャネルＭ
ＯＳ）ランジスタロの直列接続と、同様に接続されたＰ
チャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳ
トランジスタ７の直列接続とを含む。トランジスタ６の
ゲートはクリップ電圧源２に接続される。トランジスタ
７のゲートは信号線３０に接続される。トランジスタ４
および５のゲートはともにトランジスタ４および６の接
続点に接続される。トランジスタ５および７の接続点が
コンパレータ１の出力を構成し、トランジスタ３のゲー
トに接続される。
次に、動作について説明する。
トランジスタ４は、そのゲートとドレインが一体接続さ
れているので、飽和領域で動作する。トランジスタ６は
、クリップ電圧源２によって与えられたクリップ電圧Ｖ
ｃｌｉｐに応答して電流を流す。したがって、トランジ
スタ４および６を介して流れる電流はクリップ電圧Ｖｃ
ｌｉｐに応答して流れる。一方、トランジスタ７は信号
線３０の電圧■１に応答して電流を流す。したがって、
トランジスタ５および７を介して流れる電流は電圧■１
に応答して流れる。トランジスタ７を介して流れる電流
の変化に応答して、コンパレータ１の出力電圧Ｖ２が変
化する。
れているので、飽和領域で動作する。トランジスタ６は
、クリップ電圧源２によって与えられたクリップ電圧Ｖ
ｃｌｉｐに応答して電流を流す。したがって、トランジ
スタ４および６を介して流れる電流はクリップ電圧Ｖｃ
ｌｉｐに応答して流れる。一方、トランジスタ７は信号
線３０の電圧■１に応答して電流を流す。したがって、
トランジスタ５および７を介して流れる電流は電圧■１
に応答して流れる。トランジスタ７を介して流れる電流
の変化に応答して、コンパレータ１の出力電圧Ｖ２が変
化する。
したがって、信号線３０の電圧Ｖ１がクリップ電圧Ｖｃ
ｌ ｉ ｐより低いとき、高レベルの電圧■２が出力
される。トランジスタ３はこの電圧Ｖ２に応答してオフ
する。一方、信号線３０の電圧Ｖ１がクリップ電圧Ｖｃ
１ ｉ ｐより高くなったとき、すぐに低レベルの電
圧Ｖ２が出力される。トランジスタ３はこの電圧ｖ２に
応答してオンするので、信号線３０の電圧Ｖ１が引き下
げられる。このようにして、信号線３０の電圧■１はク
リップ電圧Ｖｃｌｉｐ以下に制御される。
ｌ ｉ ｐより低いとき、高レベルの電圧■２が出力
される。トランジスタ３はこの電圧Ｖ２に応答してオフ
する。一方、信号線３０の電圧Ｖ１がクリップ電圧Ｖｃ
１ ｉ ｐより高くなったとき、すぐに低レベルの電
圧Ｖ２が出力される。トランジスタ３はこの電圧ｖ２に
応答してオンするので、信号線３０の電圧Ｖ１が引き下
げられる。このようにして、信号線３０の電圧■１はク
リップ電圧Ｖｃｌｉｐ以下に制御される。
なお、クリップ電圧Ｖｃｌｉｐは、トランジスタ６のし
きい値電圧より大きければどのような大きさでもよく、
また、このクリップ回路の動作中に必要に応じて変化さ
せることもできる。
きい値電圧より大きければどのような大きさでもよく、
また、このクリップ回路の動作中に必要に応じて変化さ
せることもできる。
第２図は、この発明の別の実施例を示すクリップ回路の
回路図である。第２図を参照して、第１図に示されたク
リップ回路と比較して異なる点は、コンパレータ１の入
力トランジスタとしてＰチャネルトランジスタが用いら
れていることである。
回路図である。第２図を参照して、第１図に示されたク
リップ回路と比較して異なる点は、コンパレータ１の入
力トランジスタとしてＰチャネルトランジスタが用いら
れていることである。
すなわち、コンパレータ１は、電源ＶＤＤと接地との間
に接続されたＰチャネルＭＯＳトランジスタ８およびＮ
チャネルＭＯＳ）ランジスタ１０の直列接続と、同様に
接続されたＰチャネルＭＯＳトランジスタ９およびＮチ
ャネルＭＯＳ）ランジスタ１１の直列接続とを含む。ト
ランジスタ８のゲートがクリップ電圧源２に接続される
。トランジスタ９のゲートが信号線３０に接続される。
に接続されたＰチャネルＭＯＳトランジスタ８およびＮ
チャネルＭＯＳ）ランジスタ１０の直列接続と、同様に
接続されたＰチャネルＭＯＳトランジスタ９およびＮチ
ャネルＭＯＳ）ランジスタ１１の直列接続とを含む。ト
ランジスタ８のゲートがクリップ電圧源２に接続される
。トランジスタ９のゲートが信号線３０に接続される。
トランジスタ１０および１１のゲートがともにトランジ
スタ８および１０の接続点に接続される。クリップ電圧
Ｖｃ ｌ ｉ ｐは、電ｔ７．Ｖｏ ｏの電圧との差が
トランジスタ１０のしきい値電圧より大きければどのよ
うな大きさでもよい。
スタ８および１０の接続点に接続される。クリップ電圧
Ｖｃ ｌ ｉ ｐは、電ｔ７．Ｖｏ ｏの電圧との差が
トランジスタ１０のしきい値電圧より大きければどのよ
うな大きさでもよい。
第３図は、この発明のさらに別の実施例を示すクリップ
回路の回路図である。第３図を参照して、第１図に示さ
れたクリップ回路と比較して異なる点は、このクリップ
回路が信号線３０と接地との間にＮチャネルＭＯ８Ｉ−
ランジスタ１２および１３が直列に接続されていること
である。トランジスタ１２のゲートがトランジスタ５お
よび７の接続点に接続される。トランジスタ１３のゲー
トとドレインが一体接続される。なお、トランジスタ６
のゲートが信号線３０に接続され、また、トランジスタ
７のゲートがクリップ電圧源２に接続される。
回路の回路図である。第３図を参照して、第１図に示さ
れたクリップ回路と比較して異なる点は、このクリップ
回路が信号線３０と接地との間にＮチャネルＭＯ８Ｉ−
ランジスタ１２および１３が直列に接続されていること
である。トランジスタ１２のゲートがトランジスタ５お
よび７の接続点に接続される。トランジスタ１３のゲー
トとドレインが一体接続される。なお、トランジスタ６
のゲートが信号線３０に接続され、また、トランジスタ
７のゲートがクリップ電圧源２に接続される。
第４図は、この発明のさらに別の実施例を示すクリップ
回路の回路図である。第４図を参照して、第２図に示さ
れたクリップ回路と比較して異なる点は、このクリップ
回路が信号線３０と接地との間にＮチャネルＭＯＳトラ
ンジスタ１２および１３が直列に接続されていることで
ある。なお、トランジスタ８のゲートが信号線３０に接
続され、また、トランジスタ９のゲートがクリップ電圧
源２に接続される。
回路の回路図である。第４図を参照して、第２図に示さ
れたクリップ回路と比較して異なる点は、このクリップ
回路が信号線３０と接地との間にＮチャネルＭＯＳトラ
ンジスタ１２および１３が直列に接続されていることで
ある。なお、トランジスタ８のゲートが信号線３０に接
続され、また、トランジスタ９のゲートがクリップ電圧
源２に接続される。
第３図および第４図に示されたクリップ回路では、コン
パレータ１の出力電圧Ｖ２が電源ＶＤＤおよび接地の電
圧範囲より狭い範囲で変化するので、低レベルの電圧ｖ
２が出力されたとき、トランジスタ１２を確実にオフす
る必要がある。トランジスタ１３はそのために設けられ
たものである。
パレータ１の出力電圧Ｖ２が電源ＶＤＤおよび接地の電
圧範囲より狭い範囲で変化するので、低レベルの電圧ｖ
２が出力されたとき、トランジスタ１２を確実にオフす
る必要がある。トランジスタ１３はそのために設けられ
たものである。
第５図は、この発明のさらに別の実施例を示すクリップ
回路の回路図である。第５図を参照して、このクリップ
回路は、電源ＶＯＯと接地との間に接続されたＰチャネ
ルＭＯ３）ランジスタ１５およびＮチャネルＭＯ５Ｉ−
ランジスタ１６の直列接続と、信号線３０と接地との間
に接続されたＰチャネルＭＯ３）ランジスタ３とを含む
。トランジスタ１５および１６の接続点にトランジスタ
１５および３の各々のゲートが一体接続される。トラン
ジスタ１６のゲートが信号線３０に接続される。
回路の回路図である。第５図を参照して、このクリップ
回路は、電源ＶＯＯと接地との間に接続されたＰチャネ
ルＭＯ３）ランジスタ１５およびＮチャネルＭＯ５Ｉ−
ランジスタ１６の直列接続と、信号線３０と接地との間
に接続されたＰチャネルＭＯ３）ランジスタ３とを含む
。トランジスタ１５および１６の接続点にトランジスタ
１５および３の各々のゲートが一体接続される。トラン
ジスタ１６のゲートが信号線３０に接続される。
トランジスタ１５および１６によりインバータ１４が構
成され、これはコンパレータとして動作する。
成され、これはコンパレータとして動作する。
すなわち、このクリップ回路では、インバータ１４の論
理しきい値電圧がクリップ電圧Ｖｃｌｉｐとして与えら
れる。したがって、インバータ１４の論理しきい値電圧
を設定することがクリップ電圧Ｖｃｌｉｐを与えること
に相当する。
理しきい値電圧がクリップ電圧Ｖｃｌｉｐとして与えら
れる。したがって、インバータ１４の論理しきい値電圧
を設定することがクリップ電圧Ｖｃｌｉｐを与えること
に相当する。
以上に述べた第１図ないし第５図に示されたクリップ回
路は、いずれも信号線３０の電圧Ｖ１をクリップ電圧Ｖ
ｃｌｉｐ以下に制御するためのものである。これに対し
、電圧Ｖ１をクリップ電圧Ｖｃ １ ｉ ｐ以上に制御
するクリップ回路について、以下に簡単に記す。
路は、いずれも信号線３０の電圧Ｖ１をクリップ電圧Ｖ
ｃｌｉｐ以下に制御するためのものである。これに対し
、電圧Ｖ１をクリップ電圧Ｖｃ １ ｉ ｐ以上に制御
するクリップ回路について、以下に簡単に記す。
第６図は、この発明のさらに別の実施例を示すクリップ
回路の回路図である。第６図を参照１−で、第１図に示
されたクリップ回路と比較して異なる点は、信号線３０
と電源ＶＤＤとの間にＮチャネルＭＯＳ）ランジスタ３
ａが接続されていることである。この回路により、信号
線３０の電圧Ｖ１がクリップ電圧Ｖｃｌｉｐ以上に制御
される。同様に、第２図および第５図に示されたクリッ
プ回路についても、信号線３０と電源ＶＯＯとの間にＮ
チャネルＭＯＳ）ランジスタを接続すればよい。
回路の回路図である。第６図を参照１−で、第１図に示
されたクリップ回路と比較して異なる点は、信号線３０
と電源ＶＤＤとの間にＮチャネルＭＯＳ）ランジスタ３
ａが接続されていることである。この回路により、信号
線３０の電圧Ｖ１がクリップ電圧Ｖｃｌｉｐ以上に制御
される。同様に、第２図および第５図に示されたクリッ
プ回路についても、信号線３０と電源ＶＯＯとの間にＮ
チャネルＭＯＳ）ランジスタを接続すればよい。
第７図は、この発明のさらに別の実施例を示すクリップ
回路の回路図である。第７図を参照して、第３図に示さ
れたクリップ回路と比較して異なる点は、信号線３０と
電源ＶＯＯとの間にＰチャネルＭＯ３Ｉ−ランジスタ１
２ａおよび１３ａが直列に接続されていることである。
回路の回路図である。第７図を参照して、第３図に示さ
れたクリップ回路と比較して異なる点は、信号線３０と
電源ＶＯＯとの間にＰチャネルＭＯ３Ｉ−ランジスタ１
２ａおよび１３ａが直列に接続されていることである。
なお、第４図に示されたクリップ回路についても、同様
に接続すればよい。
に接続すればよい。
以上のように、これらの実施例によれば、クリップ回路
のクリップ電圧Ｖｃｌｉｐを必要に応じて変化させるこ
とができる。また、従来のクリップ回路と比較して、ク
リップ電圧Ｖｃｌｉｐの設定範囲が広（、かつ、連続的
に設定することかできる。さらに、クリップ回路をＭＯ
Ｓプロセスにより容易にチップ内に設けることができる
。
のクリップ電圧Ｖｃｌｉｐを必要に応じて変化させるこ
とができる。また、従来のクリップ回路と比較して、ク
リップ電圧Ｖｃｌｉｐの設定範囲が広（、かつ、連続的
に設定することかできる。さらに、クリップ回路をＭＯ
Ｓプロセスにより容易にチップ内に設けることができる
。
以りの実施例において記されたクリップ回路は、たとえ
ば、ＯＰアンプの出力に接続され、その出力に接続され
ているＭＯＳトランジスタに過電流が流れることを防ぐ
ことができる。
ば、ＯＰアンプの出力に接続され、その出力に接続され
ているＭＯＳトランジスタに過電流が流れることを防ぐ
ことができる。
［発明の効果］
以上のように、この発明によれば、必要に応じて大きさ
を変化させることが可能なりリップ電圧を与える手段が
含まれるので、電圧制御がなされルヘきノードのクリッ
プ電圧を変化させることが可能なりリップ回路が得られ
た。
を変化させることが可能なりリップ電圧を与える手段が
含まれるので、電圧制御がなされルヘきノードのクリッ
プ電圧を変化させることが可能なりリップ回路が得られ
た。
第１図ないし第７図は、各々この発明の実施例を示すク
リップ回路の回路図である。第８図および第９図は、各
々従来のクリップ回路を示す回路図である。 図において、１はコンパレータ、２はクリップ電圧源、
１４はインバータ、３０は電圧が制御される信号線であ
る。 なお、図中、同一符号は同一または相当部分を示す。
リップ回路の回路図である。第８図および第９図は、各
々従来のクリップ回路を示す回路図である。 図において、１はコンパレータ、２はクリップ電圧源、
１４はインバータ、３０は電圧が制御される信号線であ
る。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 電圧制御がなされるべきノードをクリップ電圧以上ま
たは以下に制御するためのクリップ回路であって、 前記クリップ電圧を与える手段を含み、 前記クリップ電圧は変化させることが可能であり、 前記ノードと前記クリップ電圧を与える手段との間に接
続され、前記ノードの電圧と前記クリップ電圧を与える
手段から与えられた電圧とを比較する電圧比較手段と、 予め定められた電圧を出力する基準電圧源と、前記ノー
ドと前記基準電圧源との間に接続され、前記電圧比較手
段に応答して動作するスイッチング手段とを含む、クリ
ップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144312A JPH01311711A (ja) | 1988-06-10 | 1988-06-10 | クリップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144312A JPH01311711A (ja) | 1988-06-10 | 1988-06-10 | クリップ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01311711A true JPH01311711A (ja) | 1989-12-15 |
Family
ID=15359160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144312A Pending JPH01311711A (ja) | 1988-06-10 | 1988-06-10 | クリップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01311711A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104672A (ja) * | 1992-09-22 | 1994-04-15 | Mitsubishi Electric Corp | クランプ回路 |
| JP2006191527A (ja) * | 2004-12-07 | 2006-07-20 | Denso Corp | クランプ回路及びトランジスタ駆動回路 |
| JP2013009372A (ja) * | 2011-06-24 | 2013-01-10 | Princeton Technology Corp | 電圧制御回路 |
-
1988
- 1988-06-10 JP JP63144312A patent/JPH01311711A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104672A (ja) * | 1992-09-22 | 1994-04-15 | Mitsubishi Electric Corp | クランプ回路 |
| JP2006191527A (ja) * | 2004-12-07 | 2006-07-20 | Denso Corp | クランプ回路及びトランジスタ駆動回路 |
| JP4569418B2 (ja) * | 2004-12-07 | 2010-10-27 | 株式会社デンソー | モータ駆動回路 |
| JP2013009372A (ja) * | 2011-06-24 | 2013-01-10 | Princeton Technology Corp | 電圧制御回路 |
| US8786367B2 (en) | 2011-06-24 | 2014-07-22 | Princeton Technology Corporation | Voltage controlling circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683445B2 (en) | Internal power voltage generator | |
| US6169456B1 (en) | Auto-biasing circuit for current mirrors | |
| KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
| US4970415A (en) | Circuit for generating reference voltages and reference currents | |
| US4945258A (en) | Monolithic gaAs high speed switch driver | |
| US5635869A (en) | Current reference circuit | |
| US4532467A (en) | CMOS Circuits with parameter adapted voltage regulator | |
| US4786825A (en) | CMOS Schmitt trigger circuit using ratioed currents to establish switching thresholds | |
| KR960701506A (ko) | 클릭/팝에 구속받지 않는 바이어스 회로(click/pop free bias circuit) | |
| KR20000029660A (ko) | 전압제어된가변전류레퍼런스 | |
| US5235218A (en) | Switching constant current source circuit | |
| WO1996010865A1 (en) | Method and apparatus for providing a low voltage level shift | |
| US5010256A (en) | Gate output driver using slew-rate control | |
| US6229382B1 (en) | MOS semiconductor integrated circuit having a current mirror | |
| KR20000068510A (ko) | 슬루잉 제어 수단을 갖는 출력 스테이지 | |
| US5619125A (en) | Voltage-to-current converter | |
| US6031392A (en) | TTL input stage for negative supply systems | |
| US6985028B2 (en) | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA | |
| JPH01311711A (ja) | クリップ回路 | |
| KR20040062646A (ko) | 향상된 제어 회로를 포함하는 출력 드라이버 | |
| US5691940A (en) | Method and apparatus for programmable current limits | |
| US6177827B1 (en) | Current mirror circuit and charge pump circuit | |
| US6771054B2 (en) | Current generator for low power voltage | |
| KR930008658B1 (ko) | 전압레벨 검출회로 | |
| US4404477A (en) | Detection circuit and structure therefor |