JP2013009372A - 電圧制御回路 - Google Patents
電圧制御回路 Download PDFInfo
- Publication number
- JP2013009372A JP2013009372A JP2012141809A JP2012141809A JP2013009372A JP 2013009372 A JP2013009372 A JP 2013009372A JP 2012141809 A JP2012141809 A JP 2012141809A JP 2012141809 A JP2012141809 A JP 2012141809A JP 2013009372 A JP2013009372 A JP 2013009372A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- type mosfet
- voltage
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000003321 amplification Effects 0.000 claims description 14
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 4
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/441—Protection of an amplifier being implemented by clamping means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電圧クランピングモジュールがゲイン増幅モジュールの出力端子に配置され、ゲイン増幅モジュールにより出力される増幅信号の電圧レベルを所定範囲内でクランプできる。電圧クランピングモジュールは、増幅信号の電圧レベルを上限電圧レベルより低く制限するのに用いる上限電圧クランピングモジュールと、増幅信号の電圧レベルを下限電圧レベルより高く制限するのに用いる下限電圧クランピングモジュールとを含む。
【選択図】図5
Description
120 ゲイン制御モジュール
200 電圧制御回路
220 電圧クランピングモジュール
230 上限電圧クランピングモジュール
240 下限電圧クランピングモジュール
Claims (13)
- 入力信号に応じて増幅信号を発生するゲイン増幅モジュールと、
前記ゲイン増幅モジュールに結合し、前記増幅信号の電圧レベルを、所定範囲内にクランピングして、電圧クランピング信号を発生する電圧クランピングモジュールと、
前記電圧クランピングモジュールに結合し、選択信号と前記電圧クランピング信号とに応じて、出力信号を発生するゲイン制御モジュールとを有する、
電圧制御回路。 - 前記電圧クランピングモジュールは、
第1の端子が前記ゲイン増幅モジュールに結合し、前記増幅信号を受けるキャパシタと、
一端子が前記キャパシタの第2の端子に結合し、前記増幅信号の電圧レベルを上限電圧レベル内に制限する上限電圧クランピングモジュールとを有する、
請求項1に記載の電圧制御回路。 - 前記上限電圧クランピングモジュールは、
上記上限電圧レベルを供給するように構成された電圧源にゲートが結合され、ソースが前記キャパシタの第2の端子に結合されたP型金属酸化物半導体電界効果トランジスタ(MOSFET)と、
ドレインがP型MOSFETのドレインと、第1のN型MOSFETのゲートとの間に結合され、ソースがグラウンドに結合された第1のN型MOSFETと、
ゲートが前記第1のN型MOSFETのゲートに結合され、ソースがグラウンドに結合され、ドレインが前記P型MOSFETのソースに結合された第2のN型MOSFETと、
第1の端子が前記第1のN型MOSFETのゲートに結合され、第2の端子がグラウンドに結合された抵抗とを有する、
請求項2に記載の電圧制御回路。 - 前記上限電圧クランピングモジュールは、
前記上限電圧レベルを供給するように構成された電圧源にゲートが結合され、エミッタが前記キャパシタの第2の端子に結合されたpnpバイポーラ接合トランジスタ(BJT)と、
コレクタが前記pnpBJTのコレクタと前記npnBJTのベースとの間に結合し、エミッタがグラウンドに結合した第1のnpnBJTと、
ベースが前記第1のnpnBJTのベースに結合され、エミッタがグラウンドに結合され、コレクタが前記pnpBJTのエミッタに結合した第2のnpnBJTと、
第1の端子が前記第1のnpnBJTのベースに結合され、第2の端子がグラウンドに結合された抵抗とを有する、
請求項2に記載の電圧制御回路。 - 前記上限電圧クランピングモジュールは、
ドレインがグラウンドと前記第1のP型MOSFETのゲートとの間に結合した第1のP型MOSFETと、
ドレインがグラウンドに結合され、ゲートが前記第1のP型MOSFETのゲートに結合された第2のP型MOSFETと、
ソースが前記第1のP型MOSFETのソースに結合され、ゲートが前記キャパシタの第2の端子に結合され、ドレインがグラウンドに結合された第1のN型MOSFETと、
ソースが前記第2のP型MOSFETのソースに結合され、ドレインがグラウンドに結合され、ゲートが前記上限電圧レベルを供給するように構成された電圧源に結合された第2のN型MOSFETと、
ゲートが前記第2のP型MOSFETのドレインに結合され、ソースが前記キャパシタの第2の端子に結合され、ドレインがグラウンドに結合された第3のP型MOSFETとを有する、
請求項2に記載の電圧制御回路。 - 前記上限電圧クランピングモジュールは、
コレクタがグラウンドと前記第1のpnpBJTのベースとの間に結合された第1のpnpBJTと、
コレクタがグラウンドに結合され、ベースが前記第1のpnpBJTのベースに結合された第2のpnpBJTと、
エミッタが前記第1のpnpBJTのエミッタに結合され、ベースが前記キャパシタの第2の端子に結合され、コレクタがグラウンドに結合された第1のnpnBJTと、
エミッタが前記第2のpnpBJTのエミッタに結合され、コレクタがグラウンドに結合され、ベースが前記上限電圧レベルを供給するように構成された電圧源に結合された第2のnpnBJTと、
ベースが前記第2のpnpBJTのドレインに結合され、エミッタが前記キャパシタの第2の端子に結合され、コレクタがグラウンドに結合された第3のpnpBJTとを有する、
請求項2に記載の電圧制御回路。 - 前記電圧クランピングモジュールは、
第1の端子が前記ゲイン増幅モジュールに結合し、前記増幅信号を受けるキャパシタと、
一端子が前記キャパシタの第2の端子に結合し、前記増幅信号の電圧レベルを下限電圧レベル内に制限するように使われる下限電圧クランピングモジュールとを有する、
請求項1に記載の電圧制御回路。 - 前記下限電圧クランピングモジュールは、
上記下限電圧レベルを供給するように構成された第1の電圧源にゲートが結合され、ソースが前記キャパシタの第2の端子に結合されたN型MOSFETと、
ドレインが前記N型MOSFETのドレインと、前記第1のP型MOSFETのゲートとの間に結合され、ソースが第2の電圧源に結合された第1のP型MOSFETと、
ドレインが前記N型MOSFETのソースに結合され、ゲートが前記第1のP型MOSFETのゲートに結合され、ソースが前記第1のP型MOSFETのソースに結合された第2のP型MOSFETと、
第1の端子が前記第1のP型MOSFETのゲートに結合され、第2の端子が前記第1のP型MOSFETのソースに結合された抵抗とを有する、
請求項7に記載の電圧制御回路。 - 前記下限電圧クランピングモジュールは、
上記下限電圧レベルを供給するように構成された第1の電圧源にベースが結合され、エミッタが前記キャパシタの第2の端子に結合されたnpnBJTと、
コレクタが前記npnBJTのコレクタと前記第1のpnpBJTのベースとの間に結合され、エミッタが第2の電圧源に結合した第1のpnpBJTと、
コレクタが前記第1のnpnBJTのエミッタに結合され、ベースが前記第1のpnpBJTのベースに結合され、エミッタが前記第1のpnpBJTのミッタに結合された第2のpnpBJTと、
第1の端子が前記第1のpnpBJTのベースに結合され、第2の端子が前記第1のpnpBJTのエミッタに結合された抵抗とを有する、
請求項7に記載の電圧制御回路。 - 前記下限電圧クランピングモジュールは、
ゲートが前記キャパシタの第2の端子に結合され、ソースがグラウンドに結合された第1のN型MOSFETと、
ソースが前記第1のN型MOSFETのソースに結合され、上記下限電圧レベルを供給するように構成された第1の電圧源にゲートが結合された第2のN型MOSFETと、
ドレインが前記第1のN型MOSFETのドレインと、前記第1のP型MOSFETのゲートとの間に結合され、ソースが第2の電圧源に結合された第1のP型MOSFETと、
ドレインが前記第2のN型MOSFETのドレインと、前記第2のP型MOSFETのゲートとの間に結合され、ソースが第3の電圧源に結合された第2のP型MOSFETと、
ドレインが前記キャパシタの第2の端子に結合され、ゲートが前記第2のP型MOSFETのゲートに結合され、ソースが第4の電圧源に結合された第3のP型MOSFETとを有し、
前記第2の電圧源、前記第3の電圧源、前記第4の電圧源の電圧レベルは等しい、
請求項7に記載の電圧制御回路。 - 前記下限電圧クランピングモジュールは、
ベースが前記キャパシタの第2の端子に結合され、エミッタがグラウンドに結合された第1のnpnBJTと、
エミッタが前記第1のnpnBJTのエミッタに結合され、前記下限電圧レベルを供給するように構成された第1の電圧源にベースが結合された第2のnpnBJTと、
コレクタが前記第1のnpnBJTのコレクタと前記第1のpnpBJTのベースとの間に結合され、エミッタが第2の電圧源に結合した第1のpnpBJTと、
コレクタが前記第1のnpnBJTのコレクタと前記第2のpnpBJTのベースとの間に結合され、エミッタが第3の電圧源に結合された第2のpnpBJTと、
コレクタが前記キャパシタの第2の端子に結合され、ベースが前記第2のpnpBJTのベースに結合され、エミッタが第4の電圧源に結合された第3のpnpBJTとを有し、
前記第2の電圧源、前記第3の電圧源、前記第4の電圧源の電圧レベルは等しい、
請求項7に記載の電圧制御回路。 - 前記下限電圧クランピングモジュールは、
ドレインがグラウンドに結合され、ゲートが前記キャパシタの第2の端子に結合された第1のP型MOSFETと、
ドレインがグラウンドに結合され、前記下限電圧レベルを供給するように構成された第1の電圧源にゲートが結合されている第2のP型MOSFETと、
ソースが前記第1のP型MOSFETのソースに結合され、ドレインが第2の電圧源と前記第1のN型MOSFETのゲートとの間に結合された第1のN型MOSFETと、
ソースが前記第2のP型MOSFETのソースに結合され、ゲートが前記N型MOSFETのゲートに結合され、ドレインが第3の電圧源に結合された第2のN型MOSFETと、
ドレインが第4の電圧源に結合され、ゲートが前記第2のN型MOSFETのドレインに結合され、ソースが前記キャパシタの第2の端子に結合された第3のN型MOSFETとを有し、
前記第2の電圧源と前記第3の電圧源の電圧レベルは等しい、
請求項7に記載の電圧制御回路。 - 前記下限電圧クランピングモジュールは、
コレクタがグラウンドに結合され、ベースが前記キャパシタの第2の端子に結合された第2のpnpBJTと、
コレクタがグラウンドに結合され、前記下限電圧レベルを供給するように構成された第1の電圧源にベースが結合された第2のpnpBJTと、
エミッタが前記第1のpnpBJTのエミッタに結合され、コレクタが第2の電圧源と前記第1のnpnBJTのベースとの間に結合された第1のnpnBJTと、
エミッタが前記第2のpnpBJTのエミッタに結合され、ベースが前記第1のnpnBJTのベースに結合され、コレクタが第3の電圧源に結合された第2のnpnBJTと、
コレクタが第4の電圧源に結合され、ゲートが前記第2のnpnBJTのコレクタに結合され、エミッタが前記キャパシタの第2の端子に結合され第3のnpnBJTとを有し、
前記第2の電圧源と前記第3の電圧源の電圧レベルは等しい、
請求項7に記載の電圧制御回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100122257A TWI500259B (zh) | 2011-06-24 | 2011-06-24 | 電壓控制電路 |
TW100122257 | 2011-06-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013009372A true JP2013009372A (ja) | 2013-01-10 |
JP5524282B2 JP5524282B2 (ja) | 2014-06-18 |
Family
ID=47361294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012141809A Active JP5524282B2 (ja) | 2011-06-24 | 2012-06-25 | 電圧制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8786367B2 (ja) |
JP (1) | JP5524282B2 (ja) |
CN (1) | CN102841626B (ja) |
TW (1) | TWI500259B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9099975B2 (en) * | 2013-06-13 | 2015-08-04 | Broadcom Corporation | Current divider based voltage controlled gain amplifier |
CN103560760B (zh) * | 2013-11-13 | 2019-05-03 | 福禄克精密测量有限公司 | 放大电路以及测量装置 |
TWI620687B (zh) * | 2017-01-24 | 2018-04-11 | 林清富 | 用於無人飛行器之操控系統及其使用之中介裝置與無人飛行器 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62117404A (ja) * | 1985-11-18 | 1987-05-28 | Hitachi Denshi Ltd | 可変利得増幅回路 |
JPS62142438A (ja) * | 1985-12-17 | 1987-06-25 | Matsushita Electric Ind Co Ltd | 光受信装置 |
JPH01311711A (ja) * | 1988-06-10 | 1989-12-15 | Mitsubishi Electric Corp | クリップ回路 |
JPH04207424A (ja) * | 1990-11-30 | 1992-07-29 | Hitachi Ltd | 光受信回路 |
JPH07135579A (ja) * | 1993-11-12 | 1995-05-23 | Matsushita Electric Ind Co Ltd | クランプ回路 |
JPH11112345A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | ビデオ用agc回路 |
JP2002232270A (ja) * | 2001-02-02 | 2002-08-16 | Toshiba Corp | クランプ回路およびこれを用いた入力インターフェース回路 |
JP2003527780A (ja) * | 1999-08-31 | 2003-09-16 | インターデイジタル テクノロジー コーポレーション | 適応型rf増幅器前置リミタ |
JP2004236140A (ja) * | 2003-01-31 | 2004-08-19 | Nippon Precision Circuits Inc | 映像信号処理回路 |
JP2005323176A (ja) * | 2004-05-10 | 2005-11-17 | Denso Corp | クランプ回路 |
JP2007189434A (ja) * | 2006-01-12 | 2007-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5811797B2 (ja) * | 1976-10-06 | 1983-03-04 | ソニー株式会社 | カラ−テレビジヨン受像機の色補正回路 |
US4953008A (en) * | 1986-09-08 | 1990-08-28 | Encore Video, Inc. | Method and apparatus for uniform saturation, hue and luminance correction |
KR950011658B1 (ko) * | 1992-04-22 | 1995-10-07 | 삼성전자주식회사 | 자동이득조정회로 |
JPH06217240A (ja) * | 1993-01-18 | 1994-08-05 | Touyoko Sharyo Densetsu Kk | マルチ・プロジェクタ装置 |
US5528190A (en) * | 1994-10-03 | 1996-06-18 | Delco Electronics Corporation | CMOS input voltage clamp |
JPH1141540A (ja) * | 1997-07-17 | 1999-02-12 | Hitachi Ltd | ビデオ信号増幅回路 |
US6369527B1 (en) * | 1999-09-09 | 2002-04-09 | National Semiconductor Corporation | Vertical blanking circuit and bias clamp boost supply |
JP2005012752A (ja) * | 2003-02-26 | 2005-01-13 | Seiko Instruments Inc | 信号処理回路、イメージセンサーicおよび信号処理方法 |
US20090128706A1 (en) * | 2006-12-08 | 2009-05-21 | Matsushita Electric Industrial Co., Ltd. | Video signal output circuit and semiconductor integrated circuit including the same |
US7671675B2 (en) * | 2007-08-20 | 2010-03-02 | Rohm Co., Ltd. | Output limiting circuit, class D power amplifier and audio equipment |
-
2011
- 2011-06-24 TW TW100122257A patent/TWI500259B/zh active
-
2012
- 2012-06-14 US US13/523,851 patent/US8786367B2/en active Active
- 2012-06-25 JP JP2012141809A patent/JP5524282B2/ja active Active
- 2012-06-25 CN CN201210213792.1A patent/CN102841626B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62117404A (ja) * | 1985-11-18 | 1987-05-28 | Hitachi Denshi Ltd | 可変利得増幅回路 |
JPS62142438A (ja) * | 1985-12-17 | 1987-06-25 | Matsushita Electric Ind Co Ltd | 光受信装置 |
JPH01311711A (ja) * | 1988-06-10 | 1989-12-15 | Mitsubishi Electric Corp | クリップ回路 |
JPH04207424A (ja) * | 1990-11-30 | 1992-07-29 | Hitachi Ltd | 光受信回路 |
JPH07135579A (ja) * | 1993-11-12 | 1995-05-23 | Matsushita Electric Ind Co Ltd | クランプ回路 |
JPH11112345A (ja) * | 1997-09-30 | 1999-04-23 | Nec Corp | ビデオ用agc回路 |
JP2003527780A (ja) * | 1999-08-31 | 2003-09-16 | インターデイジタル テクノロジー コーポレーション | 適応型rf増幅器前置リミタ |
JP2002232270A (ja) * | 2001-02-02 | 2002-08-16 | Toshiba Corp | クランプ回路およびこれを用いた入力インターフェース回路 |
JP2004236140A (ja) * | 2003-01-31 | 2004-08-19 | Nippon Precision Circuits Inc | 映像信号処理回路 |
JP2005323176A (ja) * | 2004-05-10 | 2005-11-17 | Denso Corp | クランプ回路 |
JP2007189434A (ja) * | 2006-01-12 | 2007-07-26 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
CN102841626A (zh) | 2012-12-26 |
TW201301750A (zh) | 2013-01-01 |
US8786367B2 (en) | 2014-07-22 |
TWI500259B (zh) | 2015-09-11 |
US20120326791A1 (en) | 2012-12-27 |
JP5524282B2 (ja) | 2014-06-18 |
CN102841626B (zh) | 2015-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101871811B1 (ko) | 잡음 필터를 사용한 mems 마이크로폰 | |
TWI559676B (zh) | Ab類推挽放大器之輸出電路保護裝置 | |
JP5504032B2 (ja) | オーディオ信号増幅回路 | |
WO2011132240A1 (ja) | コンデンサマイクロフォン用増幅装置 | |
KR100733288B1 (ko) | 마이크로폰 증폭기 | |
US20190068124A1 (en) | Bias circuit and power amplifier circuit | |
US6970044B2 (en) | Audio signal amplifier circuit and electronic apparatus having the same | |
US8358173B2 (en) | CMOS power amplifier | |
JP5524282B2 (ja) | 電圧制御回路 | |
US8218776B2 (en) | Surge protection circuit for audio output device | |
US20130003988A1 (en) | POP noise suppressing circuit and its method | |
US7579878B2 (en) | High gain, high speed comparator operable at low current | |
US20150084696A1 (en) | Amplification circuit | |
US9837969B2 (en) | Transimpedance circuit | |
JP2017184122A (ja) | 差動増幅器 | |
CN107404291B (zh) | 偏置电路和低噪声放大器 | |
CN211791452U (zh) | 一种功率放大器的控制电路 | |
JP6325851B2 (ja) | 増幅装置 | |
TWI770828B (zh) | 放大電路 | |
TWI724980B (zh) | 放大電路 | |
US20100045373A1 (en) | Amplifier circuit | |
US8896379B2 (en) | Error amplifier having cascode current source using body biasing | |
JP2012156826A (ja) | コンパレータ | |
JP2005109842A (ja) | コンデンサ・マイクロフォン用増幅回路 | |
US20120207330A1 (en) | Audio signal amplifying circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5524282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |