KR100733288B1 - 마이크로폰 증폭기 - Google Patents

Abstract

본 발명은 마이크로폰 증폭기에 관한 것으로, 입력신호의 레벨을 안정화시키는 바이어스부와, 상기 입력신호를 증폭시키는 전압전류변환부와, 상기 전압전류변환부에 일정한 세기의 전류를 공급하는 정전류원과, 상기 전압전류변환부의 전류변화를 증폭시키는 전류증폭부로 구성된 것을 특징으로 하는 마이크로폰 증폭기에 관한 것이다. 이에 따른 본 발명은 저 잡음 특성의 접합형 전계효과 트랜지스터 및 바이폴라 트랜지스터를 조합하여 구성함으로써, 고 입력 임피던스 및 고 증폭 이득과 낮은 소모 전류를 갖는 고 신뢰성의 마이크로폰 증폭기를 제공하는데 그 특징이 있다

JFET, 바이폴라 트랜지스터, 마이크로폰 증폭기

Description

마이크로폰 증폭기{Microphone amplifier}

도 1은 종래 기술의 콘덴서 마이크폰 증폭기의 회로도.

도 2는 본 발명에 따른 콘덴서 마이크로폰 증폭기의 회로도.

도 3은 도 2의 바이어스부, 전압전류변환부, 전류증폭부에 있어서, 각 실시 예의 적용 결과를 도시한 회로도.

도 4a 및 도 4b는 도 2의 마이크로폰 증폭기의 일실시예에 따른 바이어스부 회로도.

도 5a 및 도 5b는 도 2의 마이크로폰 증폭기의 일실시예에 따른 전압전류변환부 회로도.

도 6a 및 도 6b는 도 2의 마이크로폰 증폭기의 일실시예에 따른 전류증폭부 회로도.

<도면의 주요 부분에 대한 부호설명>

20: 마이크폰 증폭기 21: 정전류원

23, 23a, 23b: 바이어스부 25, 25a, 25b: 전압전류변환부

27, 27a, 27b: 전류증폭부

본 발명은 마이크로폰에 관한 것으로, 더욱 상세하게는 접합형 전계효과 트랜지스터(JFET)와 바이폴라 트랜지스터 소자를 이용하여 고 입력 임피던스 및 고 증폭 이득과 낮은 소모 전류를 갖는 마이크로폰 증폭기에 관한 것이다.

마이크로폰 증폭기는 음성신호를 전기신호로 전환시키는 마이크폰에서 이용되는 증폭기이다.

도 1은 종래의 콘덴서 마이크폰 증폭기 회로도로서, 마이크로폰 증폭기(10)는 단일 접합형 전계효과 트랜지스터(JFET, 15)와 상기 JFET(15)의 동작 기준 전위를 제공하는 바이어스부(13)로 구성된다.

상기 증폭기(10)의 JFET(15)의 게이트 전극은, 음성신호의 진동에 따라 전기신호를 발생하는 정전하 콘덴서(Cmic)의 일단과 일 노드(ni)에 연결된다. 상기 정전하 콘덴서(Cmic)의 타단은 상기 JFET(15)의 소스 전극과 아울러 접지단(GND)에 연결된다. 따라서, 상기 노드(ni)는 상기 발생하는 정전하 콘덴서(Cmic)로부터 발생된 전기신호를 상기 JFET(15)에 전달하는 기능을 하므로, 상기 증폭기(10)의 신호입력단이라 할 수 있다.

상기 JFET(15)의 드레인 전극은 일 노드(no)에서 분기되어 하나는 부하저항(RL)을 통하여 외부전원(VDD)과 연결되어 있고, 나머지 하나는 출력신호를 추출해 이용할 수 있도록 마련된 출력단(Vout)과 연결되어 있다.

그리고, 상기 JFET(15)의 게이트 전극의 기준 전위를 제공하기 위한 바이어스부(13)는, 일단이 정전하 콘덴서(Cmic) 및 JFET(15)가 상호 결합된 노드(ni)에 연결되고, 타단은 접지단(GND)에 연결된다. 상기 바이어스부(13)는 저항(R) 및 다이오드(D)가 병렬로 연결되어 구성된다.

상기 정전하 콘덴서(Cmic)는 전도성 박막과 고정전극판을 서로 일정간격으로 맞대어 구성되고, 상기 박막 혹은 고정전극판 중 한쪽에는 대전물질이 형성되는데, 상기 대전물질에는 수 백 볼트의 정전하가 대전되어 있다. 이때 음성신호가 상기 박막에 전해지면 박막은 진동하게 된다. 상기 박막의 진동은 상기 정전하 콘덴서 (Cmic)의 용량을 변화시켜 미소한 전기신호가 발생되도록 한다. 상기 전기신호가 상기 마이크로폰 증폭기(10)에 입력되면, 상기 출력단(Vout)에 전류변화가 발생된다. 이러한 전류변화는 상기 JFET(15)에서 증폭된 후, 상기 부하저항(RL)에 의해 전압으로 분배되어 출력된다.

상기 증폭기(10)에서 요구되는 조건은 다음과 같다. 첫째 상기 정전하 콘덴서 (Cmic)의 출력 임피던스가 수 백 메가(mega) 옴 이상이므로 상기 증폭기(10)의 입력 임피던스 또한 수 백 메가 옴 이상으로 하여 입력손실을 최소화하여야 한다. 둘째는 미약한 신호를 증폭해야 하므로 그 증폭이득이 커야 하고, 잡음이 -100 dB 이하가 되도록 함으로써 신호대잡음비(SNR; signal to noise ratio)를 향상시켜야 한다. 셋째, 휴대장치 등에 주로 사용되는 부품이므로 소비전류는 500 uA 이하, 전원공급 전압은 3 Volt 이하 정도로 보다 적은 소모전력이 요구된다. 따라서, 상기와 같은 조건을 충족시키기 위해 JFET 소자를 이용하는 것이 적당하다.

그러나, 상기와 같은JFET로 구성된 증폭기라도, 단일 JFET에 의한 증폭회로는, 가청주파수 대역(100Hz~10kHz)에서 입력 임피던스를 향상시키기 위해 신호입력단의 기생 커패시턴스를 최소화하고, 바이어스부(13)의 저항(R)를 수백 메가 옴 이상으로 구성해야 한다. 그러나, 상기 증폭기(10)의 전압증폭이득을 향상시키기 위해, 상기 JFET(15)의 크기를 크게 하는 경우, 기생 커패시턴스가 증가하게 되어 입력 임피던스는 감소하게 되어 그에 따라서 전압증폭이득은 크게 향상되지 않게 된다. 또한, 일정한 크기의 JFET에 동작 전류를 증가시켜 전압증폭 이득을 향상시키는 경우, 소비전류와 동작전압이 증가하는 문제점이 있으며, 입력 임피던스만 증가시켜서 증폭이득을 향상시키는 경우라도 오히려 잡음이 커지는 문제점이 있다. 이러한 단일 JFET 소자로 구성된 종래의 커패시터 마이크로폰 증폭회로는 저잡음의 측면에서 우수하지만, 고 증폭이득과 저전류 및 고 입력 임피던스 특성을 구현하는 데 한계가 있었다.

또 다른 응용예로서 MEMS(micro-electromechanical system) 마이크로폰에서도 상기 종래의 증폭기가 사용되어야 하는데, MEMS 마이크로폰은 콘덴서 마이크로폰과 달리 상기 도1 에서 정전하 콘덴서(Cmic)의 일단은 접지단(GND) 대신 외부 정전압원에 연결되고, 타단은 증폭회로의 입력 노드(ni)에 연결된다. 상기 종래의 콘덴서 마이크로폰 증폭기에서는 상기 정전하 콘덴서(Cmic)의 내부에 정전하가 대전되어 있으므로 정전하 콘덴서(Cmic)의 일단은 접지단(GND)에 연결되고 타단은 증폭기의 입력 노드(ni)에 연결된다. 그러나 MEMS 마이크로폰에서와 같이 정전하가 없는 경우는 외부에서 정전하 콘덴서(Cmic)의 일단에 접지단(GND) 대신 정전압을 인 가 전하를 충전함으로써 음성신호에 의한 진동판 떨림에 따라 전기신호가 발생하게 된다. 이때 외부에서 인가 할 수 있는 정전압은 수십 볼트 정도임으로 정전하 콘덴서(Cmic) 출력 신호가 매우 작아서 증폭이득이 큰 증폭기가 요구되며, 또한 MEMS 마이크폰에 있어서 진동판의 정전하 콘덴서(Cmic) 용량이 작아서 진동판의 출력 임피던스가 크므로 증폭기는 고 입력 임피던스를 요구한다.

또 다른 방법으로 CMOS소자를 이용한 차동증폭기 방법(한국공개특허 10-2006-0113925)이 사용되고 있으나, CMOS소자가 JFET 소자에 비해 잡음이 크다. 또한 게이트 산화막이 수백 옹그스트롱 정도로 매우 얇아서 외부 전기적 충격에 의한 신뢰성이 나쁜 단점이 있다.

따라서, 상기한 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 소비되는 전압 및 전류를 최소화하고, 고 증폭이득을 얻기 위한 입력 캐패시턴스를 최소화하도록 설계된 신호 증폭 회로가 반도체 기판이나 칩(chip) 상에 형성된 마이크로폰 증폭기를 제공하는데 있다.

상기한 목적을 달성하기 위한 기술적인 구성으로서, 본 발명은 입력신호를 제공하는 신호입력단과, 신호가 증폭되어 출력되는 출력단, 및 회로의 기준이 되는 접지단으로 구성된 마이크로폰 증폭기에 있어서,

상기 신호입력단과 상기 접지단 사이에 입력신호의 기준 전위를 제공하는 바이어스부와;

상기 입력신호를 증폭시키는 전압전류변환부와;

상기 전압전류변환부에 일정한 세기의 전류를 공급하는 정전류원; 및

상기 정전류원과 상기 전압전류변환부 사이의 전류변화를 증폭시키는 전류증폭부;를 포함하는 구성된 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 접지단과 전류증폭부 및 전압전류변환부 사이에 입력신호의 증폭이득조정을 위한 제3 저항과, 상기 전압전류변환부와 상기 제3저항 사이에 바이어스 전류량을 조절하기 위한 제2저항소자를 더 포함하는 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 제3저항 또는 제2저항은 도체로 연결되는 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 정전류원은 JFET로 구성되고, 제1 JFET의 게이트 와 소스 전극이 상호 결합된 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 바이어스부는, 제1저항으로 구성되거나, 상기 제1저항에 제1다이오드를 병렬 연결하거나, 상기 제1저항과 병렬 연결된 상기 제1다이오드에 제2다이오드를 교차 병렬 연결하는 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 전압전류변환부는, 제2 JFET로 구성되거나, 제2 JFET에 제3 JFET를 병렬 연결하거나, 제2 JFET에 제4 JFET를 직렬 연결하는 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 전류증폭부는, PNP형 제1바이 폴라 트랜지스터로 구성되거나, PNP형 제1바이폴라 트랜지스터와 PNP형 제2 바이폴라 트랜지스터로 구성된 PNP 달링톤 트랜지스터이거나, PNP형 제1바이폴라 트랜지스터와 NPN형 제3바이폴라 트랜지스터로 구성된 PNP/NPN 달링톤 트랜지스터인 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 증폭회로의 신호입력단에 연결된 전압전류변환부는, JFET 소자를 사용하는데, 상기 JFET소자의 크기는 회로의 특성에 관계없이 자유롭게 조절될 수 있으므로 저잡음 특성으로 고 입력 임피던스를 갖도록 용이하게 조절될 수 있다. 또한, 상기 증폭회로에는 별도의 저항이 존재하여 전류 이득과 소모 전력을 조절할 수 있는 것을 특징으로 한다.

본 발명의 마이크로폰 증폭기에 있어서, 상기 신호입력단은 정전하 콘덴서(Cmic)에 의해 인식된 음성신호가 전기신호로 변환된 신호인 것을 특징으로 한다.

이하, 본 고안의 바람직한 실시 예를 첨부된 도면에 의거하여 보다 상세하게 설명하고자 한다.

도 2는 본 발명에 따른 콘덴서 마이크로폰 증폭기의 회로도이다.

도 2를 참조하면, 본 발명에 따른 마이크로폰 증폭기(20)의 신호입력단은 정전하 콘덴서(Cmic)에 의해 인식된 음성신호가 변환되어 전기신호로서 제공받는 노드(ni)이다. 상기 신호입력단에 유입된 전기신호는, 그 세기가 미약하므로 전압전류변환부(25)에 의해 전류로 변환 및 증폭된다.

상기 정전하 콘덴서(Cmic)로부터 유입된 전기신호의 바이어스를 일정하게 조 절하여 안정화시키기 위한 바이어스부(23)의 일단(a)이 상기 일 노드(ni)에 연결되고 타단(b)은 접지단(GND)에 연결되어 있다.

상기 증폭기(20)의 출력부분은 일 노드(no)에서 분기되어 하나는 부하저항(RL)을 통하여 외부전원(VDD)과 연결되고, 나머지 하나는 출력신호를 추출해 이용할 수 있도록 마련된 출력단(Vout)과 연결된다. 상기 출력단(Vout)과 일치 또는 도선으로 단락된 상기 노드(no)는, 상기 증폭기(20)에 전류를 공급한다. 아울러, 상기 출력단(Vout)은, 상기 신호입력단에 입력되는 전기신호가 전류로 변환 및 증폭된 후 전류로서 출력되는 것을 상기 부하저항(RL)을 이용하여 전압 분배되도록 함으로써, 상기 출력단(Vout)에 전압이 출력되도록 한다.

여기서, 모든 입력신호는 접지단(GND)을 기준으로 하며, 상기 입력신호를 전류신호로 증폭 및 변환시키는 전압전류변환부(25)은, 타 반도체 소자보다 우수한 특성의 N채널 JFET으로 구성된다.

상기 전압전류변환부(25)에 일정 전류를 공급하는 정전류원(21)은, 제1 JFET(T1)으로 구성된다. 상기 제1 JFET(T1)의 게이트 및 소스 전극은 단락되고, 드레인 전극은 상기 증폭기(20)의 출력부분의 일 노드(no)와 단락된다.

상기 정전류원(21)은 항상 일정한 전류가 흐르도록 하므로, 상기 입력신호의 변화에 따라 상기 전압전류변환부(25)를 흐르는 전류가 변화할 때, 상기 변화된 전류가 전류증폭부(27)의 일 단자(g)로 흐르게 된다.

상기 전압전류변환부(25)은 하나 이상의 N채널 JFET으로 구성되고, 세 개의 단자(c,d,e)를 갖는다. 상기 일 단자(c)는 상기 정전류원(21)의 소스 및 게이트와 일 노드(n1)에서 단락된다. 또 다른 일 단자(d)는, 상기 설명한 바와 같이 바이어스부(23)의 일 단자(a)와 단락된 일 노드(ni)에 연결되어 전기신호를 제공받는다. 그리고 마지막으로 남은 일 단자(e)는, 제2저항(R2)의 일단과 연결된다. 상기 제2저항(R2)의 타단은 일 노드(n2)에서 분기되어 하나는 제3저항(R3)를 통해 접지단(GND)에 단락되고, 나머지 하나는 전류증폭부(27)의 일 단자(h)와 단락된다.

상기 전류증폭부(27)는 하나 이상의 바이폴라 트랜지스터로 구성되고, 세 개의 단자(f,g,h)를 갖는다. 상기 일 단자(f)는, 상기 출력단(Vout)과 단락된 일 노드(no)에 연결된다. 또 다른 일 단자(g)는, 상기 정전류 회로(21)의 소스 및 게이트와 일 노드(n1)에서 연결된다. 그리고 마지막으로 남은 일 단자(h)는, 상기와 같이 제2 및 제3저항(R2, R3)이 상호 단락된 일 노드(n2)에 연결된다.

상기 제2저항(R2)은, 상기 전압전류변환부(25)의 소자 특성에 따른 전류 변화 및 입력전위 변화에 따라 일 단자(e)의 기준 전압을 조절함으로써, 상기 증폭기(20)의 소모전력을 조절한다. 또한, 전압전류변환부(25)의 JFET 소자의 특성에 따라서 제2 저항(R2) 대신에 도체로 대체 연결될 수도 있다.

또한, 상기 제3저항(R3)은, 상기 제3저항(R3)을 흐르는 전류의 세기에 따라 상기 전압전류변환부(25)의 일 단자(e) 및 타 단자(d) 사이에 전위차가 변화되도록 함으로써 전류 이득을 조절한다. 또한 제3저항(R3)이 도체로 대체 연결되는 경우, 상기 전류증폭부(27)의 증폭이득을 최대화 시킬 수 있는 장점이 있다.

도 3은 도 2의 바이어스부, 전압전류변환부, 전류증폭부에 있어서, 각 실시 예의 적용 결과를 도시한 회로도이다.

도 3을 참조하면, 바이어스부(23a)는 제1저항(R1)으로 구성되어 있고, 전압전류변환부(25a)는 제2 JFET(T2)으로 구성된다. 상기 제2 JFET(T2)의 게이트 전극, 드레인 전극, 및 소스 전극은 각각 상기 전압전류변환부(25a)의 일 단자(d), 또 다른 일단자(c), 및 나머지 단자(e)와 단락된다. 이러한 전압전류변환부(25a)의 구조는, 상기 증폭기(20)의 신호입력단에 요구되는 고 입력 임피던스 및 저 입력 커패시턴스의 특성을 최대한 활용할 수 있도록 한다. 그리고, 전류증폭부(27a)는, 본 발명의 일 실시예에 따라, PNP형 제1바이폴라 트랜지스터(Q1)로 구성된다. 상기 제1바이폴라 트랜지스터(Q1)의 베이스 전극, 에미터 전극, 및 컬렉터 전극은 각각 상기 전류증폭부(27a)의 일 단자(g), 또 다른 일단자(f), 및 나머지 단자(h)와 단락된다.

도 4a는 도2의 증폭기에서 다른 실시 예에 따른 바이어스부 구성 회로도이고, 도 4b는 도2의 증폭장치에서 또 다른 실시 예에 따른 바이어스부 구성 회로도이다.

도 4a를 참조하면, 상기 증폭기(20)의 바이어스단(23b)는, 상기 바이어스단(23a)의 제1저항(R1)에 제1다이오드(D1)를 병렬 연결하여 입력신호를 클램핑시키는 기능을 갖는다.

도 4b를 참조하면, 상기 증폭기(20)의 바이어스단(23c)는, 상기 제1저항(R1)과 제1 및 제2다이오드(D1, D2)로 구성되는 데 있어서, 상기 제1및 제2다이오드(D1, D2)를 교차 결합하여 병렬로 연결한다. 이는 상기 도 4a의 바이어스단(23b) 구조에 비해 입력신호의 대칭성을 더욱 증가시킨다.

도 5a는 도2의 증폭기에서 다른 실시 예에 따른 전압전류변환부의 구성 회로도이고, 도 5b는 도2의 증폭기에서 또 다른 실시 예에 따른 전압전류변환부의 구성 회로도이다.

도 5a를 참조하면, 상기 증폭기(20)의 전압전류변환부(25b)는, 상기 제2 JFET(T2)와 제3 JFET(T3)는 드레인 및 소스전극을 기준으로 병렬 연결되어 있다. 이때, 제3 JFET(T3)의 게이트 전극은 자체의 소스 전극과 단락되어 있다.

이러한 전압전류변환부(25b)의 구조는, 상기 신호가 입력되는 제2 JFET(T2)의 게이트 전극을 두 부분으로 분리하여 입력 커패시턴스를 감소시킨다.

도 5b를 참조하면, 상기 증폭기(20)의 전압전류변환부(25c)은, 제2 및 제4 JFET(T2, T4)으로 구성되기도 한다. 이때, 제2 및 제4 JFET는 드레인 및 소스 전극을 기준으로 병렬 연결되어 있다.

상기 제2 JFET(T2)의 드레인 전극은 제4 JFET(T4)의 소스전극과 연결되어 있다. 제2 JFET(T2)의 게이트 전극은 상기 전압전류변환부(25c) 의 일 단자(d)와 단락된다. 제4 JFET(T4)의 드레인 전극은 상기 전압전류변환부(25c) 의 또 다른 일 단자(c)와 단락된다. 그리고, 제2 JFET(T2)의 소스전극과 제4 JFET(T4)의 게이트 전극은 상기 전압전류변환부(25c)의 나머지 일 단자(e)와 단락 된다.

이러한 전압전류변환부(25c) 의 구조는, 제2 및 제4 JFET(T2, T4)가 각각 전압을 나누어 갖게 됨으로써, 상기 제2 JFET(T2)의 소오스와 드레인 사이의 전압을 감소시켜, 상기 제2 JFET(T2)의 크기를 최소화 시킬 수 있는 장점이 있다.

상기 도5a 및 5b와 같은 구조에서는, 상기 제2 JFET(T2)의 기하학적인 크기 를 작게 할 수 있으므로 입력 커패시턴스 및 소자의 크기를 작게 하는데 유리하다.

도 6a는 도2의 증폭기에서 다른 실시 예에 따른 전류증폭부 구성 회로도이고, 도 6b는 도2의 증폭기에서 또 다른 실시 예에 따른 전류증폭부 구성 회로도이다.

도 6a를 참조하면, 상기 증폭기(20)의 전류증폭부(27b)는, PNP형 제1 및 제2 바이폴라 트랜지스터(Q1, Q2)로 구성되기도 한다. 제1바이폴라 트랜지스터(Q1)의 베이스 전극은 상기 전류증폭부(27b)의 일 단자(g)와 단락되고, 제2바이폴라 트랜지스터(Q2)의 베이스 전극은 상기 제1바이폴라 트랜지스터(Q1)의 에미터 전극과 단락된다. 상기 제1 및 제2바이폴라 트랜지스터(Q1, Q2) 각각의 컬렉터 전극은 상호 연결되어 상기 전류증폭부(27b)의 또 다른 일 단자(h)와 단락된다. 그리고, 상기 제2바이폴라 트랜지스터(Q2)의 에미터 전극은 상기 전류증폭부(27b)의 나머지 일 단자(f)와 단락 된다.

이러한 전류증폭부(27b)의 구조는, 상기한 바와 같은 구성의 PNP 달링톤 바이폴라 트랜지스터를 사용함으로써, 상기 전류증폭부(27)의 전류 이득을 향상시킬 수 있다.

도 6b를 참조하면, 상기 증폭기(20)의 전류증폭부(27c)는, 제1및 제3바이폴라 트랜지스터로(Q1, Q3) 구성되기도 한다. 이때, 제3바이폴라 트랜지스터는 NPN형이다. 상기 제1바이폴라 트랜지스터(Q1)의 베이스 전극은 상기 전류증폭부(27c)의 일 단자(g)와 단락 되고, 상기 제3바이폴라 트랜지스터(Q3)의 베이스 전극은 상기 제1바이폴라 트랜지스터(Q1)의 컬렉터 전극과 단락 된다. 상기 제1바이폴라 트랜지 스터(Q1)의 에미터 전극은 상기 제3바이폴라 트랜지스터(Q3)의 컬렉터 전극과 상호 결합되어 상기 전류증폭부(27c)의 또 다른 일 단자(f)와 단락 된다. 그리고, 상기 제3바이폴라 트랜지스터(Q3)의 에미터 전극은 상기 전류 증폭부(27c)의 나머지 일 단자(h)와 단락 된다.

이러한 전류증폭부(27c) 구조는, 상기 제1바이폴라 트랜지스터(Q1) 및 제3바이폴라 트랜지스터(Q3)가 이단으로 구성된 PNP/NPN 달링톤 바이폴라 트랜지스터를 이용함으로써, 상기 전류증폭부(27)의 전류 이득을 향상시킨 구조이다.

또 다른 실시 예로서, 상기 정전류원(21) 및 전압전류변환부(25)에서 사용된 JFET는 모두 금속산화막 전계효과 트랜지스터(MOSFET)로 대체될 수 있다. 이러한 마이크로폰 증폭기는 상기와 같은 회로특성을 얻을 수 있다.

본 발명의 마이크로폰 증폭기는 반도체 기판이나 칩 상에 구현된다.

본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해서 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.

이상에서 살펴본 바와 같이, 본 발명은 저 잡음 특성의 접합형 전계 효과 트랜지스터(JFET) 및 바이폴라 트랜지스터를 조합하여 최소의 공간에서 구성되도록 함으로써, 보다 용이하게 마이크로폰 증폭회로의 증폭이득, 소비전류, 및 입력 커패시턴스를 조정할 수 있음은 물론이고, 아울러 소형의 반도체 칩으로 제작이 가능하다는 이점이 있다.

Claims (16)

1. 입력신호를 제공하는 신호입력단과, 신호가 증폭되어 출력되는 출력단, 및 회로의 기준이 되는 접지단으로 구성된 마이크로폰 증폭기에 있어서,

   상기 신호입력단과 상기 접지단 사이에 입력신호 기준 전위를 제공하는 바이어스부와;

   상기 입력신호를 증폭시키는 전압전류변환부와;

   상기 전압전류변환부에 일정한 세기의 전류를 공급하는 정전류원; 및

   상기 정전류원과 상기 전압전류변환부 사이의 전류변화를 증폭시키는 전류증폭부;를 포함하는 것을 특징으로 하는 마이크로폰 증폭기.
2. 제1항에 있어서,

   상기 접지단과 상기 전류증폭부 및 상기 전압전류변환부 사이에 입력신호의 증폭이득조정을 위한 제3 저항과,

   상기 전류증폭부와 상기 제3저항 사이에 바이어스 전류량을 조절하기 위한 제2저항을 더 포함하는 것을 특징으로 하는 마이크로폰 증폭기.
3. 제2항에 있어서,

   상기 제3저항은 도체로 연결된 것을 특징으로 하는 마이크로폰 증폭기.
4. 제2항에 있어서,

   상기 제2저항은 도체로 연결된 것을 특징으로 하는 마이크로폰 증폭기.
5. 제1항에 있어서,

   상기 정전류원은 JFET로 구성된 것을 특징으로 하는 마이크로폰 증폭기.
6. 제1항에 있어서,

   상기 정전류원은 제1 JFET의 게이트와 소스 전극이 상호 결합된 것을 특징으로 하는 마이크로폰 증폭기.
7. 제1항에 있어서,

   상기 바이어스부는 제1저항으로 구성된 것을 특징으로 하는 마이크로폰 증폭기.
8. 제7항에 있어서,

   상기 바이어스부는 상기 제1저항에 제1다이오드를 병렬 연결하여 입력신호를 클램핑시키는 것을 특징으로 하는 마이크로폰 증폭기.
9. 제7항에 있어서,

   상기 바이어스부는 상기 제1저항과 병렬 연결된 제1다이오드에 제2다이오드를 교차 병렬 연결한 것을 특징으로 하는 마이크로폰 증폭기.
10. 제1항에 있어서,

    상기 전압전류변환부는 제2 JFET로 구성된 것을 특징으로 하는 마이크로폰 증폭기.
11. 제10항에 있어서,

    상기 전압전류변환부는 상기 제2 JFET에 제3 JFET를 병렬 연결한 것을 특징으로 하는 마이크로폰 증폭기.
12. 제10항에 있어서,

    상기 전압전류변환부는 상기 제2 JFET에 제4 JFET를 직렬 연결한 것을 특징으로 하는 마이크로폰 증폭기.
13. 제1항에 있어서,

    상기 전류증폭부는 PNP형 제1바이폴라 트랜지스터로 구성된 것을 특징으로 하는 마이크로폰 증폭기.
14. 제13항에 있어서,

    상기 전류증폭부는 상기 PNP형 제1바이폴라 트랜지스터와 PNP형 제2 바이폴라 트랜지스터로 구성된 PNP 달링톤 트랜지스터인 것을 특징으로 하는 마이크로폰 증폭기.
15. 제13항에 있어서,

    상기 전류증폭부는 상기 PNP형 제1바이폴라 트랜지스터와 NPN형 제3바이폴라 트랜지스터로 구성된 PNP/NPN 달링톤 트랜지스터인 것을 특징으로 하는 마이크로폰 증폭기.
16. 제1항에 있어서,

    상기 신호입력단은 정전하 콘덴서(Cmic)에 의해 인식된 음성신호가 전기신호로 변환된 신호인 것을 특징으로 하는 마이크로폰 증폭기.

Images