JP2004236140A - 映像信号処理回路 - Google Patents
映像信号処理回路 Download PDFInfo
- Publication number
- JP2004236140A JP2004236140A JP2003024123A JP2003024123A JP2004236140A JP 2004236140 A JP2004236140 A JP 2004236140A JP 2003024123 A JP2003024123 A JP 2003024123A JP 2003024123 A JP2003024123 A JP 2003024123A JP 2004236140 A JP2004236140 A JP 2004236140A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- amplifier circuit
- reference voltage
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
【構成】増幅回路4のゲインの切替を行なう際に、リファレンス電圧回路5から供給される増幅回路4のリファレンス電圧を同時に切り替えることにより、増幅回路4の出力レンジを一定に保ち、出力波形の歪みのない映像信号の増幅を可能とする。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は映像信号処理回路に関するものであり、特に映像信号を増幅する映像信号処理回路に関するものがある。
【0002】
【従来の技術】
DVDプレーヤ、カメラ一体型VTR等の映像信号処理を行なう映像信号処理回路の増幅回路としては、例えば、特許文献1に記載のものがある。これは、図8に示すように入力端子81から入力される映像信号をクランプ回路82にて映像信号の先端を直流電圧源83からの電圧で決まる一定のクランプ電圧にクランプし、差動増幅回路84にて増幅し、その出力端子85から出力するものであり、特に差動増幅回路84の基準となる直流電圧源86からのリファレンス電圧を、クランプされた映像信号の振幅中心になるようにを固定するものである。
【0003】
【特許文献1】
特開平09−224173号公報
【0004】
【発明が解決しようとする課題】
【0005】
しかしながら、特許文献1に記載の映像信号処理回路では、差動増幅回路84は図示しないがクランプ回路82の前段の利得制御回路でゲイン調整された映像信号を増幅するものであり、差動増幅回路84のゲインは固定されており、差動増幅回路84は単体でゲイン調整ができるものではない。このような差動増幅回路84においてゲイン調整を行なおうとして、例えば、図6(b)に示すようにゲインをA倍からB倍に切り替えようとすれば、出力波形の歪みを防ぐために出力のダイナミックレンジ(以下、単に出力レンジと言う)を必要以上に大きくする必要がある。例えば、ゲインA倍での出力波形のボトムレベルVout1から、ゲインB倍での出力波形のボトムレベルVout2は下降し、出力レンジのボトムレベルを下降させる必要があり、結果として必要とされる出力レンジを増大させることとなる。同図においては、入力波形をVINで示し、出力波形をVOUTで示し、クランプ電圧をVclampとし、リファレンス電圧をVrefとしてある。
【0006】
また、従来のゲイン調整を必要とする映像信号処理回路では、増幅回路とは別に利得制御回路を設ける必要があり、構成が複雑となっていた。
【0007】
本発明は、映像信号を増幅する際のゲイン調整を可能とする簡易な構成であり、歪みのない出力波形が得られる映像信号処理回路を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明の映像信号処理回路は、入力される映像信号のボトムレベルを所定のクランプ電圧に固定するクランプ回路と、上記クランプ回路によりクランプされた映像信号を選択されたゲインにて増幅する増幅回路と、上記増幅回路に対して複数のリファレンス電圧を選択的に与えるリファレンス電圧回路と、上記増幅回路の上記ゲインと上記リファレンス電圧回路から上記増幅回路に与える上記リファレンス電圧とを、上記増幅回路から出力される映像信号の出力レンジを一定に保つように切り替える制御回路とを備えることを特徴とする。
【0009】
ここで、上記増幅回路は、差動増幅回路の正相入力端子にクランプされた上記映像信号を入力して、上記差動増幅回路の逆相入力端子と上記リファレンス電圧回路との間に接続された第1の可変抵抗と、上記差動増幅回路の逆相入力端子と上記差動増幅回路の出力端子との間に接続された第2の可変抵抗とを備えてなる非反転増幅回路からなることを特徴とすることが好ましい。
【0010】
さらに、上記第1、第2の可変抵抗の抵抗値をそれぞれR1、R2とし、上記クランプ電圧の電圧値をVclampとし、上記リファレンス電圧の電圧値をVrefとし、上記差動増幅回路の出力波形のボトムレベルの電圧値をVoutとし、上記制御回路は、Vout=Vclamp−(R2/R1)×(Vref−Vclamp)の関係が成立する条件で、上記第1、第2の可変抵抗の抵抗値と上記リファレンス電圧の電圧値とを切り替えることも好ましい。
【0011】
また、本発明の映像信号処理回路は、上記増幅回路に入力される映像信号の映像信号帯域外のノイズ成分を除去するローパスフィルタ回路を設けることも好ましい。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明を実施の形態について詳細に説明する。
本発明の一実施例の映像信号処理回路の構成について、図1を参照しながら説明する。映像信号処理回路1は、図1に示すように入力端子INより入力される映像信号を所定のクランプ電圧にクランプするクランプ回路2と、映像信号の信号帯域外の雑音成分を除去するローパスフィルタ3と、クランプされた映像信号を増幅する増幅回路4と、増幅回路4に複数のリファレンス電圧を選択的に供給するリファレンス電圧回路5と、増幅回路4のゲイン及びリファレンス電圧の切り替えの制御を行なう制御回路6にて構成され、出力端子OUTより制御回路6にて選択されたゲインにて増幅された映像信号を出力するものである。
【0013】
次に図2を参照しながら、増幅回路4及びリファレンス電圧回路5の構成の詳細及びこれらの接続関係について述べる。図2に示す通り増幅回路部4は、差動増幅回路41の正相入力端子+を入力端子INPUTとしてローパスフィルタ3を介した映像信号を入力し、差動増幅回路41の逆相入力端子−に可変抵抗R1を介してリファレンス電圧回路5を接続してリファレンス電圧を受け、差動増幅回路41の逆相入力端子−と出力端子OUTPUTとの間に可変抵抗R2を接続して非反転増幅回路を構成してなる。可変抵抗R1、R2の抵抗値の切り替えを行なうことにより、ゲインの切り替えを可能としてある。可変抵抗R1は、例えば、抵抗R11、R12、R13と、それぞれに直列に接続されたCMOS構成のアナログスイッチ等のスイッチング素子S11、S12、S13とからなる直列回路を並列に接続してなる。可変抵抗R2は、同様に、抵抗R21、R22、R23と、それぞれに直列に接続されたスイッチング素子S21、S22、S23とからなる直列回路を並列に接続してなる。リファレンス電圧回路5は可変抵抗R1を介して差動増幅回路41の逆相入力端子−をリファレンス電圧源Vref1、Vref2、Vref3に選択的に接続するCMOS構成のアナログスイッチ等のスイッチング素子S51、S52、S53とからなる。スイッチング素子S11乃至S53は、制御回路6からの制御信号に従ってオン、オフされ、ゲイン、リファレンス電圧の切替を行なう。
【0014】
次に本例の動作について説明する。先ず、図3を参照しながら動作概要について述べる。図3の(a)はリファレンス電圧をVref1からVref2に切り替えを行なう場合を示し、図3の(b)はリファレンス電圧の切り替えを行なわない場合を示す。本例の構成では、次の式(1)に示すように、出力波形のボトムレベル(Vout)は、クランプ電圧(Vclamp)から、クランプ電圧(Vclamp)とリファレンス電圧(Vref)の差ΔVのゲイン倍だけ下がったレベルとなる。
【0015】
Vout=Vclamp−(R2/R1)×(Vref−Vclamp)・・・(1)
【0016】
そのために、図3(b)のようにリファレンス電圧が一定であると、ゲインを切り替えた場合に出力波形のボトムレベルが変化してしまうために、図3(a)よりも出力アンプの出力レンジを大きくとらなければならない。しかし、図3(a)のようにゲインの切り替えと共にリファレンス電圧の切り替えを行なうことにより、出力波形のボトムレベルを一定に保つことで、出力レンジも一定に保つことができる。
【0017】
すなわち、所定のクランプ電圧において、出力波形のボトムレベルを一定に保ちつつ、式(1)を充たすように、増幅回路4、リファレンス電圧回路5にそれぞれゲイン、リファレンス電圧が設定されており、制御回路6からの制御信号により、これらが適宜に切り替えられる。ゲインが増加する場合は、クランプ電圧とリファレンス電圧の差が小さくなるようにリファレンス電圧を切り替える。また、ゲインが減少する場合は、クランプ電圧とリファレンス電圧の差が大きくなるようにリファレンス電圧を切り替える。
【0018】
次に本例においてゲイン切替を実現する可変抵抗R1、R2、基準電圧源Vref1乃至Vref3の設定値の一例を示す。入力される映像信号のクランプ電圧(Vclamp)は一定、例えば、2.0Vとして、出力波形のボトムレベルを、例えば、1.0Vとして、図4の表に示すようにそれぞれの値を設定された抵抗R11乃至R13、R21乃至R23、リファレンス電圧源Vref1乃至Vref3を用いて、ゲインの切り替えを可変抵抗R1(=R11、R12、R13)と可変抵抗R2(=R21、R22、R23)で行い、ゲインの切り替えと同時にリファレンス電圧Vref(=Vref1、Vref2、Vref3)の切り替えをも行なう。図4の表のゲイン1乃至3の条件における波形の様子をそれぞれ図5(a)、(b)及び(c)に示す。すなわち、図示しないが、制御回路6には、図4の表に示すような各ゲインと、抵抗R11乃至R13、R21乃至R23、リファレンス電圧源Vref1乃至Vref3との対応テーブルを備えており、外部からゲインを選択する信号を受けると対応テーブルに従って増幅回路4及びリファレンス電圧回路5の各スイッチング素子のオン、オフを制御し、ゲイン切替を行なう。
【0019】
また、本例の増幅回路4と、特許文献1の増幅回路においてゲイン調整を試みたものとを、図3に対応する図によって比較すれば、図6に示すようになる。図6(a)に本例の増幅回路4のゲイン切替の様子を示し、図6(b)に特許文献1の増幅回路においてゲイン切替の様子を示す。
【0020】
以上のように本例では、出力波形を所定の出力レンジに収めてゲイン切替が可能であるので、出力波形の歪みを防止することが可能である。また、大きな出力レンジを確保する必要がなく、狭い出力レンジの増幅回路が利用できるので、消費電力を抑えて低消費電力の映像信号処理回路が実現可能となる。また、増幅回路4においてゲイン調整を行ないつつ、映像信号の増幅が可能となるので、別途前段にゲイン調整用の利得制御回路、すなわち、増幅回路を必要としないことも、回路構成を簡易なものとすることに寄与している。
【0021】
なお、上記一実施例では、便宜上3通りのゲイン切り替えについて述べたが、本発明はこれに限るものではない、例えば、図7に示すように可変抵抗R1を上記一実施例と同様の構成にて、n個(nは2以上の整数)の抵抗R11乃至R1n、n個のスイッチング素子S11乃至S1nで構成するように拡張して、同様に可変抵抗R2についてもn個の抵抗R21乃至R2n、n個のスイッチング素子S21乃至S2nで構成するように拡張して、同様にリファレンス電圧回路5についても、n個のリファレンス電圧源Vref1乃至Vrefn、スイッチング素子S51乃至S5nで構成するように拡張して、必要に応じてn通りのゲイン切り替えを行なうように構成しても良い。
【0022】
また、上記一実施例では、ローパスフィルタ3を設けることとしたが、ローパスフィルタ3を省いた構成としても良い。
【0023】
【発明の効果】
本発明によれば、映像信号を増幅する増幅回路のゲインと当該増幅回路のリファレンス電圧とを、増幅回路から出力される映像信号の出力レンジを一定に保つように切り替えるので、1つの増幅回路を用いる映像信号処理回路においても、出力波形の歪みなく、映像信号の増幅が可能となる。1つの増幅回路を用いるだけでよく、簡易な構成により、映像信号を増幅する際のゲイン調整を可能とする映像信号処理回路を実現することが可能となる。また、狭い出力レンジの増幅回路が利用できるので、消費電力を抑えて低消費電力の映像信号処理回路が実現可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の映像信号処理回路の構成を示すブロック図。
【図2】図1に示す増幅回路4及びリファレンス電圧回路5の構成の詳細を示すブロック図。
【図3】図1に示す映像信号処理回路のゲイン切替動作を説明する入力波形及び出力波形図。
【図4】図2に示す増幅回路4及びリファレンス電圧回路5のゲイン切替のための可変抵抗R1、R2、基準電圧源Vref1乃至Vref3の設定値を説明する表。
【図5】図4の設定値に基づく3通りのゲイン切替による入力波形及び出力波形図。
【図6】図1に示す映像信号処理回路と特許文献1に記載の増幅回路とのゲイン切替動作を比較する入力波形及び出力波形図。
【図7】増幅回路4及びリファレンス電圧回路5の他の構成を示すブロック図。
【図8】特許文献1に記載の増幅回路の構成を示すブロック図。
【符号の説明】
2 クランプ回路
4 増幅回路
5 リファレンス電圧回路
6 制御回路
R1 第1の可変抵抗
R2 第2の可変抵抗
Vref1乃至Vref3 リファレンス電圧源
Claims (4)
- 入力される映像信号のボトムレベルを所定のクランプ電圧に固定するクランプ回路と、
上記クランプ回路によりクランプされた映像信号を選択されたゲインにて増幅する増幅回路と、
上記増幅回路に対して複数のリファレンス電圧を選択的に与えるリファレンス電圧回路と、
上記増幅回路の上記ゲインと上記リファレンス電圧回路から上記増幅回路に与える上記リファレンス電圧とを、上記増幅回路から出力される映像信号の出力レンジを一定に保つように切り替える制御回路と
を備えることを特徴とする映像信号処理回路。 - 上記増幅回路は、差動増幅回路の正相入力端子にクランプされた上記映像信号を入力して、上記差動増幅回路の逆相入力端子と上記リファレンス電圧回路との間に接続された第1の可変抵抗と、上記差動増幅回路の逆相入力端子と上記差動増幅回路の出力端子との間に接続された第2の可変抵抗とを備えてなる非反転増幅回路からなることを特徴とする請求項1に記載の映像信号処理回路。
- 上記第1、第2の可変抵抗の抵抗値をそれぞれR1、R2とし、上記クランプ電圧の電圧値をVclampとし、上記リファレンス電圧の電圧値をVrefとし、上記差動増幅回路の出力波形のボトムレベルの電圧値をVoutとし、上記制御回路は、Vout=Vclamp−(R2/R1)×(Vref−Vclamp)の関係が成立する条件で、上記第1、第2の可変抵抗の抵抗値と上記リファレンス電圧の電圧値とを切り替えることを特徴とする請求項2に記載の映像信号処理回路。
- 上記増幅回路に入力される映像信号の映像信号帯域外のノイズ成分を除去するローパスフィルタ回路を設けたことを特徴とする請求項1乃至3の何れかに記載の映像信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003024123A JP4386651B2 (ja) | 2003-01-31 | 2003-01-31 | 映像信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003024123A JP4386651B2 (ja) | 2003-01-31 | 2003-01-31 | 映像信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004236140A true JP2004236140A (ja) | 2004-08-19 |
JP4386651B2 JP4386651B2 (ja) | 2009-12-16 |
Family
ID=32952747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003024123A Expired - Fee Related JP4386651B2 (ja) | 2003-01-31 | 2003-01-31 | 映像信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4386651B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006101195A (ja) * | 2004-09-29 | 2006-04-13 | Mitsumi Electric Co Ltd | 増幅回路及び入力回路 |
JP2013009372A (ja) * | 2011-06-24 | 2013-01-10 | Princeton Technology Corp | 電圧制御回路 |
-
2003
- 2003-01-31 JP JP2003024123A patent/JP4386651B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006101195A (ja) * | 2004-09-29 | 2006-04-13 | Mitsumi Electric Co Ltd | 増幅回路及び入力回路 |
KR101076653B1 (ko) * | 2004-09-29 | 2011-10-26 | 미쓰미덴기가부시기가이샤 | 증폭회로 및 입력회로 |
JP2013009372A (ja) * | 2011-06-24 | 2013-01-10 | Princeton Technology Corp | 電圧制御回路 |
US8786367B2 (en) | 2011-06-24 | 2014-07-22 | Princeton Technology Corporation | Voltage controlling circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4386651B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7295063B2 (en) | Class D amplifier | |
US7688144B2 (en) | Variable-gain wide-dynamic-range amplifier | |
US6577188B2 (en) | Variable gain amplifier | |
RU2553086C1 (ru) | Усилитель и устройство обработки сигналов | |
US20110007198A1 (en) | Multi path power for cmos imagers | |
CN113016138B (zh) | 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器 | |
JP6545998B2 (ja) | オーディオ回路、それを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
TW201308883A (zh) | 具備直流偏移補償的增益級與相關方法 | |
JP4497480B2 (ja) | 光受信回路 | |
US7504974B2 (en) | Selecting circuit | |
US10938408B2 (en) | Semiconductor device for reading and outputting signal from a sensor | |
JP4295109B2 (ja) | 電力増幅器モジュール | |
JP4386651B2 (ja) | 映像信号処理回路 | |
US7199655B2 (en) | Multistage amplifier circuit without interstage coupling capacitor | |
KR20220082048A (ko) | 디지털 오디오 전력 증폭기 및 전력 증폭기 루프 | |
JP6027444B2 (ja) | オーディオ信号処理回路およびそれを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP2004104269A (ja) | 信号切替器及び同信号切替器を備えた可変利得増幅器 | |
US20090243392A1 (en) | Methods for shifting common mode between different power domains and apparatus thereof | |
JP2002118432A (ja) | 電界強度検出回路およびリミッタアンプ | |
JP6798086B2 (ja) | エンベロープトラッキングバイアス回路及び電力増幅装置 | |
JP2002135214A (ja) | 光受信器 | |
TW200718003A (en) | Cascaded variable gain amplifier system and variable gain amplifier | |
JP2006121135A (ja) | 可変利得回路及びそれを用いた撮像装置 | |
JP2005123759A (ja) | デジタル/アナログ変換器用出力可変回路 | |
JP2006041647A (ja) | ビデオ信号出力回路及びそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |