JP4497480B2 - 光受信回路 - Google Patents

光受信回路 Download PDF

Info

Publication number
JP4497480B2
JP4497480B2 JP2005371141A JP2005371141A JP4497480B2 JP 4497480 B2 JP4497480 B2 JP 4497480B2 JP 2005371141 A JP2005371141 A JP 2005371141A JP 2005371141 A JP2005371141 A JP 2005371141A JP 4497480 B2 JP4497480 B2 JP 4497480B2
Authority
JP
Japan
Prior art keywords
circuit
value
current
control
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005371141A
Other languages
English (en)
Other versions
JP2007174440A (ja
Inventor
祐輔 大友
正史 野河
和好 西村
智明 川村
正俊 十林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2005371141A priority Critical patent/JP4497480B2/ja
Publication of JP2007174440A publication Critical patent/JP2007174440A/ja
Application granted granted Critical
Publication of JP4497480B2 publication Critical patent/JP4497480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Description

本発明は、受信した光信号を所望の電圧振幅の電気信号に変換する光受信回路に関し、特に、光信号強度がパケットごとに異なるバースト信号に対して短時間で誤りのない電気信号を高感度、広ダイナミックレンジに受信する光受信回路に関するものである。
従来の光受信回路を図5に示す(例えば、非特許文献1,2参照)。図5において、1は入力される光信号を電流信号に変換するアバランシェフォトダイオード(APD)、2Aは前置増幅回路、3Aはスイッチ制御回路、4AはAPD1のバイアス回路である。
前置増幅回路2Aにおいて、21は増幅器、R1,R2,R8は帰還抵抗、M1,M4はNchMOSトランジスタから成るスイッチである。帰還抵抗の抵抗値は、R1>R2>R8の関係にある。増幅器21は一般に、トランジスタQ1と抵抗R3,R4とを電源とGND間に縦列に接続して構成するアンプ段と、トランジスタQ2と電流源211で構成するエミッタフォロワ段を備える。この前置増幅回路2Aは、増幅器21の入力と出力の間に接続した帰還抵抗を切り替えて増幅度を切り替え、APD1のアノードからの電流信号を電圧信号であるデータ信号に変換増幅する。
スイッチ制御回路3Aは、光信号先頭部分において、前置増幅回路2Aからのデータ信号振幅に応じて制御端子GC11,GC12,GC13の信号を切り替え、バイアス回路4Aのバイアス電圧および前置増幅回路2Aの帰還抵抗R1、R2,R8を切り替え制御する。
従来の光受信回路の動作を、図6の受光特性を用いて説明する。スイッチ制御回路3Aは、リセット信号が入力されると、その制御端子GC11,GC12から“L”レベルの制御信号を出力し、また、制御端子GC13は“H”レベルの制御信号を出力する。前置増幅回路2Aは制御端子GC11,GC12の“L”レベルの制御信号により、NchMOSトランジスタM1、M4がオフになり、増幅器21に大きな帰還抵抗R1が接続され、その増幅度が最大になる。また、バイアス回路4Aは制御端子GC13の“H”レベルの制御信号によりバイアス電圧を大きくして、APD増倍率Mを最大にする。
その後、APD1に“H”および“L”から成るバースト光信号が入力されると、APD1は、その光信号を電流信号に変換する。前置増幅回路2Aでは、帰還抵抗R1が接続された増幅器21によって電流信号を電圧信号であるデータ信号に変換して出力する。その出力データ信号振幅は、スイッチ制御回路3Aにフィードバックされ、スイッチ制御回路3A内で、データ信号先頭の数ビットの信号振幅により、制御端子GC11,GC12の“L”レベルが“H”レベルに切り替えられ、NchMOSトランジスタM1,M4は制御端子GC11,GC12の出力に応じてオンとオフが制御される。すなわち、スイッチ制御回路2Aでは、バースト光信号先頭部分のタイミングにおいてデータ信号の出力振幅に応じて、NchMOSトランジスタM1,M4の順で順次制御するような論理機能を有しており、それぞれのNchMOSトランジスタM1,M4をオンまたはオフに保持する。また、バイアス回路4Aのバイアス電圧を制御端子GC13により切り替える。以上によって、帰還抵抗と共にAPDバイアス電圧による光受信回路全体の増幅率が変化し、データ信号振幅が低減されてデータ信号振幅が一定範囲に収まる。
図6に示すごとく、受光電力が非常に小さいPrminからPr1までの範囲では、増幅率を最大にするために、NchMOSトランジスタM1,M4をオフにするとともに、バイアス回路4Aは高いバイアス電圧を出力するように、制御端子GC11,GC12,GC13は、“L”,“L”,“H”に設定される。受光電力がPr1を越えて、データ信号の出力振幅が大きくなりすぎると、スイッチ制御回路3Aにより制御端子GC11,GC12,GC13が“H”,“L”,“L”レベルに設定され、NchMOSトランジスタM1をオン状態に切り替えて帰還抵抗値を減じるとともに、バイアス回路4Aは低いバイアス電圧を出力して、光受信回路全体の増幅率を減ずる。さらに、受光電力がPr2を越えて、出力振幅が大きくなりすぎると、スイッチ制御回路3Aにより制御端子GC12も“H”レベルに設定され、NchMOSトランジスタM4をオン状態として帰還抵抗値をさらに減じて、光受信回路全体の増幅率をさらに減ずる。
このように増幅率の切り替えを行うことにより、微小な受光電力Prminから比較的大きな受光電力Prmaxまでの範囲の受光電力に対し、データ信号の出力振幅を所望(図6では10mV〜1000mV)の範囲に納めて、適正な信号デューティの確保とビットエラーの低減を行っている。また、APD増倍率Mの温度特性を適正に補償する温度補償回路をバイアス回路4Aに設ければ、APD増倍率の温度特性を補償することもできる。
Makoto Nakamura,et al,"1.25Gb/s Burst-Mode Receiver ICs with Quick Response for PON Systems" ISSCC Digest of Technical Papers,pp.226-227,Feb.2005 森田他、「APDを用いた1.25Gbit/s PON用光トランシーバ」、2004年電子情報通信学会通信ソサエティ大会、B−10−54、283頁。
従来の光受信回路の問題点は、受信電力が大きな領域で、APDにおいて増大するDC電流により前置増幅回路が飽和し、ダイナミックレンジを広げることができないという点である。前置増幅回路の帰還抵抗の切り替えでは、受信電力のAC電流に対応して増幅率を低減するのみで、DC電流を効果的に排除できない。
一方、APDの増倍率Mを落として、DC電流を排除するために、バイアス制御回路にてAPDのバイアス電圧を変更しようとすると、図7に示すごとく、15〜32V程度という大きな電圧幅で変化させる必要が生じ、バイアス電圧変化時間とその後のバイアス電圧安定化時間の双方を考慮すると、バーストデータの先頭数十ns以上に渡ってスイッチ時間を確保しなければならない。このことによりバースト信号に対する応答性が著しく損なわれる問題があった。
本発明の目的は、APDのDC電流による前置増幅回路の飽和を防いで広いダイナミックレンジを実現するとともに、光受信回路全体の増幅率の切り替えをバースト信号の先頭の数nsレベルの短時間で行うことを可能にした光受信回路を提供することである。
上記目的を達成するために、請求項1にかかる発明は、光信号を電流信号に変換する受光素子と、該受光素子の電流信号を入力し電圧信号に変換して出力する前置増幅回路と、該前置増幅回路の出力信号の電圧振幅が所定値を超えると第1の値の制御信号を、該所定値を超えないと第2の値の制御信号を出力する制御回路とを備える光受信回路において、
電流値制御入力端子を有し、前記前置増幅回路の入力側とGNDとの間に接続された電流バイパス回路と、前記制御回路から出力する前記制御信号に応じて前記電流値制御入力端子に出力する電圧を切り替えるバイパス電流設定回路とを備え、前記電流バイパス回路は、ベース又はゲートが前記電流値制御入力端子に接続され該ベース又はゲートが高電位のときオンし低電位のときオフする第1のトランジスタと、該第1のトランジスタに直列接続された抵抗とからなり、前記バイパス電流設定回路は、バンドギャップレファレンス回路と、前記制御回路から出力する制御信号が前記第1の値のときオンして前記バンドギャップレファレンス回路の出力電圧を前記電流値制御入力端子に出力し、前記第2の値のときオフして前記バンドギャップレファレンス回路の出力電圧を前記電流値制御入力端子に出力しない第2のトランジスタと、前記制御回路から出力する制御信号が前記第1の値のときオフして前記電流制御入力端子をGNDに短絡せず、前記第2の値のときオンして前記電流制御入力端子をGNDに短絡する第3のトランジスタとを有することを特徴とする。
請求項2にかかる発明は、請求項1に記載の光受信回路において、前記前置増幅回路に帰還抵抗値を切り替える手段を備え、該帰還抵抗値は、前記制御回路の前記制御信号が第1の値のとき小さな値に切り替えられ、第2の値のとき大きな値に切り替えられるようにしたことを特徴とする。
請求項3にかかる発明は、請求項1または2に記載の光受信回路において、前記受光素子に印加するバイアス電圧を、前記受光素子の温度特性、ノイズ特性を補償するように設定するバイアス回路を具備したことを特徴とする。
請求項4にかかる発明は、請求項3に記載の光受信回路において、前記バイアス回路は、前記制御回路により前記受光素子に印加するバイアス電圧を切り替える手段を備えることを特徴とする。
本発明によれば、前置増幅回路の入力側に接続した電流バイパス回路により、APDで発生する電流の一部を除去することが可能となり、APDのDC電流による前置増幅回路の飽和を防いで、広いダイナミックレンジを実現することができる。また、この電流バイパス回路の電流値制御入力端子を第1の電圧(例えば、バンドギャップレファレンス回路の出力電位1.3V)と第2の電圧(例えば、GND電位)のいずれかに切り替えるようにすれば、例えば切り替え時に変化する電位を1.3V程度と小さくでき、APDの増倍率を変更するために要するバイアス電圧の差である15V程度の10分の1程度にできるため、動作が安定するまでの時間が従来の10分の1以下(数ns以下)になる。このように本発明は、APDのDC電流による前置増幅回路の飽和を防いで、広いダイナミックレンジを実現することができるばかりでなく、そのダイナミックレンジを得るための回路の増幅率切り替えをバースト信号の先頭数nsという短時間で行うことを可能となり、バースト信号の転送効率を格段に高める効果がある。
本発明の光受信回路は、前置増幅回路の入力側に、APDから流れ込む電流を他の電源にバイパスする電流バイパス回路を配置し、さらにその電流バイパス回路でバイパスされる電流値を短時間に設定するバイパス電流設定回路を配置して構成する。以下、詳しく説明する。
本発明の光受信回路の実施例を図1を用いて説明する。図1において、1は入力される光信号を電流信号に変換するアバランシェフォトダイオード(APD)であって、図7に示したような増倍率Mのバイアス電圧Vr依存性を示す。2は前置増幅回路、3は制御端子GC1,GC2をもつスイッチ制御回路、4はAPD1用の温度補償付きバイアス回路、5は電流バイパス回路、6はバイパス電流設定回路である。
前置増幅回路2は、増幅器21、帰還抵抗R1,R2、スイッチとしてのNchMOSトランジスタM1を備える。増幅器21は一般に、トランジスタQ1と抵抗R3,R4とを電源とGND間に縦列に接続して構成するアンプ段と、トランジスタQ2と電流源211で構成するエミッタフォロワ段を備える。そして、増幅器21の入力と出力の間に接続した帰還抵抗を切り替えて増幅度を切り替え、APD1のアノードからの電流信号を電圧信号であるデータ信号に変換増幅する。
スイッチ制御回路3は、光信号先頭部分において、前置増幅回路2から出力するデータ信号の振幅に応じて制御端子GC1,GC2の信号を切り替え、バイパス電流設定回路5の出力電圧、前置増幅回路2の帰還抵抗R1、R2を切り替え制御する。
温度補償付きバイアス回路4は、図3に示すように、温度センサ41、温度/電圧変換回路42、DCバイアス回路43、ノイズフィルタ44を備える。温度センサ41はサーミスタや集積回路上のダイオードからなり、APD1の温度にのみ応じた一意の電圧を出力する。温度/電圧変換回路42は温度センサ41で検知した温度に応じた出力電圧を例えばアナログデジタル変換してデジタル信号に置き換え、且つ予め温度変化に対してAPD1の増倍率Mを一定にするAPDバイアス電圧が書き込まれているROMテーブル(図示せず)より、温度センサ41の出力電圧に応じたAPDバイアス電圧用のDCバイアスレファレンス電圧を読み出し、そのレファレンス電圧をDCバイアス回路43に与える。このDCバイアス回路43は、電源VP1の電圧をレファレンス電圧に対応するAPDバイアス電圧に変換して出力する。その際、電源VP1のノイズはノイズフィルタ44で除去される。よって、温度補償付きバイアス回路4は、APD1の温度が変動してもAPD1の増倍率Mを一定にするようAPDのバイアス電圧を制御する。
バイパス電流設定回路5は、バンドギャップレファレンス回路51とNchMOSトランジスタM2,M3、インバータ52を備え、電流バイパス回路6に電流値制御電圧を出力する。制御端子GC1の電位が“L”のときはNchMOSトランジスタM2がオフ、M3がオンとなり、電流値制御電圧はGND電位となる。一方、制御端子GC1の電位が“H”のときはNchMOSトランジスタM2がオン、M3がオフとなり、電流値制御電圧はバンドギャップレファレンス回路51で設定される電圧となる。
電流バイパス回路6は、トランジスタQ3と抵抗R5からなる電流源構成であり、トランジスタQ3のベースに入力する電流値制御電圧に応じて、ノードN1からGNDヘバイパスする電流値を設定する。トランジスタQ3のベース電圧がGND電位のときは電流をバイパスしないが、バンドギャップレファレンス回路51で設定される電圧のときは設定した電流値をバイパスする。
本実施例の光受信回路の動作を図2の受光特性を用いて説明する。スイッチ制御回路3は、リセット信号が入力されると、その制御端子GC1,GC2より“L”レベルの制御信号を出力する。制御端子GC2の“L”レベルの制御信号により、前置増幅回路2のNchMOSトランジスタM1はオフになり、増幅器21の入出力間に大きな値の帰還抵抗R1を接続する。また、制御端子GC1の“L”レベルの制御信号により、バイパス電流設定回路5から出力する電流値制御電圧はGND電位となり、電流バイパス回路6は電流をバイパスしないため、光受信回路全体の増幅率は最大なる。
その後、APD1に“H”および“L”から成るバースト光信号が入力されると、APD1は、その光信号を電流信号に変換する。前置増幅回路2では、帰還抵抗R1が接続された増幅器21によって電流信号を電圧信号であるデータ信号に変換して出力する。そのデータ信号の振幅は、スイッチ制御回路3にフィードバックされ、スイッチ制御回路3内で、データ信号先頭の数ビットの信号振幅が判定値(基準値)より大きい場合には、制御端子GC1,GC2の“L”レベルが“H”レベルに切り替えられ、バイパス電流設定回路5の出力は、NchMOSトランジスタM2がオン、M3がオフ状態になることから、バンドギャップレファレンス回路51で設定する電圧が電流値制御電圧として出力することとなり、電流バイパス回路6は電流をバイパスする。同時に、NchMOSトランジスタM1は制御端子GC2の出力に応じてオンとなり帰還抵抗値はR1とR2で規定される低い抵抗値となり、光受信回路全体の増幅率が低下する。
すなわち、スイッチ制御回路3では、バースト光信号先頭部分において、NchMOSトランジスタM1〜M3を制御するような論理機能を有している。このことにより、帰還抵抗と共にAPD電流のバイパス電流値が増加して、データ信号振幅が低減されてデータ信号振幅が一定範囲に収まる。
図2に示すごとく、受光電力が非常に小さいPrminからPr1までの範囲では、増幅率を最大にするために、NchMOSトランジスタM1,M2がオフ、M3がオンになるように、制御端子GC1,GC2は“L”,“L”に設定される。受光電力がPr1を越えて、出力振幅が大きくなりすぎると、スイッチ制御回路3により制御端子GC1,GC2が“H”,“H”レベルに設定され、NchMOSトランジスタM1をオン状態として帰還抵抗値を減じるとともに、NchMOSトランジスタM2をオ、M3をオ状態として電流バイパス回路6において設定された電流値をバイパスし、増幅率を減ずる。このような増幅率の切り替えを行うことにより、微小な受光電力Prminから非常に大きな受光電力Prmaxまでの範囲の受光電力に対し、出力データ電圧振幅を所望(10mV〜1000mV)の範囲に納めて、適正な信号デューティの確保とビットエラーの低減を行うことが可能となる。また、APD1の温度特性を適正に補償する温度補償付きバイアス回路4により、増幅率の温度特性も補償される。
上記の増幅率の切り替えは、バイパス電流設定回路5の出力電圧をGND電位とバンドギャップレファレンス回路51の出力電位である1.3V程度の電圧との間の電圧切り替えで行われる。APD1の従来例によるバイアス電圧の切り替えが15V程度であるのに対し、そのおよそ10分の1の電圧幅の切り替えで良いため、切り替えおよび切り替え後の電位が安定するのに要する時間もおよそ10分の1になる。この時間は帰還抵抗値の切り替え時間と同様な時間となることから、増幅率の切り替え時間がAPDのバイアス切り替え時間に律速されることはない。このことにより、バースト信号の先頭から約10分の1の短い時間で誤りなくデータ信号を出力できるようになる。
さらに、本実施例によると、光信号入力でAPD1において発生する信号電流のみならずDC電流も電流バイパス回路6によりGNDに放電する。従来例では、APD1からの入力電流に対しては、増幅器21のトランジスタQ1から抵抗R4への放電パスか、抵抗値の大きい帰還抵抗からエミッタフォロワ段の電流源211に通じる電流パスしかなく、APD1からのDC電流が増すことでノードN1の電位が上昇することがダイナミックレンジ拡大の妨げになっていた。これに対し、本実施例では、電流バイパス回路6は前置増幅回路2の帰還増幅率に依存せずに電流値を設定できるため、帰還抵抗切り替え数を減らしても従来例以上のダイナミックレンジを実現できる。すなわち、図2の受光特性に示すように、1段の切り替えによって受光電力が−40〜0dBmの範囲を受光可能になっており、図5の従来回路の2段切り替えを採用した図6の受光特性よりもその受光範囲が広くなっている。そして、帰還抵抗切り替え数を増やすこと、およびAPD1のバイアス電圧を切り替える手法と組み合わせることにより、より広いダイナミックレンジを実現することが可能となる。
なお、前記した温度補償付きバイアス回路4に代えて、図4に示す温度補償付きバイアス回路4’を使用することもできる。この場合は、スイッチ制御回路3に制御端子GC3を備える。この温度補償付きバイアス回路4’は、温度センサ41、温度/電圧変換回路42、ノイズフィルタ44、DCバイアス回路45、バイアス切替回路46を備える。温度センサ41、温度/電圧変換回路42、ノイズフィルタ44は図3で説明したものと同じである。DCバイアス切替回路46は、制御端子GC3への制御信号入力に応じてトランジスタQ4制御用の出力電圧を設定する回路である。DCバイアス回路45は、トランジスタQ5と抵抗R7により、図3の回路と同様にAPD1の温度変動を補償して、電源VP1の電圧をDCバイアスレファレンス電圧に対応するAPD駆動電圧値に変換して出力する。また、このDCバイアス回路45は、トランジスタQ4と抵抗R6により、APD1により所望の増倍率Mが得られる駆動電圧値に変換して出力する。ここでは、制御端子CG3の“L”と“H”によりトランジスタQ4の内部抵抗を切り替えて2つの増倍率Mを切り替える。
よって、温度補償付きバイアス回路4’は、APDの温度が変動しても、APD1の増倍率Mを一定にするようAPDバイアス電圧を制御し、且つ制御端子CG3の入力に依存してAPD1の増倍率Mを切り替えるようAPDバイアス電圧を制御する。APD1のバイアス切り替えを、電流バイパス回路6、バイパス電流設定回路5と併用することにより、より広いダイナミックレンジを達成可能である。
また、上記の効果は、受光素子としてAPDを使用する場合に顕著であるが、PINダイオードを使用した場合にも現れる。PINダイオードを使用した場合でも、光信号強度が強い場合には、PINダイオードで生成される電流が大きくなり、特にDC電流を排除できず、差動増幅回路2の出力デューティを劣化させる。本発明の電流バイパス回路6、バイパス電流設定回路5により、過剰電流を引き抜く効果、および引き抜き電流を高速かつ安定に設定できる効果により、PINダイオードを使用した場合も光受信回路のダイナミックレンジを広げる効果がある。
本発明の第1の実施例である光受信回路の構成を示すブロック図である。 図1の光受信回路の出力データ電圧振幅の受光電力依存性の特性図である。 図1の温度補償付きバイアス回路4の一例の構成を示すブロック図である。 図1の温度補償付きバイアス回路4の別例の構成を示すブロック図である。 従来の光受信回路の構成を示すブロック図である。 図5の光受信回路の出力データ電圧振幅の受光電力依存性の特性図である。 APDの増倍率Mのバイアス電圧Vr依存性の特性図である。
符号の説明
1:アバランシェホトダイオード(APD)
2,2A:前置増幅回路、21:増幅器、211:電流源
3,3A:スイッチ制御回路
4、4’:温度補償付きバイアス回路
4A:バイアス回路
5:バイパス電流設定回路、51:バンドギャップレファレンス回路、52:インバータ
6:電流バイパス回路

Claims (4)

  1. 光信号を電流信号に変換する受光素子と、該受光素子の電流信号を入力し電圧信号に変換して出力する前置増幅回路と、該前置増幅回路の出力信号の電圧振幅が所定値を超えると第1の値の制御信号を、該所定値を超えないと第2の値の制御信号を出力する制御回路とを備える光受信回路において、
    電流値制御入力端子を有し、前記前置増幅回路の入力側とGNDとの間に接続された電流バイパス回路と、前記制御回路から出力する前記制御信号に応じて前記電流値制御入力端子に出力する電圧を切り替えるバイパス電流設定回路とを備え、
    前記電流バイパス回路は、ベース又はゲートが前記電流値制御入力端子に接続され該ベース又はゲートが高電位のときオンし低電位のときオフする第1のトランジスタと、該第1のトランジスタに直列接続された抵抗とからなり、
    前記バイパス電流設定回路は、バンドギャップレファレンス回路と、前記制御回路から出力する制御信号が前記第1の値のときオンして前記バンドギャップレファレンス回路の出力電圧を前記電流値制御入力端子に出力し、前記第2の値のときオフして前記バンドギャップレファレンス回路の出力電圧を前記電流値制御入力端子に出力しない第2のトランジスタと、前記制御回路から出力する制御信号が前記第1の値のときオフして前記電流制御入力端子をGNDに短絡せず、前記第2の値のときオンして前記電流制御入力端子をGNDに短絡する第3のトランジスタとを有することを特徴とする光受信回路。
  2. 請求項1に記載の光受信回路において、
    前記前置増幅回路に帰還抵抗値を切り替える手段を備え、該帰還抵抗値は、前記制御回路の前記制御信号が第1の値のとき小さな値に切り替えられ、第2の値のとき大きな値に切り替えられるようにしたことを特徴とする光受信回路。
  3. 請求項1または2に記載の光受信回路において、
    前記受光素子に印加するバイアス電圧を、前記受光素子の温度特性、ノイズ特性を補償するように設定するバイアス回路を具備したことを特徴とする光受信回路。
  4. 請求項3に記載の光受信回路において、
    前記バイアス回路は、前記制御回路により前記受光素子に印加するバイアス電圧を切り替える手段を備えることを特徴とする光受信回路。
JP2005371141A 2005-12-23 2005-12-23 光受信回路 Active JP4497480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371141A JP4497480B2 (ja) 2005-12-23 2005-12-23 光受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371141A JP4497480B2 (ja) 2005-12-23 2005-12-23 光受信回路

Publications (2)

Publication Number Publication Date
JP2007174440A JP2007174440A (ja) 2007-07-05
JP4497480B2 true JP4497480B2 (ja) 2010-07-07

Family

ID=38300384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371141A Active JP4497480B2 (ja) 2005-12-23 2005-12-23 光受信回路

Country Status (1)

Country Link
JP (1) JP4497480B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4927664B2 (ja) * 2007-08-14 2012-05-09 日本電信電話株式会社 前置増幅回路
JP5131084B2 (ja) * 2008-08-15 2013-01-30 ソニー株式会社 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置
JP5885467B2 (ja) * 2011-11-01 2016-03-15 三菱電機株式会社 受光レベル取得装置、光受信器、光通信システム、受光レベル取得方法及びプログラム
US9450542B2 (en) 2013-01-16 2016-09-20 Mitsubishi Electric Corporation Preamplifier, optical receiver, optical termination device, and optical communication system
JP6680503B2 (ja) * 2015-10-05 2020-04-15 日本電信電話株式会社 Esd保護回路
US10338224B2 (en) 2017-03-27 2019-07-02 Analog Devices Global Unlimited Company High dynamic range analog front-end receiver for long range LIDAR
DE102018106762B4 (de) 2017-03-27 2024-03-07 Analog Devices International Unlimited Company Analoger front-end-empfänger mit grossem dynamikbereich für long-range-lidar

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166930A (ja) * 1988-12-21 1990-06-27 Hitachi Ltd 受光回路
JPH02253733A (ja) * 1989-03-28 1990-10-12 Graphtec Corp 光インターフェースケーブル
JPH04306905A (ja) * 1991-04-03 1992-10-29 Sumitomo Electric Ind Ltd 増幅装置
JPH08125611A (ja) * 1994-10-21 1996-05-17 Sony Corp アラーム信号発生回路
JPH10303670A (ja) * 1997-04-24 1998-11-13 Sanyo Electric Co Ltd プリエンファシス回路
JPH11145913A (ja) * 1997-11-10 1999-05-28 Nec Corp プリアンプ
JPH11205249A (ja) * 1998-01-12 1999-07-30 Oki Tec:Kk アバランシェフォトダイオード用バイアス電圧制御回路およびその調整方法
JP2000315923A (ja) * 1999-04-30 2000-11-14 Nec Corp バースト光受信回路
JP2001127560A (ja) * 1999-10-25 2001-05-11 Nec Corp 前置増幅回路
JP2001144552A (ja) * 1999-11-10 2001-05-25 Nec Corp バーストモード光受信システム及び方法
JP2002290168A (ja) * 2001-03-26 2002-10-04 Nec Eng Ltd 光受信器
JP2004032200A (ja) * 2002-06-24 2004-01-29 Mitsubishi Electric Corp バーストモードapd光受信回路
JP2004260396A (ja) * 2003-02-25 2004-09-16 Ntt Electornics Corp 前置増幅回路およびそれを用いた光受信装置
JP2005006119A (ja) * 2003-06-12 2005-01-06 Sumitomo Electric Ind Ltd 光受信装置
WO2005055416A1 (ja) * 2003-12-03 2005-06-16 Matsushita Electric Industrial Co., Ltd. 光受信用前置増幅器
JP2005236668A (ja) * 2004-02-19 2005-09-02 Elpida Memory Inc 半導体回路装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02166930A (ja) * 1988-12-21 1990-06-27 Hitachi Ltd 受光回路
JPH02253733A (ja) * 1989-03-28 1990-10-12 Graphtec Corp 光インターフェースケーブル
JPH04306905A (ja) * 1991-04-03 1992-10-29 Sumitomo Electric Ind Ltd 増幅装置
JPH08125611A (ja) * 1994-10-21 1996-05-17 Sony Corp アラーム信号発生回路
JPH10303670A (ja) * 1997-04-24 1998-11-13 Sanyo Electric Co Ltd プリエンファシス回路
JPH11145913A (ja) * 1997-11-10 1999-05-28 Nec Corp プリアンプ
JPH11205249A (ja) * 1998-01-12 1999-07-30 Oki Tec:Kk アバランシェフォトダイオード用バイアス電圧制御回路およびその調整方法
JP2000315923A (ja) * 1999-04-30 2000-11-14 Nec Corp バースト光受信回路
JP2001127560A (ja) * 1999-10-25 2001-05-11 Nec Corp 前置増幅回路
JP2001144552A (ja) * 1999-11-10 2001-05-25 Nec Corp バーストモード光受信システム及び方法
JP2002290168A (ja) * 2001-03-26 2002-10-04 Nec Eng Ltd 光受信器
JP2004032200A (ja) * 2002-06-24 2004-01-29 Mitsubishi Electric Corp バーストモードapd光受信回路
JP2004260396A (ja) * 2003-02-25 2004-09-16 Ntt Electornics Corp 前置増幅回路およびそれを用いた光受信装置
JP2005006119A (ja) * 2003-06-12 2005-01-06 Sumitomo Electric Ind Ltd 光受信装置
WO2005055416A1 (ja) * 2003-12-03 2005-06-16 Matsushita Electric Industrial Co., Ltd. 光受信用前置増幅器
JP2005236668A (ja) * 2004-02-19 2005-09-02 Elpida Memory Inc 半導体回路装置

Also Published As

Publication number Publication date
JP2007174440A (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4497480B2 (ja) 光受信回路
JP4744881B2 (ja) バイアス制御を伴う電力増幅器
JP4896547B2 (ja) 電力信号の調節を実行する信号増幅回路を備えるトランスインピーダンスアンプ
US7809285B2 (en) Receiving circuit and optical signal receiving circuit
US7671680B2 (en) Electronic circuit
JP2007028372A (ja) 受光増幅回路およびそれを用いた光ピックアップ装置
US7502569B2 (en) Optical receiver preamplifier
US6400933B1 (en) Amplifier
WO2005093946A1 (ja) 前置増幅器
US6573784B2 (en) Low power wide bandwidth programmable gain CDS amplifier/instrumentation amplifier
US6664912B1 (en) Preamplifier with improved CMRR and temperature stability and associated amplification method
JP4696631B2 (ja) 光電流増幅回路
JP4137532B2 (ja) バーストモードapd光受信回路
JPH11284444A (ja) プリアンプ回路およびプリアンプ方法
JP4597589B2 (ja) 光受信器
JP4837585B2 (ja) 受光回路
JP4068590B2 (ja) 電流電圧変換回路
US7737758B2 (en) Level shift circuit
JP3215055B2 (ja) 増幅装置
JP2804678B2 (ja) 光検出装置
JP2005252810A (ja) 電流電圧変換回路
JPH1079625A (ja) 光受信回路
JP3039875B2 (ja) 光受信器
JP2002064242A (ja) レーザダイオード駆動方法および回路
JP2002217833A (ja) 光受信器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100408

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4497480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250