JP2004032200A - バーストモードapd光受信回路 - Google Patents

バーストモードapd光受信回路 Download PDF

Info

Publication number
JP2004032200A
JP2004032200A JP2002183410A JP2002183410A JP2004032200A JP 2004032200 A JP2004032200 A JP 2004032200A JP 2002183410 A JP2002183410 A JP 2002183410A JP 2002183410 A JP2002183410 A JP 2002183410A JP 2004032200 A JP2004032200 A JP 2004032200A
Authority
JP
Japan
Prior art keywords
apd
circuit
signal
burst
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002183410A
Other languages
English (en)
Other versions
JP4137532B2 (ja
Inventor
Hiroaki Tanaka
田中 宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002183410A priority Critical patent/JP4137532B2/ja
Publication of JP2004032200A publication Critical patent/JP2004032200A/ja
Application granted granted Critical
Publication of JP4137532B2 publication Critical patent/JP4137532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Optical Communication System (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】受光素子としてAPDを使用することで、より高感度化および広ダイナミックレンジ化を実現するバーストモードAPD光受信回路を得る。
【解決手段】入力される光信号を電流信号に変換するAPD11と、APD11のカソードに供給するバイアス電圧を切り替え自在にしたAPDバイアス回路13と、帰還抵抗を切り替え自在にし、APD11のアノードからの電流信号を電圧信号に変換する前置増幅回路3と、バースト光信号先頭部分において、前置増幅回路3による電圧信号の出力振幅に応じてAPDバイアス回路13のバイアス電圧および前置増幅回路3の帰還抵抗を切り替え制御するスイッチ制御回路15とを備えた。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
この発明は、APDを用いて高感度化、広ダイナミックレンジ化したバーストモードAPD光受信回路に関するものである。
【0002】
【従来の技術】
図3は従来のバーストモード光受信回路を示す構成図であり、図において、1は入力される光信号を電流信号に変換するフォトダイオード(以下、PDと言う)、2はPD1のカソードにバイアス電圧を供給する電源である。3は帰還抵抗を切り替え自在にし、PD1のアノードからの電流信号を電圧信号であるデータ信号に変換する前置増幅回路である。その前置増幅回路3において、3aは増幅器、Rf0〜Rf2は帰還抵抗、SW1,SW2はNchトランジスタから成るスイッチである。4はバースト光信号先頭部分において、前置増幅回路3からのデータ信号振幅に応じて帰還抵抗Rf0〜Rf2を切り替え制御するスイッチ制御回路である。Vref0〜Vref2は基準電圧である。
図4はバーストモード光受信回路の出力振幅特性を示す特性図である。
【0003】
次に動作について説明する。
図3において、スイッチ制御回路4は、リセット信号が入力されると、その制御端子C1,C2より“L”レベルの制御信号を出力し、スイッチSW1,SW2はオフになる。その後、PD1に“H”および“L”から成るバースト光信号が入力されると、PD1は、その光信号を電流信号に変換する。前置増幅回路3では、帰還抵抗Rf0が接続された増幅器3aによって電流信号を電圧信号であるデータ信号に変換して出力する。
そのデータ信号振幅は、スイッチ制御回路4にフィードバックされ、基準電圧(Vref0<Vref1<Vref2)と比較され、データ信号の1番目の“H”ビットと基準電圧との比較により、スイッチSW2が制御され、データ信号の2番目の“H”ビットと基準電圧との比較により、スイッチSW1が制御される。すなわち、スイッチ制御回路4では、バースト光信号先頭部分において、スイッチSW2,SW1を順次制御するような論理機能を有しており、それぞれのスイッチSW2,SW1をオンまたはオフに保持する。
このように、帰還抵抗が変化することによりデータ信号振幅も変化し、上述のスイッチSW2,SW1の制御によりデータ信号振幅が一定範囲に収まる。
図4において、出力データ信号振幅が基準電圧Vref2となるPD1の受光電力Pr2でスイッチSW2がオンとなり帰還抵抗が小さく変化し、また、出力データ信号振幅が基準電圧Vref1となる受光電力Pr1でスイッチSW1がオンとなり帰還抵抗が小さく変化し、出力データ信号振幅が一定の範囲内に収まる特性が現れる。
【0004】
【発明が解決しようとする課題】
従来のバーストモード光受信回路は以上のように構成されているので、受光素子としてPD1を使用しており、高感度化および広ダイナミックレンジ化の要求に答えることが困難となるなどの課題があった。
【0005】
この発明は上記のような課題を解決するためになされたもので、受光素子としてAPDを使用することで、より高感度化および広ダイナミックレンジ化を実現するバーストモードAPD光受信回路を得ることを目的とする。
【0006】
【課題を解決するための手段】
この発明に係るバーストモードAPD光受信回路は、APDのカソードに供給するバイアス電圧を切り替え自在にしたAPDバイアス回路と、帰還抵抗を切り替え自在にし、APDのアノードからの電流信号を電圧信号に変換する前置増幅回路と、バースト光信号先頭部分において、前置増幅回路による電圧信号の出力振幅に応じてAPDバイアス回路のバイアス電圧および前置増幅回路の帰還抵抗を切り替え制御する制御回路とを備えたものである。
【0007】
この発明に係るバーストモードAPD光受信回路は、APDバイアス回路に、APD増倍率の温度特性を適正に補償する温度補償回路を備えたものである。
【0008】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるバーストモードAPD光受信回路を示す構成図であり、図において、11は入力される光信号を電流信号に変換するアバランシェ・フォトダイオード(以下、APDと言う)、12は高電圧DC/DCコンバータである。13はAPD11のカソードに供給するバイアス電圧を切り替え自在にしたAPDバイアス回路である。そのAPDバイアス回路13において、Rb0〜Rb2は抵抗、SW3,SW4はNchトランジスタから成るスイッチ、Tr1〜Tr3はNPNトランジスタである。また、14はAPD11の増倍率の温度特性を適正に補償する温度補償回路であり、NPNトランジスタTr3のベースに接続されたものである。
また、3は帰還抵抗を切り替え自在にし、APD11のアノードからの電流信号を電圧信号であるデータ信号に変換する前置増幅回路である。その前置増幅回路3において、3aは増幅器、Rf0〜Rf2は帰還抵抗、SW1,SW2はNchトランジスタから成るスイッチである。15はバースト光信号先頭部分において、前置増幅回路3からのデータ信号振幅に応じてAPDバイアス回路13のバイアス電圧および前置増幅回路3の帰還抵抗Rf0〜Rf2を切り替え制御するスイッチ制御回路(制御回路)である。Vref0〜Vref2は基準電圧である。
図2はバーストモード光受信回路の出力振幅特性を示す特性図である。
【0009】
次に動作について説明する。
図1において、スイッチ制御回路15は、リセット信号が入力されると、その制御端子C1,C2より“L”レベルの制御信号を出力し、スイッチSW1,SW2はオフになり、制御端子C1bar,C2barより“H”レベルの制御信号を出力し、スイッチSW3,SW4はオンになる。このように、スイッチSW1,SW2をオフにすることにより、前置増幅回路3に大きな帰還抵抗Rf0を接続し、スイッチSW3,SW4をオンにすることにより、APDバイアス回路13のバイアス電圧を大きくして、APD増倍率を最大にする。
その後、APD11に“H”および“L”から成るバースト光信号が入力されると、APD11は、その光信号を電流信号に変換する。この実施の形態1では、受光素子としてAPD11を使用することで、より高感度化および広ダイナミックレンジ化を実現することができる。前置増幅回路3では、帰還抵抗Rf0が接続された増幅器3aによって電流信号を電圧信号であるデータ信号に変換して出力する。
そのデータ信号振幅は、スイッチ制御回路15にフィードバックされ、基準電圧(Vref0<Vref1<Vref2)と比較され、データ信号の1番目の“H”ビットと基準電圧との比較により、スイッチSW2,SW4が制御され、データ信号の2番目の“H”ビットと基準電圧との比較により、スイッチSW1,SW3が制御される。すなわち、スイッチ制御回路15では、バースト光信号先頭部分において、スイッチSW2,SW4、スイッチSW1,SW3の順で順次制御するような論理機能を有しており、それぞれのスイッチSW2,SW4、スイッチSW1,SW3をオンまたはオフに保持する。
このように、帰還抵抗と共にバイアス電圧による増倍率が変化することによりデータ信号振幅も変化し、上述のスイッチSW2,SW4、スイッチSW1,SW3の制御によりデータ信号振幅が一定範囲に収まる。
図2において、出力データ信号振幅が基準電圧Vref2となるAPD11の受光電力Pr2でスイッチSW2がオン、スイッチSW4がオフとなり帰還抵抗が小さくなると共にバイアス電圧が低下し、増倍率低下に作用する。また、出力データ信号振幅が基準電圧Vref1となる受光電力Pr1でスイッチSW1がオン、スイッチSW3がオフとなり帰還抵抗が小さくなると共にバイアス電圧が低下し、増倍率低下に作用する。その結果、出力データ信号振幅が一定の範囲内に収まる特性が現れることにより適正なデューティ確保に有利に作用させることができる。
また、APD増倍率の温度特性を適正に補償する温度補償回路14をAPDバイアス回路13に設けたことにより、APD増倍率の温度特性を適正に補償することが可能となる。
【0010】
以上のように、この実施の形態1によれば、受光素子としてAPD11を使用することで、より高感度化および広ダイナミックレンジ化を実現することができる。また、出力データ信号振幅に応じて帰還抵抗およびバイアス電圧を制御することで、増倍率を大きく変化させ、その結果、出力データ信号振幅が一定の範囲内に収まる特性が現れることにより適正なデューティ確保に有利に作用させることができる。
さらに、APD増倍率の温度特性を適正に補償する温度補償回路14をAPDバイアス回路13に設けたことにより、APD増倍率の温度特性を適正に補償することが可能となる。
【0011】
【発明の効果】
以上のように、この発明によれば、APDのカソードに供給するバイアス電圧を切り替え自在にしたAPDバイアス回路と、帰還抵抗を切り替え自在にし、APDのアノードからの電流信号を電圧信号に変換する前置増幅回路と、バースト光信号先頭部分において、前置増幅回路による電圧信号の出力振幅に応じてAPDバイアス回路のバイアス電圧および前置増幅回路の帰還抵抗を切り替え制御する制御回路とを備えるように構成したので、出力振幅が一定の範囲内に収まる特性とすることにより、適正なデューティ確保に有利に作用すると同時に、より高感度化、広ダイナミックレンジ化が可能となる効果がある。
【0012】
この発明によれば、APDバイアス回路に、APD増倍率の温度特性を適正に補償する温度補償回路を備えるように構成したので、APD増倍率の温度特性を適正に補償することが可能となる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるバーストモードAPD光受信回路を示す構成図である。
【図2】バーストモード光受信回路の出力振幅特性を示す特性図である。
【図3】従来のバーストモード光受信回路を示す構成図である。
【図4】バーストモード光受信回路の出力振幅特性を示す特性図である。
【符号の説明】
3 前置増幅回路、3a 増幅器、11 アバランシェ・フォトダイオード(APD)、12 高電圧DC/DCコンバータ、13 APDバイアス回路、14 温度補償回路、15 スイッチ制御回路(制御回路)、Rb0〜Rb2 抵抗、Rf0〜Rf2 帰還抵抗、SW1〜SW4 スイッチ、Tr1〜Tr3 NPNトランジスタ、Vref0〜Vref2 基準電圧。

Claims (2)

  1. 入力される光信号を電流信号に変換するAPDと、
    上記APDのカソードに供給するバイアス電圧を切り替え自在にしたAPDバイアス回路と、
    帰還抵抗を切り替え自在にし、上記APDのアノードからの電流信号を電圧信号に変換する前置増幅回路と、
    バースト光信号先頭部分において、上記前置増幅回路による電圧信号の出力振幅に応じて上記APDバイアス回路のバイアス電圧および上記前置増幅回路の帰還抵抗を切り替え制御する制御回路とを備えたバーストモードAPD光受信回路。
  2. APDバイアス回路は、APD増倍率の温度特性を適正に補償する温度補償回路を備えたことを特徴とする請求項1記載のバーストモードAPD光受信回路。
JP2002183410A 2002-06-24 2002-06-24 バーストモードapd光受信回路 Expired - Fee Related JP4137532B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002183410A JP4137532B2 (ja) 2002-06-24 2002-06-24 バーストモードapd光受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002183410A JP4137532B2 (ja) 2002-06-24 2002-06-24 バーストモードapd光受信回路

Publications (2)

Publication Number Publication Date
JP2004032200A true JP2004032200A (ja) 2004-01-29
JP4137532B2 JP4137532B2 (ja) 2008-08-20

Family

ID=31179642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183410A Expired - Fee Related JP4137532B2 (ja) 2002-06-24 2002-06-24 バーストモードapd光受信回路

Country Status (1)

Country Link
JP (1) JP4137532B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148651A (ja) * 2004-11-22 2006-06-08 Asahi Kasei Microsystems Kk 増幅回路、および、光受信装置
JP2007174440A (ja) * 2005-12-23 2007-07-05 Nippon Telegr & Teleph Corp <Ntt> 光受信回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819444B (zh) * 2017-10-20 2021-06-22 昆山龙腾光电股份有限公司 电压信号放大电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148651A (ja) * 2004-11-22 2006-06-08 Asahi Kasei Microsystems Kk 増幅回路、および、光受信装置
JP4726470B2 (ja) * 2004-11-22 2011-07-20 旭化成エレクトロニクス株式会社 増幅回路、および、光受信装置
JP2007174440A (ja) * 2005-12-23 2007-07-05 Nippon Telegr & Teleph Corp <Ntt> 光受信回路
JP4497480B2 (ja) * 2005-12-23 2010-07-07 日本電信電話株式会社 光受信回路

Also Published As

Publication number Publication date
JP4137532B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
JPH11214183A (ja) 発光回路
TWI426821B (zh) 用以控制雷射二極體之偏壓電流的自動功率控制迴路
WO2006027965A1 (ja) 受信回路及び光受信回路
JP2002043684A (ja) 発光素子の制御回路
US20130147393A1 (en) High accuracy, high dynamic range led/laser driver
JP4497480B2 (ja) 光受信回路
KR950001702A (ko) 이득 레벨들간의 고속 스위칭이 가능하고 광범위한 입사광량에 걸쳐 충분한 신호대 잡음비를 얻을 수 있는 수광/증폭 장치.
JP4572503B2 (ja) 発光素子駆動装置および発光システム
JP2004032200A (ja) バーストモードapd光受信回路
US20020053929A1 (en) Current/voltage converter and D/A converter
US20020093999A1 (en) Laser diode drive circuit and optical transmission system
JP3404984B2 (ja) 光出力モニタ回路
WO2005096678A1 (ja) 照明制御回路
JP4830606B2 (ja) 光出力制御回路、光通信装置、光出力制御方法及び光出力制御プログラム
JP2000299498A (ja) 光送信器及び光通信システム
JP2002217833A (ja) 光受信器
JPS61198934A (ja) 光送信器
JPH0715310A (ja) 光受信器のバイアス回路
US6972620B2 (en) Post amplifier array integrated circuit
JP3112516U (ja) フロントモニタ回路
JPS6146523Y2 (ja)
JP2002064242A (ja) レーザダイオード駆動方法および回路
JP4710515B2 (ja) 光送信器
JPH1032362A (ja) レーザ・ダイオード消光比制御回路
JP2005166939A (ja) 半導体発光素子駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071030

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071030

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071030

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080507

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080604

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees