JPH04306905A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH04306905A JPH04306905A JP3071160A JP7116091A JPH04306905A JP H04306905 A JPH04306905 A JP H04306905A JP 3071160 A JP3071160 A JP 3071160A JP 7116091 A JP7116091 A JP 7116091A JP H04306905 A JPH04306905 A JP H04306905A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- fetq10
- output terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は光通信用の前置増幅装置
として用いられる増幅装置に関するものである。
として用いられる増幅装置に関するものである。
【０００２】
【従来の技術】従来、光通信においては、図４に示すよ
うにフォトダイオード１で光信号を受信し、これによっ
て得られる信号を増幅率（−Ａ）の増幅器２に導き、増
幅して出力端子３から信号電圧Ｖｏｕｔ を得ている。 増幅器２は帰還抵抗Ｒｆ が外付けあるいは集積化され
たトランスインピーダンス型と称されるもので、例えば
、電子情報通信学会技術報告（１９８６年ＯＱＥ８６−
６８ ｐ．５１〜ｐ．５６）に示され、図５に図示の
回路と等価なものである。
うにフォトダイオード１で光信号を受信し、これによっ
て得られる信号を増幅率（−Ａ）の増幅器２に導き、増
幅して出力端子３から信号電圧Ｖｏｕｔ を得ている。 増幅器２は帰還抵抗Ｒｆ が外付けあるいは集積化され
たトランスインピーダンス型と称されるもので、例えば
、電子情報通信学会技術報告（１９８６年ＯＱＥ８６−
６８ ｐ．５１〜ｐ．５６）に示され、図５に図示の
回路と等価なものである。
【０００３】この図５の回路では、ＦＥＴＱ１ ，Ｑ２
からなるインバータ段とＦＥＴＱ３ ，Ｑ４ からな
るレベルシフト／バッファ段とが、同一電源ＶＤＤによ
り駆動されている。ＦＥＴＱ２ ，Ｑ４ はゲート・ソ
ース間が短絡された定電流負荷となっている。レベルシ
フト用のダイオードＤ１ ，Ｄ２ は所定のバイアス点
を決定する機能を有する。かかる構成の回路によれば、
入力信号を増幅率（Ａ）で増幅し反転した出力信号Ｖｏ
ｕｔ を得ることができる。
からなるインバータ段とＦＥＴＱ３ ，Ｑ４ からな
るレベルシフト／バッファ段とが、同一電源ＶＤＤによ
り駆動されている。ＦＥＴＱ２ ，Ｑ４ はゲート・ソ
ース間が短絡された定電流負荷となっている。レベルシ
フト用のダイオードＤ１ ，Ｄ２ は所定のバイアス点
を決定する機能を有する。かかる構成の回路によれば、
入力信号を増幅率（Ａ）で増幅し反転した出力信号Ｖｏ
ｕｔ を得ることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような増幅装置によると、フォトダイオード１に過大な
入力が到来したとき増幅装置の飽和が生じ、実用に適さ
なくなる。即ち、飽和のためにダイナミックレンジがた
かだか２５ｄＢ程度であり、送信側の出力の大小、送受
間の減衰度の大小など、様々な外的条件の変化を吸収し
た的確な信号受信を行い得ないという問題があった。
ような増幅装置によると、フォトダイオード１に過大な
入力が到来したとき増幅装置の飽和が生じ、実用に適さ
なくなる。即ち、飽和のためにダイナミックレンジがた
かだか２５ｄＢ程度であり、送信側の出力の大小、送受
間の減衰度の大小など、様々な外的条件の変化を吸収し
た的確な信号受信を行い得ないという問題があった。
【０００５】具体的には、図５に示す回路に、図６に示
すような３００Ｍｂｐｓの「０」，「１」の繰り返しか
らなるＮＲＺ信号を、入力光電流０．１ｍＡで加えた場
合（ｃａｓｅ１）と、入力光電流１ｍＡで加えた場合（
ｃａｓｅ２）には、出力端子３から図７に示されるよう
な出力信号が得られる。つまり、図７に明らかな如く、
ｃａｓｅ１では出力信号に大きな歪みはみられないが、
ｃａｓｅ２では出力信号が大きく歪み、もはや入力信号
を再生するのが不可能に近いことがわかる。
すような３００Ｍｂｐｓの「０」，「１」の繰り返しか
らなるＮＲＺ信号を、入力光電流０．１ｍＡで加えた場
合（ｃａｓｅ１）と、入力光電流１ｍＡで加えた場合（
ｃａｓｅ２）には、出力端子３から図７に示されるよう
な出力信号が得られる。つまり、図７に明らかな如く、
ｃａｓｅ１では出力信号に大きな歪みはみられないが、
ｃａｓｅ２では出力信号が大きく歪み、もはや入力信号
を再生するのが不可能に近いことがわかる。
【０００６】上記現象を詳しく解析するために、図５の
各ＦＥＴＱ１ 〜Ｑ４ のドレイン・ソース間電圧をモ
ニタし、ＦＥＴＱ１ ，Ｑ３ のゲート・ソース間電圧
をモニタした結果を図８、図９、図１０および図１１に
示す。これらの図において、記号Ｑ１ 〜Ｑ４ は図５
の各ＦＥＴＱ１ 〜Ｑ４ に対応する曲線を示す。これ
らの図から、入力光電流ｉＰＤが所定値を越え、これに
伴って出力電圧値Ｖｏｕｔ が所定値を越えるようにな
ると、増幅器２を構成するＦＥＴ中にはドレイン・ソー
ス間電圧がＦＥＴの非飽和領域（この例では１Ｖ以下）
に入るものが生じたり、ゲート・ソース間電圧がＦＥＴ
のスレッショールド電圧（ピンチオフ電圧で、この例で
は−１Ｖ）近くなるものが生じることから、増幅装置の
出力信号が大きく歪むことがわかる。
各ＦＥＴＱ１ 〜Ｑ４ のドレイン・ソース間電圧をモ
ニタし、ＦＥＴＱ１ ，Ｑ３ のゲート・ソース間電圧
をモニタした結果を図８、図９、図１０および図１１に
示す。これらの図において、記号Ｑ１ 〜Ｑ４ は図５
の各ＦＥＴＱ１ 〜Ｑ４ に対応する曲線を示す。これ
らの図から、入力光電流ｉＰＤが所定値を越え、これに
伴って出力電圧値Ｖｏｕｔ が所定値を越えるようにな
ると、増幅器２を構成するＦＥＴ中にはドレイン・ソー
ス間電圧がＦＥＴの非飽和領域（この例では１Ｖ以下）
に入るものが生じたり、ゲート・ソース間電圧がＦＥＴ
のスレッショールド電圧（ピンチオフ電圧で、この例で
は−１Ｖ）近くなるものが生じることから、増幅装置の
出力信号が大きく歪むことがわかる。
【０００７】そこで本発明は、過大入力時の飽和特性が
改善され、大きな入力光電流が到来したときにも歪みの
ない出力信号を得ることができ、光通信に用いた場合に
は送信側の出力の大小、送受間の減衰度の大小など様々
な外的条件の変化を、光減衰器等を用いることなく吸収
し得る増幅装置を提供することを目的とする。
改善され、大きな入力光電流が到来したときにも歪みの
ない出力信号を得ることができ、光通信に用いた場合に
は送信側の出力の大小、送受間の減衰度の大小など様々
な外的条件の変化を、光減衰器等を用いることなく吸収
し得る増幅装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係る増幅装置は
、入力端子と逆相出力端子との間に帰還抵抗が接続され
た差動型の増幅器と、この増幅器の入力端子と所定電位
の間に接続されたスイッチング手段と、増幅器の正相出
力端子から得られる出力信号にもとづきスィッチング手
段のスイッチングを制御するスイッチング制御手段とを
備えたことを特徴とする。
、入力端子と逆相出力端子との間に帰還抵抗が接続され
た差動型の増幅器と、この増幅器の入力端子と所定電位
の間に接続されたスイッチング手段と、増幅器の正相出
力端子から得られる出力信号にもとづきスィッチング手
段のスイッチングを制御するスイッチング制御手段とを
備えたことを特徴とする。
【０００９】
【作用】本発明に係る増幅装置は、以上の通りに構成さ
れるので、入力端子に過大な入力が到来すると、正相出
力端子からの出力信号が大きくなり、スイッチング制御
手段がスイッチング手段をオンとするように働くことが
でき、所定電位へ向けて過大な入力が流れる。これによ
って増幅装置の飽和の度合を弱くできる。
れるので、入力端子に過大な入力が到来すると、正相出
力端子からの出力信号が大きくなり、スイッチング制御
手段がスイッチング手段をオンとするように働くことが
でき、所定電位へ向けて過大な入力が流れる。これによ
って増幅装置の飽和の度合を弱くできる。
【００１０】
【実施例】以下、添付図面の図１ないし図３を参照して
、本発明の一実施例に係る増幅装置を説明する。なお、
図面の説明において、同一の要素には同一の符号を付し
、重複する説明を省略する。
、本発明の一実施例に係る増幅装置を説明する。なお、
図面の説明において、同一の要素には同一の符号を付し
、重複する説明を省略する。
【００１１】図１は本発明の一実施例に係る増幅装置の
構成を示す。この実施例では、差動型増幅器１０１の入
力端子１０２と逆相出力端子１０３との間に帰還抵抗Ｒ
ｆ が接続されている。入力端子１０２にはフォトダイ
オード１０４が接続されている。フォトダイオード１０
４には所定のバイアスが与えられている。入力端子１０
２と所定電位ＶＢＢとの間には、スイッチング手段であ
るＦＥＴＱ１０が接続されている。一方、差動型増幅器
１０１の正相出力端子１０５にはレベル変換回路１０６
が接続され、出力信号のレベルを所定だけシフトさせる
。レベル変換回路１０６の出力信号はＦＥＴＱ１０のゲ
ートに与えられ、ＦＥＴＱ１０をスイッチングさせるよ
うに働く。 即ち、入力端子１０２に所定以上の入力信号が到来した
場合に、スィッチング手段であるＦＥＴＱ１０がオン状
態となるように、レベル変換回路１０６のレベルシフト
量が設定されている。なお、差動型増幅器１０１のレフ
ァレンス入力端子には、所定の電圧Ｖｒｅｆ 分が接続
されている。
構成を示す。この実施例では、差動型増幅器１０１の入
力端子１０２と逆相出力端子１０３との間に帰還抵抗Ｒ
ｆ が接続されている。入力端子１０２にはフォトダイ
オード１０４が接続されている。フォトダイオード１０
４には所定のバイアスが与えられている。入力端子１０
２と所定電位ＶＢＢとの間には、スイッチング手段であ
るＦＥＴＱ１０が接続されている。一方、差動型増幅器
１０１の正相出力端子１０５にはレベル変換回路１０６
が接続され、出力信号のレベルを所定だけシフトさせる
。レベル変換回路１０６の出力信号はＦＥＴＱ１０のゲ
ートに与えられ、ＦＥＴＱ１０をスイッチングさせるよ
うに働く。 即ち、入力端子１０２に所定以上の入力信号が到来した
場合に、スィッチング手段であるＦＥＴＱ１０がオン状
態となるように、レベル変換回路１０６のレベルシフト
量が設定されている。なお、差動型増幅器１０１のレフ
ァレンス入力端子には、所定の電圧Ｖｒｅｆ 分が接続
されている。
【００１２】このような構成の増幅装置において、入力
光電流ｉＰＤの値が小さい場合にはＦＥＴＱ１０はオフ
状態となっており、差動型増幅器１０１は前置増幅器と
して動作を行う。入力光電流ｉＰＤが大きくなり所定値
を越えるようになると、正相出力端子１０５に現れる信
号も大となり、レベル変換回路１０６の出力信号の電位
が上昇しＦＥＴＱ１０がオン状態となる。これによって
、過大入力となった入力光電流ｉＰＤがＦＥＴＱ１０を
介してＶＢＢへ流れ、帰還型増幅器１０１の飽和を防止
することができる。
光電流ｉＰＤの値が小さい場合にはＦＥＴＱ１０はオフ
状態となっており、差動型増幅器１０１は前置増幅器と
して動作を行う。入力光電流ｉＰＤが大きくなり所定値
を越えるようになると、正相出力端子１０５に現れる信
号も大となり、レベル変換回路１０６の出力信号の電位
が上昇しＦＥＴＱ１０がオン状態となる。これによって
、過大入力となった入力光電流ｉＰＤがＦＥＴＱ１０を
介してＶＢＢへ流れ、帰還型増幅器１０１の飽和を防止
することができる。
【００１３】図２には図１に示した実施例をＦＥＴとダ
イオードによって構成し、ＩＣ化に好適な実施例が示さ
れている。ＦＥＴＱ１１〜Ｑ１５は差動型増幅器１０１
を構成する。ＦＥＴＱ１３のドレインから引き出された
出力信号はバッファ段を構成するＦＥＴＱ１６のゲート
与えられ、ダイオードＤ２によって定電流負荷であるＦ
ＥＴＱ１８のドレインへ到る。ＦＥＴＱ１８のドレイン
からは逆相出力端子１０３が引き出され、また、帰還抵
抗Ｒｆ を介して入力端子１０２へ負帰還がかけられる
。
イオードによって構成し、ＩＣ化に好適な実施例が示さ
れている。ＦＥＴＱ１１〜Ｑ１５は差動型増幅器１０１
を構成する。ＦＥＴＱ１３のドレインから引き出された
出力信号はバッファ段を構成するＦＥＴＱ１６のゲート
与えられ、ダイオードＤ２によって定電流負荷であるＦ
ＥＴＱ１８のドレインへ到る。ＦＥＴＱ１８のドレイン
からは逆相出力端子１０３が引き出され、また、帰還抵
抗Ｒｆ を介して入力端子１０２へ負帰還がかけられる
。
【００１４】一方、差動増幅器１０１を構成するＦＥＴ
Ｑ１４のドレインから引き出された出力信号は、バッフ
ァ段を構成するＦＥＴＱ１７のゲートに与えられ、レベ
ル変換回路１０６を構成するダイオード（群）Ｄ３によ
ってレベルシフトされ、定電流負荷であるＦＥＴＱ１９
のドレインへ到る。ＦＥＴＱ１９のゲート及びソースは
電源ＶＳＳに接続されている。ダイオードＤ３によりレ
ベルシフトされた信号はＦＥＴＱ１０のゲートに与えら
れている。また、ＦＥＴＱ１１、Ｑ１２、Ｑ１６、Ｑ１
７のドレインには電源ＶＤＤが接続され、ＦＥＴＱ１０
、Ｑ１５、Ｑ１８のソースは接地されており、ＦＥＴＱ
１４のゲートには電源Ｖｒｅｆ が接続されている。
Ｑ１４のドレインから引き出された出力信号は、バッフ
ァ段を構成するＦＥＴＱ１７のゲートに与えられ、レベ
ル変換回路１０６を構成するダイオード（群）Ｄ３によ
ってレベルシフトされ、定電流負荷であるＦＥＴＱ１９
のドレインへ到る。ＦＥＴＱ１９のゲート及びソースは
電源ＶＳＳに接続されている。ダイオードＤ３によりレ
ベルシフトされた信号はＦＥＴＱ１０のゲートに与えら
れている。また、ＦＥＴＱ１１、Ｑ１２、Ｑ１６、Ｑ１
７のドレインには電源ＶＤＤが接続され、ＦＥＴＱ１０
、Ｑ１５、Ｑ１８のソースは接地されており、ＦＥＴＱ
１４のゲートには電源Ｖｒｅｆ が接続されている。
【００１５】この実施例におけるＦＥＴＱ１０〜Ｑ１９
のスレッショールド電圧はいずれも−０．５Ｖとし、ゲ
ート長を１．０μｍとし、それぞれのＦＥＴのゲート幅
を順に５０μｍ、７５μｍ、７５μｍ、１５０μｍ、１
５０μｍ、１５０μｍ、１５０μｍ、１５０μｍ、１５
０μｍ、１５０μｍとした。また、帰還抵抗Ｒｆ の抵
抗値は２ＫΩとし、電源ＶＤＤ、ＶＳＳ、Ｖｒｅｆ の
電圧値をそれぞれ５Ｖ、−２Ｖ、２Ｖとした。
のスレッショールド電圧はいずれも−０．５Ｖとし、ゲ
ート長を１．０μｍとし、それぞれのＦＥＴのゲート幅
を順に５０μｍ、７５μｍ、７５μｍ、１５０μｍ、１
５０μｍ、１５０μｍ、１５０μｍ、１５０μｍ、１５
０μｍ、１５０μｍとした。また、帰還抵抗Ｒｆ の抵
抗値は２ＫΩとし、電源ＶＤＤ、ＶＳＳ、Ｖｒｅｆ の
電圧値をそれぞれ５Ｖ、−２Ｖ、２Ｖとした。
【００１６】このような構成の回路に、図６に示すよう
な３００Ｍｂｐｓの『０』、『１』の繰り返しからなる
ＮＲＺ信号を加えた。ここでも、入力光電流ｉＰＤが０
．１ｍＡのときをｃａｓｅ１とし、１ｍＡのときをｃａ
ｓｅ２とする。この結果、出力端子１０３からは、図３
に示されるような出力信号を得ることができた。即ち、
差動型増幅器１０１が飽和しない場合（ｃａｓｅｌ）で
は、従来と同様に入力信号を大きく歪ませることなく出
力信号を得ることができ、かつ、従来では飽和して入力
信号の再生が不可能となる場合（ｃａｓｅ２）でも、こ
の実施例では入力信号を大きく歪ませることなく出力信
号を得ることができた。つまり、従来の飽和時の出力波
形のパルス幅歪みを大幅に補正できた。この増幅装置を
用いると、ダイナミックレンジが広いため、光通信の信
号の大小変動を光減衰器等の他の部品を用いることなく
吸収できる。なお、本発明はこれに限定されないが、本
実施例のＦＥＴはいずれもディプレッション型である。
な３００Ｍｂｐｓの『０』、『１』の繰り返しからなる
ＮＲＺ信号を加えた。ここでも、入力光電流ｉＰＤが０
．１ｍＡのときをｃａｓｅ１とし、１ｍＡのときをｃａ
ｓｅ２とする。この結果、出力端子１０３からは、図３
に示されるような出力信号を得ることができた。即ち、
差動型増幅器１０１が飽和しない場合（ｃａｓｅｌ）で
は、従来と同様に入力信号を大きく歪ませることなく出
力信号を得ることができ、かつ、従来では飽和して入力
信号の再生が不可能となる場合（ｃａｓｅ２）でも、こ
の実施例では入力信号を大きく歪ませることなく出力信
号を得ることができた。つまり、従来の飽和時の出力波
形のパルス幅歪みを大幅に補正できた。この増幅装置を
用いると、ダイナミックレンジが広いため、光通信の信
号の大小変動を光減衰器等の他の部品を用いることなく
吸収できる。なお、本発明はこれに限定されないが、本
実施例のＦＥＴはいずれもディプレッション型である。
【００１７】
【発明の効果】以上、詳細に説明したように本発明によ
れば、差動型増幅器の入力端子に過大入力が到来した場
合には、正相出力端子に接続されているスイッチング制
御手段が過大入力に応じてスイッチング手段をオンとす
るように働くので、過大入力がスイッチング手段を介し
て所定電位側へ流れ、差動型増幅器へ入力しない。この
ため、増幅回路が飽和されることなく、大きな入力光電
流が到来しても歪みのない出力信号を得ることができる
。従って、本発明の装置を光通信に用いた場合には、送
信側の出力の大小、送受間の減衰度の大小など、様々な
外的条件の変化による過大入力による飽和を吸収できる
。
れば、差動型増幅器の入力端子に過大入力が到来した場
合には、正相出力端子に接続されているスイッチング制
御手段が過大入力に応じてスイッチング手段をオンとす
るように働くので、過大入力がスイッチング手段を介し
て所定電位側へ流れ、差動型増幅器へ入力しない。この
ため、増幅回路が飽和されることなく、大きな入力光電
流が到来しても歪みのない出力信号を得ることができる
。従って、本発明の装置を光通信に用いた場合には、送
信側の出力の大小、送受間の減衰度の大小など、様々な
外的条件の変化による過大入力による飽和を吸収できる
。
【図１】本発明の一実施例に係わる増幅装置の構成図で
ある。
ある。
【図２】ＦＥＴを用いて構成した他の実施例の構成図で
ある。
ある。
【図３】本発明の一実施例による出力信号を示す図であ
る。
る。
【図４】従来例の増幅装置の構成図である。
【図５】従来例の増幅装置の構成図である。
【図６】入力光信号の波形図である。
【図７】従来例による出力信号を示す図である。
【図８】従来例におけるＦＥＴのゲート・ソース間電圧
を示す図である。
を示す図である。
【図９】従来例におけるＦＥＴのゲート・ソース間電圧
を示す図である。
を示す図である。
【図１０】従来例におけるＦＥＴのゲート・ソース間電
圧を示す図である。
圧を示す図である。
【図１１】従来例におけるＦＥＴのゲート・ソース間電
圧を示す図である。
圧を示す図である。
【符号の説明】
１０１…差動型増幅器 １０２…逆
相入力端子１０３…出力端子
１０５…正相出力端子１０６…レベル変換回路 Ｑ１０ …スイッチング手段 Ｑ１ 〜Ｑ
１０…ＦＥＴＲＦ …帰還抵抗
Ｄ２、Ｄ３…レベルシフト用のダイオード
相入力端子１０３…出力端子
１０５…正相出力端子１０６…レベル変換回路 Ｑ１０ …スイッチング手段 Ｑ１ 〜Ｑ
１０…ＦＥＴＲＦ …帰還抵抗
Ｄ２、Ｄ３…レベルシフト用のダイオード
Claims (2)
- 【請求項１】 入力端子と逆相出力端子との間に帰還
抵抗が接続された差動型の増幅器と、前記増幅器の入力
端子と所定電位との間に接続されたスイッチング手段と
、前記増幅器の正相出力端子から得られる出力信号に基
づき前記スイッチング手段のスイッチングを制御するス
イッチング制御手段とを備えたことを特徴とする増幅装
置。 - 【請求項２】 前記スイッチング制御手段はレベル変
換回路により構成されていることを特徴とする請求項１
記載の増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071160A JPH04306905A (ja) | 1991-04-03 | 1991-04-03 | 増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071160A JPH04306905A (ja) | 1991-04-03 | 1991-04-03 | 増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04306905A true JPH04306905A (ja) | 1992-10-29 |
Family
ID=13452608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071160A Pending JPH04306905A (ja) | 1991-04-03 | 1991-04-03 | 増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04306905A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329881B1 (en) | 1999-10-25 | 2001-12-11 | Nec Corporation | Preamplifier |
| JP2004179998A (ja) * | 2002-11-27 | 2004-06-24 | Mitsubishi Electric Corp | 前置増幅器 |
| JP2007028372A (ja) * | 2005-07-20 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 受光増幅回路およびそれを用いた光ピックアップ装置 |
| JP2007174440A (ja) * | 2005-12-23 | 2007-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 光受信回路 |
| JP2008187345A (ja) * | 2007-01-29 | 2008-08-14 | Nec Electronics Corp | 受光回路 |
| JP2009088580A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| JP2010045675A (ja) * | 2008-08-15 | 2010-02-25 | Sony Corp | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 |
-
1991
- 1991-04-03 JP JP3071160A patent/JPH04306905A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6329881B1 (en) | 1999-10-25 | 2001-12-11 | Nec Corporation | Preamplifier |
| JP2004179998A (ja) * | 2002-11-27 | 2004-06-24 | Mitsubishi Electric Corp | 前置増幅器 |
| JP2007028372A (ja) * | 2005-07-20 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 受光増幅回路およびそれを用いた光ピックアップ装置 |
| JP2007174440A (ja) * | 2005-12-23 | 2007-07-05 | Nippon Telegr & Teleph Corp <Ntt> | 光受信回路 |
| JP4497480B2 (ja) * | 2005-12-23 | 2010-07-07 | 日本電信電話株式会社 | 光受信回路 |
| JP2008187345A (ja) * | 2007-01-29 | 2008-08-14 | Nec Electronics Corp | 受光回路 |
| JP2009088580A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| JP2010045675A (ja) * | 2008-08-15 | 2010-02-25 | Sony Corp | 電流電圧変換回路、フォトディテクタ回路及び光ディスク装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0568880B1 (en) | Preamplifier for optical communication having a gain control circuit | |
| EP0181146B1 (en) | Transimpedance amplifier circuit | |
| US5418494A (en) | Variable gain amplifier for low supply voltage systems | |
| US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
| US5844445A (en) | Feedback type pre-amplifier | |
| US6359517B1 (en) | Photodiode transimpedance circuit | |
| US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
| US11411542B2 (en) | Transimpedance amplifier circuit | |
| JPH04306905A (ja) | 増幅装置 | |
| JPS5929013B2 (ja) | 光ａｇｃ回路 | |
| US7268628B2 (en) | Preamplifier | |
| US7454190B2 (en) | Receiver circuit for a receiving element | |
| JPH04306904A (ja) | 増幅装置 | |
| TW569520B (en) | Semiconductor amplifier circuit | |
| US5812008A (en) | Logarithmic converter | |
| JPH0354905A (ja) | 増幅装置 | |
| JPH0354908A (ja) | 増幅装置 | |
| JPH0354907A (ja) | 増幅装置 | |
| JPH0354909A (ja) | 増幅装置 | |
| JP2001168374A (ja) | 光電気変換回路 | |
| JPH0397302A (ja) | 増幅装置 | |
| JPH0685556A (ja) | 増幅器 | |
| JPH0354906A (ja) | 増幅装置 | |
| JPH0397303A (ja) | 増幅装置 | |
| JPS645371Y2 (ja) |