JPH0354908A - 増幅装置 - Google Patents
増幅装置Info
- Publication number
- JPH0354908A JPH0354908A JP1191128A JP19112889A JPH0354908A JP H0354908 A JPH0354908 A JP H0354908A JP 1191128 A JP1191128 A JP 1191128A JP 19112889 A JP19112889 A JP 19112889A JP H0354908 A JPH0354908 A JP H0354908A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- fet
- voltage
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光通信用前置増幅装置として用いられる増幅装
置に関するものである。
置に関するものである。
従来、光通信においては第6図に示すようにフォトダイ
オード1で光信号を受信し、これによって得られる信号
を増幅率(−A)の増幅器2に導き増幅して出力端子3
から信号電圧V を得てout いる。増幅器2は帰還抵抗Rrが外付けあるいは集積化
されたトランスインピーダンス型と称されるもので、例
えば、電子情報通信学会技術報告(1986年OQE8
6−68 p.51〜p.56)に示され、第7図に
図示の回路と等価なものである。
オード1で光信号を受信し、これによって得られる信号
を増幅率(−A)の増幅器2に導き増幅して出力端子3
から信号電圧V を得てout いる。増幅器2は帰還抵抗Rrが外付けあるいは集積化
されたトランスインピーダンス型と称されるもので、例
えば、電子情報通信学会技術報告(1986年OQE8
6−68 p.51〜p.56)に示され、第7図に
図示の回路と等価なものである。
この第7図の回路では、FETQ,Q から12
なるインバータ段とFETQ,Q からなるレ34
ベルシフト/バッファ段とが同一電源vDDにより駆動
されている。FETQ,Q はゲート・ソ24 ース間が短絡された定電流負荷となっている。レルシフ
ト用のダイオードD,D2は所定のバl イアス点を決定する機能を有する。かかる構戊の回路に
よれば、入力信号を増幅率(A)で増幅し反転した出力
信号V を得ることができる。
されている。FETQ,Q はゲート・ソ24 ース間が短絡された定電流負荷となっている。レルシフ
ト用のダイオードD,D2は所定のバl イアス点を決定する機能を有する。かかる構戊の回路に
よれば、入力信号を増幅率(A)で増幅し反転した出力
信号V を得ることができる。
Out
〔発明が解決しようとする課題〕
しかしながら、上記のような増幅装置によると、フォト
ダイオード1に過大な入力が到来したとき増幅装置の飽
和が生じ実用に適さなくなる。即ち、飽和のためにダイ
ナミックレンジがたかだか25dB程度であり、送信側
の出力の大小、送受間の減衰度の大小などJtl々な外
的条件の変化を吸収した的確な信号受信を行い得ないと
いう問題点があった。
ダイオード1に過大な入力が到来したとき増幅装置の飽
和が生じ実用に適さなくなる。即ち、飽和のためにダイ
ナミックレンジがたかだか25dB程度であり、送信側
の出力の大小、送受間の減衰度の大小などJtl々な外
的条件の変化を吸収した的確な信号受信を行い得ないと
いう問題点があった。
具体的には、第7図に示す回路に、第8図に示すような
3 0 0 M b p sのrOJ,rlJの繰り返
しからなるNRZ信号を、入力光電流0.1mAで加え
た場合(c a s e 1)と入力光電流1mAで加
えた場合(case2)には、出力端子3から第9図に
示されるような出力信号が得られる。
3 0 0 M b p sのrOJ,rlJの繰り返
しからなるNRZ信号を、入力光電流0.1mAで加え
た場合(c a s e 1)と入力光電流1mAで加
えた場合(case2)には、出力端子3から第9図に
示されるような出力信号が得られる。
つまり、第9図に明らかな如く、caselでは出力信
号に大きな歪みはみられないが、case2では出力信
号が大きく歪み、もはや人力信号を再生するのが不可能
に近いことがわかる。
号に大きな歪みはみられないが、case2では出力信
号が大きく歪み、もはや人力信号を再生するのが不可能
に近いことがわかる。
上記現象を詳しく解析するために、第7図の各FETQ
−Q4のドレイン・ソース間電圧をモi ニタし、FETQ ,Q3のゲート・ソース間電l 圧をモニタした結果を第10図(a),(b)、第11
図(a),(b)に示す。これらの図において、記号Q
1〜Q4は第7図の各FETQ1〜Q4に対応する曲線
を示す。これらの図から、入力光電流iPDが所定値を
越え、これに伴って出力電圧値V が所定値を越える
ようになると、増out 幅器2を構成するFET中にはドレイン・ソース間電圧
がFETの非飽和領域(この例ではIV以下)に入るも
のが生じたり、ゲート・ソース間電圧がFETのスレッ
ショールド電圧(ビンチオフ電圧で、この例では−IV
)近くになるものが生じることから、増幅装置の出力信
号が大きく歪むことがわかる。
−Q4のドレイン・ソース間電圧をモi ニタし、FETQ ,Q3のゲート・ソース間電l 圧をモニタした結果を第10図(a),(b)、第11
図(a),(b)に示す。これらの図において、記号Q
1〜Q4は第7図の各FETQ1〜Q4に対応する曲線
を示す。これらの図から、入力光電流iPDが所定値を
越え、これに伴って出力電圧値V が所定値を越える
ようになると、増out 幅器2を構成するFET中にはドレイン・ソース間電圧
がFETの非飽和領域(この例ではIV以下)に入るも
のが生じたり、ゲート・ソース間電圧がFETのスレッ
ショールド電圧(ビンチオフ電圧で、この例では−IV
)近くになるものが生じることから、増幅装置の出力信
号が大きく歪むことがわかる。
そこで本発明は、過大人力時の飽和特性が改善され、大
きな人力光電流が到来したときにも歪みのない出力信号
を得ることができ、光通信に用いた場合には送信側の出
力の大小、送受間の減衰度の大小など様々な外的条件の
変化を、光減衰器等を用いることなく吸収し得る増幅装
置を提供することを目的とする。
きな人力光電流が到来したときにも歪みのない出力信号
を得ることができ、光通信に用いた場合には送信側の出
力の大小、送受間の減衰度の大小など様々な外的条件の
変化を、光減衰器等を用いることなく吸収し得る増幅装
置を提供することを目的とする。
本発明に係る増幅装置は、帰還抵抗が接続されたトラン
スインピーダンス型増幅器と、前述の帰還抵抗に並列に
接続されたトランジスタゲートと、ゲート制御部とを備
え、このゲート制御部はインピーダンス変換する素子及
び所定電圧以上が与えられて定電流動作する定電流負荷
を有し、増幅器の出力端子に接続されてその出力電圧を
上記のインピーダンス変換する素子を介して電流とし定
電流負荷に与える回路であって、当該定電流負荷の人力
端子電圧と増幅器の出力電圧との差電圧に基づきトラン
ジスタゲートの開閉を制御するように構或したことを特
徴とする。
スインピーダンス型増幅器と、前述の帰還抵抗に並列に
接続されたトランジスタゲートと、ゲート制御部とを備
え、このゲート制御部はインピーダンス変換する素子及
び所定電圧以上が与えられて定電流動作する定電流負荷
を有し、増幅器の出力端子に接続されてその出力電圧を
上記のインピーダンス変換する素子を介して電流とし定
電流負荷に与える回路であって、当該定電流負荷の人力
端子電圧と増幅器の出力電圧との差電圧に基づきトラン
ジスタゲートの開閉を制御するように構或したことを特
徴とする。
本発明に係る七幅装置は、以上の通りに構戊されるので
、トランスインピーダンス型増幅器に過大な人力が到来
した場合、出力電圧と定電流負荷の入力端子電圧との差
(トランジスタゲートのゲート・ソースr’:1 78
圧)が小さくなり、所定電圧を越えると、トランジスタ
ゲートを開かせることかでぎ、トランジスタゲートによ
り前記増幅器の人出力間にバイパスルートが形成され出
力電圧が所定以下には低下しなくなり、増幅装置の飽和
の度合を弱くできる。
、トランスインピーダンス型増幅器に過大な人力が到来
した場合、出力電圧と定電流負荷の入力端子電圧との差
(トランジスタゲートのゲート・ソースr’:1 78
圧)が小さくなり、所定電圧を越えると、トランジスタ
ゲートを開かせることかでぎ、トランジスタゲートによ
り前記増幅器の人出力間にバイパスルートが形成され出
力電圧が所定以下には低下しなくなり、増幅装置の飽和
の度合を弱くできる。
以下、添付図面の第1図ないし第5図を参照して本発明
の一実施例に係る増幅装置を説明する。
の一実施例に係る増幅装置を説明する。
なお、閃面の説明において、同一の要素には同一の符号
を付し、重複する説明を省略する。
を付し、重複する説明を省略する。
第1図は本発明の一実施例に係る増幅装置の構成図を示
す。この実施例では、トランジスタゲートとしてFET
Q5を用い、そのドレインをトランスインピーダンス型
増幅器2の入力端子に接続し、同じくソースを増幅器2
の出力端子に接続する。また、増幅器2の出力端子にF
ETQ6のゲートを接続する。ソースフォロワのFET
Q6のソースとアースとの間に、ソース・ゲート間が短
絡されたFETQ7から成る定電流負荷が設けられる。
す。この実施例では、トランジスタゲートとしてFET
Q5を用い、そのドレインをトランスインピーダンス型
増幅器2の入力端子に接続し、同じくソースを増幅器2
の出力端子に接続する。また、増幅器2の出力端子にF
ETQ6のゲートを接続する。ソースフォロワのFET
Q6のソースとアースとの間に、ソース・ゲート間が短
絡されたFETQ7から成る定電流負荷が設けられる。
FETQ のドレインには電圧VDDが与え6
られている。
このような構成において、入力光電流iPDが増加する
と、a点の電位(V )が低下する。こOUt れによって、定電流負荷であるFETQ7のドレイン電
圧(b点の電位)も低下する。この場合、(b点の電位
変動量)− (a点の電位変動量)×(ソースフォロワ
回路の電圧利得)であり、FETQ,Q が飽和領域
で動作しているとき、ソ67 ースフォロワ回路の電圧利得は0.7〜0.8である。
と、a点の電位(V )が低下する。こOUt れによって、定電流負荷であるFETQ7のドレイン電
圧(b点の電位)も低下する。この場合、(b点の電位
変動量)− (a点の電位変動量)×(ソースフォロワ
回路の電圧利得)であり、FETQ,Q が飽和領域
で動作しているとき、ソ67 ースフォロワ回路の電圧利得は0.7〜0.8である。
そして、b点の電位が更に低下しFETQ7が非飽和領
域に入るようになると、ソースフォロワ回路の電圧利得
が更に低下する。このため、トランジスタゲートである
FETQ5のゲート・ソース間電圧が大きくなってゆき
、スレッショルド電圧を越えるとFETQ5がオン状態
となりバイパス電流IQが流れる。従って、入力光電流
L がゼロのときのバイアス状態でFETQ5がPD オフ状態にあり、入力光電流iPDが所定値を越えたと
きに、FETQ5がオン状態となるように、各定数を設
定する。かくして、FETQ,Q67 はゲート制御部として働く。
域に入るようになると、ソースフォロワ回路の電圧利得
が更に低下する。このため、トランジスタゲートである
FETQ5のゲート・ソース間電圧が大きくなってゆき
、スレッショルド電圧を越えるとFETQ5がオン状態
となりバイパス電流IQが流れる。従って、入力光電流
L がゼロのときのバイアス状態でFETQ5がPD オフ状態にあり、入力光電流iPDが所定値を越えたと
きに、FETQ5がオン状態となるように、各定数を設
定する。かくして、FETQ,Q67 はゲート制御部として働く。
このように構戊した場合のFETQ5のゲート・ソース
間電圧V と増幅装置の出力信号V。uよgS との入力光電流依存性を第2図に示し、帰還電流i と
FETQ へのバイパス電流IQとの入力R5 光電流依存性を第3図に示す。これらの図から、人力光
電流i が大きくなり、FETQ5のゲーPD ト・ソースドレイン間電圧V が−0.9Vを越gs える前あたりからバイパス電流IQが流れ始め、出力電
圧V の減少傾向を抑止することがわかOut る。
間電圧V と増幅装置の出力信号V。uよgS との入力光電流依存性を第2図に示し、帰還電流i と
FETQ へのバイパス電流IQとの入力R5 光電流依存性を第3図に示す。これらの図から、人力光
電流i が大きくなり、FETQ5のゲーPD ト・ソースドレイン間電圧V が−0.9Vを越gs える前あたりからバイパス電流IQが流れ始め、出力電
圧V の減少傾向を抑止することがわかOut る。
第4図には第6図の従来例に対応し、IC化できる実施
例が示されている。
例が示されている。
この実施例において、FETQ の〜Q7のスY
レッショルド電圧はいずれもが−1vとし、それぞれの
FETのゲート幅を順に150μm.75ttm,15
0μm,150μm,1’OO,czm,15μm,3
0μmとした。帰還抵抗R,2KΩの抵抗値を持つ。ま
た、FETQ6のソースとFETQ7のドレインとの間
に、2個のレベルシフト用のショットキーダイオードD
3を接続し、このカソードからFETQ5のゲートへ電
圧を与える構成として、FETQ5の的確なオフからオ
ンへの遷移を確保してある。
FETのゲート幅を順に150μm.75ttm,15
0μm,150μm,1’OO,czm,15μm,3
0μmとした。帰還抵抗R,2KΩの抵抗値を持つ。ま
た、FETQ6のソースとFETQ7のドレインとの間
に、2個のレベルシフト用のショットキーダイオードD
3を接続し、このカソードからFETQ5のゲートへ電
圧を与える構成として、FETQ5の的確なオフからオ
ンへの遷移を確保してある。
このような構成の回路に、第8図に示すような3 0
0 M b p sのrOJ,rlJの繰り返しからな
るNRZ信号を加えた。ここでも、人力光電流が0.1
mAのときeaselとし、1mAのときにをcase
2とする。
0 M b p sのrOJ,rlJの繰り返しからな
るNRZ信号を加えた。ここでも、人力光電流が0.1
mAのときeaselとし、1mAのときにをcase
2とする。
この結果、出力端子3からは第5図に示されるような出
力信号を得ることができた。即ち、増幅器2が飽和しな
い場合(ease1)では従来と同様に入力信号を大き
く歪ませることなく出力信号を得ることができ、かつ、
従来では飽和して入力信号の再生が不可能となる場合(
case2)でもこの実施例では人力信号を大きく歪ま
せることなく出力信号を得ることができた。つまり、従
来の飽和時の出力波形のパルス幅歪みを大幅に補正でき
た。この増幅装置を用いると、ダイナミックレンジが広
いため、光通信の信号の大小変動を光減衰器等の他の部
品を用いることなく吸収できる。
力信号を得ることができた。即ち、増幅器2が飽和しな
い場合(ease1)では従来と同様に入力信号を大き
く歪ませることなく出力信号を得ることができ、かつ、
従来では飽和して入力信号の再生が不可能となる場合(
case2)でもこの実施例では人力信号を大きく歪ま
せることなく出力信号を得ることができた。つまり、従
来の飽和時の出力波形のパルス幅歪みを大幅に補正でき
た。この増幅装置を用いると、ダイナミックレンジが広
いため、光通信の信号の大小変動を光減衰器等の他の部
品を用いることなく吸収できる。
なお、本発明はこれに限定されないが、本実施例のFE
Tはいずれもディプレッション型である。
Tはいずれもディプレッション型である。
{発明の効果〕
以上、詳細に説明したように本発明によれば、トランス
インピーダンス型増幅器に過大な入力が到来した場合、
トランジスタゲートのバイアス状態が変化して開状態と
なるため、上記増幅器の入出力間にバイパスルートが形
成され出力電圧の低下を防止するように働くので、増幅
器の飽和度が弱められ、大きな人力光電流が到来しても
歪みのない出力信号を得ることができる。従って、本発
明の装置を光通信に用いた場合には送信側の出力の大小
、送受間の減衰度の大小など様々な外的条件の変化を他
の構成を用いることなしに吸収できる。
インピーダンス型増幅器に過大な入力が到来した場合、
トランジスタゲートのバイアス状態が変化して開状態と
なるため、上記増幅器の入出力間にバイパスルートが形
成され出力電圧の低下を防止するように働くので、増幅
器の飽和度が弱められ、大きな人力光電流が到来しても
歪みのない出力信号を得ることができる。従って、本発
明の装置を光通信に用いた場合には送信側の出力の大小
、送受間の減衰度の大小など様々な外的条件の変化を他
の構成を用いることなしに吸収できる。
第1図は本発明の一実施例に係る増幅装置の構戊図、第
2図は増幅装置の出力電圧及びFETQ5のゲート・ソ
ース間電圧の人力光電流依存性を示す図、第3図は増幅
装置の帰還電流及びバ,イパス電流の入力光電流依存性
を示す図、第4図はFETを用いて構成した他の実施例
に係る増幅装置の回路図、第5図は第4図の装置の出力
信号を示す図、第6図および第7図は従来の壜幅装置の
構成図、第8図は入力光信号の例を示す図、第9図は第
7図の従来例による出力信号を示す図、第10図は第7
図の従来例におけるFETのドレイン・ソース間電圧の
変化を示す図、第11図は第7図の従来例におけるゲー
ト・ソース間電圧を示す図である。 1・・・フォトダイオード、2・・・増幅器、3・・・
出力端子、R ・・・帰還抵抗、Q 定電流負荷、Q1
〜r7 Q ・・・FET,D ,D ,D3・・・レベル
シフト7 12 用のダイオード。
2図は増幅装置の出力電圧及びFETQ5のゲート・ソ
ース間電圧の人力光電流依存性を示す図、第3図は増幅
装置の帰還電流及びバ,イパス電流の入力光電流依存性
を示す図、第4図はFETを用いて構成した他の実施例
に係る増幅装置の回路図、第5図は第4図の装置の出力
信号を示す図、第6図および第7図は従来の壜幅装置の
構成図、第8図は入力光信号の例を示す図、第9図は第
7図の従来例による出力信号を示す図、第10図は第7
図の従来例におけるFETのドレイン・ソース間電圧の
変化を示す図、第11図は第7図の従来例におけるゲー
ト・ソース間電圧を示す図である。 1・・・フォトダイオード、2・・・増幅器、3・・・
出力端子、R ・・・帰還抵抗、Q 定電流負荷、Q1
〜r7 Q ・・・FET,D ,D ,D3・・・レベル
シフト7 12 用のダイオード。
Claims (1)
- 【特許請求の範囲】 帰還抵抗が接続されたトランスインピーダンス型増幅器
と、 前記帰還抵抗に並列に接続されたトランジスタゲートと
、 インピーダンス変換する素子及び所定電圧以上が与えら
れて定電流動作する定電流負荷を有し、前記増幅器の出
力端子に接続され、この増幅器の出力電圧を前記インピ
ーダンス変換する素子を介して電流とし前記定電流負荷
に与える回路であって、当該定電流負荷の入力端子電圧
と前記増幅器の出力電圧との差電圧に基づき前記トラン
ジスタゲートの開閉を制御するゲート制御部とを備えた
ことを特徴とする増幅装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191128A JPH0354908A (ja) | 1989-07-24 | 1989-07-24 | 増幅装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1191128A JPH0354908A (ja) | 1989-07-24 | 1989-07-24 | 増幅装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0354908A true JPH0354908A (ja) | 1991-03-08 |
Family
ID=16269339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1191128A Pending JPH0354908A (ja) | 1989-07-24 | 1989-07-24 | 増幅装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0354908A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065941A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 受光回路 |
-
1989
- 1989-07-24 JP JP1191128A patent/JPH0354908A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013065941A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 受光回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5030925A (en) | Transimpedance amplifier | |
US6275114B1 (en) | Impedance matched CMOS transimpedance amplifier for high-speed fiber optic communications | |
JP3418654B2 (ja) | プリアンプ | |
US10139436B2 (en) | Method and system for a wideband CMOS RMS power detection scheme | |
US5734300A (en) | Optical receiver preamplifier dynamic range enhancing circuit and method | |
US6359517B1 (en) | Photodiode transimpedance circuit | |
US5525929A (en) | Transimpedance amplifier circuit with feedback and load resistor variable circuits | |
US6879217B2 (en) | Triode region MOSFET current source to bias a transimpedance amplifier | |
KR101715477B1 (ko) | 전달 임피던스 증폭기 | |
US8222590B2 (en) | Signal amplifier for optical receiver circuit | |
EP0577896B1 (en) | Preamplifier | |
US11411542B2 (en) | Transimpedance amplifier circuit | |
US6876260B2 (en) | Elevated front-end transimpedance amplifier | |
JPS5929013B2 (ja) | 光agc回路 | |
JPH04306905A (ja) | 増幅装置 | |
US6128354A (en) | Data detection pre-amplifier circuit | |
US9826291B2 (en) | Low distortion single-to-differential wide-band variable gain amplifier for optical communications | |
JPH0354908A (ja) | 増幅装置 | |
TW569520B (en) | Semiconductor amplifier circuit | |
JPH0354905A (ja) | 増幅装置 | |
JPH04306904A (ja) | 増幅装置 | |
US5293263A (en) | Electro-optical modulator which provides optical bias stabilization during operation | |
JPH0354907A (ja) | 増幅装置 | |
JPH0354909A (ja) | 増幅装置 | |
JPH0354906A (ja) | 増幅装置 |