KR101076653B1 - 증폭회로 및 입력회로 - Google Patents

증폭회로 및 입력회로 Download PDF

Info

Publication number
KR101076653B1
KR101076653B1 KR1020050015209A KR20050015209A KR101076653B1 KR 101076653 B1 KR101076653 B1 KR 101076653B1 KR 1020050015209 A KR1020050015209 A KR 1020050015209A KR 20050015209 A KR20050015209 A KR 20050015209A KR 101076653 B1 KR101076653 B1 KR 101076653B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
gain
main electrode
resistor
Prior art date
Application number
KR1020050015209A
Other languages
English (en)
Other versions
KR20060043167A (ko
Inventor
아키히로 데라다
나가요시 도바시
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20060043167A publication Critical patent/KR20060043167A/ko
Application granted granted Critical
Publication of KR101076653B1 publication Critical patent/KR101076653B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F1/00—Racks for dispensing merchandise; Containers for dispensing merchandise
    • A47F1/04—Racks or containers with arrangements for dispensing articles, e.g. by means of gravity or springs
    • A47F1/08—Racks or containers with arrangements for dispensing articles, e.g. by means of gravity or springs dispensing from bottom
    • A47F1/10—Racks or containers with arrangements for dispensing articles, e.g. by means of gravity or springs dispensing from bottom having mechanical dispensing means, e.g. with buttons or handles
    • A47F1/106—Racks or containers with arrangements for dispensing articles, e.g. by means of gravity or springs dispensing from bottom having mechanical dispensing means, e.g. with buttons or handles for nested articles, e.g. cups, cones
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F7/00—Show stands, hangers, or shelves, adapted for particular articles or materials
    • A47F7/28—Show stands, hangers, or shelves, adapted for particular articles or materials for containers, e.g. flasks, bottles, tins, milk packs
    • A47F7/281—Show stands, hangers, or shelves, adapted for particular articles or materials for containers, e.g. flasks, bottles, tins, milk packs for vertically-stacked containers; Stabilising means therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G59/00—De-stacking of articles
    • B65G59/06—De-stacking from the bottom of the stack
    • B65G59/061—De-stacking from the bottom of the stack articles being separated substantially along the axis of the stack
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65G—TRANSPORT OR STORAGE DEVICES, e.g. CONVEYORS FOR LOADING OR TIPPING, SHOP CONVEYOR SYSTEMS OR PNEUMATIC TUBE CONVEYORS
    • B65G2201/00—Indexing codes relating to handling devices, e.g. conveyors, characterised by the type of product or load being conveyed or handled
    • B65G2201/02—Articles
    • B65G2201/0235—Containers

Landscapes

  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

[과제] 이득의 전환이 가능한 증폭회로 및 입력회로에 관한 것으로서, 간단한 구성으로 이득의 전환을 행할 수 있는 증폭회로 및 입력회로를 제공하는 것을 목적으로 한다.
[해결 수단] 본 발명은, 입력 신호를 제어신호에 따라 다른 이득에서 증폭하는 증폭회로에 있어서, 입력 신호가 공급되고, 그것을 증폭한 출력 신호를 출력하는 차동증폭회로(111)와, 차동증폭회로(111)에 접속되어, 이득을 설정하는 저항(R12,R11;R31,R32;R41,R42,R43)과, 제어신호(CNTL11;CNTL21;CNTL31)에 따라 저항(R11;R31,R32;R41,R42,R43)의 접속을 전환하므로써, 이득을 전환하는 이득 전환회로(112;311,312)를 가지는 것을 특징으로 한다.
Figure R1020050015209
증폭회로, 입력회로, 제어신호, 출력신호, 차동증폭회로, 저항, 이득 전환회로, 증폭

Description

증폭회로 및 입력회로{AMPLIFIER CIRCUIT AND INPUT CIRCUIT}
도 1은 본 발명의 제 1 실시 예의 회로 구성도이다.
도 2는 본 발명의 제 2 실시 예의 회로 구성도이다.
도 3은 본 발명의 제 3 실시 예의 회로 구성도이다.
도 4는 종래의 입력회로의 일례의 블록 구성도이다.
도 5는 종래의 입력회로의 다른 일례의 블록 구성도이다.
[부호의 설명]
100,200,300 증폭회로 111 차동증폭회로,
112,311,312 이득 전환회로
본 발명은 증폭회로 및 입력회로에 관한 것이고, 특히, 이득의 전환이 가능한 증폭회로 및 입력회로에 관한 것이다.
비디오신호를 취급하는 장치로는, 접속되는 기기에 따라 입력되는 비디오신호의 레벨이 다른 경우가 있다. 이 때문에, 입력되는 비디오신호를 기기에 대응하는 레벨이 되도록 입력 비디오신호를 증폭해서 출력하는 입력회로가 필요했다.
도 4는 종래의 입력회로의 일례의 블록 구성도를 도시한다.
입력회로(1)는, 전압이득의 다른 제 1 증폭회로(11) 및 제 2 증폭회로(12) 및 스위치회로(13,14)로부터 구성되어 있다.
제 1 증폭회로(11) 및 제 2 증폭회로(12)에는, 입력 단자(Tin1)로부터 입력 전압(Vin1)이 인가된다. 제 1 증폭회로(11)는, 입력 단자(Tin1)에 인가된 입력 전압(Vin1)을 제 1 전압이득(Gv1)으로 증폭한다. 제 1 증폭회로(11)의 출력은, 스위치회로(13)를 통해서 출력 단자(Tout1)로부터 출력된다.
제 2 증폭회로(12)는, 입력 단자(Tin1)에 인가된 입력 전압(Vin1)을 제 2 전압이득(Gv2)으로 증폭한다. 제 2 증폭회로(12)의 출력은, 스위치회로(14)를 통해서 출력 단자(Tout1)로부터 출력된다.
스위치회로(13)는, 이득 전환신호(CNTL1)에 따라 스위칭된다.
스위치회로(14)는, 이득 전환신호(CNTL1)를 반전한 신호/CNTL1에 의해 스위칭된다.
이 때문에, 스위치회로(13)가 온의 때에는, 스위치회로(14)가 오프 하고, 스위치회로(14)가 온의 때에는, 스위치회로(13)가 오프 한다.
스위치회로(13)가 온, 스위치회로(14)가 오프의 때에는, 제 1 증폭회로(11)에 의해 전압이득(Gv1)으로 입력 단자(Tin1)의 입력 전압(Vin1)이 증폭된 출력 전압(Vout1)이 출력 단자(Tout1)로부터 출력된다. 또한 스위치회로(13)가 오프, 스위치회로(14)가 온의 때에는, 제 2 증폭회로(12)에 의해 전압이득(Gv2)으로 입력 단자(Tin1)의 입력 전압(Vin1)이 증폭된 출력 전압(Vout2)이 출력 단자(Tout1)로부 터 출력된다.
또, 도 4에 도시하는 입력회로(1)에서는, 제 1 증폭회로(11) 및 제 2 증폭회로(12)의 양쪽의 증폭회로가 항상 구동되어 있고, 소비전력이 많아진다.
도 5는 종래의 증폭회로의 다른 일례의 블록 구성도를 도시한다.
동 도면중, 도 4와 동일구성 부분에는, 동일한 부호를 첨부하고, 그 설명은 생략한다.
도 5에 도시하는 입력회로(21)는, 스위치회로(13) 대신에 제 1 증폭회로(11)에 구동 전압을 공급하는 전원전압(Vcc)과 제 1 증폭회로(11)의 사이에 스위치회로(21)를 설치하고, 스위치회로(14) 대신에 제 2 증폭회로(12)에 구동 전압을 공급하는 전원전압(Vcc)과 제 2 증폭회로(12)의 사이에 스위치회로(22)를 설치한 구성으로 하고 있다.
스위치회로(21)는, 이득 전환신호(CNTL2)에 따라 스위칭된다. 스위치회로(22)은, 이득 전환신호(CNTL2)를 반전한 신호/CNTL2에 의해 스위칭된다. 이 때문에, 스위치회로(21)가 온의 때에는, 스위치회로(22)가 오프 하고, 스위치회로(22)가 온의 때에는, 스위치회로(21)가 오프 한다.
스위치회로(21)가 온, 스위치회로(22)가 오프의 때에는, 제 1 증폭회로(11)가 동작 상태가되고, 제 2 증폭회로(12)의 회로동작이 정지되어서, 입력 단자(Tin1)에 공급된 입력 전압(Vin1)은, 전압이득(Gv1)으로 증폭되어서 출력 전압(Vout1)으로 해서 출력 단자(Tout1)로부터 출력된다. 또한 스위치회로(21)가 오프, 스위치회로(22)가 온의 때에는, 제 1 증폭회로(11)의 회로동작이 정지 상태가 되고, 제 2 증폭회로(12)가 동작 상태로 되고, 제 2 증폭회로(12)에 의해 전압이득(Gv2)으로 입력 단자(Tin1)의 입력 전압(Vin1)이 증폭된 출력 전압(Vout2)이 출력 단자(Tout1)로부터 출력된다.
이렇게 제 1 증폭회로(11) 및 제 2 증폭회로(12)와 전원전압(Vcc)의 사이에 스위치회로(21,22)를 설치하고, 어느쪽인가 한편의 증폭회로를 정지시킴으로써, 소비전력을 저감할 수 있다.
그런데, 종래의 증폭회로는, 접속하는 저항이 이득에 따라 설정된 복수의 차동증폭회로를 설치할 필요가 있었기 때문, 회로 구성이 크고, 따라서, IC화 했을 경우 등에, 칩 면적이 커지는 등의 문제점이 있었다.
또한 이때, 하나의 차동증폭회로를 동작시키고, 다른 차동증폭회로의 동작을 전원의 공급을 정지하는 등 하여, 정지시킬 필요가 있고, 제어가 번잡하게 되는 등의 과제가 있었다.
본 발명은 상기의 점에 감안하여 이루어진 것으로서, 간단한 구성으로 이득의 전환을 행할 수 있는 증폭회로를 제공하는 것을 목적으로 한다.
본 발명은, 입력 신호를 제어신호에 따라 다른 이득에서 증폭하는 증폭회로에 있어서, 입력 신호가 공급되고, 그것을 증폭한 출력 신호를 출력하는 차동증폭회로(111)와, 차동증폭회로(111)에 접속되어, 이득을 설정하는 저항(R12,R11;R31,R32;R41,R42,R43)으로, 제어신호(CNTL11;CNTL21;CNTL31)에 따라 저항 (R11;R31,R32;R41,R42,R43)의 접속을 전환하므로써, 이득을 전환하는 이득 전환회로(112;311,312)를 가지는 것을 특징으로 한다.
이득 전환회로(112)는, 일단이 차동증폭회로(111)에 접속된 저항(R11)의 타단을 오픈 상태 또는 레퍼런스 전위가 인가되도록 전환하는 것을 특징으로 한다.
저항(R31,R32;R41,R42)은, 복수의 저항(R31,R32;R41,R42)을 직렬 또는 병렬로 접속한 구성으로 하고 있고, 이득 전환회로(112;311,312)는, 복수의 저항(R31,R32;R41,R42)의 각각의 양단을 단락 또는 개방하는 것을 특징으로 한다.
또, 상기 참조 부호는 어디까지나 참고이며, 이것에 의해, 특허청구범위의 기재가 한정되는 것이 아니다.
[발명을 실시하기 위한 최량의 형태]
〔제 1 실시 예〕
도 1은 본 발명의 제 1 실시 예의 회로 구성도를 도시한다.
본 실시예의 증폭회로(100)는, 차동증폭회로(111), 저항(R11,R12), 이득 전환회로(112)로부터 구성된다.
차동증폭회로(111)는, 그 비반전 입력 단자에 전압(Vin11)이 인가된다. 또한 차동증폭회로(111)는, 그 출력 단자와 반전 입력 단자가 저항(R12)을 통해서 접속되어 있다. 또한, 차동증폭회로(111)의 반전 입력 단자는, 저항(R11)을 통해서 이득 전환회로(112)에 접속되어 있다. 차동증폭회로(111)는, 입력 전압(Vin11)을 증폭하고, 출력 전압(Vout11)을 출력한다.
저항(R11)은, 일단이 차동증폭회로(111)의 반전 입력 단자와 저항(R12)의 일 단의 접속점에 접속되어 있다. 저항(R12)은, 일단이 차동증폭회로(111)의 반전 입력 단자와 저항(R12)의 일단의 접속점에 접속되고, 타단이 차동증폭회로(111)의 타단에 접속되어 있다.
이득 전환회로(112)는, 정전류원(121,122), 트랜지스터(Q11~Q16), 저항(R21~R24)으로부터 구성된다. 이득 전환회로(112)에는, 전환 제어 단자(Tcnt)로부터 전환 제어신호(CNTL11)가 공급된다. 전환 제어 단자(Tcnt)로부터 공급된 전환 제어신호(CNTL11)는, 저항(R21)을 통해서 트랜지스터(Q11)의 베이스로 공급되는 동시에, 저항(R22)을 통해서 트랜지스터(Q13)의 베이스로 공급된다.
트랜지스터(Q11)는, NPN트랜지스터로부터 구성되고 있어, 콜렉터 에미터가 정전류원(121)과 접지의 사이에 접속되어 있다. 트랜지스터(Q11)는, 전환 제어신호(CNTL11)가 로우 레벨의 때에 오프 하고, 전환 제어신호(CNTL11)가 하이 레벨의 때에 온 한다.
트랜지스터(Q12,Q16)는, 함께, NPN트랜지스터로부터 구성되고 있고, 커런트 미러 회로를 구성하고 있다. 트랜지스터(Q12)는, 콜렉터가 정전류원(121)과 트랜지스터(Q11)의 콜렉터의 접속점 및 베이스 그리고 트랜지스터(Q16)의 베이스로 접속되어, 에미터가 저항(R23)을 통해서 접지되어 있다. 트랜지스터(Q16)는, 베이스가 정전류원(121)과 트랜지스터(Q11)의 콜렉터와 트랜지스터(Q12)의 콜렉터 및 베이스의 접속점에 접속되고, 콜렉터가 저항(R11)의 일단에 접속되어, 에미터가 저항(R24)을 통해서 접지되어 있다.
트랜지스터(Q12,Q16)로부터 구성되는 커런트 미러 회로는, 트랜지스터(Q11) 이 오프의 때에 함께 온 되고, 트랜지스터(Q11)가 온의 때에 함께 오프 한다.
트랜지스터(Q13)는, NPN트랜지스터로부터 구성되어 있고, 베이스가 저항(R22)을 통해서 전환 제어 단자(TCNT)에 접속되고, 콜렉터가 정전류원(122) 및 트랜지스터(Q14)의 베이스에 접속되고, 에미터가 접지되어 있다. 트랜지스터(Q13)는, 전환 제어 단자(Tcnt)에 공급되는 전환 제어신호(CNTL11)가 하이 레벨의 때에 온 하고, 트랜지스터(Q14)의 베이스 전위를 저하시켜, 로우 레벨의 때에 오프 하고, 트랜지스터(Q14)의 베이스 전위를 상승시킨다.
트랜지스터(Q14)는, NPN트랜지스터로부터 구성되고 있고, 베이스가 정전류원(122) 및 트랜지스터(Q13)의 콜렉터의 접속점에 접속되고, 에미터가 트랜지스터(Q15)의 베이스로 접속되고, 콜렉터에는 레퍼런스 전압(Vref)이 인가되어 있다. 트랜지스터(Q14)는 온 시에 트랜지스터(Q15)의 베이스 전위를 레퍼런스 전위(Vref)로 한다.
트랜지스터(Q15)는, NPN트랜지스터로부터 구성되고 있어, 베이스가 트랜지스터(Q14)의 베이스로 접속되고, 콜렉터에는 전원전압(Vcc)이 인가되어, 에미터가 저항(R11)의 타단과 트랜지스터(Q16)의 콜렉터의 접속점에 접속되어 있다. 트랜지스터(Q15)는, 트랜지스터(Q14)가 온의 때에 온 하고, 저항(R11)의 타단에 레퍼런스 전위(Vref)로부터 Q15의 Vbe전압을 뺀 전압을 인가한다. 또한 트랜지스터(Q15)는, 트랜지스터(Q14)가 오프의 때에 오프 하고, 저항(R11)의 타단을 개방 상태로 한다.
〔동작〕
입력 신호(CTRL11)가 하이 레벨의 경우, 트랜지스터(Q11,Q13)가 온 한다. 트 랜지스터(Q11)가 온 함으로써, 트랜지스터(Q12,Q16)가 오프 한다. 또한 트랜지스터(Q13)가 온 함으로써 트랜지스터(Q15)가 오프 한다.
트랜지스터(Q15) 및 트랜지스터(Q16)가 오프 함으로써, 저항(R11)의 타단이 접속된 접속점(A)이 하이 임피던스가 된다. 접속점(A)이 하이 임피던스가 됨으로써, 증폭회로(100)는, 차동증폭회로(111)에 저항(R12) 만이 접속된 회로 구성이 된다. 이것에 의해, 증폭회로(100)의 전압이득(Gv)은
Gv=0 이 된다.
다음에 입력 신호(CTRL11)가 로우 레벨의 경우에는, 트랜지스터(Q11,Q13)는 오프 한다. 트랜지스터(Q11)가 오프 함으로써, 트랜지스터(Q12,Q16)가 온 한다. 또한 트랜지스터(Q13)가 오프 하는 것으로 트랜지스터(Q15)가 온 한다. 이상으로부터, 접속점(A)에는, 트랜지스터(Q14,Q15)를 통해서 레퍼런스 전압(Vref)으로부터 트랜지스터(Q15)의 베이스-에미터 사이의 전압(Vbe)을 뺀 전압이 인가된다. 이것에 의해, 저항(R11)의 타단은, 레퍼런스 전압(Vref)으로부터 트랜지스터(Q15)의 베이스-에미터 사이의 전압(Vbe)을 뺀 전압으로 한다.
저항(R11)의 타단이 레퍼런스 전압(Vref)으로부터 트랜지스터(Q15)의 베이스-에미터 사이의 전압(Vbe)을 뺀 전압으로 됨으로써, 증폭회로(100)는 차동증폭회로(111)에 저항(R11) 및 저항(R12)의 양쪽이 접속된 회로 구성이 된다. 이것에 의해, 증폭회로(100)의 전압이득(Gv)은,
Gv=20log ((R11+R12)/R11) 이 된다.
이상과 같이, 이득 전환회로(112)에 의해 저항(R11)의 타단의 접속을 오픈 상태 또는 레퍼런스 전위(Vref)로부터 트랜지스터(Q15)의 베이스-에미터 사이의 전압(Vbe)을 뺀 전압이 인가된 상태로 전환하므로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에 저항을 접속 또는 절단할 수 있고, 이것에 의해, 증폭회로(100)의 이득을 전환할 수 있다.
〔효과〕
본 실시예에 의하면, 전환 제어신호(CNT11)에 따라 차동증폭회로(111)에 접속되는 저항을 저항(R12)만이 접속될 경우와, 저항(R11 및 R12)의 양쪽이 접속될 경우의 2가지로 전환하므로써, 차동증폭회로(111) 및 저항(R11,R12)에 의해 구성되는 증폭회로의 전압이득(Gv)을 0과 {20log ((R11+R12)/R11)}의 2가지로 전환할 수 있다. 이 때문에, 하나의 차동증폭회로(111)를 설치함으로써 이득의 전환을 행할 수 있고, 따라서, 간단한 구성으로 전압이득(Gv)의 전환이 가능해 진다. 이 때문에, IC화 했을 경우에 칩 면적을 저감할 수 있다. 또, 본 실시 예에 의하면, 어느쪽의 이득에 있어서도 하나의 차동증폭회로(111)만을 구동하고 있으면 좋으므로, 소비전력이 증가할 일이 없다.
〔제 2 실시 예〕
도 2는 본 발명의 제 2 실시 예의 회로 구성도를 도시한다.
동 도면중, 도 1과 동일구성 부분에는 동일한 부호를 첨부하고, 그 설명은 생략한다.
본 실시예의 증폭회로(200)는, 저항(R12)을 저항(R31)과 저항(R32)의 병렬회로에 의해 구성하고, 저항(R31)의 타단의 접속을 이득 전환회로(112)에 의해 저항 (R31)의 타단의 접속을 오픈 상태 또는 레퍼런스 전위(Vref)가 인가된 상태로 전환한다.
이득 전환회로(112)에 의해 저항(R31)을 오픈 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는, 저항(R32)만이 접속된 상태가 된다. 또한 이득 전환회로(112)에 의해 저항(R31)의 타단에 레퍼런스 전위(Vref)가 인가된 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는, 저항(R31)과 저항(R32)의 병렬회로가 접속된 상태가 된다.
이상과 같이 이득 전환회로(112)에 의해 저항(R31)의 타단의 접속을 오픈 상태 또는 레퍼런스 전위(Vref)가 인가된 상태로 전환하므로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점의 저항을 전환할 수 있고, 이것에 의해, 증폭회로(200)의 이득을 전환할 수 있다.
〔제 3 실시 예〕
도 3은 본 발명의 제 3 실시 예의 회로 구성도를 도시한다.
동 도면중, 도 1과 동일구성 부분에는 동일한 부호를 첨부하고, 그 설명은 생략한다.
본 실시예의 증폭회로(300)는, 저항(R12)을 저항(R41,R42,R43)의 직렬 회로에 의해 구성하고, 저항(R42)의 타단에 제 1 이득 전환회로(311)를 접속하고, 저항(R43)의 타단에 제 2 이득 전환 제어회로(312)를 접속한 구성으로 하고 있다.
제 1 이득 전환회로(311)는, 이득 전환신호(CNTL21)에 따라 저항(R42)의 타단을 단락 또는 개방 상태로 한다. 제 2 이득 전환회로(312)는, 이득 전환신호 (CNTL31)에 따라 저항(R43)의 타단을 단락 또는 개방 상태로 한다.
제 1 이득 전환회로(311)에 의해 저항(R42)의 타단을 단락 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41)이 접속된 상태가 된다. 또한 제 1 이득 전환회로(311)에 의해 저항(R42)의 타단을 개방 상태로 해서 제 2 이득 전환회로(312)에 의해 저항(R43)의 타단을 단락 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41)과 저항(R42)이 접속된 상태가 된다.
또한 제 1 이득 전환회로(311)에 의해 저항(R42)의 타단을 개방 상태로 해서 제 2 이득 전환회로(312)에 의해 저항(R43)의 타단을 개방 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41~R43)의 직렬 회로가 접속된 상태가 된다.
이상과 같이, 제 1 이득 전환회로(311), 제 2 이득 전환회로(312)에 의해 저항(R42,R43)의 타단을 접속 또는 개방함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에 접속되는 저항을 전환할 수 있고, 따라서, 이득을 전환하는 것이 가능해 진다.
본 실시 예의 증폭회로(300)는, 저항(R11)을 저항(R41,R42,R43)의 직렬 회로에 의해 구성하고, 저항(R42)의 양단에 제 1 이득 전환회로(311)를 접속하고, 저항(R43)의 양단에 제 2 이득 전환 제어회로(312)를 접속한 구성으로 하고 있다.
제 1 이득 전환회로(311)는, 이득 전환신호(CNTL21)에 따라 저항(R42)의 양단을 단락 또는 개방 상태로 한다. 제 2 이득 전환회로(312)는, 이득 전환신호 (CNTL31)에 따라 저항(R43)의 양단을 단락 또는 개방 상태로 한다.
제 1 이득 전환회로(311), 제 2 이득 전환회로(312)에 의해 저항(R42,R43)을 함께 단락 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41)이 접속된 상태가 된다. 또한 제 1 이득 전환회로(311)에 의해 저항(R42)의 양단을 개방 상태로 해서 제 2 이득 전환회로(312)에 의해 저항(R43)의 양단을 단락 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41)과 저항(R42)이 접속된 상태로 된다.
또한, 제 1 이득 전환회로(311)에 의해 저항(R42)의 양단을 단락 상태로 해서 제 2 이득 전환회로(312)에 의해 저항(R43)의 양단을 개방 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41)과 저항(R43)이 접속된 상태가 된다. 또한 제 1의 이득 전환회로(311)에 의해 저항(R42)의 양단을 개방 상태로 해서 제 2 이득 전환회로(312)에 의해 저항(R43)의 양단을 개방 상태로 함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에는 저항(R41~R43)의 직렬 회로가 접속된 상태가 된다.
이상과 같이, 제 1 이득 전환회로(311), 제 2 이득 전환회로(312)에 의해 저항(R42,R43)을 접속 또는 개방함으로써, 차동증폭회로(111)의 비반전 입력 단자와 저항(R12)의 접속점에 접속되는 저항을 전환할 수 있고, 따라서, 이득을 전환하는 것이 가능해 진다.
본 발명에 의하면, 제어신호에 따라 차동증폭회로에 접속되는 저항의 접속 을 전환하므로써, 차동증폭회로 및 저항에 의해 구성되는 증폭회로의 이득을 전환할 수 있기 때문에, 하나의 차동증폭회로를 설치함으로써 이득의 전환을 행할 수 있고, 따라서, 간단한 구성으로 이득의 전환이 가능해지고, 따라서, IC화 했을 경우에 칩 면적을 저감할 수 있는 등의 특징을 가진다.

Claims (6)

  1. 입력 신호를 제어 신호에 따라 다른 이득으로 증폭하여 출력하는 증폭회로에 있어서,
    상기 입력 신호가 공급되고, 상기 입력 신호를 증폭하여 출력하는 증폭회로부와,
    상기 증폭회로부에 접속되고, 상기 증폭회로부의 이득을 설정하는 저항회로부와,
    상기 저항회로부에 접속되고, 상기 증폭회로부의 상기 이득을 전환하는 이득전환회로를 포함하고,
    상기 이득전환회로는,
    제어전극에 상기 제어신호가 공급되고, 상기 제어신호에 응하여 온,오프하는 제1 트랜지스터와,
    상기 제1 트랜지스터의 주전극에 전류를 공급하는 제1 전류원과,
    상기 제1 트랜지스터의 주전극과 상기 제1 전류원과의 접속점에 제어전극이 접속되고, 일방의 주전극에 기준전위가 인가된 제2 트랜지스터와,
    상기 제2 트랜지스터의 타방의 주전극이 제어전극에 접속되고, 일방의 주전극에 전원전위가 인가되고, 타방의 주전극이 상기 저항회로부에 접속된 제3 트랜지스터와,
    상기 제어신호가 제어단자에 공급되고, 상기 제어신호에 응하여 온,오프하는 제4 트랜지스터와,
    상기 제4 트랜지스터의 일방의 주전극에 전류를 공급하는 제2 전류원과,
    상기 제4 트랜지스터의 일방의 주전극과 상기 제2 전류원과의 접속점에 제어전극 및 일방의 주전극이 접속된 제5 트랜지스터와,
    상기 제5 트랜지스터의 제어전극에 제어전극이 접속되고, 일방의 주전극이 상기 제3 트랜지스터의 타방의 주전극과 상기 저항회로부와의 접속점에 접속되고, 상기 제5 트랜지스터와 함께 커런트 미러 회로를 구성하는 제6 트랜지스터를 포함하는 것을 특징으로 하는 증폭회로.
  2. 제 1 항에 있어서, 상기 저항회로부는, 복수의 저항을 직렬 또는 병렬로 접속한 구성으로 하고 있고, 상기 이득전환회로는, 상기 복수의 저항에 상기 기준전위를 인가하거나, 상기 복수의 저항을 개방하는 것에 의해, 상기 증폭회로부의 이득을 전환하는 것을 특징으로 하는 증폭회로.
  3. 입력 신호를 제어 신호에 따라 접속 기기에 따른 이득으로 증폭하여 출력하는 입력회로에 있어서,
    상기 입력 신호가 공급되고, 상기 입력 신호를 증폭하여 상기 접속 기기에 출력하는 증폭회로부와,
    상기 증폭회로부에 접속되고, 상기 증폭회로부의 상기 입력신호에 대한 출력신호의 이득을 설정하는 저항회로부와,
    상기 저항회로부에 접속되고, 상기 증폭회로부의 상기 이득을 상기 접속 기기에 따른 이득으로 전환하는 이득전환회로를 포함하고,
    상기 이득전환회로는,
    제어전극에 상기 제어신호가 공급되고, 상기 제어신호에 응하여 온,오프하는 제1 트랜지스터와,
    상기 제1 트랜지스터의 주전극에 전류를 공급하는 제1 전류원과,
    상기 제1 트랜지스터의 주전극과 상기 제1 전류원과의 접속점에 제어전극이 접속되고, 일방의 주전극에 기준전위가 인가된 제2 트랜지스터와,
    상기 제2 트랜지스터의 타방의 주전극이 제어전극에 접속되고, 일방의 주전극에 전원전위가 인가되고, 타방의 주전극이 상기 저항회로부에 접속된 제3 트랜지스터와,
    상기 제어신호가 제어단자에 공급되고, 상기 제어신호에 응하여 온,오프하는 제4 트랜지스터와,
    상기 제4 트랜지스터의 일방의 주전극에 전류를 공급하는 제2 전류원과,
    상기 제4 트랜지스터의 일방의 주전극과 상기 제2 전류원과의 접속점에 제어전극 및 일방의 주전극이 접속된 제5 트랜지스터와,
    상기 제5 트랜지스터의 제어전극에 제어전극이 접속되고, 일방의 주전극이 상기 제3 트랜지스터의 타방의 주전극과 상기 저항회로부와의 접속점에 접속되고, 상기 제5 트랜지스터와 함께 커런트 미러 회로를 구성하는 제6 트랜지스터를 포함하는 것을 특징으로 하는 입력 회로.
  4. 제 3 항에 있어서, 상기 저항회로부는, 복수의 저항을 직렬 또는 병렬로 접속한 구성으로 하고 있고, 상기 이득전환회로는, 상기 복수의 저항에 상기 기준전위를 인가하거나, 상기 복수의 저항을 개방하는 것에 의해, 상기 증폭회로부의 이득을 상기 접속 기기에 따른 이득으로 전환하는 것을 특징으로 하는 입력 회로.
  5. 삭제
  6. 삭제
KR1020050015209A 2004-09-29 2005-02-24 증폭회로 및 입력회로 KR101076653B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004284856A JP4774707B2 (ja) 2004-09-29 2004-09-29 増幅回路及び入力回路
JPJP-P-2004-00284856 2004-09-29

Publications (2)

Publication Number Publication Date
KR20060043167A KR20060043167A (ko) 2006-05-15
KR101076653B1 true KR101076653B1 (ko) 2011-10-26

Family

ID=35457755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015209A KR101076653B1 (ko) 2004-09-29 2005-02-24 증폭회로 및 입력회로

Country Status (5)

Country Link
US (1) US7345546B2 (ko)
EP (1) EP1643637A1 (ko)
JP (1) JP4774707B2 (ko)
KR (1) KR101076653B1 (ko)
CN (1) CN1756073B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004236140A (ja) * 2003-01-31 2004-08-19 Nippon Precision Circuits Inc 映像信号処理回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589435B2 (ja) 1978-02-25 1983-02-21 ヤマハ株式会社 電子楽器の変調信号発生器
JPS58218212A (ja) 1982-06-11 1983-12-19 Nec Corp 可変利得増幅器
JPS61274421A (ja) * 1985-05-29 1986-12-04 Hitachi Ltd アナログスイツチ
JPH0630426B2 (ja) * 1987-08-20 1994-04-20 日本電気株式会社 利得可変回路
JPH07307627A (ja) * 1994-05-10 1995-11-21 Toshiba Micro Comput Eng Corp 電子スイッチ回路
US5581213A (en) * 1995-06-07 1996-12-03 Hughes Aircraft Company Variable gain amplifier circuit
JP3573849B2 (ja) 1995-11-10 2004-10-06 富士通株式会社 増幅回路
WO1999053613A1 (en) * 1998-04-15 1999-10-21 Ess Technology, Inc. Attenuating volume control
JP4174909B2 (ja) * 1999-05-18 2008-11-05 ミツミ電機株式会社 スイッチ回路
JP2001274645A (ja) * 2000-03-24 2001-10-05 Sanyo Electric Co Ltd 演算増幅回路および集積回路
JP2001359184A (ja) * 2000-06-14 2001-12-26 Sony Corp 音響装置
JP2003046354A (ja) * 2001-07-31 2003-02-14 Nagano Fujitsu Component Kk アナログ信号減衰復元システム
TWI268657B (en) * 2003-03-27 2006-12-11 Realtek Semiconductor Corp Variable gain amplifier
US7068108B2 (en) * 2004-01-09 2006-06-27 Texas Instruments Incorporated Amplifier apparatus and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004236140A (ja) * 2003-01-31 2004-08-19 Nippon Precision Circuits Inc 映像信号処理回路

Also Published As

Publication number Publication date
JP2006101195A (ja) 2006-04-13
EP1643637A1 (en) 2006-04-05
KR20060043167A (ko) 2006-05-15
US7345546B2 (en) 2008-03-18
US20060066402A1 (en) 2006-03-30
JP4774707B2 (ja) 2011-09-14
CN1756073A (zh) 2006-04-05
CN1756073B (zh) 2010-09-15

Similar Documents

Publication Publication Date Title
KR100946815B1 (ko) 프로그램 가능한 저잡음 증폭기 및 방법
US6429700B1 (en) Driver circuit with output common mode voltage control
US6049251A (en) Wide-dynamic-range variable-gain amplifier
US6118340A (en) Low noise differential input, differential output amplifier and method
JP2008005160A (ja) カスコード接続増幅回路、および、それを用いた半導体集積回路並びに受信装置
KR100931548B1 (ko) 이득 가변 증폭 회로
US7920026B2 (en) Amplifier output stage with extended operating range and reduced quiescent current
KR20060112539A (ko) 자동 스위칭 기능을 갖는 전력증폭기
JPS63240109A (ja) 差動増幅器
KR101076653B1 (ko) 증폭회로 및 입력회로
US6265936B1 (en) Integrated amplifier arrangement
US6313667B1 (en) Apparatus and method for a turn around stage having reduced power consumption, Class AB behavior, low noise and low offset
US8115552B2 (en) Amplifier circuit with step gain
US5684432A (en) Amplifier output stage having enhanced drive capability
US6825723B2 (en) Low noise gain-controlled amplifier
US6434243B1 (en) Power amplifier
JP3417792B2 (ja) アナログ信号選択回路
US20050231277A1 (en) Amplifier circuit
US5146181A (en) BiCMOS output stage with improved output voltage signal
US10965264B2 (en) Bias circuit for supplying a bias current to an RF power amplifier
US20100098268A1 (en) High-voltage output amplifier for audio systems
WO2001031780A1 (en) Transconductor with controllable transconductance for low supply voltages
JP3317240B2 (ja) 利得制御増幅器
KR890004967Y1 (ko) 비데오 시스템의 절환회로
KR900002329B1 (ko) Fm 및 am 수신기용 중간 증폭시스템의 공통 출력단 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9