DE69230346T2

DE69230346T2 - Konstantspannungsschaltung

Info

Publication number: DE69230346T2
Application number: DE69230346T
Authority: DE
Inventors: Shigeru Atsumi; Hironori Banba
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-07-25
Filing date: 1992-07-24
Publication date: 2000-04-20
Anticipated expiration: 2012-07-25
Also published as: DE69230346D1; EP0785494B1; EP0785494A3; EP0525679B1; US5253201A; KR950003346B1; DE69222379D1; JP3247402B2; EP0525679A2; JPH0528777A; KR930003155A; EP0525679A3; EP0785494A2; DE69222379T2

Description

Die Erfindung betrifft eine Schaltung zum Erzeugen einer konstanten Spannung, die mit einer Halbleiterspeichereinheit verwendet werden kann, die einen Speicherarray aufweist, der nicht flüchtige Speicherzellen enthält, die in Spalten und Reihen angeordnet sind und eine gestockte Gate-Struktur aufweisen.
EPROMs (Erasable Programmable Read Only Memories) and EEPROMs (Electrical Erasable Programmable Read Only Memories) weisen jeweils MOS Transistoren mit einer gestockten Gate-Struktur auf, die als Speicherzellen dienen. Das Schreiben von Daten in die Speicherzellen geschieht durch das Zuführen von unter Spannung stehenden Elektronen seitens des Drain der Zelle in dessen nicht-geerdetes Gate. Ein EPROM mit einem Tunneloxid, sogenanntes "ETOX" (eine Marke der US-Firma Intel Corporation), ist ein möglicher Zelltyp solcher EPROM-Zellen.
Eine nicht flüchtige Speicherzelle dieses Typs hat im allgemeinen die in Fig. 1 gezeigte Struktur. Wie in der Figur gezeigt, sind die Source vom zweiten Leitfähigkeitstyp und das Drain in den Bereichen 72 und 73 auf einem Großteil der Oberfläche des Halbleitersubstrats 71 vom ersten Leitfähigkeitstyp voneinander getrennt. Ein erster Gate- Isolierfilm (tunnel insulation film) 74 ist auf dem Substrat 71 zwischen der Source und den Drain-Bereichen 72 und 73 angeordnet. Ein nicht-geerdetes Gate 75, ein zweiter Gate- Isolierfilm 77 und ein Steuergate 76 sind auf der ersten Gate-Isolation 74 in der soeben genannten Reihenfolge angeordnet.
Beim Schreiben von Daten in die Speicherzellen (also zum Zeitpunkt des Programmierens) wird eine niedrige Spannung (z. B. OV) an die Zelle als eine Quellenspannung VS und ein Substratpotential angelegt, während eine hohe Spannung Vpp zum Schreiben in der gleichen Weise angelegt wird wie die Steuer-Gatespannung VCG und die Drain-Spannung VD. Die hohe Spannung Vpp wird außerhalb der Speichereinheit zugeführt oder kann dadurch gebildet werden, daß die Spannungsversorgung der Speichereinheit erhöht wird und für die hohe Spannung Vpp verwendet wird. Auf diese Weise fließt ein Strom (on-current) zwischen dem Drain und der Source, wodurch Paare von unter Spannung stehenden Elektronen und unter Spannung stehenden Löchern in der Nähe des Drainbereichs 73 entstehen. Die unter Spannung stehenden Löcher fließen durch das Substrat 71 als ein Substratstrom, während die unter Strom stehenden Elektronen dem nichtgeerdeten Gate 75 über den ersten Isolierfilm 74 zugeführt werden. Dadurch wird die Schwellenspannung des Transistors erhöht, so daß der Schreibvorgang beendet ist.
Falls als Speicherzelle eine Zelle vom ETOX-Typ verwendet wird, erfolgt das Löschen der Daten durch das Anlegen einer hohen Spannung Vpp und einer niedrigen Spannung OV, die der Source-Spannung VS und der Steuer-Gate-Spannung VCG jeweils entsprechen, wodurch der Drain-Bereich 73 in einen nichtgeerdeten Zustand gebracht wird. In diesem Fall wird das Potential VFG des nicht-geerdeten Gates 75 auf der Basis des Verhältnisses der Kapazität zwischen dem Steuergate 76 und dem nicht-geerdeten Gate 75 und der Kapazität zwischen dem nicht-geerdeten Gate 75 und dem Source-Bereich 72 stimmt, sowie auf der Grundlage der Source-Spannung VS. Eine Anwendung der oben beschriebenen Spannungen bewirkt einen Fowler-Nordheim Tunnelstrom (Fowler-Nordheim tunnel current), der zwischen dem Source-Bereich 72 und dem nicht-geerdeten Gate 75 fließt, wodurch die Elektronen von dem nichtgeerdeten Gate 75 entfernt werden und der Löschvorgang beendet wird (d. h., daß die Schwellenspannung auf einen Wert vor dem Schreibvorgang zurückgeführt wird).
In dem Speicherzellenarray, das aus den oben beschriebenen Speicherzellen besteht, die in Reihen und Spalten angeordnet sind, liegen eine Vielzahl nicht ausgewählter Speicherzellen vor, die mit jeder ausgewählten Speicherzelle über eine gemeinsame Bit- oder Wortleitung verbunden sind. Diese nicht ausgewählten Speicherzellen können die folgenden Probleme beim Schreibvorgang hervorrufen:
Um eine ausgewählte Speicherzelle mit Daten zu beschreiben, wird an dem Drain und dem Gate jeder nicht ausgewählten Speicherzelle, die mit der ausgewählten Speicherzelle über eine gemeinsame Bitleitung verbunden sind, eine hohe Spannung Vpp bzw. ein Massepotential Vss angelegt. Zu diesem Zeitpunkt wird ein starkes elektrisches Feld zwischen dem Drain und dem nicht-geerdeten Gate der nicht ausgewählten Zelle erzeugt. Insbesondere wenn die nicht ausgewählte Zelle sich im Schreibzustand befindet und somit die Elektronen an dem nicht-geerdeten Gate sich ansammeln, kann ein hochkonzentriertes elektrisches Feld zwischen dem Drain und dem nicht-geerdeten Gate entstehen, was einen Zusammenbruch der Verbindung zwischen dem Drainbereich und dem Substrat zur Folge haben kann oder was dazu führen kann, daß die Elektronen an dem nicht-geerdeten Gate in den Drainbereich durch den Tunnel-Isolierfilm (tunnel isolation film) fließen. Dies kann dazu führen, daß die Zuverlässigkeit der Speicherzelle verringert wird. Es ist daher erforderlich, die Drainspannung beim Schreibvorgang auf einem niedrigen Pegel zu halten, der dazu ausreicht, eine ausreichende Schreibcharakteristik ohne Verringerung der Zuverlässigkeit der Speicherzelle zu erreichen.
Mit der Entwicklung der Raffinationstechnik (refining technique) für Halbleitererzeugnisse ist es erforderlich geworden, die Dicke des Gate-Isolierfilms zu verringern und den Verunreinigungsanteil in dem Kanalbereich zu erhöhen. Dies kann zu einer Verringerung der Durchbruchspannung der PN-Verbindung oder zu einer Erhöhung des elektrischen Feldes führen, das an dem Gate-Isolierfilm anliegt. Je kleiner die Schaltung ist, desto wichtiger ist es, die obere Grenze der Drainspannung beim Schreibvorgang zuverlässig und genau zu steuern.
Fig. 2 zeigt ein schematisches Ersatzschaltbild zur Erläuterung des Schreibvorgangs in einem EPROM oder einem EEPROM mit einer Speicherzelle 81, einem Zeilenwahl- Transistor 84, einem Schreibtransistor 85 und einer Schreibsteuerschaltung 90. Die Speicherzelle 81 umfaßt ein Steuergate, das mit einer Wortleitung 82 verbunden ist, ein Drain, das mit einer Bitleitung 83 verbunden ist, und eine Source, die mit einem Masseanschluß Vss verbunden ist. Ein Ende der Bitleitung 83 ist mit einem Ende des Strompfades des Zeilenwahl-Transistors 84 verbunden. Der Transistor 84 ist ein N-Kanal Transistor vom Anreicherungstyp. Der Strompfad des Schreibtransistors 85 ist zwischen dem anderen Ende des Strompfades des Transistors 84 und einer Spannungsversorgung SW in dem Speicher verbunden. Der Transistor 85 ist ein N- Kanal Transistor vom Anreicherungstyp. Die Spannungsversorgung SW liefert eine hohe Spannung Vpp (z. B. 12,5 V) beim Schreiben von Daten in die Speicherzelle. Das Gate des Schreibtransistors 85 ist mit einer Schreibsteuerschaltung 90 verbunden. Die Wortleitung 82 und das Gate des Zeilenwahl-Transistors 84 sind mit den Ausgangsanschlüssen eines Spaltendekoders bzw. eines Zeilendekoders (nicht gezeigt) verbunden. In Abhängigkeit von dem Ausgang des Spaltendekoders wird die hohe Spannung Vpp an die Wortleitung 82 angelegt, wenn diese Leitung ausgewählt ist, und entsprechend das Massepotential Vss, wenn diese nicht ausgewählt ist. In Abhängigkeit von dem Ausgang des Zeilendekoders wird außerdem die hohe Spannung Vpp an das Gate des Zeilenwahl-Transistors 84 angelegt, wenn dieser Transistor ausgewählt ist, und entsprechend das Massepotential Vss, wenn dieser nicht ausgewählt ist. Eine Schreibsteuerspannung VA oder das Massepotential Vss wird an das Gate des Schreibtransistors 85 in Abhängigkeit davon angelegt, ob die Schreibeingangsdaten seitens der Schreibsteuerschaltung 90 einen "H"-Pegel oder einen "L"- Pegel annehmen. Der "H"-Pegel der Bitleitung 83 beträgt VA- VTHN (VTHN steht für die Schwellenspannung des N-Kanal Transistors 85 vom Anreicherungstyp), so daß die Drainspannung der Speicherzelle 81 durch die Schreibsteuerspannung VA bestimmt wird.
Fig. 3 zeigt ein Schaltbild mit einer Schaltung zum Erzeugen der Schreibsteuerspannung VA, die in der Schreibsteuerschaltung 90 gemäß Fig. 2 vorgesehen ist. Die Schaltung 90 besteht aus einem N-Kanal Transistor 91 vom Anreicherungstyp, einem P-Kanal Transistor 92 vom Anreicherungstyp und einem N-Kanal Transistor 93 vom Verarmungstyp. Die Strompfade der Transistoren 91 bis 93 sind in Reihe verschaltet zwischen der hohen Spannung der Spannungsversorgung Vpp und dem Masseanschluß Vss. In dem Transistor 91 ist das Gate mit dem Drain verbunden. In dem Transistor 92 ist das Gate mit einer Spannungsversorgung Vcc und das Back Gate mit der Source verbunden. Außerdem ist in dem Transistor 93 das Gate mit der Source verbunden. Die Leitfähigkeit gm des Transistors 93 ist auf einen geringeren Wert gesetzt als die des Transistors 91. Wenn daher Schreibdaten mit einem "H"-Pegel vorliegen, wird die Schreibsteuerspannung VA = Vpp - VTHN (VTHN steht für die Schwellenspannung des Transistors 91) seitens der Source des Transistors 91 ausgegeben. Dementsprechend beträgt der "H"- Pegel der Bitleitung 83 VA - VTHN = Vpp - 2VTHN.
Bei dem oben beschriebenen Aufbau wird allerdings die Schreibsteuerspannung VA durch Verringerung der hohen Spannung Vpp um die Quellenspannung VTHN des Transistors 91 erzeugt, so daß die Schreibsteuerspannung VA in hohem Maße von Vpp und VTHN abhängt, was die obere Grenze der Drainspannung der Speicherzelle destabilisiert. Eine Schwellenspannung VTHN bildet sich insbesondere dann aus, wenn an dem Transistor 91 eine Substrat-Vorspannung von nicht weniger als 5 V anliegt, wobei die Schwellenspannung 2 V oder mehr betragen kann. Zusätzlich ist der Transistor 91 in hohem Maße durch die Substrat-Vorspannung und darüber hinaus von dem Verunreinigungsgrad durch Ionen beeinflußt, die zum Zeitpunkt der Verunreigung des Kanals mit Ionen zur Steuerung der Schwellenspannung verwendet werden. Als Ergebnis davon ändert sich die Schwellenspannung VTHN in hohem Maße und es ist daher schwierig, die obere Grenze der Drainspannung der Speicherzelle beim Schreiben von Daten in die Zelle genau zu steuern.
Aufgabe der Erfindung ist es daher, eine Schaltung zum Erzeugen einer konstanten Spannung für eine Schreibsteuerschaltung einer Halbleiterschaltung zu schaffen, die die obere Grenze der Drainspannung einer Speicherschaltung beim Schreiben von Daten genau und stabil steuern kann.
Zur Lösung dieser Aufgabe umfaßt die Schaltung zum Erzeugen einer konstanten Spannung einen N-Kanal Transistor vom Anreicherungstyp, mit einem Strompfad, dessen eines Ende mit einer Spannungsquelle verbunden ist (SW oder Vpp) und an dessen anderem Ende ein Ausgangspotential erzeugt wird, und mit einer Steuerschaltung zum Anlegen einer Steuerspannung (VA) an ein Gate des Transistors, wodurch der Transistor leitend wird, gekennzeichnet durch die besagte Steuerschaltung, die umfaßt: Referenzpotential- Erzeugungsmittel zum Erzeugen eines Referenzpotentials (VR), das im wesentlichen gleich einem oberen Grenzwert des Ausgangspotentials entspricht, Differential- Verstärkungsmittel, das seitens der Spannungsquelle (SW oder Vpp) mit einer Spannung versorgt wird, wobei das Differential-Verstärkungsmittel einen Eingangsanschluß aufweist, der seitens des Referenzpotential-Erzeugungsmittels mit einem Referenzpotential versorgt wird, und Rückführungsmittel, das zwischen dem anderen Eingangsanschluß und dem Ausgangsanschluß des Differential-Verstärkungsmittel angeschlossen ist, zum Erzeugen der Steuerspannung (VA) aufgrund der Steuerung des Differential-Verstärkungsmittels, wobei die Steuerspannung (VA) aufgrund einer Schwellenspannung des N-Kanal Transistors vom Anreicherungstyp größer als der Ausgang des Referenzpotentials (VR) seitens des Referenzpotential- Erzeugungsmittels ist, wobei die Steuerspannung (VA) dem Gate des Transistors zugeführt wird, und wobei eine Spannung (VB) zu dem anderen Eingangsanschluß des Differential- Verstärkungsmittels zurückgeführt wird, die sich durch entsprechendes Verringern der Steuerspannung (VA) einstellt.
Weitere Einzelheiten der Erfindung werden durch die folgende Figurenbeschreibung mit Bezugnahme auf die Figuren beschrieben.
Fig. 1 zeigt einen Querschnitt einer nicht flüchtigen Speicherzelle mit einer gestockten Gatestruktur zum Erläutern eines herkömmlichen Halbleiterspeichers,
Fig. 2 zeigt ein schematisches Ersatzschaltbild zum Schreiben von Daten in einem EPROM oder einem EEPROM,
Fig. 3 zeigt ein schematisches Schaltbild mit einer Schaltung zum Erzeugen einer Schreibsteuerspannung, die in einer Schreibsteuerschaltung gemäß Fig. 2 vorgesehen ist.
Fig. 4 zeigt ein schematisches Schaltbild nach einem Ausführungsbeispiel der Erfindung zum Erläutern einer Schaltung zum Erzeugen einer konstanten Spannung zur Verwendung mit einem nicht flüchtigen Halbleiterspeicher und zeigt ein Speicherzellenarray sowie dessen Verschaltung in dem EPROM und eine Schaltung zum Erzeugen einer Schreibsteuerspannung, die in der Steuerschaltung vorgesehen ist,
Fig. 5 und 6 zeigen Schaltbilder mit leichten Veränderungen gegenüber dem Schaltbild gemäß Fig. 4,
Fig. 7 zeigt ein Schaltbild mit einer Schaltung zum Erzeugen einer konstanten Spannung, die in den Schaltungen gemäß Fig. 4 bis 6 vorgesehen sind und
Fig. 8 bis 12 zeigen Schaltbilder mit Veränderungen der Schaltung zum Erzeugen einer konstanten Spannung.
Fig. 4 zeigt gemäß einem Ausführungsbeispiel der Erfindung ein Schaltbild zum Erläutern einer Schaltung zum Erzeugen einer konstanten Spannung, die mit einem nicht flüchtigen Halbleiterspeicher verwendet werden kann. In der Figur sind Teile eines Speicherzellenarrays und dessen Verschaltung in dem EPROM sowie eine Schaltung, die in der Schreibsteuerschaltung zum Erzeugen einer Schreibsteuerspannung vorgesehen ist, gezeigt. Die Speicherzellen 11 weisen eine gestockte Gatestruktur auf und sind in Reihen und Spalten angeordnet, wodurch ein Speicherzellenarray MCA ausgebildet wird. Die Source der Speicherzellen 11 ist jeweils z. B. mit einem Masseanschluß Vss verbunden. Jede der Wortleitungen 12 ist mit den Steuergates der Speicherzellen 11 verbunden und in der entsprechenden Spalte des Arrays MCA angeordnet. Die Wortleitungen 12 sind mit den Ausgangssignalen eines Spaltendekoders (nicht gezeigt) verbunden. Jede Bitleitung 13 ist mit den Drains der Speicherzellen 11 verbunden, die in einer entsprechenden Zeile des Arrays MCA angeordnet sind, so daß die Bitleitungen 13 senkrecht zu den Wortleitungen 12 angeordnet sind. N-Kanal Transistoren 14 vom Anreicherungstyp zur Zeilenauswahl sind mit ihren Sources zu der Bitleitung 13 verbunden und mit ihren Drains miteinander verbunden, wobei deren Gates mit den Ausgangssignalen eines Zeilendekoders (nicht gezeigt) beaufschlagt werden. Das Ausgangssignal, das dem Gate jedes Transistors 14 zugeführt wird, nimmt einen "H"-Pegel oder einen "L"-Pegel in Abhängigkeit davon an, ob der Transistor 14 ausgewählt oder nicht ausgewählt ist. Der "L"-Pegel beträgt typischerweise 0V, während der "H"-Pegel typischerweise eine hohe Spannung Vpp (z. B. 12,5 V) beim Schreibvorgang und eine Versorgungsspannung Vcc beim Lesevorgang annimmt. Die Source eines N-Kanal Schreibtransistors 15 vom Anreicherungstyp ist mit einem gemeinsamen Verbindungsknoten der Drains der Transistoren 14 verbunden, und die Drain ist mit einer internen Spannungsversorgung SW zum Schreiben verbunden. Die Spannungsversorgung SW liefert die hohe Spannung Vpp beim Schreibvorgang.
Das Gate des Schreibtransistors 15 wird seitens der Schreibsteuerschaltung 20 mit einer Schreibsteuerspannung VA oder einem Massepotential Vss in Abhängigkeit davon versorgt, ob die Schreibeingangsdaten einen "H"-Pegel oder einen "L"- Pegel annehmen. Gemäß der Schreibsteuerschaltung 20 von Fig. 4 ist nur eine Schaltung zum Ausgeben der Schreibsteuerspannung VA gezeigt, während eine Schaltung zum Ausgeben des Massepotentials Vss nicht gezeigt ist. Die Schaltung 20 umfaßt eine Referenzpotential- Erzeugungsschaltung 21, einen Differential-Verstärker 22 und eine Rückführungsschaltung 23. Die Schaltung 21 erzeugt ein Referenzpotential VR, das im wesentlichen mit dem oberen Wert des "H"-Pegels der Bitleitung übereinstimmt, der zum Zeitpunkt des Schreibens erzeugt wird. Der Verstärker 22, für den die hohe Spannung Vpp als Betriebsspannung dient, kann vom "Current-Mirror-Load" Typ, vom "Flip-Flop" Typ oder ähnliches sein. In diesem Ausführungsbeispiel wird ein CMOS Differentialverstärker vom "Current-Mirror-Load" Typ verwendet. Der Verstärker 22 umfaßt N-Kanal Transistoren 24 und 25 vom Anreicherungstyp mit Differenzeingängen, einen N- Kanal Transistor 26 vom Anreicherungstyp, der als Konstantstromquelle dient, und P-Kanal Transistoren 27 und 28 vom Anreicherungstyp, die als Last dienen. Die Lasttransistoren 27 und 28 sind mit ihren Sources zu der Spannungsversorgung für eine hohe Spannung Vpp (oder mit einem entsprechenden Knoten für eine hohe Spannung) verbunden. Der als Konstantstromquelle fungierende Transistor 26 ist mit seiner Source an dem Masseanschluß Vss und mit seinem Gate zu der Spannungsversorgung für eine hohe Spannung Vpp verbunden. Die Referenzpotential-Erzeugungsschaltung 21 liefert ein Referenzpotential VR an das Gate des Transistors 24. Die Rückführungsschaltung 23 liefert eine Spannung VB an das Gate des Transistors 25. An der Verbindung der Strompfade der Transistoren 24 und 28 wird ein Ausgangssignal erzeugt.
Die Rückführungsschaltung 23 versorgt das Gate des Transistors 15 mit einer Schreibsteuerspannung VA, die um die Schwellenspannung VTHN des N-Kanal Transistors vom Anreicherungstyp größer ist als das Referenzpotential VR. Seitens der Schaltung 23 wird eine Spannung VB an den Differentialverstärker 22 zurückgeführt, die um die Schwellenspannung VTHN kleiner ist als die Schreibsteuerspannung VA. Die Rückführungsschaltung 23 umfaßt einen P-Kanal Transistor 29 vom Anreicherungstyp, einen N- Kanal Transistor 30 vom Anreicherungstyp und einen Widerstand 31 mit einem hohen Widerstandswert. Die Source des Transistors 29 ist mit der Spannungsversorgung für eine hohe Spannung Vpp (oder einem entsprechenden Knoten mit einer hohen Spannung) verbunden, und das Gate ist mit dem Ausgangsanschluß (d. h. die Verbindung der Strompfade der Transistoren 24 und 28) des Differentialverstärkers 22 verbunden. Das Drain und das Gate des Transistors 30 sind mit der Source des Transistors 29 verbunden. Der Widerstand 31 ist mit seinem einen Ende mit der Source des Transistors 30 und mit seinem anderen Ende mit dem Masseanschluß Vss verbunden. Der Verbindungsknoten zwischen der Source des Transistors 30 und dem Widerstand 31 ist mit dem Gate des Transistors 25 verbunden, wodurch die Spannung VB des Differentialverstärkers 22 zurückgeführt wird. Die Schreibsteuerspannung VA wird seitens der Drains der Transistoren 29 und 30 ausgegeben und dem Gate des Transistors 15 zugeführt. Wenn somit die Schwellenspannung des Transistors 30 VTHN beträgt, ist die Gleichung VA = VB + VTHN erfüllt.
Im folgenden wird die Betriebsweise der Schreibsteuerschaltung 20 erläutert. Der Differentialverstärker 22 gibt ein Signal vom "L"-Pegel im Fall von VR > VB aus und gibt ein Signal vom "H"-Pegel im Fall von VR < VB aus. Der Transistor 29 schaltet durch, wenn der Eingang seines Gates auf einem "L"-Pegel ist und sperrt, wenn ein "H"-Pegel anliegt. Wenn der Transistor 29 sich im Durchlaßzustand befindet, werden die Spannungen VA und VB angehoben, während im Sperrzustand die Spannungen herabgezogen werden.
Eine Regelung wird daher so ausgeführt, daß VB = VR wird. Da der durch den Widerstand 31 fließende Strom gering ist, wenn die Kanalbreite W des Transistors 30 groß ist, ist VA = VR + VTHN erfüllt, so daß die Schaltung 20 auf stabile Weise betrieben werden kann.
Als nächstes wird der Schreibbetrieb des oben beschriebenen EPROMS erläutert.
Wenn die zu schreibenden Daten den "H"-Pegel annehmen, gibt die Steuerschaltung 20 eine Schreibsteuerspannung "VA = VR + aus. Die Bitleitung einer Zeile mit einer ausgewählten Speicherzelle 11 wird dementsprechend einen "H"-Pegel VR (= VR + VTHN - VTHN) annehmen. Der Schreibvorgang wird daher in der oben beschriebenen Weise durch Anlegen einer hohen Spannung Vpp an die Wortleitung 12 einer Spalte mit einer ausgewählten Speicherzelle 11 durchgeführt.
Wenn in dem obigen Aufbau die zu schreibenden Daten einen "H"-Pegel annehmen, wird die Schreibsteuerspannung VA um die Schwellenspannung des N-Kanal Transistors vom Anreicherungstyp größer als das Referenzpotential VR, das im wesentlichen dem "H"-Pegel der Bitleitung 13 entspricht, und wird dem Gate des Schreibtransistors 15 zugeführt. Die obere Grenze des "H"-Pegels der Bitleitung 13 wird daher stabil und genau auf einer Spannung geregelt, die um die Schwellenspannung VTHN des Schreibtransistors 15 kleiner ist als die Schreibsteuerspannung VA, so daß eine Regelung auf das Referenzpotential VR stattfindet.
Fig. 5 zeigt eine Abänderung der Schreibsteuerschaltung 20 gemäß Fig. 4. In Fig. 5 ist der Differentialverstärker 22 durch ein Schaltungssymbol dargestellt.
Diese Schreibsteuerschaltung unterscheidet sich gegenüber der gemäß Fig. 4 dadurch, daß die N-Kanal Transistoren 32 und 33 vom Intrinsic-Typ mit einer Schwellenspannung von OV in der Rückführungsschaltung 23 vorgesehen sind. Das Drain und das Gate des Transistors 22 sind mit dem Drain des Transistors 29 und die Source mit dem Drain und dem Gate des Transistors 30 verbunden. Das Drain des Transistors 33 ist mit der Spannungsversorgung für eine hohe Spannung Vpp (oder einem entsprechenden Knoten mit einer hohen Spannung) verbunden, und das Gate ist mit den Drains der Transistoren 29 und 32 verbunden. Die Schreibsteuerspannung VA wird seitens der Source des Transistors 33 ausgegeben.
Die Schaltung gemäß Fig. 5, die ähnlich wie die Schaltung gemäß Fig. 4 arbeitet, weist die folgenden Vorteile auf: In der Schaltung gemäß Fig. 4 kann die Schreibsteuerspannung VA bei einem Wechsel der Daten schwanken, während bei der Schaltung gemäß Fig. 5 sogar im Fall einer schwankenden Schreibsteuerspannung keine Rückführung auftritt, da die Spannung von der Source des Transistors 33 geliefert wird, die im Sinne eines Spannungsfolgers (source follower connection structur) arbeitet. Die Spannung VA neigt daher nicht zu Schwankungen. In der Schaltung gemäß Fig. 4 kann die Schwankung allerdings dadurch verhindert werden, daß die Kanallänge und/oder -breite eines jeden Transistors optimiert wird.
Fig. 6 zeigt eine weitere Abänderung der Schreibsteuerschaltung 20 gemäß Fig. 4. In Fig. 6 ist der Differentialverstärker 22 ebenfalls durch ein Schaltungssymbol dargestellt.
Die Schreibsteuerschaltung gemäß Fig. 6 unterscheidet sich gegenüber der gemäß Fig. 4 dadurch, daß ein Widerstand 34 in der Rückführungsschaltung 23 hinzugefügt ist. Der Widerstand 34 ist zwischen der Source des Transistors 30 und einem Ende des Widerstands 31 verbunden, während die Spannung VB zu dem anderen Eingangsanschluß (invertierender Eingang) des Differentialverstärkers 22 von der Verbindung der Widerstände 34 und 31 zurückgeführt ist.
In dem obigen Aufbau wird eine Regelung derart durchgeführt, daß das Verhältnis der geteilten Spannungen an den Widerständen 31 und 34 ausgedrückt werden kann durch die Gleichung "VB/β = VR". Der Pegel der Spannung VB kann somit leicht eingestellt werden, wodurch die Steuerbarkeit der Schreibsteuerschaltung 20 verbessert wird.
Fig. 7 zeigt die Referenzpotential-Erzeugungsschaltung 21, die in den Schaltungen gemäß Fig. 4 bis 6 verwendet wird.
Diese Schaltung ist ein Potentialteiler vom Widerstandstyp mit einer Vielzahl von Widerständen (R1 und R2 in dem Ausführungsbeispiel), die zwischen der Spannungsversorgung für eine hohe Spannung Vpp (oder einem entsprechenden Knoten mit einer hohen Spannung) und einem Masseanschluß Vss in Serie verschaltet sind. Ein geteiltes Potential an dem Verbindungsknoten der Widerstände R1 und R2, d. h. Vpp · R2 (R1 + R2), wird als Referenzpotential VR ausgegeben. Eine Änderung ΔVR des Potentials VR entspricht einer Änderung ΔVpp der hohen Spannung Vpp gemäß ΔVpp · R2/(R1 + R2). Wenn somit ΔVpp = 12,5 V und VR = 6 V, dann ist ΔVR ungefähr 1/2 von ΔVpp.
Fig. 8 zeigt eine Abänderung der Referenzpotential- Erzeugungsschaltung 21 gemäß den Fig. 4 bis 6.
Diese Schaltung ist ein Potentialteiler, der aus n (n ist eine ganze Zahl und nicht kleiner als 2) P-Kanal Transistoren 51-1, 51-2, ..., 51-n vom Anreicherungstyp besteht, wobei die Transistoren zwischen der Spannungsversorgung für eine hohe Spannung Vpp und dem Masseanschluß Vss mit deren Strompfaden in Reihe zueinander verschaltet sind. Jede der Transistoren weist eine Diodenverbindungsstruktur auf (d. h., daß die Source und das Back Gate jeweils miteinander verbunden sind und daß das Gate und das Drain jeweils miteinander verbunden sind). Ein heruntergeteiltes Potential an dem Verbindungsknoten eines der Transistoren 51-1, 51-2, ..., 51- n wird als Referenzpotential VR verwendet. N-Kanal Transistoren vom Anreicherungstyp können für diese Transistoren verwendet werden.
Fig. 9 zeigt eine weitere Abänderung der Referenzpotential- Erzeugungsschaltung 21 gemäß den Fig. 4 bis 6. In dieser Schaltung sind ein Widerstand 61 mit einem hohen Widerstandswert und n (n ist eine ganze Zahl nicht kleiner als 1) P-Kanal Transistoren 62-1, ..., 62-n vom Anreicherungstyp zwischen der Spannungsversorgung für eine hohe Spannung Vpp und einem Masseanschluß Vss verbunden. Diese Transistoren sind mit ihren Strompfaden seriell zueinander verschaltet und weisen jeweils eine Diodenverbindungsstruktur auf. Das Potential eines Verbindungsknotens zwischen dem Widerstand 61 und dem Transistor 61-1, d. h. n · VTHP (VTHP ist die Schwellenspannung des P-Kanal Transistors), wird als Referenzpotential VR ausgegeben.
Die Schaltungen gemäß Fig. 8 und Fig. 9 beinhalten Transistoren 51-1, 51-2, ..., 51-n und 61-1, 61-2, ..., 61-n, die keinen Substrat-Vorspannungseffekt aufweisen. Um das Referenzpotential VR genau steuern zu können, werden bevorzugt P-Kanal Transistoren verwendet, bei denen die Verunreinigung des Kanals mit Ionen die Schwellenspannung nicht beeinflußt, so daß diese alle die gleiche Schwellenspannung aufweisen.
Fig. 10 bis 12 zeigen weitere Abänderungen der obigen Referenzpotential-Erzeugungsschaltung. Diese Schaltungen beinhalten Dioden. In der Schaltung gemäß Fig. 10 besteht die Schaltung 21 aus einem N-Kanal Transistor 63 vom Verarmungstyp und einer Diode 64. Das Drain des Transistors 63 ist mit der Spannungsversorgung für eine hohe Spannung Vpp (oder einem entsprechenden Knoten mit einer hohen Spannung) verbunden, und das Gate und die Source sind mit der Kathode der Diode 64 verbunden. Die Anode der Diode 64 ist mit dem Masseanschluß Vss verbunden. Das Potential des Verbindungsknotens zwischen dem Transistor 63 und der Diode 64 wird als Referenzpotential VR ausgegeben. Gemäß der Schaltung in Fig. 4 besteht die Referenzpotential- Erzeugungsschaltung 21 aus einer Konstantstromquelle 65 und Dioden 66 und 64. Die Quelle 65 ist mit einem Ende an der Spannungsversorgung für eine hohe Spannung Vpp und mit dem anderen Ende an der Anode der Diode 66 verbunden. Die Kathode der Diode 66 ist mit der Kathode der Diode 64 verbunden, und die Anode der Diode 64 ist mit dem Masseanschluß Vss verbunden. Das Referenzpotential VR wird seitens eines Verbindungsknotens zwischen der Konstantstromquelle 65 und der Diode 66 ausgegeben. In der Schaltung gemäß Fig. 12 wird ein N-Kanal Transistor 63 vom Verarmungstyp anstatt der Konstantstromquelle 65 der Schaltung gemäß Fig. 11 verwendet.
Die Schaltungen gemäß Fig. 10 bis Fig. 12 können ähnliche Effekte wie die Schaltungen gemäß Fig. 7 bis Fig. 9 hervorrufen. Eine Verbindung der Dioden 66 und 64 gemäß Fig. 11 und 12 kann die temperaturabhängigen Charakteristiken des pn Übergangs der Dioden 66 und 64 gegeneinander versetzen, wodurch das Ausgangspotential VR unabhängig von der Temperatur wird.
Die Erfindung ist nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt, sondern kann auf verschiedene Weise geändert werden. Allgemein kann die Erfindung auf EPROMs und EEPROMs angewendet werden.

Claims

1. Schaltung zum Erzeugen einer konstanten Spannung,

umfassend einen N-Kanal Transistor (15) vom Anreicherungstyp, mit einem Strompfad, dessen eines Ende mit einer Spannungsquelle verbunden ist (SW oder Vpp) und an dessen anderem Ende ein Ausgangspotential erzeugt wird, und mit einer Steuerschaltung (20) zum Anlegen einer Steuerspannung (VA) an ein Gate des Transistors (15), wodurch der Transistor (15) leitend wird,

gekennzeichnet durch die besagte Steuerschaltung (20), die umfaßt:

Referenzpotential-Erzeugungsmittel (21) zum Erzeugen eines Referenzpotentials (VR), das im wesentlichen gleich einem oberen Grenzwert des Ausgangspotentials entspricht,

Differential-Verstärkungsmittel (22), das seitens der Spannungsquelle (SW oder Vpp) mit einer Spannung versorgt wird, wobei das Differential-Verstärkungsmittel (22) einen Eingangsanschluß aufweist, der seitens des Referenzpotential-Erzeugungsmittels mit einem Referenzpotential versorgt wird, und

Rückführungsmittel (23), das zwischen dem anderen Eingangsanschluß und dem Ausgangsanschluß des Differential-Verstärkungsmittel (22) angeschlossen ist, zum Erzeugen der Steuerspannung (VA) aufgrund der Steuerung des Differential-Verstärkungsmittels (22), wobei die Steuerspannung (VA) aufgrund einer Schwellenspannung des N-Kanal Transistors (15) vom Anreicherungstyp größer als der Ausgang des Referenzpotentials (VR) seitens des Referenzpotential- Erzeugungsmittels (21) ist, wobei die Steuerspannung (VA) dem Gate des Transistors (15) zugeführt wird, und wobei eine Spannung (VB) zu dem anderen Eingangsanschluß des Differential-Verstärkungsmittels (22) zurückgeführt wird, die sich durch entsprechendes Verringern der Steuerspannung (VA) einstellt.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Referenzpotential-Erzeugungsmittel (21) mehrere Lastelemente aufweist (R1, R2, 51-1, 51-2, ..., 51-n, 61, 62-1, 62-2, ..., 62-n), die seriell zwischen der Spannungsquelle (SW oder Vpp) und einem Masseanschluß (Vss) verbunden sind, wobei das Referenzpotential- Erzeugungsmittel das Referenzpotential (VR) seitens eines Verbindungsknotens zwischen den Lastelementen ausgibt.

3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß jedes der Lastelemente einen Widerstand (R1, R2) umfaßt.

4. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß jedes der Lastelemente einen Transistor (51-1, 51-2, ... 51-n) mit einer Diodenverbindungsstruktur umfaßt.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, das der Transistor (51-1, 51-2, ..., 51-n) vom Anreicherungstyp ist, wobei dessen Source und Back Gate miteinander verbunden sind und wobei dessen Gate und dessen Drain miteinander verbunden sind.

6. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Lastelemente einen Widerstand (61) und einen Transistor (62-1, ..., 62-n) mit einer Diodenverbindungsstruktur umfassen.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der Transistor (62-1, ..., 62-n) vom Anreicherungstyp ist, wobei dessen Source und dessen Back Gate miteinander verbunden sind und wobei dessen Gate und dessen Drain miteinander verbunden sind.

8. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Referenzpotential-Erzeugungsmittel (21) eine Konstantstromquelle (65) aufweist, die an einem Ende mit der Spannungsquelle (SW oder Vpp) verbunden ist, und eine erste Diode (64) aufweist, die mit einer Kathode an dem anderen Ende der Konstantstromquelle (65) und mit einer Anode am Masseanschluß (Vss) verbunden ist, wobei das Referenzpotential (VR) seitens eines Verbindungsknoten zwischen dem anderen Ende der Konstantstromquelle der der Kathode der ersten Diode (64) ausgegeben wird.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Konstantstromquelle (65) einen Transistor (63) vom Verarmungstyp umfaßt, dessen Drain mit der Spannungsquelle (SW oder Vpp) und dessen Gate und Source mit der Kathode der ersten Diode (64) verbunden sind.

10. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß eine zweite Diode (66) vorgesehen ist, deren Anode mit dem anderen Ende der Konstantstromquelle (65) verbunden ist und deren Kathode mit der Kathode der ersten Diode (64) verbunden ist.

11. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Differential-Verstärkungsmittel eine CMOS Differentialverstärkerschaltung (22) vom Current-Mirror- Load Typ umfaßt.

12. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß das Rückführungsmittel (23) umfaßt einen P-Kanal Transistor (29) vom Anreicherungstyp, dessen Source mit der Spannungsquelle (SW oder VPP) verbunden ist und dessen Gate mit einem Ausgangspotential seitens des Differential-Verstärkungsmittels beaufschlagt wird; einen N-Kanal Transistor (39) vom Anreicherungstyp, dessen Gate und Drain mit dem Drain des P-Kanal Transistors (29) vom Anreicherungstyp verbunden ist; und einen ersten Widerstand (31), der zwischen der Source des N-Kanal Transistors (30) vom Anreicherungstyp und dem Masseanschluß verbunden ist, wobei eine Verbindung zwischen dem Drain des P-Kanal Transistors (29) vom Anreicherungstyp und dem Drain des N-Kanal Transistors (30) vom Anreicherungstyp auch mit dem Gate des Transistors (15) verbunden ist, und wobei eine Verbindung zwischen der Source des N-Kanal Transistors (30) vom Anreicherungstyp und dem ersten Widerstand auch mit dem anderen Eingangsanschluß des Differential- Verstärkungsmittels (22) verbunden ist.

13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß weiterhin ein zweiter Widerstand (34) zwischen der Source des N-Kanal Transistors (30) vom Anreicherungstyp und des ersten Widerstands (31) verbunden ist und daß eine Verbindung zwischen den Widerständen (31, 34) mit dem anderen Eingangsanschluß des des Differential- Verstärkungsmittels (22) verbunden ist.

14. Schaltung nach Anspruch 12, gekennzeichnet durch einen einen ersten N-Kanal Transistor (32) vom Intrinsic-Typ, dessen Drain und Gate mit der Drain des P-Kanal Transistors (29) vom Anreicherungstyp verbunden sind und dessen Source mit dem Drain und Gate des N-Kanal Transistors (30) vom Anreicherungstyp verbunden sind; und einen zweiten N-Kanal Transistor (33) vom Intrinsic- Typ, dessen Drain mit der Spannungsquelle (SW oder Vpp) verbunden ist und dessen Gate mit einer Verbindung zwischen dem Drain des P-Kanal Transistors (29) vom Anreicherungstyp und dem Drain des ersten N-Kanal Transistors (32) vom Intrinsic-Typ verbunden ist, wobei die Quelle des zweiten N-Kanal Transistors (33) vom Intrinsic-Typ mit dem Gate des Schreib-Transistors (15) verbunden ist.