CN103765715A - 用于防止静电放电的电路装置 - Google Patents
用于防止静电放电的电路装置 Download PDFInfo
- Publication number
- CN103765715A CN103765715A CN201280037950.0A CN201280037950A CN103765715A CN 103765715 A CN103765715 A CN 103765715A CN 201280037950 A CN201280037950 A CN 201280037950A CN 103765715 A CN103765715 A CN 103765715A
- Authority
- CN
- China
- Prior art keywords
- terminal
- effect transistor
- voltage
- field
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/044—Physical layout, materials not provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Abstract
一种用于防止静电放电的电路组件,包括:分流装置(ECL),该分流装置(ECL)适于对第一端子(IO)和第二端子(VDD,VSS)之间的静电放电进行分流;以及补偿装置(1)。该补偿装置(1)的特征在于第一电阻器(RS)和场效应晶体管(T1)的串联电路,该串联电路连接在第一端子(IO)和第二端子(VDD,VSS)之间。在第一电阻器(RS)和场效应晶体管(T1)之间的接点(K1)通过用作低通滤波器的RC串联电路(RF,CF)来连接至场效应晶体管(T1)的栅极端子(G1)。
Description
本发明涉及一种用于防止静电放电的电路装置。
静电放电能够严重损害或者甚至损毁集成电路。静电放电或ESD使得例如在集成电路的端子处生成过电压,其中,所述过电压能够引起高电流流过电路。如果集成电路的各个部件不是针对这样的高电流而设计的,则可能损害相应部件并从而可能损害整个集成电路。
这就是为什么集成电路越来越多地设置有ESD保护装置的原因,当发生静电放电时该ESD保护装置形成单独的电流路径以便对该放电进行分流。这样的保护装置例如通过超过阈值电压或通过脉冲过电压的发生来触发。
为了实现充分防止静电放电,使用具有高灵敏度的相应触发电路。然而,当出现ESD脉冲时,电压增大会在实际的过电压脉冲之前出现,从而削弱该保护装置的可靠性。具体地,在通过其来测试集成电路的ESD稳定性的测试或测试装置中,这样的电压增大也可能会分别出现。这会导致这样的测试的受限的有效性。而且可能的是,传统ESD保护装置的响应特性欠佳,使得以有限的可靠性来防止集成电路静电放电。
要实现的目的包括公开一种用于防止静电放电的更可靠的构思。
利用独立权利要求的主题来实现该目的。实施方式以及改进形成从属权利要求的主题。
例如,除了适于对第一端子和第二端子之间的静电放电进行分流的分流器之外,用于防止静电放电的电路装置的一个实施方式还包括连接在第一端子和第二端子之间的补偿装置。该分流器的特征在于例如具有单独或集成触发的旁路晶体管。补偿装置被设计为例如监测第一端子和第二端子之间的电压增加(progression)并且对例如由于静电放电之前的充电而出现的过电压进行分流。然而,优选地通过分流器对实际静电放电进行分流。具体地,由于被分流的预充电而改进了分流器的响应特性。
根据电路装置的一个实施方式,补偿装置的特征在于第一电阻器和场效应晶体管的串联电路,该串联电路连接在第一端子和第二端子之间。第一电阻器和场效应晶体管之间的接点经由包括第二电阻器和电容器的RC串联电路连接至场效应晶体管的栅极端子。RC串联电路用作在上述接点和场效应晶体管的栅极端子之间的低通滤波器。
当场效应晶体管在该电路装置的操作期间通过栅极端子处的相应电压来激活时,能够经由第一电阻器和场效应晶体管的受控路径以受控方式将例如由于第一端子的预充电而出现的过电压分流至第二端子。特别地,通过特别由第一电阻器的值所限定的漏电流来实现该分流。例如,针对第一电阻器来选择不大于1kΩ的值,以便实现针对场效应晶体管的电流限制并且使得过电压能够充分且可靠地分流。
例如,由第一端子的预充电引起的过电压或预充电电压落在几十伏的量级。在最坏情形下,偏置电压可以增大直至略低于ESD保护电路的击穿电压。
引起针对场效应晶体管的受控路径的电流限制的第一电阻器也防止例如场效应晶体管的电压快回(snap-back)。
RC串联电路的电容器用作米勒电容,在高频信号分别被滤除或滤掉并且从而不能导致场效应晶体管的激活时,该米勒电容引起能够激活场效应晶体管的在第一端子处的低频电压。与ESD脉冲相比,例如由于预充电具有比实际ESD脉冲更长的持续时间,所以就时间而言预充电电压类似于直流电压。
当激活场效应晶体管时,例如第一端子处的电压至少放电至场效应晶体管的阈值电压。
在不同的实施方式中,以针对场效应晶体管的栅极端子滤除或滤掉第一端子处的静电放电的脉冲的方式确定RC串联电路的参数。例如,ESD脉冲的上升时间总计达大约20纳秒。在该情况下,电容器和第二电阻器能够被定尺寸为使得RC串联电路的作为结果的时间常数长于ESD脉冲的常规上升时间。
在其它的实施方式中,以针对场效应晶体管的栅极端子滤除或滤掉第一端子处的特定地具有预先已知的上升率的有用信号的边缘来确定RC串联电路的参数。例如,第一端子是输入/输出端子,借助于该输入/输出端子能够发送脉冲式有用信号。这样的脉冲式有用信号的信号形式通常限定在一定限度内,使得有用信号的信号边缘的上升时间至少是近似地已知。电容器和第二电阻器可以相应地选择为使得脉冲式有用信号由于边缘陡度而不能到达场效应晶体管的栅极端子,并且从而避免了通过有用信号来激活场效应晶体管。
特别就低通滤波器的限制频率而言,对RC串联电路的参数确定可以特别针对ESD脉冲以及针对脉冲式有用信号来进行,以便对两个示例都实现期望的特性。
在电路装置的不同实施方式中,第二端子是参考电势端子或电源电压端子。例如,场效应晶体管以n沟道场效应晶体管的形式来实现,其中,在该情况下执行从第一端子到以参考电势端子或接地端子形式实现的第二端子的分流。在其它的实施方式中,场效应晶体管以p沟道场效应晶体管的形式来实现,其中,在该情况下发生向电源电压端子的分流。
场效应晶体管可以适于低压应用或高压应用。根据开发的技术,低压应用涉及例如场效应晶体管的栅极端子处的5V、3.3V或1.8V的最大电压。然而,与低压范围相比,可以一般地限定高压范围,因为电路(特别是集成电路)的期望操作电压落在场效应晶体管的栅极氧化物的击穿电压之上。因此期望在高压应用的情况下可以在场效应晶体管的栅极端子处执行电压限制。
在电路装置的一个实施方式中,相应地,补偿装置的特征在于电压限制器,该电压限制器连接在第二端子和场效应晶体管的栅极端子之间。该电压限制器被设计为保持场效应晶体管的栅极电压低于场效应晶体管的栅极击穿电压。这样,还能够在高压应用中确保电路装置的安全可靠操作。
在不同的实施方式中,例如,针对该目的,电压限制器的特征在于以二极管形式来布线的若干二极管或晶体管的串联电路。在该情况下,以二极管形式来布线的这些二极管中的每个二极管或这些晶体管中的每个晶体管具有限定的导通状态电压,使得场效应晶体管的栅极端子处的作为结果的限制值是各个导通状态电压之和。因此,能够基于期望限制电压和已知导通状态电压来确定所需要的以二极管形式来布线的二极管或晶体管的数目。
在不同的实施方式中,电路装置被设计为(特别是在非安装状态中)保护集成电路,而在安装状态中不期望或不需要这样的保护。例如,主要在集成电路的非安装状态中需要防止由接触端子的人所引起的静电放电。
在另一实施方式中,电路装置的特征在于例如停用(deactivation)装置,该停用装置被设计为基于停用信号特别以低电阻方式来连接第二端子和场效应晶体管的栅极端子。由于栅极端子至第二端子的连接,防止了场效应晶体管的激活并从而防止了第一端子和第二端子之间的导电沟道的实现。因此,能够借助相应的停用信号来停用补偿装置。
例如,停用装置的特征在于开关晶体管,该开关晶体管将场效应晶体管的栅极端子连接至第二端子。该补偿装置在开关晶体管被激活时相应地被停用。
在不同的实施方式中,在这方面能够借助偏置电流来控制开关晶体管。例如,这样的偏置电流通过例如可以形成待保护的集成电路的一部分的偏置电流源来传送。激活开关晶体管的偏置电流特别在可得到充分的操作电压时被传送。
开关晶体管也能够基于电源电压端子处的电压来被控制。例如,上电复位(Power-on-Reset)或POR电路被设置并且在可得到充分的操作电压时传送表示电路的操作状态的相应数字信号。利用该数字信号能够激活开关晶体管以便停用补偿装置。
能够将所描述的不同实施方式任意组合以便于获得分别适用于预期用途的电路装置(特别是适用的补偿装置)。
下面参照附图来更详细地描述本发明的若干实施方式示例。在这些附图中,通过相同附图标记来标识分别具有相同功能或操作的元件。一个附图的元件的描述和说明也适用于通过随后附图中的相同附图标记所标识的元件。
在这些附图中:
图1示出了用于防止静电放电的电路装置的实施方式,
图2示出了用于防止静电放电的电路装置的另一个实施方式,
图3示出了用于防止静电放电的电路装置的另一个实施方式,以及
图4示出了用于防止静电放电的电路装置的另一个实施方式。
图1示出了用于防止静电放电的电路装置的实施方式,其中,分流器ECL连接在第一端子IO和第二端子VSS之间。例如,第一端子是输入/输出端子,而第二端子VSS是参考电势端子或接地端子。此外,补偿装置1连接在第一端子IO和第二端子VSS之间,其中,所述补偿装置的特征在于第一电阻器RS和n沟道场效应晶体管T1的串联电路。在该情况下,第一电阻器的第一端连接至第一端子IO,并且第一电阻器的第二端连接至晶体管T1的漏极端子,而晶体管T1的源极端子连接至第二端子VSS。在第一电阻器RS和晶体管T1之间的接点K1经由第二电阻器RF和电容器CF的RC串联电路连接至晶体管T1的栅极端子G1。
分流器ECL被设计为对第一端子IO和第二端子VSS之间的例如由于ESD事件而出现的静电放电进行分流。针对该目的,分流器的特征在于例如根据场效应或双极性技术所实现的常规旁路晶体管或用于对高电压进行分流的另一已知半导体元件。在不同的实施方式中,这样的分流器还可以包括相应的触发装置,当在第一端子IO处施加相应电压或出现相应脉冲时,该相应的触发装置使分流器激活。
当测试分流器ECL的可操作性时以及当在第一端子IO处出现实际ESD脉冲时,例如由于充电电源的接入而可能在第一端子IO处出现所谓的预充电,使得在第一端子IO处形成预充电电压。与通常快速出现的ESD脉冲相比,这样的预充电电压仅具有低频分量。在该情况下,以如下的方式来确定RC串联电路RF、CF的参数,使得预充电电压的低频分量经由作为米勒电容的电容器CF到达晶体管T1的栅极端子G1并且激活晶体管T1的受控路径。预充电或预充电电压然后能够经由第一电阻器RS和接通的晶体管T1流至第二端子VSS。第一端子处的电压相应地减小至晶体管T1的至少阈值电压。
在预充电电压分流之后或与预充电电压分流同时出现实际ESD脉冲时,能够通过分流器更好地检测实际ESD脉冲使得以高可靠性方式发生ESD脉冲的分流。另外,能够更快速地发生分流器的触发,使得快速消除由于ESD脉冲而产生的潜在错误状态。由ESD脉冲引起的电压由于RC串联电路RF、CF的滤波效应而不能到达栅极端子G1,使得在实际ESD脉冲处不会发生晶体管T1的不期望激活。
在不同的实施方式中,特别以如下的方式来确定RC电路RF、CF的参数,第一端子IO处的ESD脉冲或脉冲式有用信号的边缘均不导致晶体管T1的激活。针对该目的,通过相应地确定的电阻器和电容器的参数来特别地选择用作低通滤波器的RC串联电路RF、CF的时间常数,使得该时间常数分别大于或长于ESD脉冲的或时钟脉冲边缘的期望上升时间。此外,在确定RC串联电路RF、CF的参数时还可以考虑晶体管T1的栅极和漏极之间的电容。RC串联电路RF、CF相应地用作低通滤波器,特别是在第一端子和栅极端子G1之间。
具体地,RC电路RF、CF可以将第一端子IO处的预充电电压的暂态分量导流至栅极端子G1,以便激活场效应晶体管T1并且对预充电电压进行分流。
例如,针对第一电阻器RS选择不大于1kΩ的值,以便实现针对场效应晶体管T1的电流限制并且使得能够充分且可靠地对过电压进行分流。例如,引起针对场效应晶体管的受控路径的电流限制的第一电阻器RS也防止场效应晶体管T1的电压快回。
图2示出了用于防止静电放电的电路装置的另一个实施方式,该实施方式具体地表示图1中所示的实施方式的改进。作为图1中所示出的元件的补充,补偿装置1的特征在于电压限制器2,该电压限制器2连接在第二端子VSS和晶体管T1的栅极端子G1之间。电压限制器2的特征在于以二极管形式来布线的若干晶体管T2、T3、T4的串联电路。晶体管T2、T3、T4例如实现为n沟道场效应晶体管的形式。
补偿装置1还包括具有开关晶体管T5的停用装置3,该开关晶体管T5将栅极端子G1连接至第二端子VSS。开关晶体管T5处于布线至另外的晶体管T6的电流镜像中,另外的晶体管T6的受控路径由偏置电流源4来馈送。偏置电流源4连接至电源电压端子VDD。
电流限制器2或晶体管T2、T3、T4使得栅极端子G1处的栅极电压可以仅增大至与晶体管T2、T3、T4的导通状态电压之和相对应的值。这样,能够防止栅极端子G1处的栅极电压的增大超过可允许的栅极击穿电压,在该可允许的栅极击穿电压处晶体管T1的栅氧化层被损害或毁坏。如果在待保护的电路装置或集成电路的正常操作期间还能够发生超过晶体管T1的上述栅极击穿电压的电压,则特别期望该类型的电压限制。
虽然在本实施方式中仅示出三个晶体管T2、T3、T4,但是也可以通过串联连接以二极管形式布线的另外的晶体管来限定电压限制,以便达到期望限制电压。因此,如果对晶体管T1,特别是针对晶体管T1的栅极击穿电压相应地确定参数,则也可以放弃电压限制器2。
停用装置3可以通过激活晶体管T5来产生栅极端子G1和第二端子VSS之间的低电阻连接。这样,防止了晶体管T1的激活和导电线缆的形成。补偿装置1就分流能力而言相应地停用。
例如,期望在待保护的集成电路操作期间防止对第一端子IO处的电压的分流。针对该目的,当将相应的电源电压施加至电源电压端子VDD时,借助偏置电流源4来生成相应的偏置电流,其中,由于电流镜像电路,所述偏置电流引起晶体管T6以及晶体管T5的激活。当可得到相应的偏置电流作为停用信号时或当可得到相应的电源电压时,补偿装置1因此被停用。
具体地,如果补偿装置2仅在待保护电路的非安装状态中起作用,则停用装置3也可以是有利的。在非安装状态中,由于缺乏电源电压,所以得不到停用信号,使得补偿装置1是激活的。因此,由于集成电路安装之后或操作期间可得到电源电压,因此由实际ESD脉冲之前的预充电所引起的过电压在借助电路装置分别发生补偿装置1的自动停用时能够分流。
图3示出了用于防止静电放电的电路装置的另一个实施方式,该实施方式分别表示图1中所示的实施方式的改进以及图2中所示的实施方式的变形例。与图2中所示的实施方式相比,停用装置3的特征仅在于开关晶体管T5,该开关晶体管T5连接在栅极端子G1和第二端子VSS之间。通过上电复位电路5来控制开关晶体管T5,当在电源电压端子VDD处可得到充分的电源电压时,该上电复位电路5生成用于停用装置3或开关晶体管T5的停用信号形式的相应信号。在其它方面,图3中所示的实施方式中的停用原理对应于参照图2所描述的原理。
在以上所描述的实施方式中,第一电阻器RS和场效应晶体管T1的串联电路连接在输入/输出端子和参考电势端子之间,其中,晶体管T1实现为n沟道场效应晶体管的形式。然而,还可以在不同实施方式或变形例中使用p沟道场效应晶体管,其中,必须考虑极性的相应的适配。
图4示出了用于防止静电放电的电路装置的实施方式,该实施方式表示图1中所示的实施方式的变形例。在该情况下,场效应晶体管T1实现为p沟道场效应晶体管,该p沟道场效应晶体管的源极端子连接至电源电压端子VDD。电源电压端子VDD同时形成第二端子,而第一端子IO再次实现为输入/输出端子的形式。第一电阻器RS、分流器ECL以及RC串联电路RF、CF对应于上述的实施方式中的相应元件。
因此,考虑到改变的极性,图4中所示的实施方式的功能和操作也与图1中所示的实施方式的功能和操作等同或类似。也能够将图2和图3中所示的变形例或扩展,特别是电压限制器2以及停用装置3,补充到图4中所示的实施方式中。
Claims (11)
1.一种用于防止静电放电的电路装置,所述电路装置包括:
-分流器(ECL),所述分流器(ECL)适于对第一端子(IO)和第二端子(VDD,VSS)之间的静电放电进行分流;以及
-补偿装置(1),其中,第一电阻器(RS)和场效应晶体管(T1)的串联电路连接在所述第一端子(IO)和所述第二端子(VDD,VSS)之间,并且其中,所述第一电阻器(RS)和所述场效应晶体管(T1)之间的接点(K1)经由RC串联电路(RF,CF)连接至所述场效应晶体管(T1)的栅极端子(G1),其中,所述RC串联电路(RF,CF)包括第二电阻器(RF)和电容器(CF),并且所述RC串联电路(RF,CF)用作在所述接点(K1)和所述栅极端子(G1)之间的低通滤波器。
2.根据权利要求1所述的电路装置,其中,所述补偿装置(1)的特征在于电压限制器(2),所述电压限制器(2)连接在所述第二端子(VDD,VSS)和所述场效应晶体管(T1)的所述栅极端子(G1)之间,并且所述电压限制器(2)被设计为保持所述场效应晶体管(T1)的栅极电压低于所述场效应晶体管(T1)的栅极击穿电压。
3.根据权利要求2所述的电路装置,其中,所述电压限制器(2)的特征在于以二极管形式来布线的若干晶体管(T2,T3,T4)的串联电路。
4.根据权利要求1至3中的一项所述的电路装置,其特征在于停用装置(3),所述停用装置(3)被设计为基于停用信号特别地以低电阻方式将所述场效应晶体管(T1)的所述栅极端子(G1)连接至所述第二端子(VDD,VSS)。
5.根据权利要求4所述的电路装置,其中,所述停用装置(3)的特征在于开关晶体管(T5),所述开关晶体管(T5)将所述场效应晶体管(T1)的所述栅极端子(G1)连接至所述第二端子(VDD,VSS)。
6.根据权利要求5所述的电路装置,其中,借助偏置电流来控制所述开关晶体管(T5)。
7.根据权利要求5或6所述的电路装置,其中,基于电源电压端子(VDD)处的电压来控制所述开关晶体管(T5)。
8.根据权利要求1至7中的一项所述的电路装置,其中,以针对所述场效应晶体管(T1)的所述栅极端子(G1)滤掉所述第一端子(IO)处的静电放电脉冲的方式确定所述RC串联电路(RF,CF)的参数。
9.根据权利要求1至8中的一项所述的电路装置,其中,以针对所述场效应晶体管(T1)的所述栅极端子(G1)滤掉所述第一端子(IO)处的特别地具有预先已知的上升率的有用信号的边缘的方式确定所述RC串联电路(RF,CF)的参数。
10.根据权利要求1至9中的一项所述的电路装置,其中,所述第一端子(IO)是输入/输出端子,并且所述第二端子是参考电势端子(VSS)或电源电压端子(VDD)。
11.根据权利要求1至10中的一项所述的电路装置,其中,所述第一电阻器(RS)具有不大于1kΩ的值。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011109596.2 | 2011-08-05 | ||
DE102011109596.2A DE102011109596B4 (de) | 2011-08-05 | 2011-08-05 | Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen |
PCT/EP2012/064887 WO2013020853A1 (de) | 2011-08-05 | 2012-07-30 | Schaltungsanordnung zum schutz gegen elektrostatische entladungen |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103765715A true CN103765715A (zh) | 2014-04-30 |
CN103765715B CN103765715B (zh) | 2016-08-24 |
Family
ID=46724356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280037950.0A Expired - Fee Related CN103765715B (zh) | 2011-08-05 | 2012-07-30 | 用于防止静电放电的电路装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9397495B2 (zh) |
JP (1) | JP5771330B2 (zh) |
KR (1) | KR101606298B1 (zh) |
CN (1) | CN103765715B (zh) |
DE (1) | DE102011109596B4 (zh) |
WO (1) | WO2013020853A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105449654A (zh) * | 2014-08-27 | 2016-03-30 | 瑞昱半导体股份有限公司 | 静电放电保护电路 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9954356B2 (en) | 2015-05-15 | 2018-04-24 | Analog Devices, Inc. | Electrostatic discharge protection circuits for radio frequency communication systems |
KR102397866B1 (ko) * | 2015-12-28 | 2022-05-12 | 엘지디스플레이 주식회사 | 정전기 방전회로 및 이를 포함하는 표시장치 |
DE102017203001A1 (de) * | 2017-02-24 | 2018-08-30 | Robert Bosch Gmbh | Schaltventil, Sensorbaugruppe oder Aktorbaugruppe mit Schutzbeschaltung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5946177A (en) * | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
US20060250732A1 (en) * | 2005-05-06 | 2006-11-09 | Peachey Nathaniel M | Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement |
CN1918707A (zh) * | 2004-02-13 | 2007-02-21 | 奥地利微系统股份公司 | 用于保护半导体集成电路的电路装置和方法 |
US20090128969A1 (en) * | 2007-11-21 | 2009-05-21 | Philippe Deval | Adaptive electrostatic discharge (esd) protection of device interface for local interconnect network (lin) bus and the like |
DE102008001368A1 (de) * | 2008-04-24 | 2009-10-29 | Robert Bosch Gmbh | Flächenoptimierte ESD-Schutzschaltung |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58147068A (ja) | 1982-02-24 | 1983-09-01 | Mitsubishi Electric Corp | 入力保護回路 |
US5255146A (en) * | 1991-08-29 | 1993-10-19 | National Semiconductor Corporation | Electrostatic discharge detection and clamp control circuit |
TW410459B (en) * | 1999-01-04 | 2000-11-01 | Taiwan Semiconductor Mfg | Gate-coupled electrostatic discharge protection circuit without transient leakage |
US6249410B1 (en) * | 1999-08-23 | 2001-06-19 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit without overstress gate-driven effect |
US6844597B2 (en) | 2003-02-10 | 2005-01-18 | Freescale Semiconductor, Inc. | Low voltage NMOS-based electrostatic discharge clamp |
DE502005009563D1 (de) | 2004-02-13 | 2010-06-24 | Austriamicrosystems Ag | Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung |
US7212387B2 (en) | 2004-09-17 | 2007-05-01 | Texas Instruments Incorporated | Electrostatic discharge protection device including precharge reduction |
US20070024772A1 (en) | 2005-07-28 | 2007-02-01 | Childers Winthrop D | Display with sub-region backlighting |
JP2007096150A (ja) | 2005-09-30 | 2007-04-12 | Toshiba Corp | Esd保護回路 |
WO2007124079A2 (en) | 2006-04-21 | 2007-11-01 | Sarnoff Corporation | Esd clamp control by detection of power state |
JP2008251755A (ja) | 2007-03-30 | 2008-10-16 | Eudyna Devices Inc | 半導体装置 |
JP2009152484A (ja) | 2007-12-21 | 2009-07-09 | Fujifilm Corp | 電源保護回路及び集積回路 |
US8958184B2 (en) * | 2010-12-28 | 2015-02-17 | Infineon Technologies Ag | ESD protection devices and methods |
-
2011
- 2011-08-05 DE DE102011109596.2A patent/DE102011109596B4/de not_active Expired - Fee Related
-
2012
- 2012-07-30 JP JP2014523299A patent/JP5771330B2/ja not_active Expired - Fee Related
- 2012-07-30 WO PCT/EP2012/064887 patent/WO2013020853A1/de active Application Filing
- 2012-07-30 CN CN201280037950.0A patent/CN103765715B/zh not_active Expired - Fee Related
- 2012-07-30 KR KR1020147004874A patent/KR101606298B1/ko active IP Right Grant
- 2012-07-30 US US14/237,165 patent/US9397495B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5946177A (en) * | 1998-08-17 | 1999-08-31 | Motorola, Inc. | Circuit for electrostatic discharge protection |
CN1918707A (zh) * | 2004-02-13 | 2007-02-21 | 奥地利微系统股份公司 | 用于保护半导体集成电路的电路装置和方法 |
US20060250732A1 (en) * | 2005-05-06 | 2006-11-09 | Peachey Nathaniel M | Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement |
US20090128969A1 (en) * | 2007-11-21 | 2009-05-21 | Philippe Deval | Adaptive electrostatic discharge (esd) protection of device interface for local interconnect network (lin) bus and the like |
DE102008001368A1 (de) * | 2008-04-24 | 2009-10-29 | Robert Bosch Gmbh | Flächenoptimierte ESD-Schutzschaltung |
Non-Patent Citations (1)
Title |
---|
李秀峰等: "静电放电及其防护设计", 《国外电子测量技术》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105449654A (zh) * | 2014-08-27 | 2016-03-30 | 瑞昱半导体股份有限公司 | 静电放电保护电路 |
CN105449654B (zh) * | 2014-08-27 | 2018-09-04 | 瑞昱半导体股份有限公司 | 静电放电保护电路 |
Also Published As
Publication number | Publication date |
---|---|
CN103765715B (zh) | 2016-08-24 |
DE102011109596A1 (de) | 2013-02-07 |
US20140240877A1 (en) | 2014-08-28 |
DE102011109596B4 (de) | 2018-05-09 |
JP5771330B2 (ja) | 2015-08-26 |
KR101606298B1 (ko) | 2016-04-01 |
WO2013020853A1 (de) | 2013-02-14 |
JP2014523145A (ja) | 2014-09-08 |
KR20140040279A (ko) | 2014-04-02 |
US9397495B2 (en) | 2016-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8817433B2 (en) | Electrostatic discharge protection device having an intermediate voltage supply for limiting voltage stress on components | |
KR101720809B1 (ko) | 상승 시간 검출기와 방전 지속 회로를 구비하는 정전기 방전 보호 회로 | |
US9413166B2 (en) | Noise-tolerant active clamp with ESD protection capability in power up mode | |
US7551413B2 (en) | Transient triggered protection of IC components | |
US9425616B2 (en) | RC triggered ESD protection device | |
US8995101B2 (en) | Electrostatic discharge protection circuit | |
US9438030B2 (en) | Trigger circuit and method for improved transient immunity | |
US9153958B2 (en) | Bias-insensitive trigger circuit for bigFET ESD supply protection | |
CN102204054B (zh) | 低电压静电放电保护 | |
CN107424988B (zh) | Esd保护方法和esd保护电路 | |
US10354991B2 (en) | Integrated circuit with protection from transient electrical stress events and method therefor | |
US11482858B2 (en) | Protection circuit | |
US8116049B2 (en) | Transient voltage detection circuit | |
CN103765715A (zh) | 用于防止静电放电的电路装置 | |
US10965118B2 (en) | Over voltage/energy protection apparatus | |
KR20130121047A (ko) | 게이트 유전체 보호 | |
US9627885B2 (en) | Electrostatic discharge protection circuit | |
US10749336B2 (en) | ESD protection circuit with passive trigger voltage controlled shut-off | |
JP2012195778A (ja) | Esd保護回路 | |
US9263882B2 (en) | Output circuits with electrostatic discharge protection | |
CN114498596A (zh) | 静电保护电路、静电保护方法及集成电路 | |
Stockinger et al. | RC-triggered ESD clamp with low turn-on voltage | |
US9762052B2 (en) | Circuit and method of electrically decoupling nodes | |
Loayza et al. | EOS characterization methodology applied to disable feature of ESD power clamps |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160824 Termination date: 20210730 |
|
CF01 | Termination of patent right due to non-payment of annual fee |