CN1918707A - 用于保护半导体集成电路的电路装置和方法 - Google Patents

Abstract

建议了用于保护半导体集成电路的电路装置和方法，所述电路装置包含带有晶闸管结构(SCR)的保护电路以及用于控制所述保护电路的控制电路(TC；C1、R1、I1至I3)，它们两者都被接在待保护的器件(PV、LV)与基准电位(VB)之间，其中控制电路(TC；C1、R1、I1至I3)产生多个控制信号，所述控制信号分别控制晶闸管结构的有源器件(T1、T2)。由此，实现在所定义的开关阈值和短导通时间的条件下有针对性地触发保护电路。此外，还建议了确定控制电路的激活的持续时间的可能性。

Description

用于保护半导体集成电路的电路装置和方法

本发明涉及一种用于保护半导体集成电路的电路装置，所述电路装置具有保护电路，所述保护电路包含晶闸管结构并且接在待保护的器件与基准电位之间，并且所述电路装置具有用于控制所述保护电路的控制电路，本发明还涉及一种用于保护半导体集成电路的方法。

半导体集成电路(IC)可能由于经由端子(焊盘)或者直接地被耦合输入进线路中的瞬变脉冲或者过电压而被损害，以致半导体集成电路在功能上不可用或者完全地被损坏。这样的脉冲或者过电压例如可以在所谓的静电放电(英语：ESD，Electrostatic Discharge)的情况下出现。与瞬变或者ESD干扰相关联的高电压和高电流引起高干扰功率的出现。

在许多应用领域(例如汽车技术)中，也可能出现这样的脉冲(例如脉冲串)。在汽车技术中例如存在以下要求，即也针对明显更高的干扰脉冲电平来设计在高达90伏特或以上的高压范围中必须起作用的这种电路。

对于用高压工艺所制造的高压应用器件，通常设有由电击穿所启动或者所触发的保护装置。击穿电压必须明确地高于待保护的应用电路的最高允许工作电压。只有这样才能保证集成电路的功能不受干扰。在故障情况下、例如在存在不允许的高压的情况下，把该过电压通过保护电路引开到基准电位或者说接地，并且从而保护后接的组件不受高电压损害。

这种以击穿为基础的保护方案的替代方案是一种用于保护集成电路的有源电路，由有源触发电路与公知的保护装置(譬如晶闸管或者双极型或者MOS保护晶体管)的组合组成。

用于保护IC的有源电路往往由于瞬变信号的上升而触发。在此，每单位时间对信号上升进行检测，并且通过控制电路使晶体管或者保护电路导通。

因此，在故障的情况下所述保护电路可以被理解为有源触发的过电压或者过流放电器。在故障情况下需要保护电路的快速导通。

用于集成电路的保护电路的短暂的导通时间和精确的导通阈值以及其在不同形式的干扰脉冲的情况下的保护作用是产品规格的有意义的方面，并且代表一种竞争优势。

根据US 5,982,601公知一种用于ESD保护的晶闸管(SCR-硅可控整流器)，该晶闸管直接由瞬变信号触发。所述晶闸管在半导体装置中以自身公知的方式借助于n阱、p阱和高度掺杂的n区和p区来实现。瞬变电压由一个RC环节检测。用后接的倒相器把在电容器上所检测的电压电平变换成控制信号，所述控制信号控制晶闸管结构的pnp晶体管的基极。一旦现在激活的pnp晶体管的输出电流在电阻上产生足够大的电压降，该晶闸管结构的npn晶体管就导通，从而该瞬变脉冲通过低电阻性的晶闸管段从I/O管脚的焊盘电位被引开到参考电位。然后晶闸管自行地保持导通，直至其电流低于保持电流并且满足消除条件为止。

本发明所基于的任务是，给出用于保护半导体集成电路的一种电路装置和一种方法，所述电路装置和方法能够实现改善的性能。此外还应当给出尤其也适用于高压工艺或者适用于高压应用的一种电路装置和一种方法。

具有权利要求1或19所述的特征的本发明解决所述任务。

本发明的优点是，作为有源触发的保护电路的所述电路装置和对应的方法能够实现晶闸管结构的快速导通。此外本发明可以被集成在采用高压工艺所制造的高压应用器件中。

本发明的有利改进方案和扩展方案是从属权利要求的主题。

下面，参照附图借助于实施例详细地说明本发明。相同的或者相同作用的器件在附图中设有相同的附图标记。

图1示意性示出带有保护电路和控制电路或者触发电路的电路装置，

图2示意性示出带有保护电路和触发电路的第二电路装置，

图3示意性示出带有保护电路和触发电路的第三电路装置，

图4示意性示出带有保护电路和触发电路的第四电路装置，

图5示意性示出带有保护电路和触发电路的另一电路装置，以及

图6示意性示出用于以高压工艺实现晶闸管的结构的横截面。

在图1中在原理上并且借助于两个实施例详细地描述了本发明。根据图1a，端子PV与置于电位VV上的线路LV连接。所述电位VV例如可以是正电源电位VDD或者是一个输入/输出端子(I/O焊盘)的电位。端子PV或者说线路LV应被保护不受瞬变脉冲或者过电压损害。所述过电压必须被引开到基准电位VB，所述基准电位例如是接地电位。带有基准电位VB的线路LB与端子PB相连接。

引开干扰脉冲或者过电压的本来的任务由保护电路PC完成，所述保护电路在所有的实施例中都被称为SCR。保护电路PC或SCR受在输入侧与端子PV和PB相连接的控制电路TC控制。所述控制电路TC包含检测器电路，所述的检测器电路能够识别在端子PV或者线路上出现的瞬变脉冲，并且产生用于保护电路PC或SCR的控制信号。

控制电路TC产生多个控制信号，这些控制信号分别控制保护电路PC或者说SCR的一个有源器件。在图1中，这是对晶体管T1或T2进行控制的信号CTL或CTH。一般地如此连接保护电路PC或SCR的有源器件，使得在通过触发或者说控制电路TC的控制信号进行控制的情况下所述有源器件在线路LV或端子PV与基准电位VB之间建立低电阻的连接。在此，保护电路PC或者说SCR还可以把高电流引开到比基准电位VB。

在图1的典型应用情况下，保护电路PC或者说SCR包含晶闸管结构。晶闸管是四层器件，所述四层器件在等效电路图中表示成两个彼此错接的双极型晶体管。在故障情况下控制电路TC用两个控制信号有源地控制所述保护电路的晶闸管结构的这两个晶体管T1和T2(在图4或图5中是T10和T20)。为此直接地将电流注入到两个基极-发射极结中。

因此，有目的地引入保护电路PC或SCR的借助于保护电路的有源器件的控制信号的导通，所述有源器件在其联接时必须在线路LV和线路LB之间建立低电阻的连接。由此使得能够把保护电路PC或SCR精确且快速地引导到导通状态。这导致保护电路的改善的响应特性，并由此导致对半导体集成电路的更好保护，所述半导体集成电路在图1中借助于端子PB和PV以及与之连接的线路来表示。

根据图1b)示出了本发明的第一具体实施例。所述保护电路被实施成具有两个晶体管T1和T2的晶闸管SCR。T1是pnp晶体管，所述pnp晶体管以其发射极连接在引导电压的线路LV上，而T2是npn晶体管，所述npn晶体管在发射极侧连接在基准电位VB上。这两个晶体管的集电极以交叉的方式与相应的另一晶体管的基极错接。在集成电路中，这样的晶体管结构可以以自身公知的方式通过具有阱电阻RN或RP和相应地布置于其中的高度掺杂区的n或者p阱来实现，参见图6或者示意性地参见图3至图5。在图1和图2中为了更好地理解本发明的工作方式没有画入电阻Rn或Rp。

在图1b)中，控制电路通过带有后接的倒相器的检测器电路实现。所述检测器电路被实施成由电容器C1和电阻R1的串联电路所组成的RC环节，电容器C1和电阻R1的串联电路与线路LV和LB以及相应的端子PV和PB连接。在电容器C1和电阻R1的连接节点之后连接有倒相器，所述倒相器在输出侧分别控制晶体管T1和T2的基极。在此，倒相器I1与晶体管T1的基极连接，并且两个串联连接的倒相器I2和I3与晶体管T2的基极连接。为了把在电容器C1和电阻R1的连接点上的电位转换成所定义的控制信号CTL和CTH，这些倒相器是必要的，所述控制信号控制晶闸管SCR的晶体管器件。

由电容器C1和电阻R1组成的检测器电路作为RC环节构成一个复分压器，在所述分压器的中间抽头处检测干扰脉冲的电压上升。在瞬变脉冲的故障情况下，电容器C1变为低阻的，从而在检测器电路的输出点上出现高电位。一旦该电压达到倒相器I1的开关阈值，其输出信号CTL就切换到低电位，从而T1的发射极和基极之间的pn结超过开关阈值，并且T1导通。

另一个方面，串联连接的倒相器I2和I3与I1并联，所述串联连接的倒相器把在检测器电路的抽头节点上所检测的电压信号转换成所定义的控制信号CTH用于控制npn晶体管T2。从而T2几乎与T1同时地转换成导通状态。因此，晶闸管SCR导通并且在线路LV或者端子PV上的瞬变脉冲能够被引开到基准电位。

图1c)所示实施例与图1b)所示实施例不同的是，由容性器件和阻性器件所组成的检测器电路以相反的方向与端子PV和PB连接。在此，电阻R11接在端子PV上而电容器C11接在端子PB上。从而在检测器电路的输出端上、也即在R11和C11的连接点处的电压比倒转，使得也必须不同地对晶体管T1和T2进行控制。于是，在检测器电路的输出端之后连接由倒相器I4和I5所组成的串联电路，以便控制晶体管T1。与所述倒相器并联地，在检测器电路的输出端之后连接对晶体管T2进行控制的倒相器16。

在瞬变脉冲的故障情况下，电容器C11变为低阻的，使得在检测器电路的输出点上出现低电位。倒相器I6把该低电位转换成为导通晶体管T2所要求的电压或者说相应的控制电流。另一方面，串联的倒相器I4和I5把电容器C11上的输出电压变换为低电位的控制信号或者相应的电流，使得晶体管T1导通。

在图1所示的该实施例中，检测器电路被实施成RC环节，然而本发明却不局限于此。只要在功能上满足基本的功能、也就是识别在引导电压的线路LV上的待引开的瞬变脉冲以及产生用于导通保护电路的有源器件或者半导体结(在该实施例中是晶闸管SCR的晶体管)的控制信号，检测器电路的其它实施方式也可能是符合目的的。

决定性的是，一方面识别所述瞬变信号，而另一方面在正常运行时不触发晶闸管SCR。RC环节的时间常数一方面确定瞬变脉冲的识别，而另一方面确定检测器电路激活的时间。只要瞬变干扰的上升时间小于该RC环节的时间常数，就识别和检测到脉冲。另一方面，所述时间常数在脉冲消退以后确定该时间，在所述时间之后检测器电路被去激活以及断开或者重新返回正常运行。

为此，在图1的实施例中如此利用其时间常数来设定RC环节，使得满足这些条件。因为在该实施例中在故障情况下晶闸管只被触发，却不必被关断，所以识别瞬变脉冲的上升沿就足够了。

在RC环节的相应小的电容器情况下，例如在电容器被实现成栅极氧化电容器时，在瞬变过程中该电容器的阻抗变低，以致在图1b)的实施例中，RC环节的输出端非常快速地被置于高电位，而在图1c)中的RC环节的输出端非常快速地被置于低电位。在这两个实施例中，在电压变化较小的情况下以及在直流电压的情况下，RC环节的电容器的阻抗都起高阻器件的作用，使得在图1b)中检测器的输出端被保持在低电位，而在图1c)的电路中，检测器的输出端被保持在高电位。

图2的电路装置示出本发明的第二实施例。与图1中所示的实施例不同的是，在图2的电路装置中设有附加的回路，所述附加的回路确定控制电路保持激活多久。从而可以保证控制电路的控制信号使晶闸管SCR至少导通到在线路LV或者端子PV上的瞬变脉冲可靠地消退为止。

图2a所示的实施例与图1b所示的实施例相比较，区别在于，在由器件C12和R12所组成的第一RC环节与用于控制晶闸管SCR的倒相器之间布置有附加电路，其中所述第一RC环节检测在引导电压的线路LV或者端子PV上的瞬变脉冲并且激活控制电路。在此，根据图1b)的实施例的倒相器I1、I2、I3首先在图2a)中按该顺序对应于倒相器I20、I30和I40。图2a)中的这些倒相器的功能与第一实施例的倒相器的功能相同，然而可以以不同的方式确定倒相器的尺寸以及实现倒相器。

在由R12和C12所组成的第一RC电路之后连接有作为所述附加电路的器件的、用于控制PMOS晶体管P10的倒相器I10。在输出侧，所述晶体管一方面与引导电压的线路LV连接，而另一方面与倒相器I20和I30的输入端连接。在最后的连接点上另外还连接有由电容器C21和R21所组成的第二RC环节的并联电路，所述并联电路以其另一端子分别连接在基准电位VB或线路LB上。

在线路LV或者端子PV上出现瞬变干扰的情况下，该干扰由第一RC环节识别。控制倒相器I10的该第一RC环节的输出端在脉冲快速上升的情况下通过因此低阻的电容器C12而取高电位，从而倒相器I10在输出侧被置于低电位。在此，如在图1的实施例中那样，在线路LV上的瞬变干扰的上升时间必须短于所述第一RC环节的时间常数。

利用倒相器I10的因此低阻的输出端使PMOS晶体管P10导通，其输出端把倒相器I20和I30的倒相器输入端置于高电位。如借助于图1b)的实施例已经说明的那样，接着接通晶体管T1和T2，使得晶闸管SCR导通并且可以将线路LV上的脉冲引开到基准电位。

由器件C21和R21所组成的第二RC环节的时间常数可以不依赖于第一RC环节的时间常数来设定，并且在此情况下确定：控制电路保持激活多长时间并且在晶体管T1和T2上产生控制信号多长时间。只要P10保持导通，倒相器I20和I30就能够产生用于使晶体管T1和T2导通的控制电流。一旦P10关断，例如因为瞬变脉冲变平坦，并且第一RC环节的时间常数短于线路LV上的电压变化，那么倒相器I20和I30的输入端与第二RC环节的连接节点就通过该RC环节和其时间常数向基准电位放电。典型地，所述第二RC环节的时常常数如此被设定，使得控制电路如瞬变干扰持续时间一样长地向晶闸管发出控制信号。这意味着第二RC环节的时间常数大于第一RC环节的时间常数。以此方式可以借助于第一和第二RC环节检测和泄放不同的瞬变脉冲形式。此外，还可以相互独立地在其功能方面优化这两个RC环节的时间常数。

图2b)与图2a的实施例的区别在于，倒相器具体地被实施成CMOS倒相器I11、I21、I31和I41。

当然，也可以使具有第二RC环节的实施例与根据图1c所示的第一实施例相匹配。

上述的有源触发的保护电路方案需要多个倒相器。倒相器提供具有所需要的短信号上升时间的电压或者电流，以便触发原本的保护电路。

在高压应用中采用倒相器也不是毫无问题的。采用高压工艺制备的高压器件往往有非对称的工作参数或者说工作条件，所述非对称的工作参数或者工作条件是由高压工艺的性质、特别是多重的绝缘阱引起的。例如MOS晶体管的最高允许漏-源电压可能明显高于相应的最高允许的栅-体电压。因此，确定的器件配置(例如标准的倒相器)不是针对可能的电压范围而被制造的。

根据本发明的第三实施例，在图3中的控制电路通过带有后置控制晶体管TH1和TL1的检测器电路被实现成输出开关器件。所述检测器电路包含两个分电路，其中一个分电路控制晶体管T1而另一个分电路控制晶体管T2。在此情况下，用于瞬变识别的每个检测器分电路原则上还包含由电容器和电阻的串联电路所组成的RC环节，所述的RC环节与线路LV或LB以及相应的端子PV和PB连接。

由电容器和电阻所组成的每个检测器分电路作为RC环节都构成复分压器，在所述分压器的中间抽头处检测干扰脉冲的电压上升。如所述的，在瞬变脉冲的故障情况下，所述电容器的(复)阻抗变低(低阻的)，使得根据RC电路的极性而在检测器电路的输出节点上出现低电位或者高电位。一旦该节点电压达到检测器晶体管(TD1或者TD2)的开关阈值，该检测器晶体管就导通并且在其输出端处产生可以控制和导通所述控制晶体管(TH1或者TL1)的电位。被导通的控制晶体管的输出电压导致：T1或者T2的发射极与基极之间的pn结超过开关阈值并且使保护电路导通。

用于控制T1的检测器分电路被实施成电容器C13和电阻R13的串联电路。在电容器C13与电阻R13的连接节点之后连接晶体管TD1。TD1被构造为p沟道晶体管。TD1在输出侧控制n沟道控制晶体管TL1。TL1在输出侧与T1的基极连接。

在瞬变干扰的情况下，C13的阻抗变低，使得TD1导通并且TD1的输出端取高电位(尤其是VV)，并且导通TL1。由此把TL1的输出端或者说T1基极置于高电位并且T1导通。

用于控制T2的检测器分电路与用于控制T1的检测器分电路的区别在于，由容性器件和阻性器件所组成的RC串联电路以相反方向与端子PV和PB连接。在此，电阻R2接在端子PB上而电容器C2接在端子PV上。从而在检测器电路的输出端上、也即在R2和C2的连接点上的电压比倒转，使得也必须不同地对晶体管T2进行控制。

在电容器C2和电阻R2的连接节点之后连接晶体管TD2。TD被构造为n沟道控制晶体管。TD2在输出侧控制p沟道控制晶体管TH1。TL1在输出侧与T2的基极连接。

在瞬变干扰的情况下，C2的阻抗变低，以致TD2导通并且TD2的输出端取低电位(尤其是VB)，并且TH1可以导通。由此，把TH1的输出端或T2的基极置于高电位VV并且T2导通。

只要满足前述的主要功能，则检测器电路的其他实施形式也可能是符合目的的。

决定性的是，一方面识别所述瞬变信号而另一方面在正常运行时不触发晶闸管SCR。RC环节的时间常数确定瞬变脉冲的识别。

于是，T2与T1同时地或者几乎同时地转换成导通状态。因此，晶闸管SCR导通并且在线路LV或者端子PV上的瞬变脉冲被引开到基准电位。当然，如果有必要，则还可以设定不同的时间常数。

在图3中所示的器件R3、C3和R4、C4确定：控制电路保持激活多久或者说在多长时间之后再次关断晶闸管SCR。从而可以保证：控制电路的控制信号使晶闸管SCR至少导通至在线路LV或者端子PV上的瞬变脉冲可靠地消退为止。

因而，在晶体管TL1的基极端子与基准电位VB之间连接有由电容器C3和电阻R3所组成的另一RC环节的并联电路。在晶体管TH1的基极端子与高电位VV之间连接有由电容器C4和电阻R4所组成的RC环节的并联电路。

由器件C3、R3或C4、R4所组成的RC环节的时间常数可以不依赖于由C13、R13或者C2、R2所组成的RC环节的所分配的时间常数而被设定，并且确定：控制电路保持激活多久以及控制信号存在于晶体管T1和T2上多久。只要TL1或者TH1保持导通，TL1或者TH1就产生使晶体管T1和T2导通的控制电流。

一旦瞬变脉冲变平坦，并且由C13、R13或者C2、R2所组成的RC环节的时间常数短于线路LV上的电压变化，TD1或者TD2的输入就通过该RC环节和其时间常数被置向高电位或者基准电位。TD1和TD2关断。

典型地，时间常数R3、C3和R4、C4如此被设定，使得控制电路如瞬变干扰持续时间一样长地向保护电路发出控制信号。在截止的晶体管TD1和TD2的情况下，根据C3、R3和C4、R4的时间常数，控制晶体管TL1或者TH1的输入端被禁止并且T1和T1的控制电流被切断。

通过设定时间常数可以检测和引开不同的瞬变脉冲形式。此外还可以相互独立地在其功能方面优化RC环节的时间常数。

图4示出本发明的第四实施例，其与图3的实施例相比区别主要在于采用了附加的栅极驱动晶体管(Gatetreiber-Transistor)。从而可能改善控制或者触发晶体管TH10和TL10的开关特性。

与图1相比，通过采用栅极驱动晶体管要求控制电路的器件匹配于控制信号的极性。采用晶体管T11作为TD10的栅极驱动器要求进行检测的RC环节变换极性，以致C10连接VV而R10连接VB。在TD10的输出回路中的n沟道驱动晶体管T12控制p沟道开关晶体管TH10，并且后者又控制T20。相应地适用于R20、C20和驱动晶体管T21的第二检测器分电路，所述R20、C20和驱动晶体管T21构成检测器晶体管TD20的检测器输入回路。在TD20的输出回路中的p沟道驱动晶体管T13控制n沟道开关晶体管TL10，后者又控制T10。针对图1的实施例相应地适用于设计RC环节。

在图3和图4的实施例中，用于检测瞬变事件和用于控制T1或者T3的控制电路由两个分回路或者说分电路所构造，每个分回路独立地被分配给晶体管T1或者T2。控制电路的分电路的分开的实施使得能够独立地确定该分电路的大小以及优化所述分电路。

图5所示的另一实施例与图4所示的实施例的区别在于，两个控制晶体管TL10或者TH10与前置的驱动晶体管T13或者T14使用同一检测器电路。在此，T12不只用于控制TH10，而且还用于控制栅极驱动晶体管T13和后置的开关器件TL10。器件C10、R10、T11、TD10以及C30、R30只一次被设置于保护电路中。从而可以取消第二检测器分电路的器件R20、C20、R40、C40、TD20和T21。

虽然在图5所示的实施例中不能独立地确定检测器分回路的大小，因为检测器回路只存在一次。然而，如果对于控制T10或者T20希望同样的时间常数，则在许多情况下独立地确定检测器分电路的大小是不希望或者不需要的。另一方面，该电路能够显著地降低和优化半导体芯片上的保护电路的面积需求。然而，也依然可以独立地确定控制晶体管TH10或者TL10以及其驱动晶体管T12或者T13的大小并对其进行优化。

根据本发明的该实施形式，通过在控制电路中采用单晶体管，触发保护电路SCR不需要倒相器。在集成电路的每种制造工艺中、尤其是在高压工艺中、然而也在标准工艺中都可以对用作控制电路的开关器件的单晶体管进行优化。从而，即使在使用高压工艺的情况下也可以如同在低压工艺的情况那样制造被优化的保护电路。

当然，本发明不局限于采用MOS晶体管作为开关器件。同样地可以采用双极型晶体管作为开关器件。

控制电路和保护电路的其它实施形式也是可能的，并且尽管没有示出，也属于本发明的保护范围。

图6所示的实施例说明在半导体器件中的保护装置的结构。在未详细示出的半导体中布置有低度p掺杂的阱10。所述阱10也可以是半导体的衬底。在阱10中布置有n掺杂的阱20。在该实施例中，在采用高压工艺的情况下把由T1和T2所组成的晶闸管嵌入到n阱20中。在此，所述n阱20用于控制出现的高电压。

在n阱20中布置有带p导电性或者n导电性的高度掺杂区，所述高度掺杂的区可以按通常的方式(例如通过注入或者扩散)产生。高度掺杂的n区21或者高度掺杂的p区22可以分开地被置于电位上，然而它们在工作时必须具有相同的电位。为此，它们相应地与高电位VV连接。高度掺杂的n区23与控制电路的输出端CTL连接。

同样地，在n阱20中布置有p掺杂的阱30。在该阱30中布置有两个高度掺杂的p区31和33以及一个高度掺杂n区32。所述区可以按与n阱的高度掺杂区相同的方式通过注入或者扩散以常规的方式制造。区32和33可以分开地被置于一个电位上，然而它们在工作时必须具有相同的电位。为此在该例中它们分别与参考电位VB连接。区31与控制电路的输出端CTH连接。

在n阱20与p阱30的边界区域的上方构造由多晶硅制成的场板P11和P12(典型地作为Poly1-层)。该场板用于在高的工作电压的情况下控制电场并且提高所述装置的击穿电压。由此得到更低的电路对误触发的敏感度。

具有晶体管T1和T2的寄生晶闸管结构被画在n阱或者p阱中。据此，在具有n阱20的电阻RN的区21与区23之间得到npn晶体管T2的集电极。基极从区31以及T1的集电极得到，并且通过p阱30的电阻RP与基准电位VB连接。所述晶体管T2的基极与作为控制端子的区域31相连接，在所述控制端子上可以施加控制信号CTH用于导通和关断所述晶体管。发射极作为区域32得到。

pnp晶体管T1的基极在区21与n阱20的后置的体电阻RN以及与晶体管T2的集电极或区23之间得到，在所述的区23上施加有信号CTL。T1的集电极在与后置有p阱30的体电阻RP的端子33与区31之间得到。晶体管T1的发射极与区22相连接。控制信号CTL用于导通或者关断晶体管T1。

控制线路或者控制信号CTL或CTH首先被置于低电位(区23)或者高电位(区31)上，以导通晶体管T1和T2。在此，分别为pnp或者npn晶体管提供基极电流。基极电流导通相应的晶体管并且从而触发晶闸管。由此，在线路LV与LB之间的保护功能工作。

为了关断晶闸管，经由端子CTL在关断控制晶体管TL1以后借助于体电阻RN把区23置于高电位，并且经由端子CTH在关断控制晶体管TH1以后借助于体电阻RP把区31置于低电位。因此，晶体管T1和T2截止并且由此晶闸管截止。

Claims (18)

1.用于保护半导体集成电路的电路装置，具有

-保护电路，所述保护电路包含晶闸管结构且接在待保护的器件与基准电位之间，和

-用于控制所述保护电路的控制电路，

其特征在于，所述控制电路(TC；C1、R1、I1至I3)产生多个控制信号，所述控制信号分别控制保护电路(SCR)的有源器件(T1、T2)。

2.如权利要求1所述的电路装置，其特征在于，所述控制电路包含检测器电路(R1、C1)，所述检测器电路在输入侧与所述保护电路并联并且在满足检测判据时控制开关器件(I1至I3)，所述开关器件(I1至I3)产生控制信号。

3.如权利要求1或2所述的电路装置，其特征在于，所述检测器电路包含由电阻和电容器所组成的第一RC环节(R1、C1)。

4.如权利要求2或3所述的电路装置，其特征在于，所述开关器件包含倒相器(I1至I3；I4至I6)。

5.如权利要求1至4所述的电路装置，其特征在于，有源器件的控制信号对保护电路的不同导电类型取不同极性，并且各控制有源器件的一个控制输入端。

6.如权利要求1至5之一所述的电路装置，其特征在于，控制电路的检测器电路被设计用于识别待保护的器件(PV、LV)上的具有预定的上升时间的信号上升。

7.如权利要求1至6之一所述的电路装置，其特征在于，控制电路包括与时间相关的器件(R1、C1；R10、C10、R20、C20)，所述与时间相关的器件确定控制电路的激活的持续时间。

8.如权利要求7所述的电路装置，其特征在于，所述与时间相关的器件是RC环节(R1、C1；R10、C10、R20、C20)，所述RC环节一方面对控制电路的激活的开始起决定性作用，并且另一方面对控制电路的激活的结束起决定性作用。

9.如权利要求2所述的电路装置，其特征在于，检测器电路和开关器件用单晶体管来构造。

10.如权利要求2或9所述的电路装置，其中，待保护的器件(PV、LV)上的具有预定上升时间的信号上升的识别被规定为控制电路的检测判据。

11.如权利要求9或10所述的电路装置，其中，控制电路包括与时间相关的器件(R13、C13；R10、C10、R20、C20)，所述与时间相关的器件确定控制电路的激活的持续时间。

12.如权利要求9至11之一所述的电路装置，其中，检测器电路包含至少一个由电阻和电容器所组成的作为与时间相关器件的RC环节(R10、C10)，并且包含检测器开关器件(TD10)。

13.如权利要求9至12之一所述的电路装置，其中，检测器电路的连接节点与具有至少另一RC环节(R30、C30)的开关器件连接，所述另一RC环节对控制电路的激活的持续时间起决定性作用。

14.如权利要求9至13之一所述的电路装置，其中，检测器电路由两个检测器分电路组成，所述检测器分电路各控制保护电路的有源器件的一个开关器件。

15.如权利要求9至14之一所述的电路装置，其中，开关器件被构造为单个MOS晶体管或者双极型晶体管(TH1、TL1；TH10、TL10)。

16.如权利要求9至15之一所述的电路装置，其中，驱动器件(T12、T13)被连接在所述开关器件之前。

17.如权利要求1至17之一所述的电路装置，其中，保护电路的有源器件的控制输入端在半导体结构中借助于不同导电类型的阱来实施，在所述半导体结构中为有源器件(T1、T2)的输出回路布置有高度掺杂的区。

18.用于利用如权利要求1至18之一所述的电路装置的来保护半导体集成电路的方法，其中，检测待保护的器件(PV、LV)的状态，并且用控制电路(TC；C1、R1、I1至I3)产生多个控制信号，所述控制信号分别被输入到保护电路的有源器件(T1、T2)的控制输入端。

Images