CN106257670B - 静电放电电源轨箝位电路 - Google Patents

静电放电电源轨箝位电路 Download PDF

Info

Publication number
CN106257670B
CN106257670B CN201610397872.5A CN201610397872A CN106257670B CN 106257670 B CN106257670 B CN 106257670B CN 201610397872 A CN201610397872 A CN 201610397872A CN 106257670 B CN106257670 B CN 106257670B
Authority
CN
China
Prior art keywords
circuit
field effect
power rail
effect transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610397872.5A
Other languages
English (en)
Other versions
CN106257670A (zh
Inventor
赖大伟
吉多·沃特·威廉·夸克斯
吉耶兹·简·德拉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN106257670A publication Critical patent/CN106257670A/zh
Application granted granted Critical
Publication of CN106257670B publication Critical patent/CN106257670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种静电放电电源轨箝位电路和一种包括该静电放电电源轨箝位电路的集成电路。该电源轨箝位电路包括第一电源轨、第二电源轨和第一节点。该电路另外包括n沟道场效应晶体管，该n沟道场效应晶体管具有位于半导体衬底的隔离p阱中的源极和漏极。该漏极连接到该第一电源轨。该源极和隔离p阱连接到该第一节点。该电路还包括连接在该第一节点与该第二电源轨之间的电容器。该电路另外包括连接在该第一电源轨与该第一节点之间的电阻器。该电路还包括用于控制该场效应晶体管的栅极的反相器，其中该反相器具有连接到该第一节点的输入端。该电路另外包括连接在该第一节点与该第二电源轨之间的可控硅整流器。

Description

静电放电电源轨箝位电路
技术领域
本发明涉及一种静电放电电源轨箝位电路并且涉及一种包括静电放电电源轨箝位电路的集成电路。
背景技术
常规的基于RC的静电放电(electrostatic discharge，ESD)电源轨箝位电路由于其快速接通和优良ESD性能特征而经常用于互补金属氧化物半导体集成电路中的全芯片ESD保护方案。
此类ESD电源轨箝位电路通常包括RC网络中的一个或多个电阻器和电容器，用于确定电路的时间常数。形成RC网络的组件会占用集成电路中的大量空间。
另外，此类电路通常使用较大场效应晶体管(大FET)将ESD电流分流到地面。这种大的场效应晶体管通常可能具有较大备用泄漏电流和电容器的较大栅漏。
此外，此类电路在测试期间可能容易发生闩锁故障。
发明内容
在随附的独立权利要求和从属权利要求中陈述了本发明的各个方面。从属权利要求的特征的组合可以按需要与独立权利要求的特征进行组合，并且不仅仅是按照权利要求书中所明确陈述的那样组合。
根据本发明的一个方面，提供一种静电放电(electrostatic discharge，ESD)电源轨箝位电路，该ESD电源轨箝位电路包括：
第一电源轨；
第二电源轨；
第一节点；
n沟道场效应晶体管，该n沟道场效应晶体管包括位于半导体衬底的隔离p阱中的源极和漏极，其中漏极连接到第一电源轨，并且其中源极和隔离p阱连接到第一节点；
连接在第一节点与第二电源轨之间的电容器；
连接在第一电源轨与第一节点之间的电阻器；
用于控制场效应晶体管的栅极的反相器，其中所述反相器具有连接到第一节点的输入端；以及
可控硅整流器(silicon controlled rectifier，SCR)，该SCR连接在第一节点与第二电源轨之间，用于将流过场效应晶体管的ESD电流放电到第二电源轨。
第一节点处的电压可以用于控制源极和隔离p阱的电压以提高电路的性能。举例来说，第一节点处的电压可以用于在正常操作期间将源极和隔离p阱处的电压设置到特定电平(例如，与漏极相同的电压，该漏极连接到第一电源轨)，从而减少n沟道场效应晶体管的备用泄漏。在ESD事件期间，第一节点处的电压可以用于将源极和隔离p阱处的电压设置到另一电平(例如，第二电源轨处的电压)，使得n沟道场效应晶体管可以将ESD电流分流。
电容器可以用于阻止来自n沟道场效应晶体管的泄漏电流，这可以减少电路的备用泄漏。尽管一些泄漏电流仍然可以穿过可控硅整流器，但是可控硅整流器通常具有低泄漏。电容器和电阻器的组合还可以确定电路的时间常数。
提供可控硅整流器以将流过场效应晶体管的ESD电流放电到第二电源轨可以提高电路在减少备用泄漏和抗闩锁能力方面的性能。
本发明的实施例可以发现用于高压(high voltage，HC)轨箝位电路(出于本发明的目的>7V)的特定应用。在常规的ESD HV电源轨箝位电路中，(鉴于电源轨与地面之间的高电压)需要使用较大场效应晶体管，该较大场效应晶体管会占用较大面积。相比之下，本发明的实施例可以使用相对较小的n沟道场效应晶体管(由于电容器和可控硅整流器的布置，跨n沟道场效应晶体管的压降相对较小)。这可以大大减小箝位电路的总大小。
n沟道场效应晶体管的隔离p阱可以通过半导体衬底中的一个或多个n型区隔离。一个或多个n型区可以包括一个或多个n阱。举例来说，n阱可以包括围绕隔离p阱的外围形成的阱。n阱可以包括位于半导体衬底中的隔离p阱下方的n阱层。一个或多个n型区可以连接到第一电源轨，以用于隔离p阱。
电路可以包括二极管串。举例来说，二极管串可以包括连接在反相器的输出端与第一节点之间的多个二极管。这可以在ESD事件期间相对于节点提升n沟道场效应晶体管的栅极，并且可以产生额外的电流分流能力。
在另一个例子中，二极管串可以包括串联连接在电容器与第二电源轨之间的多个二极管。这可以减少电路中由电容器引起的栅漏。在一个实施例中，可控硅整流器的输出端可以连接到电路的节点，该节点位于电容器与二极管串的输入端之间。这可以有助于通过提高可控硅整流器的保持电压而防止电路在测试期间的闩锁。
在一个实施例中，反相器的输出端可以连接到n沟道场效应晶体管的栅极。
在一个实施例中，反相器可以与多个另外的反相器串联连接以形成反相器链。反相器链的输出端可以连接到n沟道场效应晶体管的栅极。可以在反相器链中的至少一些反相器的输出端与可控硅整流器之间提供控制线。
电路可以包括反馈级，用于在静电放电事件期间闩锁n沟道场效应晶体管的栅极的状态。这可以允许电路的RC组件在触发之后从电路的保持操作中释放(替代地通过反馈电路执行保持操作)。因为这一点，可以特别针对ESD事件检测(触发)的目的而选择RC组件，并且因此可以将RC组件制造得更小，使得该RC组件在(例如)并入有ESD电源轨箝位电路的集成电路上占用更少空间。
反馈级可以包括在第一电源轨与第二电源轨之间串联连接的p沟道场效应晶体管和n沟道场效应晶体管。n沟道场效应晶体管的栅极可以连接到反馈级的p沟道场效应晶体管和n沟道场效应晶体管的栅极。
反馈级可以具有用于控制n沟道场效应晶体管的栅极的输出端。在一个例子中，反馈级的输出端可以连接到反相器的输入端。在另一个例子中，反馈级的输出端可以连接到上述反相器链的反相器中的一个反相器的输入端(例如，连接到反相器链中最接近于n沟道场效应晶体管的栅极的反相器的输入端)。
在电路的正常操作期间，n沟道场效应晶体管的漏极、源极和隔离p阱可以全部保持在大体上相同的电压下，其中该电压是第一电源轨的电压。这可以减少电路的备用泄漏。
在静电放电事件期间，电容器可以用于将静电放电电流传递到第二电源轨。由于ESD事件是通常高频率的事件，因此电容器可以有效地缩短第一节点与第二电源轨之间的路径，从而使ESD电流能够放电。这可以将第一节点处的电压下拉到第二电源轨上的电压。
举例来说，第二电源轨可以是地轨。
根据本发明的另一个方面，提供一种包括上述类静电放电(electrostaticdischarge，ESD)电源轨箝位电路的集成电路。
附图说明
在下文中将仅借助于例子参考附图描述本发明的实施例，在附图中类似附图标记指代类似元件，并且在附图中：
图1示出根据本发明的实施例的静电放电电源轨箝位电路；
图2示出根据本发明的另一实施例的静电放电电源轨箝位电路；
图3示出图2中示出的静电放电电源轨箝位电路的传输线脉冲(transmissionline pulse，TLP)曲线；
图4示出根据本发明的实施例的可以包括于静电放电电源轨箝位电路中的一类场效应晶体管的横截面；
图5示出根据本发明的另外实施例的静电放电电源轨箝位电路；
图6示出图5中示出的静电放电电源轨箝位电路的传输线脉冲(transmissionline pulse，TLP)曲线；
图7示出根据本发明的另一实施例的静电放电电源轨箝位电路；
图8示出图7中示出的静电放电电源轨箝位电路的传输线脉冲(transmissionline pulse，TLP)曲线；以及
图9示出根据本发明的另外实施例的静电放电电源轨箝位电路。
具体实施方式
在下文中参考附图描述本发明的实施例。
本发明的实施例可以提供一种静电放电(electrostatic discharge，ESD)电源轨箝位电路。该电路包括第一电源轨和第二电源轨。ESD电源轨箝位电路可以用于将ESD电流从第一电源轨分流到第二电源轨。
根据本发明的实施例的静电放电电源轨箝位电路可以具有低备用泄漏电流。另外，所述电路的RC组件可以相对较小，使得该RC组件在(例如)并入有ESD电源轨箝位电路的集成电路上占用相对较小面积。此外，本发明的实施例可以提供在测试期间不太容易发生闩锁的静电放电电源轨箝位电路。
图1示出根据本发明的第一实施例的静电放电电源轨箝位电路10。图1中示出的电路10包括第一电源轨4和第二电源轨6。第一电源轨4可以例如为并入有ESD电源轨箝位电路的集成电路等装置提供电源电压。第二电源轨6可以(例如)是地轨。电源轨4、6中的每一个电源轨可以连接到并入有电路10的集成电路的输入/输出引脚。
电路10包括n沟道场效应晶体管18。场效应晶体管18连接在第一电源轨4与第二电源轨6之间。在ESD事件期间，场效应晶体管18可以用于将ESD电流从第一电源轨4分流到第二电源轨6。电路10还包括第二ESD装置14，该第二ESD装置14包括可控硅整流器。第二ESD装置14可以用于将流过场效应晶体管18的ESD电流传递到第二电源轨6。
电路10另外包括开关12，该开关12包括电容器。开关12可以在装置的正常操作期间(即在没有ESD事件的情况下)断开并且可以在ESD事件期间闭合。如将在下文更详细地描述，当出现ESD事件时，放电电流可以最初经由开关12的电容器通过场效应晶体管18被分流到第二电源轨6。应注意，在与ESD事件的检测相关联的时间标度(通常纳秒)上，电容器是有效闭合的电路。然而，在一定时间段之后，跨越开关12的电容器的电压可以触发第二ESD装置14的可控硅整流器。其后，流过场效应晶体管18的ESD电流可以经由第二ESD装置14被分流到第二电源轨6。
与场效应晶体管18串联连接在第一电源轨4与第二电源轨6之间的开关12的布置可以在备用模式中减少穿过场效应晶体管18的泄漏电流。在正常操作期间，由于跨越电容器的端子施加的大体上不变的电压，开关12的电容器是有效断开的电路。
该电路还包括RC定时器2。RC定时器2可以包括一个或多个电阻器和电容器，用于确定ESD电源轨箝位电路10的时间常数。RC定时器2可以连接到场效应晶体管18的栅极，以用于在ESD事件期间施加用于接通场效应晶体管18的控制信号，从而允许ESD电流被分流到第二电源轨6。RC定时器2还可以连接到第一电源轨4以用于检测第一电源轨4上的ESD事件。
在此实施例中，场效应晶体管18提供在半导体衬底上。衬底可以例如是硅衬底。如将在下文关于图4更详细地描述，场效应晶体管18可以是包括隔离p阱的n沟道场效应晶体管，在该隔离p阱中n型区形成源极和漏极。隔离p阱可以通过位于衬底中的n阱16(图1中示意性地示出)隔离。n阱16可以连接到第一电源轨4(如由图1中的连接21表示)。
RC定时器2还可以连接到场效应晶体管18的源极并连接到场效应晶体管18的隔离p阱(由图1中的连接22表示)。这可以允许场效应晶体管18的源极和隔离p阱在正常操作期间以及在ESD事件期间保持在适当电压下，从而提高电路10的性能。举例来说，在正常操作期间，RC定时器2可以向场效应晶体管的隔离p阱和源极施加电压，该电压大体上等于第一电源轨4上的电压。因此，由于场效应晶体管18的漏极、n阱16、源极和隔离p阱可以全部保持在相同的电压(即，第一电源轨4上的电压)下，所以将不会有泄漏(或仅相对较小量的泄漏)从场效应晶体管18流出。另一方面，在ESD事件期间，RC定时器2可以向场效应晶体管18的源极和隔离p阱施加不同的电压。具体来说，可以将场效应晶体管18的源极和隔离p阱下拉到第二电源轨6上的电压(举例来说，接地电压)，使得场效应晶体管18可以传导ESD电流。
上文关于图1描述了静电放电电源轨箝位电路的各种功能组件。在下文中，将更详细地描述多个实例电路。
图2示出根据本发明的第二实施例的静电放电电源轨箝位电路10。电路10包括第一电源轨34和第二电源轨36。电路10包括场效应晶体管18。场效应晶体管18是n沟道场效应晶体管，该n沟道场效应晶体管连接在第一电源轨34与第二电源轨36之间，用于在ESD事件期间将ESD电流从第一电源轨34分流到第二电源轨36。场效应晶体管18的漏极连接到第一电源轨34。场效应晶体管18的源极连接到电路10的第一节点50。应注意，在图2中以及在后续图中的每一个电路图中，出于清晰的原因，以两个分离的位置示出第一节点50。虽然每个电路图示出标记为节点50的两个节点，但是这些节点实际上是电路10中的同一节点。
如上文所描述，场效应晶体管18具有位于半导体衬底的隔离p阱中的源极和漏极。源极和隔离p阱连接到第一节点50，如由图2中示出的连接41、43表示。在这个例子中，场效应晶体管18的隔离p阱通过n阱16隔离，这在图2中示意性地示出。场效应晶体管18的n阱16连接到第一电源轨34(如通过连接47示意性地示出)，使得n阱16保持在第一电源轨34的电压下。
如图2所示，在这个例子中，电路10还包括电容器52。电容器52连接在第一节点50与第二电源轨36之间。如将在下文更详细地描述，电容器52可以充当开关以阻止在正常操作期间的泄漏电流，同时允许在ESD事件期间ESD电流被分流到第二电源轨36。
电路10还包括可控硅整流器80。可控硅整流器包括两个双极晶体管。具体来说，可控硅整流器80包括如本领域中已知的第一PNP双极晶体管84和第一NPN双极晶体管82。电阻器86表示可控硅整流器80的电阻Rsub。如图2所示，可控硅整流器80的输入端连接到第一节点50，并且可控硅整流器80的输出端连接到第二电源轨36。如下文将阐述，在已触发可控硅整流器80之后，这可以允许流过场效应晶体管18的ESD电流通过可控硅整流器80被分流到第二电源轨36上。
电路10另外包括反相器38。反相器38的电源端子可以连接到第一电源轨34和第二电源轨36。反相器38的输出端可以用于控制场效应晶体管18的栅极。在当前的例子中，反相器38的输出端直接连接到场效应晶体管18的栅极，从而向该栅极施加控制信号，用于在ESD事件期间接通场效应晶体管18并且用于在正常操作期间保持场效应晶体管18断开。如图2所示，反相器38的输出端还可以经由节点54连接到可控硅整流器80，用于向可控硅整流器80施加在ESD事件期间触发该可控硅整流器80的控制信号。
又如图2所示，反相器38的输入端连接到第一节点50。因此，第一节点50处的电压信号可以用于经由反相器38控制场效应晶体管18的栅极。当第一节点50处的电压为高电压时(举例来说，在装置的正常操作期间)，反相器输出低电压以施加到场效应晶体管18的栅极，使得场效应晶体管18被断开。然而，如下文将阐述，在ESD事件期间，第一节点50处的电压被拉低，使得反相器38向场效应晶体管18的栅极施加高压，从而接通场效应晶体管18以使ESD电流分流。
在一个例子中，反相器38可以是不平衡的，在这种意义上，反相器38可以包括PMOS晶体管和NMOS晶体管，其中PMOS晶体管(大体上)大于NMOS晶体管。可以在节点54与反相器38的NMOS的漏极之间添加电阻器。这可以允许调谐场效应晶体管18的栅极的放电时间。
图2另外示出电路10包括电阻器32。第一节点50经由电阻器32连接到第一电源轨34。可以选择电阻器32和电容器50的值以确定电路10的RC时间常数。
已经描述了图2中示出的电路10的各种组件，现将阐述在正常操作期间以及在ESD事件期间电路10的操作。
在正常操作期间(在没有ESD事件的情况下)，第一节点50处的电压为高电压并且大体上恒定，该第一节点50通过电阻器32连接到第一电源轨34。因为第一节点50处的电压大体上恒定，所以电容器52阻止任何(DC)电流从第一节点流到第二电源轨36。另外，因为第一节点50处的电压为高电压，所以通过反相器38施加到场效应晶体管18的栅极的电压为低电压，使得场效应晶体管18被断开。这可以防止在正常操作期间电流流过场效应晶体管18。可控硅整流器80也被断开。
此外，由于第一节点50处的电压为高电压，因此场效应晶体管18的隔离p阱和源极(如上文阐述，该隔离p阱和该源极均连接到第一节点50)保持在与场效应晶体管的漏极和n阱16大体上相同的电压下。因为场效应晶体管18的源极、漏极、隔离p阱和n阱16全部保持在第一电源轨34的电压下，所以穿过场效应晶体管18的任何泄漏电流都将是小量的。如上所述，在任何情况下，将阻止穿过场效应晶体管18的泄漏电流通过电容器52到达第二电源轨36。
有可能小量的泄漏电流仍会通过可控硅整流器80到达第二电源轨36，然而，已知可控硅整流器通常具有低泄漏。有可能来自场效应晶体管18的n阱16的泄漏电流可以传递到第一电源轨34。同样设想任何此类电流都将是小量的。
因此，在正常操作期间，图2的电路具有低备用泄漏。通常，可能需要场效应晶体管18将为相对较大场效应晶体管以提高电路10的ESD稳定性。因此，本发明的实施例可以允许相对较大场效应晶体管用于将ESD电流分流，而不会引起较大备用泄漏。
在ESD事件期间，第一节点50处的电压被拉低。这是因为电容器52将在与ESD事件相关联的短时间标度上有效地缩短第一节点50到第二电源轨36(该第二电源轨36可以例如是地轨)的距离。由于第一节点50处的电压被拉低，因此通过反相器38施加到场效应晶体管18的栅极的信号被拉高，使得接通场效应晶体管18。场效应晶体管18可以最初经由电容器52将ESD电流从第一电源轨34分流到第二电源轨36。此电流路径在图2中由标记为62的虚线表示。
随后，跨越电容器52的电势触发可控硅整流器80(应注意，可控硅整流器的触发不仅取决于跨越电容器52的电势，而且还取决于来自节点54的可控硅整流器的有效触发)。其后，穿过场效应晶体管18的ESD电流通过可控硅整流器80进行分流。此电流路径在图2中由标记为64的虚线表示。应注意，如上文阐述，可控硅整流器80的衬底连接到节点54，并且因此具有与场效应晶体管18的栅极相同的电压。这可以允许在ESD事件期间快速地激活可控硅整流器80，因为在ESD事件期间可控硅整流器80的衬底被驱动为高电势状态。因此，在ESD事件期间，虽然ESD电流可以最初通过电容器52被分流到第二电源轨36，但是可以相对快速地激活可控硅整流器80，以通过可控硅整流器80转移电流，由此提高电路10的性能特征。
由于在ESD事件期间不是仅通过场效应晶体管18的沟道模式传导ESD电流，因此与传统的基于RC的电源轨ESD箝位电路相比，可以用相对较小值设计该电路的RC时间常数。因此，RC组件本身(例如电阻器32和电容器52)可以制造得相对较小。因此，此类组件所必需的面积可以相应较小。由此可以减少电路10(例如，在集成电路的衬底上)所占用的空间量。
如ESD保护的领域中已知，可控硅整流器具有相对高的触发电流。因此，在图2的电路10中提供可控硅整流器80还可以用于防止在电路10的测试期间发生闩锁故障。
在一个例子中，可以在节点54与节点50之间提供二极管串。这可以在ESD事件期间另外相对于节点50提升场效应晶体管18的栅极，并且可以产生额外的电流分流能力。
图3示出图2中所示出的一类电路10的传输线脉冲(transmission line pulse，TLP)。图3中曲线的部分90对应于上文阐述的电流路径62。图3中示出的点94对应于可控硅整流器80的触发电流(It1)。在It1处，当可控硅整流器80被触发时出现急速返回。其后，图3中曲线的部分92对应于图2中示出的路径64。
图4示出根据本发明的实施例的可以并入到ESD电源轨箝位电路中的一类场效应晶体管18的横截面。
场效应晶体管18为n沟道场效应晶体管。场效应晶体管18可以提供在p型衬底102中。场效应晶体管18可以包括隔离p阱110。隔离p阱110可以通过一个或多个n阱104、106隔离。n阱可以例如包括相对浅阱104和/或深n阱层106。n阱104可以提供在隔离p阱110的外围处。深n阱层106可以位于隔离p阱110下方。如上文所描述，n阱可以连接到电路的第一电源轨，使得该n阱可以保持在第一电源轨的电压下。
场效应晶体管18可以包括如上文所描述的用于将隔离p阱110连接到电路的第一节点的连接141。
场效应晶体管18还可以包括源极，该源极包括一个或多个源极区143，该一个或多个源极区143可以如上所述连接到电路的第一节点。场效应晶体管18可以另外包括一个或多个漏极区145，该一个或多个漏极区145可以如上所述连接到电路的第一电源轨。场效应晶体管18可以另外包括栅极108。
图5示出根据本发明的另一实施例的静电放电电源轨箝位电路10。如从图5可见，在这个例子中，电路10在许多方面与上文关于图2描述的电路类似。此处将仅描述图5中示出的电路与图2中示出的电路之间的区别。
在这个例子中，电路10包括二极管串96。二极管串96包括在电容器52与第二电源轨36之间串联连接的多个二极管。如上文所描述，在正常操作期间(即当未发生ESD事件时)，电容器52可以用于阻止泄漏电流到达第二电源轨36。二极管串96可以允许另外禁止任何泄漏穿过电容器52到达第二电源轨36。由此可以另外减少电路10的备用泄漏。
图6示出图5的电路的TLP曲线。在图6中，线93对应于先前在图3中示出的针对图2的电路的曲线。图6中的曲线95对应于图5中的电路。如可见，在图5的电路中提供二极管串96的作用是将TLP曲线中的对应于路径62的部分向右移。与曲线93和图2中示出的电路一样，在达到可控硅整流器80的触发器电压(并且来自节点54的电压也适合于触发可控硅整流器80)之后，就会出现急速返回并且电流通过路径64转移。
图7示出根据本发明的另一实施例的静电放电电源轨箝位电路10。图7中示出的电路10在许多方面与图5中示出的电路类似，并且此处将仅阐述这两个电路之间的区别。图7中的电路10还包括连接在电容器52与第二电源轨36之间的二极管串96。然而，在这个例子中，可控硅整流器80的输出端连接到位于电容器52与二极管串96之间的节点58，而不是如图5所示直接连接到第二电源轨36。图7中示出的布置可以增加可控硅整流器80的保持电压，这可以提高电路10避免在测试期间闩锁的能力。
图8示出传输线脉冲(transmission line pulse，TLP)曲线，该曲线将图3中示出的针对图2的电路的线形和与图7的电路10相关联的线形进行比较。具体来说，在图8中，曲线93对应于图2的电路，而曲线97对应于图7中的电路。如通过图8示出，二极管串96的布置和可控硅整流器80的输出端的替代连接将针对图7的电路10的整个TLP曲线向右移。由此，如上所述，提高了包括可控硅整流器80的电路的保持电压。
图9示出根据本发明的另一实施例的静电放电电源轨箝位电路10。在这个例子中，电路10在许多方面与上文描述的电路类似。此处将仅描述图9的电路与例如图2的电路之间的主要区别。
在此实施例中，如上文关于图2所阐述，可控硅整流器80的输出端直接连接到第二电源轨36，并且电路10不包括关于图5和7描述的一类二极管串。然而，设想图7中示出的可控硅整流器80的输出端的替代连接和/或图5和7中示出的二极管串也可以用于图9的例子中。
图9中的电路在两个主要方面与图2中示出的电路10不同。首先，图9中的电路包括反相器链，该反相器链包括反相器38和两个另外的反相器38A、38B。反相器串联连接，并且反相器链的输出端可以连接到场效应晶体管18的栅极以用于控制场效应晶体管18，从而在ESD事件中接通场效应晶体管18并且在正常操作期间保持场效应晶体管18断开。反相器链的输入端连接到第一节点50。反相器链中的每个反相器28、38A、38B的电源输入端可以连接到第一电源轨34和第二电源轨36。
提供图9中示出的反相器链可以使用双触发方法加速可控硅整流器80的接通。具体来说，可控硅整流器80的p阱和n阱可以分别连接到电路的节点50A和节点50B。在正常操作期间，如上文已经关于图2所阐述，第一节点50处的电压为高电压，使得节点50A处的电压为低电压并且节点50B处的电压为高电压。因此，在正常操作期间，施加到可控硅整流器80的p阱的电压为低电压，并且施加到可控硅整流器80的n阱的电压为高电压。然而，在ESD事件期间，当节点50处的电压被拉低时，节点50A处的电压变高并且节点50B处的电压变低。因此，在ESD事件期间硅在可控整流器80的p阱处的电压变高，并且在ESD事件期间在可控硅整流器80的n阱处的电压变低。此布置可以加速可控硅整流器80的触发，因为该可控硅整流器的两个双极晶体管82、84可以在ESD事件中立即被接通。
图9中示出的电路10与图2中示出的电路10之间的第二个主要区别是图9中示出的电路10具有反馈级。反馈级用于在静电放电事件期间闩锁场效应晶体管18的状态。因此，反馈级可以提供电路10的反馈增强型触发。这可以允许另外减小电路10中所使用的RC组件的大小。这是因为ESD事件的检测和在ESD事件期间的保持可以被去耦：可以通过反馈电路提供电路的保持功能，使得可以针对ESD事件检测特别修改RC组件，该RC组件因此不需要提供保持功能(由此该RC组件可以制造得较小)。
在这个例子中，反馈级包括p沟道场效应晶体管74和n沟道场效应晶体管72。p沟道场效应晶体管74和n沟道场效应晶体管72串联连接在第一电源轨34与第二电源轨36之间。场效应晶体管72、74的栅极经由节点76连接到场效应晶体管18的栅极。场效应晶体管72、74的漏极连接到反相器链的反相器中的一个反相器的输入端。在当前的例子中，场效应晶体管72、74的漏极连接到反相器链中最接近于场效应晶体管18的反相器38B的输入端。
设想此类反馈级也可以包括于本发明的实例实施例中，该实例实施例不包括反相器链但替代地包括单个反相器(举例来说，上文关于图2、5和7的电路描述的反相器38)。在此类例子中，场效应晶体管72、74的漏极将连接到单个反相器38的输入端(举例来说，该漏极可以连接到第一节点50)。
图9中示出的反馈级的操作如下。在电路10的正常操作期间，通过反相器链施加到场效应晶体管18的栅极的电压为低电压。由于场效应晶体管72、74的栅极通过节点76连接到场效应晶体管18的栅极，因此p沟道场效应晶体管74被接通，同时n沟道场效应晶体管72被断开。这将反相器38B的输入端连接到第一电源轨34，使得反相器38B的输入端处的电压为高电压，从而形成反馈回路，该反馈回路将反相器38B的输出端保持为低电压，从而保持场效应晶体管18断开。
在ESD事件期间，如上文阐述，场效应晶体管18的栅极处的电压变高，由此p沟道场效应晶体管74被断开，并且n沟道场效应晶体管72被接通。这将反相器38B的输入端连接到第二电源轨36，使得反相器38B的输入端为低电压。这使得反相器38B的输出端保持为高电压，从而快速地接通场效应晶体管18并且在ESD事件期间保持该场效应晶体管接通。随后(在几次RC之后)，节点50处的电压通过电容器52升高。因此，节点76处的电压变低(节点50处的升高电压被施加到反相器38、38A、38B的链的输入端，由此该链的输出端为低电压)，从而在ESD事件结束时断开场效应晶体管18。此方法可以改进在ESD事件期间场效应晶体管18的触发，并且可以允许另外减小RC组件(举例来说，寄存器32和电容器52)的大小，从而再次节省了其上可定位电路10的衬底上的空间。
因此，已经描述了一种静电放电电源轨箝位电路和一种包括该静电放电电源轨箝位电路的集成电路。电源轨箝位电路包括第一电源轨、第二电源轨和第一节点。该电路另外包括n沟道场效应晶体管，该n沟道场效应晶体管具有位于半导体衬底的隔离p阱中的源极和漏极。漏极连接到第一电源轨。源极和隔离p阱连接到第一节点。该电路还包括连接在第一节点与第二电源轨之间的电容器。该电路另外包括连接在第一电源轨与第一节点之间的电阻器。该电路还包括用于控制场效应晶体管的栅极的反相器，其中该反相器具有连接到第一节点的输入端。该电路另外包括连接在第一节点与第二电源轨之间的可控硅整流器。
虽然已经描述了本发明的具体实施例，但是将了解，可以在所主张的本发明的范围内作出许多修改/添加和/或替代。

Claims (15)

1.一种静电放电(ESD)电源轨箝位电路，其特征在于，包括：
第一电源轨；
第二电源轨；
第一节点；
n沟道场效应晶体管，所述n沟道场效应晶体管包括位于半导体衬底的隔离p阱中的源极和漏极，其中所述漏极连接到所述第一电源轨，并且其中所述源极和所述隔离p阱连接到所述第一节点；
电容器，所述电容器连接在所述第一节点与所述第二电源轨之间；
电阻器，所述电阻器连接在所述第一电源轨与所述第一节点之间；
反相器，所述反相器用于控制所述场效应晶体管的栅极，其中所述反相器具有连接到所述第一节点的输入端；以及
可控硅整流器，所述可控硅整流器连接在所述第一节点与所述第二电源轨之间，用于将流过所述场效应晶体管的ESD电流放电到所述第二电源轨。
2.根据权利要求1所述的电路，其特征在于，所述n沟道场效应晶体管的所述隔离p阱通过所述半导体衬底中的一个或多个n型区隔离。
3.根据权利要求2所述的电路，其特征在于，所述一个或多个n型区连接到所述第一电源轨。
4.根据在前的任一项权利要求所述的电路，其特征在于，包括二极管串，所述二极管串包括从所述反相器的输出端正向地串联连接到所述第一节点的多个二极管。
5.根据权利要求1所述的电路，其特征在于，进一步包括二极管串，所述二极管串包括在所述电容器与所述第二电源轨之间串联连接的多个二极管。
6.根据权利要求5所述的电路，其特征在于，所述可控硅整流器的输出端连接到所述电路的节点，所述节点位于所述电容器与所述二极管串的输入端之间。
7.根据权利要求1所述的电路，其特征在于，所述反相器的输出端连接到所述n沟道场效应晶体管的所述栅极。
8.根据权利要求1所述的电路，其特征在于，所述反相器与多个另外的反相器串联连接以形成反相器链，其中所述反相器链的输出端连接到所述n沟道场效应晶体管的所述栅极，并且其中所述反相器链还被配置成向所述可控硅整流器供应控制电压。
9.根据权利要求1所述的电路，其特征在于，另外包括反馈级，所述反馈级用于在静电放电事件期间闩锁于所述n沟道场效应晶体管的所述栅极的状态。
10.根据权利要求9所述的电路，其特征在于，所述反馈级包括在所述第一电源轨与所述第二电源轨之间串联连接的p沟道场效应晶体管和n沟道场效应晶体管。
11.根据权利要求10所述的电路，其特征在于，所述n沟道场效应晶体管的所述栅极连接到所述反馈级的所述p沟道场效应晶体管和所述n沟道场效应晶体管的所述栅极，并且其中所述反馈级具有用于控制所述n沟道场效应晶体管的所述栅极的输出端。
12.根据权利要求1所述的电路，其特征在于，在所述电路的正常操作期间，所述n沟道场效应晶体管的所述漏极、源极和隔离p阱全部保持在相同的电压下，其中所述电压是所述第一电源轨的电压。
13.根据权利要求1所述的电路，其特征在于，在静电放电事件期间，所述电容器用于将静电放电电流传递到所述第二电源轨，由此所述第一节点处的电压被下拉到所述第二电源轨的电压。
14.根据权利要求1所述的电路，其特征在于，所述第二电源轨为地轨。
15.一种集成电路，其特征在于，包括根据在前的任一项权利要求所述的静电放电(ESD)电源轨箝位电路。
CN201610397872.5A 2015-06-16 2016-06-07 静电放电电源轨箝位电路 Active CN106257670B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP15172380.6A EP3107121B1 (en) 2015-06-16 2015-06-16 An electrostatic discharge power rail clamp circuit
EP15172380.6 2015-06-16

Publications (2)

Publication Number Publication Date
CN106257670A CN106257670A (zh) 2016-12-28
CN106257670B true CN106257670B (zh) 2022-01-11

Family

ID=53442580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610397872.5A Active CN106257670B (zh) 2015-06-16 2016-06-07 静电放电电源轨箝位电路

Country Status (3)

Country Link
US (1) US9973000B2 (zh)
EP (1) EP3107121B1 (zh)
CN (1) CN106257670B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396550B2 (en) * 2016-09-30 2019-08-27 Texas Instruments Incorporated ESD protection charge pump active clamp for low-leakage applications
US20200066709A1 (en) * 2018-08-21 2020-02-27 Mediatek Inc. Semiconductor device having noise isolation between power regulator circuit and electrostatic discharge clamp circuit
US11296499B2 (en) 2018-10-31 2022-04-05 Nxp B.V. Discharge protection circuit and method for operating a discharge protection circuit
KR20200067634A (ko) * 2018-12-04 2020-06-12 삼성전자주식회사 가변적인 슈미트 트리거 특성의 정전기 보호 회로
US11508719B2 (en) * 2019-05-13 2022-11-22 Ememory Technology Inc. Electrostatic discharge circuit
CN110400798A (zh) * 2019-07-19 2019-11-01 南京芯驰半导体科技有限公司 一种快速放电rc型esd保护电路
US11495955B2 (en) * 2020-02-07 2022-11-08 Arm Limited Rectifier triggering techniques
TWI747510B (zh) * 2020-09-21 2021-11-21 世界先進積體電路股份有限公司 靜電放電保護電路以及半導體電路
CN113675832B (zh) * 2021-10-22 2022-02-08 武汉市聚芯微电子有限责任公司 静电保护方法、静电保护电路及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918707A (zh) * 2004-02-13 2007-02-21 奥地利微系统股份公司 用于保护半导体集成电路的电路装置和方法
CN102082146A (zh) * 2009-12-01 2011-06-01 三洋电机株式会社 半导体装置
CN103248033A (zh) * 2013-05-09 2013-08-14 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9025289B1 (en) * 2013-12-12 2015-05-05 Amazing Microelectronic Corp. Low-cost electrostatic discharge (ESD) protection device for high-voltage open-drain pad

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW475250B (en) 2001-03-14 2002-02-01 Taiwan Semiconductor Mfg ESD protection circuit to be used in high-frequency input/output port with low capacitance load
TW502428B (en) * 2001-09-03 2002-09-11 Faraday Tech Corp Electrostatic discharge protection circuit for power source terminal with dual trigger voltages
US20050111150A1 (en) * 2003-11-25 2005-05-26 King Billion Electronics Co., Ltd. Electrostatic discharge protection circuit
JP4942007B2 (ja) * 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路
KR100971431B1 (ko) * 2006-12-29 2010-07-21 주식회사 하이닉스반도체 정전기 보호 장치
JP4303761B2 (ja) * 2007-03-07 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体回路及びその動作方法
DE102007040875B4 (de) * 2007-08-29 2017-11-16 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
US20130169066A1 (en) * 2012-01-04 2013-07-04 Himax Technologies Limited Electronic device
US8576526B2 (en) 2012-02-16 2013-11-05 International Business Machines Corporation Reduced current leakage in RC ESD clamps
US9172241B2 (en) 2012-03-30 2015-10-27 Nvidia Corporation Electrostatic discharge protection circuit having high allowable power-up slew rate
US8885305B2 (en) * 2012-04-25 2014-11-11 Globalfoundries Singapore Pte. Ltd. Method and apparatus for ESD circuits
US9184586B2 (en) * 2012-06-26 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. SiGe based gate driven PMOS trigger circuit
US8913359B2 (en) * 2012-12-11 2014-12-16 Globalfoundries Singapore Pte. Ltd. Latch-up free RC-based NMOS ESD power clamp in HV use

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918707A (zh) * 2004-02-13 2007-02-21 奥地利微系统股份公司 用于保护半导体集成电路的电路装置和方法
CN102082146A (zh) * 2009-12-01 2011-06-01 三洋电机株式会社 半导体装置
CN103248033A (zh) * 2013-05-09 2013-08-14 北京大学 瞬态和直流同步触发型电源钳位esd保护电路
US9025289B1 (en) * 2013-12-12 2015-05-05 Amazing Microelectronic Corp. Low-cost electrostatic discharge (ESD) protection device for high-voltage open-drain pad

Also Published As

Publication number Publication date
EP3107121A1 (en) 2016-12-21
CN106257670A (zh) 2016-12-28
US20160372921A1 (en) 2016-12-22
US9973000B2 (en) 2018-05-15
EP3107121B1 (en) 2018-02-21

Similar Documents

Publication Publication Date Title
CN106257670B (zh) 静电放电电源轨箝位电路
US9466972B2 (en) Active ESD protection circuit
US7869174B2 (en) Semiconductor device with a plurality of power supply systems
US7663853B2 (en) On-chip latch-up protection circuit
US8867183B2 (en) ESD protection techniques
KR101926607B1 (ko) 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 클램핑 방법
US7795637B2 (en) ESD protection circuit
US8089739B2 (en) Electrostatic discharge protection circuit
US7643258B2 (en) Methods and apparatus for electrostatic discharge protection in a semiconductor circuit
US9466978B2 (en) Electrostatic discharge protection for level-shifter circuit
US10181721B2 (en) Area-efficient active-FET ESD protection circuit
KR100390155B1 (ko) Ｅｓｄ 보호회로
KR20080076410A (ko) 정전기 보호 회로
JP2006080160A (ja) 静電保護回路
JP2013055102A (ja) 半導体集積回路及び保護回路
US10063048B2 (en) Dynamic trigger voltage control for an ESD protection device
US20080198520A1 (en) Electrostatic discharge protection circuit with lowered driving voltage
US9466599B2 (en) Static current in IO for ultra-low power applications
US10454269B2 (en) Dynamically triggered electrostatic discharge cell
US20200395751A1 (en) Snapback clamps for esd protection with voltage limited, centralized triggering scheme
US9762052B2 (en) Circuit and method of electrically decoupling nodes
KR100718965B1 (ko) 긴 활성화 시간을 갖는 정전기 방전 보호 회로
US10468401B2 (en) Cross-domain ESD protection circuit
US10431975B2 (en) Cross-domain ESD protection circuit
JP2005085980A (ja) ヒューズ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant