CN105449654A

CN105449654A - 静电放电保护电路

Info

Publication number: CN105449654A
Application number: CN201410427071.XA
Authority: CN
Inventors: 曹太和; 颜承正
Original assignee: Realtek Semiconductor Corp
Current assignee: Realtek Semiconductor Corp
Priority date: 2014-08-27
Filing date: 2014-08-27
Publication date: 2016-03-30
Anticipated expiration: 2034-08-27
Also published as: CN105449654B

Abstract

本发明涉及一种静电放电保护电路，该静电放电保护电路包含有多个电阻、至少一电容、一驱动电路以及一静电放电箝制组件，其中每一个电阻的一第一端点连接到一第一供应电压，且至少一部份的电阻的一第二端点分别透过其对应的开关以选择性地连接到一输入端点，且该电容的一第一端点连接到一第二供应电压，且一第二端点连接到该输入端点；该驱动电路被设置为根据该输入端点上的电压以产生一驱动讯号；且该静电放电箝制组件耦接于该驱动电路、并连接于该第一供应电压与该第二供应电压之间，且该静电放电箝制组件被设置为根据该驱动讯号来选择性地旁通一静电放电电流。

Description

静电放电保护电路

技术领域

本发明有关于静电放电保护电路，尤指一种具有可调整时间常数(timeconstant)的静电放电保护电路。

背景技术

近年来，由于电子产品的静电放电(ElectrostaticDischarge，ESD)法规的要求日趋增加，除了组件层级(componentlevel)的静电放电测试之外，系统层级的静电枪(ESDgun)测试、电气快速瞬时脉冲(ElectricalFastTransient，EFT)测试、雷击(surge)测试等也逐步被加入到产品验证项目中。然而，由于每一种静电放电测试的静电放电期间(ESDstressduration)都不一样，举例来说，系统层级的静电枪测试与雷击测试的静电放电期间都会大于组件层级的静电放电测试，因此，如何因应不同的测试以及不同产品的应用来设计静电放电保护电路，以使得静电放电保护电路在不同情形之下都能够有效宣泄静电放电电流，以达到保护内部电路的效果，是一个重要的课题。

发明内容

因此，本发明的目的之一在于提供一种静电放电保护电路，其可以因应不同的测试或是不同产品的应用来调整静电放电保护电路中的电阻电容时间常数，以在不同情形之下都能够有效宣泄静电放电电流，达到保护内部电路的效果。

依据本发明一实施例，一种静电放电保护电路包含有多个电阻、至少一电容、一驱动电路以及一静电放电箝制组件，其中每一个电阻的一第一端点连接到一第一供应电压，且至少一部份的电阻的一第二端点分别透过其对应的开关以选择性地连接到一输入端点，且该电容的一第一端点连接到一第二供应电压，且一第二端点连接到该输入端点；该驱动电路用以根据该输入端点上的电压以产生一驱动讯号；且该静电放电箝制组件耦接于该驱动电路、并连接于该第一供应电压与该第二供应电压之间，且该静电放电箝制组件用以根据该驱动讯号来选择性地旁通一静电放电电流。

依据本发明另一实施例，一种静电放电保护电路包含有至少一电阻、多个电容、一驱动电路以及一静电放电箝制组件，其中该电阻的一第一端点连接到一第一供应电压，且一第二端点连接到一输入端点；每一个电容的一第一端点连接到一第二供应电压，且至少一部份的电容的一第二端点分别透过其对应的开关以选择性地连接到该输入端点；该驱动电路用以根据该输入端点上的电压以产生一驱动讯号；且该静电放电箝制组件耦接于该驱动电路、并连接于该第一供应电压与该第二供应电压之间，且该静电放电箝制组件用以根据该驱动讯号来选择性地旁通一静电放电电流。

附图说明

图1为依据本发明一实施例的静电放电保护电路的示意图。

图2为当静电放电保护电路进行组件层级的人体放电模式测试时的示意图。

图3为当静电放电保护电路进行系统层级的静电枪测试时的示意图。

图4为依据本发明另一实施例的静电放电保护电路的示意图。

图5为依据本发明另一实施例的静电放电保护电路的示意图。

附图标记说明

100、400、500静电放电保护电路

102、402第一电源线

104、404第二电源线

110、410、510、550驱动电路

120、420、520、560静电放电箝制组件

130、430、530控制电路

440、540检测电路

442、N1端点

C1～CM电容

D1、D2、D3二极管

Nin输入端点

R1～RN电阻

SWR2～SWRN、SWC2～SWCM开关

具体实施方式

在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其他装置或连接手段间接地电气连接至该第二装置。

请参考图1，图1为依据本发明一实施例的静电放电保护电路100的示意图。如图1所示，静电放电保护电路100包含了多个电阻R₁～R_N、多个电容C₁～C_M、一驱动电路110、一静电放电箝制组件120以及一控制电路130，其中电阻R₁～R_N的第一端点均连接到用来提供一第一供应电压V_DD的一第一电源线102，电阻R₁的第二端点连接到一输入端点Nin，而电阻R₂～R_N的第二端点则分别透过其对应的开关SW_R2～SW_RN以选择性地连接到输入端点Nin；以及电容C₁～C_N的第一端点均连接到用来提供一第二供应电压V_SS的一第二电源线104，电容C₁的第二端点连接到输入端点Nin，而电容C₂～C_N的第二端点则分别透过其对应的开关SW_C2～SW_CM以选择性地连接到输入端点Nin。

在本实施例中，开关SW_R2～SW_RN、SW_C2～SW_CM为可编程(programmable)开关，且开关SW_R2～SW_RN、SW_C2～SW_CM的导通/非导通状态由控制电路130所产生的控制讯号Vc来控制。此外，因应静电放电保护电路100所应用的电子产品的不同，或是静电放电保护电路100所需要进行的静电放电测试，每一个开关SW_R2～SW_RN、SW_C2～SW_CM分别具有一预设的导通/非导通状态。

在图1所示的静电放电保护电路100中，藉由开关SW_R2～SW_RN、SW_C2～SW_CM的导通与否，电阻R₁～R_N与电容C₁～C_M可以产生各种不同的时间常数(timeconstant)，亦即图示的输入端点Nin因应第一供应电压V_DD改变的响应能力也不同。另外，驱动电路110用来根据输入端点Nin上的电压以产生一驱动讯号Vd，而静电放电箝制组件120根据驱动讯号Vd来选择性地旁通(bypass)一静电放电电流，亦即在第一供应电压V_DD与第二供应电压V_SS之间提供一个电流路径。需注意的是，虽然在图1中驱动电路110是以三个反相器串接而成，而静电放电箝制组件120是一个N型晶体管，然而，本领域技术人员应能了解驱动电路110可以采用任何其他的缓冲电路来实现，且静电放电箝制组件120也可以具有其他不同的电路设计。

以下举例说明静电放电保护电路100根据所需要进行的静电放电测试来进行时间常数设定的示意图，请先参考图2，当静电放电保护电路100需要进行组件层级的人体放电模式(Human-BodyModel，HBM)测试时，会施加一个具有电压值V_ESD的测试脉波至第一电源线102，此时控制电路130被设定来产生控制讯号Vc以使得所有的开关SW_R2～SW_RN、SW_C2～SW_CM均为未导通的状态，亦即此时图式电路所产生的时间常数为R₁*C₁。在一实施例中，由于时间常数与输入端点Nin电压爬升的时间有关，时间常数越大则端点Nin电压爬升的时间越长，因此，当静电放电保护电路100进行人体放电模式测试时，其时间常数R₁*C₁会大于测试脉波的脉波宽度(此脉波宽度可参见于相关的规格书中)，以使得在测试脉波具有高电压准位V_ESD的期间内，静电放电箝制组件120会持续导通以旁通因为测试脉波所产生的一静电放电电流。

接着，请参考图3，当静电放电保护电路100需要进行系统层级的静电枪测试时，控制电路130被设定来产生控制讯号Vc以使得开关SW_C2为导通状态，而其余的开均为未导通的状态，亦即此时电阻R₁～R_N与电容C₁～C_M所产生的时间常数为R₁*(C₁+C₂)。在一实施例中，当静电放电保护电路100进行系统层级的静电枪测试时，其时间常数R₁*(C₁+C₂)会大于静电枪所产生的测试脉波的脉波宽度(此脉波宽度可参见于相关的规格书中)，以使得在测试脉波具有高电压准位的期间内，静电放电箝制组件120会持续导通以旁通因为测试脉波所产生的一静电放电电流。

基于上述有关于图2、图3的叙述，当静电放电保护电路100需要进行其他种类的静电放电测试时，例如电气快速瞬时脉冲测试或是雷击测试时，亦可以藉由控制每一个开关SW_R2～SW_RN、SW_C2～SW_CM的导通与否，来决定出最适合的时间常数，以达到最佳的静电放电保护效果。

需要注意的是，上述图1至3所描述的是静电放电保护电路100可以根据所应用的电子产品的不同，或是需要进行的静电放电测试，来产生具有不同时间常数的电阻电容电路，因此，本领域具有通常知识者应能了解到图1至3所示的电阻R₁～R_N与电容C₁～C_M的设计并非是作为本发明的限制。举例来说，在本发明的其他实施例中，图示的电阻R₁与电容C₁也可以透过开关来连接到输入端点Nin，电阻R₁～R_N与电容C₁～C_M所设置的位置可以对调(其他电路需要做相对应的变化)，或是电阻R₂～R_N及开关SW_R2～SW_RN可以自图1所示的静电放电保护电路100中移除(亦即时间常数可控制的范围为(R₁*C₁)～(R₁*(C₁+C₂+…+C_M)))，抑或是电容C₂～C_M及开关SW_C2～SW_CM可以自图1所示的静电放电保护电路100中移除(亦即时间常数可控制的范围为(R₁*C₁)～(R₁//R₂…//R_N)*C₁)，这些设计上的变化均应隶属于本发明的范畴。

请参考图4，图4为依据本发明另一实施例的静电放电保护电路400的示意图。如图4所示，静电放电保护电路400包含了多个电阻R₁～R_N、多个电容C₁～C_M、一驱动电路410、一静电放电箝制组件420、一控制电路430及一检测电路440，其中电阻R₁～R_N的第一端点均连接到用来提供一第一供应电压V_DD的一第一电源线402，电阻R₁的第二端点连接到一输入端点Nin，而电阻R₂～R_N的第二端点则分别透过其对应的开关SW_R2～SW_RN以选择性地连接到输入端点Nin；以及电容C₁～C_N的第一端点均连接到用来提供一第二供应电压V_SS的一第二电源线404，电容C₁的第二端点连接到输入端点Nin，而电容C₂～C_N的第二端点则分别透过其对应的开关SW_C2～SW_CM以选择性地连接到输入端点Nin。

在本实施例中，开关SW_R2～SW_RN、SW_C2～SW_CM为可编程开关，且开关SW_R2～SW_RN、SW_C2～SW_CM的导通/非导通状态由控制电路430所产生的控制讯号Vc来控制。此外，因应静电放电保护电路400所应用的电子产品的不同，或是静电放电保护电路400所需要进行的静电放电测试，每一个开关SW_R2～SW_RN、SW_C2～SW_CM分别具有一预设的导通/非导通状态。

在图4所示的静电放电保护电路400中，藉由开关SW_R2～SW_RN、SW_C2～SW_CM的导通与否，电阻R₁～R_N与电容C₁～C_M可以产生各种不同的时间常数(timeconstant)，亦即图示的输入端点Nin因应第一供应电压V_DD改变的响应能力也不同。另外，驱动电路410用来根据输入端点Nin上的电压以产生一驱动讯号Vd，而静电放电箝制组件420根据驱动讯号Vd来选择性地旁通(bypass)一静电放电电流，亦即在第一供应电压V_DD与第二供应电压VSS的间提供一个电流路径。需注意的是，虽然在图4中驱动电路410是以三个反相器串接而成，而静电放电箝制组件420是一个N型晶体管，然而，本领域技术人员应能了解驱动电路410可以采用任何其他的缓冲电路来实现，且静电放电箝制组件420也可以具有其他不同的电路设计。

另外，在图4所示的静电放电保护电路400中，检测电路440会检测一端点442或是第一电源线402上的电压准位以产生一检测结果，其中端点442可以是芯片中任何可以反映出是否有静电发生的端点，例如任何连接到第一供应电压V_DD的端点；且控制电路430可根据检测电路440所产生的该检测结果来动态地对每一个开关SW_R2～SW_RN、SW_C2～SW_CM进行控制，以产生具有不同时间常数的电阻电容电路。举例来说，当检测电路440检测到第一电源线402上的电压准位高于一临界值时，控制电路430会产生控制讯号Vc以产生具有更大时间常数的电阻电容电路，亦即使得电阻R₁～R_N与电容C₁～C_M对输入端点Nin所造成的时间常数会大于预设的导通/非导通状态时对输入端点Nin所造成的时间常数。举例来说，假设每一个开关SW_R2～SW_RN、SW_C2～SW_CM的预设状态均为非导通状态，亦即在预设状态时电阻电容电路对输入端点Nin所造成的时间常数为(R₁*C₁)，当检测电路440检测到第一电源线402上的电压准位高于一临界值时，控制电路430可以产生控制讯号Vc以使得开关SW_C2为导通状态，亦即此时电阻电容电路对输入端点Nin所造成的时间常数为(R₁*(C₁+C₂))。接着，当检测电路440检测到第一电源线402上的电压准位下降时，例如低于一临界值时，控制电路430可再次产生控制讯号Vc以使得开关SW_C2为非导通状态，亦即电阻电容电路对输入端点Nin所造成的时间常数回复到预设的(R₁*C₁)。

请参考图5，图5为依据本发明另一实施例的静电放电保护电路500的示意图。如图5所示，静电放电保护电路500包含了多个电阻R₁～R_N、多个电容C₁～C_M、一驱动电路510、一静电放电箝制组件520、一控制电路530及一检测电路540，其中电阻R₁～R_N的第一端点均连接到一第一电源域(powerdomain)的一第一供应电压V_DD1，电阻R₁的第二端点连接到一输入端点Nin，而电阻R₂～R_N的第二端点则分别透过其对应的开关SW_R2～SW_RN以选择性地连接到输入端点Nin；以及电容C₁～C_N的第一端点均连接到第一电源域的一第二供应电压V_SS1，电容C1的第二端点连接到输入端点Nin，而电容C₂～C_N的第二端点则分别透过其对应的开关SW_C2～SW_CM以选择性地连接到输入端点Nin。

此外，静电放电保护电路500设置于一芯片中，且该芯片另包含有位于一第二电源域的电路，其中图5所示的使用第二电源域的电路亦为一静电放电保护电路，且其包含了一电阻R、一电容C、一驱动电路550以及一静电放电箝制组件560。在图5中，第一电源域与第二电源域的供应电压V_DD1、V_DD2、V_SS1、V_SS2分别透过二极管D1、D2、D3来连接。

在本实施例中，开关SW_R2～SW_RN、SW_C2～SW_CM为可编程开关，且开关SW_R2～SW_RN、SW_C2～SW_CM的导通/非导通状态由控制电路530所产生的控制讯号Vc来控制。此外，因应静电放电保护电路500所应用的电子产品的不同，或是静电放电保护电路500所需要进行的静电放电测试，每一个开关SW_R2～SW_RN、SW_C2～SW_CM分别具有一预设的导通/非导通状态。

在图5所示的静电放电保护电路500中，藉由开关SW_R2～SW_RN、SW_C2～SW_CM的导通与否，电阻R₁～R_N与电容C₁～C_M可以产生各种不同的时间常数，亦即图示的输入端点Nin因应第一供应电压V_DD1改变的响应能力也不同。另外，驱动电路510用来根据输入端点Nin上的电压以产生一驱动讯号Vd，而静电放电箝制组件520根据驱动讯号Vd来选择性地旁通一静电放电电流，亦即在第一供应电压V_DD1与第二供应电压V_SS1的间提供一个电流路径。需注意的是，虽然在图5中驱动电路510是以三个反相器串接而成，而静电放电箝制组件520是一个N型晶体管，然而，本领域技术人员应能了解驱动电路510可以采用任何其他的缓冲电路来实现，且静电放电箝制组件520也可以具有其他不同的电路设计。

另外，在图5所示的静电放电保护电路500中，检测电路540会检测第二电源域中的端点N1以产生一检测结果，且控制电路430可根据检测电路440所产生的该检测结果来动态地对每一个开关SW_R2～SW_RN、SW_C2～SW_CM进行控制，以产生具有不同时间常数的电阻电容电路。举例来说，当检测电路540检测到端点N1上的电压准位高于一临界值时，控制电路530会产生控制讯号Vc以产生具有更大时间常数的电阻电容电路，亦即使得电阻R₁～R_N与电容C₁～C_M对输入端点Nin所造成的时间常数会大于预设的导通/非导通状态时对输入端点Nin所造成的时间常数。接着，若是检测电路540检测到端点N1上的电压准位下降时，例如低于一临界值时，控制电路530可再次产生控制讯号Vc以使得开关SW_C2为非导通状态，亦即电阻R₁～R_N与电容C₁～C_M回复到预设的时间常数。

需注意的是，虽然图5所示的检测电路540检测第二电源域中的端点N1以产生检测结果，然而，在本发明的其他实施例中，检测电路540亦可检测芯片中任何可以反映出是否有静电发生的端点来产生检测结果，这些设计上的变化均应隶属于本发明的范畴。

在图5的静电放电保护电路500，第一电源域中的电路可以是芯片中较为重要的电路，因此，藉由检测其他电源域中是否有静电发生来主动地增加电容电阻电路的时间常数，可以提前对其中的电路进行保护。

简要归纳本发明，在本发明的静电放电保护电路中，可以因应不同的测试或是不同产品的应用来调整静电放电保护电路中的电阻电容时间常数，因此，在不同情形之下都能够有效宣泄静电放电电流，达到保护内部电路的效果。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims

1.一种静电放电保护电路，包含有：

多个电阻，其中每一个电阻的一第一端点连接到一第一供应电压，且至少一部份的电阻的一第二端点分别透过其对应的开关以选择性地连接到一输入端点；

至少一电容，其中所述电容的一第一端点连接到一第二供应电压，且一第二端点连接到所述输入端点；

一驱动电路，连接于所述输入端点，用以根据所述输入端点上的电压以产生一驱动讯号；以及

一静电放电箝制组件，耦接于所述驱动电路、并连接于所述第一供应电压与所述第二供应电压之间，其中所述静电放电箝制组件用以根据所述驱动讯号来选择性地旁通一静电放电电流。

2.根据权利要求1所述的静电放电保护电路，其中所述至少一部份的电阻所分别对应到的开关为可编程开关，且所述些开关分别具有一预设的导通/非导通状态。

3.根据权利要求2所述的静电放电保护电路，其中所述静电放电保护电路位于一芯片中，且所述静电放电保护电路另包含有：

一检测电路，用以检测所述芯片中一特定端点上的电压准位，以产生一检测结果；以及

一控制电路，耦接于所述检测电路，用以根据所述检测结果来控制所述至少一部份的电阻所对应到的开关的导通/非导通状态。

4.根据权利要求3所述的静电放电保护电路，其中所述第一供应电压由一第一电源线所提供，所述第二供应电压由一第二电源线所提供，且所述检测电路检测所述第一电源线或是所述第二电源在线的电压准位以产生所述检测结果。

5.根据权利要求3所述的静电放电保护电路，其中当所述检测结果表示所述特定端点上的电压准位高于一预定电压准位时，所述控制电路控制所述至少一部份的电阻所对应到的开关的导通/非导通状态，以使得所述多个电阻与所述至少一电容对所述输入端点所造成的时间常数会大于所述预设的导通/非导通状态时所述多个电阻与所述多个电容对所述输入端点所造成的时间常数。

6.根据权利要求3所述的静电放电保护电路，其中所述特定端点与所述静电放电保护电路分别位于所述芯片中的不同电源域。

7.根据权利要求1所述的静电放电保护电路，其中所述至少一电容包含多个电容，每一个电容的一第一端点连接到一第二供应电压，且至少一部份的电容的一第二端点通过相对应的开关以选择性地连接到所述输入端点。

8.根据权利要求7所述的静电放电保护电路，其中所述至少一部份的电阻与所述至少一部份的电容所分别对应到的开关为可编程开关，且所述这些开关分别具有一预设的导通/非导通状态。

9.根据权利要求8所述的静电放电保护电路，其中所述静电放电保护电路位于一芯片中，且所述静电放电保护电路另包含有：

一检测电路，用以检测所述芯片中一上的电压准位，以产生一检测结果；以及

一控制电路，耦接于所述检测电路，用以根据所述检测结果来控制所述至少一部份的电阻与所述至少一部份的电容所对应到的开关的导通/非导通状态。

10.根据权利要求9所述的静电放电保护电路，其中所述第一供应电压由一第一电源线所提供，所述第二供应电压由一第二电源线所提供，且所述检测电路检测所述第一电源线或是所述第二电源在线的电压准位以产生所述检测结果。

11.根据权利要求9所述的静电放电保护电路，其中当所述检测结果表示所述特定端点上的电压准位高于一预定电压准位时，所述控制电路控制所述至少一部份的电阻与所述至少一部份的电容所对应到的开关的导通/非导通状态，以使得所述多个电阻与所述多个电容对所述输入端点所造成的时间常数会大于所述预设的导通/非导通状态时所述多个电阻与所述多个电容对所述输入端点所造成的时间常数。

12.根据权利要求9所述的静电放电保护电路，其中所述特定端点与所述静电放电保护电路分别位于所述芯片中的不同电源域。

13.一种静电放电保护电路，包含有：

至少一电阻，其中所述电阻的一第一端点连接到一第一供应电压，且一第二端点连接到一输入端点；

多个电容，其中每一个电容的一第一端点连接到一第二供应电压，且至少一部份的电容的一第二端点分别透过其对应的开关以选择性地连接到所述输入端点；

14.根据权利要求13所述的静电放电保护电路，其中所述至少一部份的电容所分别对应到的开关为可编程开关，且所述些开关分别具有一预设的导通/非导通状态。