CN109950889A - 用于静电放电保护的全摆幅正到负mosfet电源钳位 - Google Patents

用于静电放电保护的全摆幅正到负mosfet电源钳位 Download PDF

Info

Publication number
CN109950889A
CN109950889A CN201811401979.8A CN201811401979A CN109950889A CN 109950889 A CN109950889 A CN 109950889A CN 201811401979 A CN201811401979 A CN 201811401979A CN 109950889 A CN109950889 A CN 109950889A
Authority
CN
China
Prior art keywords
circuit
terminal
power supply
supply line
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811401979.8A
Other languages
English (en)
Other versions
CN109950889B (zh
Inventor
D·阿加瓦尔
R·斯坦安达姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics International NV
Original Assignee
STMicroelectronics International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics International NV filed Critical STMicroelectronics International NV
Publication of CN109950889A publication Critical patent/CN109950889A/zh
Application granted granted Critical
Publication of CN109950889B publication Critical patent/CN109950889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本文公开了用于静电放电保护的全摆幅正到负MOSFET电源钳位。使用包括触发驱动的MOSFET器件的电源钳位电路来提供静电放电(ESD)保护。响应于检测到正ESD事件或负ESD事件而触发MOSFET器件。

Description

用于静电放电保护的全摆幅正到负MOSFET电源钳位
技术领域
本发明涉及用于保护集成电路免于过电压并且特别是免于静电放电的设备。
背景技术
图1示出了用于关于正电压电源范围的静电放电(ESD)保护的传统电源钳位电路10p的电路图。电源钳位电路10p由耦合在集成电路的正电源电压线14p(POS_VDD)与集成电路的接地电源电压线16(GND)之间的开关电路12p形成。正电源电压线14p耦合到用于集成电路的正电源焊盘22p，并且接地电源电压线16耦合到用于集成电路的接地电源焊盘24。电源线14p和16可以是没有焊盘连接的内部节点。待保护的功能电路28也耦合在正电源电压线14p与接地电源电压线16之间。
开关电路12p具有耦合到正电源电压线14p的第一导电端子32p和耦合到接地电源电压线16的第二导电端子34p。开关电路12p的控制端子36p接收由触发电路40p生成的触发信号，触发电路40p分别感测电源线14p和16中的瞬态电压差(例如，上升时间检测)，并且响应于感测到的差值而确立触发信号。在一个实施例中，开关电路12p包括n沟道MOSFET器件，其中第一导电端子32p是漏极端子，第二导电端子34p是源极端子，并且控制端子36p是栅极端子。
触发电路40p包括ESD检测电路42p和触发信号调节电路44p。ESD检测电路42p由电阻电容式(RC)电路形成，RC电路包括与电容器52p串联连接在电源线14p和16之间的电阻器50p。电阻器50p的第一端子连接到电源线16，并且电阻器50p的第二端子连接到节点56p。电容器52p的第一板连接到节点56p，并且电容器52p的第二板连接到电源线14p。ESD检测电路42p进一步包括与电容器52p并联连接的二极管54p，其中阳极端子连接到节点56p，并且阴极端子连接到电源线14p。被配置作为电容器的n沟道MOSFET器件58p与电阻器50p并联连接，其中栅极端子连接到节点56p，并且源极和漏极端子都连接到电源线16。
触发信号调节电路44p包括分别彼此串联连接的第一反相器电路60p和第二反相器电路62p。反相器电路60p和62p由电源线14p和16供电，其中反相器电路60p的输入连接到节点56p，反相器电路60p的输出连接到反相器电路62p的输入，并且反相器电路62p的输出连接到开关电路12p的控制端子36p。
返回二极管70p连接在电源线14p和16之间，其中二极管70p的阳极端子连接到电源线16，并且二极管70p的阴极端子连接到电源线14p。
在一些实现中，可以省略触发信号调节电路44p，其中节点56p直接连接到开关电路12p的栅极端子。在其他实现中，触发信号调节电路可以由连接到反向RC检测器的单级反相器构成。该反向RC检测器可以如下连接，电阻器50p的第一端子可以连接到电源线14p，并且电阻器50p的第二端子可以连接到节点56p。电容器52p的第一板可以连接到节点56p，并且电容器52p的第二板可以连接到电源线16。在这种配置中，二极管54n和晶体管58n的连接取向类似地反转。单级反相器的输出可以连接到开关电路12p的栅极端子36p，并且单级反相器的输入可以连接到节点56p。
图2示出了用于关于负电压电源范围的静电放电(ESD)保护的传统电源钳位电路10n的电路图。电源钳位电路10n由耦合在集成电路的接地电源电压线16(GND)与集成电路的负电源电压线14n(NEG_VDD)之间的开关电路12n形成。负电源电压线14n耦合到用于集成电路的负电源焊盘22n，并且接地电源电压线16耦合到用于集成电路的接地电源焊盘24。电源线14n和16可以是没有焊盘连接的内部节点。待保护的功能电路28也耦合在负电源电压线14n与接地电源电压线16之间。
开关电路12n具有耦合到接地电源电压线16的第一导电端子32n和耦合到负电源电压线14n的第二导电端子34n。开关电路12n的控制端子36n接收由触发电路40n生成的触发信号，触发电路40n分别感测电源线14n和16中的瞬态电压差(例如，上升时间检测)，并且响应于感测到的差值而确立触发信号。在一个实施例中，开关电路12n包括n沟道MOSFET器件，其中第一导电端子32n是漏极端子，第二导电端子34n是源极端子，并且控制端子36n是栅极端子。
触发电路40n包括ESD检测电路42n和触发信号调节电路44n。ESD检测电路42n由电阻电容式(RC)电路形成，RC电路包括与电容器52n串联连接在电源线14n和16之间的电阻器50n。电阻器50n的第一端子连接到电源线14n，并且电阻器50n的第二端子连接到节点56n。电容器52n的第一板连接到节点56n，并且电容器52n的第二板连接到电源线16。ESD检测电路42n进一步包括与电容器52n并联连接的二极管54n，其中阳极端子连接到节点56n，并且阴极端子连接到电源线16。被配置作为电容器的n沟道MOSFET器件58n与电阻器50n并联连接，其中栅极端子连接到节点56n，并且源极和漏极端子都连接到电源线14n。
触发信号调节电路44n包括分别彼此串联连接的第一反相器电路60n和第二反相器电路62n。反相器电路60n和62n由电源线14n和16供电，其中反相器电路60n的输入连接到节点56n，反相器电路60n的输出连接到反相器电路62n的输入，并且反相器电路62n的输出连接到开关电路12n的控制端子36n。
返回二极管70n连接在电源线14n和16之间，其中二极管70n的阳极端子连接到电源线14n，并且二极管70n的阴极端子连接到电源线16。
在一些实现中，可以省略触发信号调节电路44n，其中节点56n直接连接到开关电路12n的栅极端子。在其他实现中，触发信号调节电路可以由连接到反向RC检测器的单级反相器构成。该反向RC检测器可以如下连接，电阻器50n的第一端子可以连接到电源线16，并且电阻器50n的第二端子可以连接到节点56n。电容器52n的第一板可以连接到节点56n，并且电容器52p的第二板可以连接到电源线14n。在这种配置中，二极管54n和晶体管58n的连接取向类似地反转。单级反相器的输出可以连接到开关电路12n的栅极端子36n，并且单级反相器的输入可以连接到节点56n。
发明内容
在一个实施例中，一种静电放电(ESD)保护电路包括：第一电源线；第二电源线；MOSFET开关电路，具有连接到第一电源线的第一导电端子、连接到第二电源线的第二导电端子以及栅极控制端子；第一触发电路，被配置为响应于在第一电源线和第二电源线中的一个或多个电源线处检测到正ESD事件而生成正触发信号；第二触发电路，被配置为响应于在第一电源线和第二电源线中的一个或多个电源线处检测到负ESD事件而生成负触发信号；以及传递电路，被配置为传递正触发信号和负触发信号以用于施加到MOSFET开关电路的栅极端子。
在一个实施例中，一种静电放电(ESD)保护电路包括：第一电源线；第二电源线；开关电路，具有连接到第一电源线的第一导电端子、连接到第二电源线的第二导电端子以及开关控制端子；第一触发电路，被配置为响应于在第一电源线和第二电源线中的一个或多个电源线处检测到正ESD事件而生成正触发信号；以及第二触发电路，被配置为响应于在第一电源线和第二电源线中的一个或多个电源线处检测到负ESD事件而生成负触发信号；其中开关电路响应于正触发信号和负触发信号中的每个触发信号而被驱动。
附图说明
附图被包括以提供对本发明的进一步理解，并且附图被并入本说明书中并且构成本说明书的一部分，示出本发明的实施例，并且与说明书一起用于解释本发明的原理。
在附图中：
图1示出了用于关于正电压电源范围的静电放电(ESD)保护的传统电源钳位电路的电路图；
图2示出了用于关于负电压电源范围的ESD保护的传统电源钳位电路的电路图；
图3示出了用于ESD保护的双向电源钳位电路的电路图；
图4是在图3的电路中使用的正/负电源范围ESD检测器和预驱动器电路的电路图；
图5是在图3的电路中使用的选择逻辑电路的电路图；
图6A至图6C示出了说明针对正ESD应力事件的图3电路的操作的波形；以及
图7A至图7C示出了说明针对负ESD应力事件的图3电路的操作的波形。
具体实施方式
现在参考图3，图3示出了用于静电放电(ESD)保护的双向电源钳位电路100的电路图。电源钳位电路100由耦合在集成电路的偏置电源电压线104(VBIAS)与集成电路的接地电源电压线106(GND)之间的开关电路102形成。取决于电路实现和操作，偏置电源电压线104上的电压VBIAS可以是正电源电压POS_VDD或负电源电压NEG_VDD。双向电源钳位电路100同样地可操作用于关于偏置电源电压线104上的正或负电源电压而提供ESD保护。偏置电源电压线104耦合到用于集成电路的偏置电源焊盘108，并且接地电源电压线106耦合到用于集成电路的接地电源焊盘110。电源线104和106可以是没有焊盘连接的内部节点。待保护的功能电路112也耦合在电源线104与电源线106之间。
开关电路102具有耦合到接地电源电压线106的第一导电端子116和耦合到偏置电源电压线104的第二导电端子118。开关电路102的控制端子120接收由触发电路122生成的触发信号TS，触发电路122分别感测电源线104和106中的瞬态电压差(例如，上升时间检测)，并且响应于感测到的差值而确立触发信号。在一个实施例中，开关电路102包括n沟道MOSFET器件，其中第一导电端子116是源极端子，第二导电端子118是漏极端子，并且控制端子120是栅极端子。在优选实现中，n沟道MOSFET器件可以具有在完全耗尽的绝缘体上半导体(FDSOI)衬底上实现的对称结构。当被驱动时，n沟道MOSFET器件能够在任一方向上传导电流(即，器件是双向的)。在一个实施例中，如虚线所示，MOSFET器件的栅极可以连接到通过SOI结构设置的背栅。
触发电路122包括正电源范围ESD检测器和预驱动器电路124以及负电源范围ESD检测器和预驱动器电路126。正电源范围ESD检测器和预驱动器电路124耦合到电源线104和106，并且操作为分别感测由正ESD应力事件引起的电源线104和106中的瞬态电压差(例如，上升时间检测)。响应于此，正电源范围ESD检测器和预驱动器电路124生成正触发信号TRIGP。负电源范围ESD检测器和预驱动器电路126耦合到电源线104和106，并且操作为分别感测由负ESD应力事件引起的电源线104和106中的瞬态电压差(例如，上升时间检测)。响应于此，负电源范围ESD检测器和预驱动器电路126生成负触发信号TRIGN。
现在参考图4，图4示出了正电源范围ESD检测器和预驱动器电路124以及负电源范围ESD检测器和预驱动器电路126的电路图。相同的电路配置可以用于每个电路124和126。电路124与电路126之间的区别在于节点A和B与电源线104和106的连接。更具体地，电路124以与电路126相反的极性被连接，如下所述。
电路124/126各自包括ESD检测电路42和触发信号调节电路44。ESD检测电路42由电阻电容式(RC)电路形成，该RC电路包括与电容器52串联连接在节点A与节点B之间的电阻器50。电阻器50的第一端子连接到节点B，并且电阻器50的第二端子连接到节点56。电容器52的第一板连接到节点56，并且电容器52的第二板连接到节点A。ESD检测电路42进一步包括与电容器52并联连接的二极管54，其中阳极端子连接到节点56，并且阴极端子连接到节点A。被配置作为电容器的n沟道MOSFET器件58与电阻器50并联连接，其中栅极端子连接到节点56，并且源极和漏极端子都连接到节点B。
触发信号调节电路44包括分别彼此串联连接的第一反相器电路60和第二反相器电路62。反相器电路60和62由节点A和B供电，其中反相器电路60的输入连接到节点56，反相器电路60的输出连接到反相器电路62的输入，并且反相器电路62的输出36生成触发信号(TRIGP或TRIGN)。
正电源范围ESD检测器和预驱动器电路124使其节点A连接到电源线104并且使其节点B连接到电源线106。利用该第一极性连接，正电源范围ESD检测器和预驱动器电路124将操作为分别检测由正ESD应力事件引起的电源线104和106中的瞬态电压差(例如，上升时间检测)，并且响应于此而生成正触发信号TRIGP。相反，负电源范围ESD检测器和预驱动器电路126使其节点B连接到电源线104并且使其节点A连接到电源线106。利用该第二极性连接(与第一极性连接相反)，负电源范围ESD检测器和预驱动器电路126将操作为分别检测由负ESD应力事件引起的电源线104和106中的瞬态电压差(例如，上升时间检测)，并且响应于此而生成负触发信号TRIGN。
再次参考图3，触发电路122进一步包括选择逻辑电路130，选择逻辑电路130操作为控制正触发信号TRIGP和/或负触发信号TRIGN的传递以生成触发信号TS。选择逻辑电路130耦合到电源线104和106。在正ESD应力事件的情况下，从正电源范围ESD检测器和预驱动器电路124输出的正触发信号TRIGP被传递通过选择逻辑电路130，以产生触发信号TS。在负ESD应力事件的情况下，从负电源范围ESD检测器和预驱动器电路126输出的负触发信号TRIGN被传递通过选择逻辑电路130，以产生触发信号TS。
现在参考图5，图5示出了选择逻辑电路130的电路图。选择逻辑电路130包括第一CMOS传输门132，第一CMOS传输门132由彼此源极漏极并联连接的p沟道MOSFET器件134和n沟道MOSFET器件136形成。具体地，器件134和136的漏极端子被连接以接收从正电源范围ESD检测器和预驱动器电路124输出的正触发信号TRIGP，并且器件134和136的源极端子连接到开关电路102的栅极。器件134和136的源极连接到晶体管体。器件134和136的栅极端子被连接以接收适当的偏置电压以作为传输门进行操作。选择逻辑电路130进一步包括第二CMOS传输门142，第二CMOS传输门142由彼此源极漏极并联连接的p沟道MOSFET器件144和n沟道MOSFET器件146形成。具体地，器件144和146的漏极端子被连接以接收从负电源范围ESD检测器和预驱动器电路126输出的负触发信号TRIGN，并且器件144和146的源极端子连接到开关电路102的栅极。器件144和146的源极连接到晶体管体。器件144和146的栅极端子被连接以接收适当的偏置电压以作为传输门进行操作。
现在参考图6A至图6C，图6A至图6C示出了说明针对正ESD应力事件的图3电路的操作的波形。图6A示出了针对正ESD应力事件的ESD电压。图6B示出了响应于检测到图6A的ESD事件而从正电源范围ESD检测器和预驱动器电路124输出的正触发信号TRIGP的电压。图6B进一步示出了由选择逻辑电路130响应于正触发信号TRIGP而生成的触发信号TS的电压。图6C示出了响应于通过触发信号TS的驱动而传递通过开关电路102的电流。
现在参考图7A至图7C，图7A至图7C示出了说明针对负ESD应力事件的图3电路的操作的波形。图7A示出了针对负ESD应力事件的ESD电压。图7B示出了响应于检测到图7A的ESD事件而从负电源范围ESD检测器和预驱动器电路126输出的负触发信号TRIGN的电压。图7B进一步示出了由选择逻辑电路130响应于负触发信号TRIGN而生成的触发信号TS的电压。图7C示出了响应于通过触发信号TS的驱动而传递通过开关电路102的电流。
如图6A至图6C和图7A至图7C所示的电路100的操作涉及在3KV最坏情况下的人体模型(HBM)。
对于本领域技术人员很清楚的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变化。因此，本发明旨在覆盖落入所附权利要求及其等同物的范围内的对本发明的修改和变化。

Claims (17)

1.一种静电放电(ESD)保护电路，包括：
第一电源线；
第二电源线；
MOSFET开关电路，具有连接到所述第一电源线的第一导电端子、连接到所述第二电源线的第二导电端子、以及栅极控制端子；
第一触发电路，被配置为响应于在所述第一电源线和所述第二电源线中的一个或多个电源线处检测到正ESD事件而生成正触发信号；
第二触发电路，被配置为响应于在所述第一电源线和所述第二电源线中的一个或多个电源线处检测到负ESD事件而生成负触发信号；以及
传递电路，被配置为传递所述正触发信号和所述负触发信号以用于施加到所述MOSFET开关电路的所述栅极端子。
2.根据权利要求1所述的电路，进一步包括功能电路，所述功能电路针对电源而电耦合到所述第一电源线和所述第二电源线。
3.根据权利要求1所述的电路，其中所述MOSFET开关电路的所述第一导电端子是连接到所述第一电源线的漏极端子，并且所述MOSFET开关电路的所述第二导电端子是连接到所述第二电源线的源极端子。
4.根据权利要求1所述的电路，其中所述第一触发电路包括耦合在所述第一电源线与所述第二电源线之间的第一电阻电容式ESD检测电路，并且其中所述第二触发电路包括耦合在所述第一电源线与所述第二电源线之间的第二电阻电容式ESD检测电路。
5.根据权利要求4所述的电路，
其中所述第一电阻电容式ESD检测电路包括具有连接到所述第二电源线的第一端子的第一电阻器、具有连接到所述第一电源线的第一端子的第一电容器，所述第一电阻器的第二端子和所述第一电容器的第二端子在第一中间节点处彼此连接；以及
其中所述第二电阻电容式ESD检测电路包括具有连接到所述第一电源线的第一端子的第二电阻器、具有连接到所述第二电源线的第一端子的第一电容器，所述第二电阻器的第二端子和所述第二电容器的第二端子在第二中间节点处彼此连接。
6.根据权利要求5所述的电路，进一步包括：
第一预驱动器电路，具有耦合到所述第一中间节点的输入和生成所述正触发信号的输出；以及
第二预驱动器电路，具有耦合到所述第二中间节点的输入和生成所述负触发信号的输出。
7.根据权利要求1所述的电路，其中所述传递电路包括：
第一传递电路，包括彼此并联连接的第一n沟道MOSFET和第一p沟道MOSFET，所述第一n沟道MOSFET的漏极端子和所述第一p沟道MOSFET的漏极端子被连接以接收所述正触发信号，并且所述第一n沟道MOSFET的源极端子和所述第一p沟道MOSFET的源极端子被连接以生成触发控制信号以用于施加到所述MOSFET开关电路的所述栅极端子；以及
第二传递电路，包括彼此并联连接的第二n沟道MOSFET和第二p沟道MOSFET，所述第二n沟道MOSFET的漏极端子和所述第二p沟道MOSFET的漏极端子被连接以接收所述负触发信号，并且所述第二n沟道MOSFET的源极端子和所述第二p沟道MOSFET的源极端子被连接以生成所述触发控制信号以用于施加到所述MOSFET开关电路的所述栅极端子。
8.根据权利要求1所述的电路，其中所述第一触发电路和所述第二触发电路中的每个触发电路包括：
电阻电容式ESD检测电路；
第一反相器电路，具有耦合到所述电阻电容式ESD检测电路的输出的输入；以及
第二反相器电路，具有耦合到所述第一反相器电路的输出的输入和被配置为生成相应的正触发信号或负触发信号的输出。
9.根据权利要求8所述的电路，其中所述第一触发电路的所述电阻电容式ESD检测电路以第一极性耦合到所述第一电源线和所述第二电源线，并且所述第二触发电路以第二极性耦合到所述第一电源线和所述第二电源线，并且其中所述第一极性和所述第二极性相反。
10.一种静电放电(ESD)保护电路，包括：
第一电源线；
第二电源线；
开关电路，具有连接到所述第一电源线的第一导电端子、连接到所述第二电源线的第二导电端子、以及开关控制端子；
第一触发电路，被配置为响应于在所述第一电源线和所述第二电源线中的一个或多个电源线处检测到正ESD事件而生成正触发信号；以及
第二触发电路，被配置为响应于在所述第一电源线和所述第二电源线中的一个或多个电源线处检测到负ESD事件而生成负触发信号；
其中所述开关电路响应于所述正触发信号和所述负触发信号中的每个触发信号而被驱动。
11.根据权利要求10所述的电路，进一步包括功能电路，所述功能电路针对电源而电耦合到所述第一电源线和所述第二电源线。
12.根据权利要求10所述的电路，其中所述开关电路的所述第一导电端子是连接到所述第一电源线的MOSFET漏极端子，并且所述开关电路的所述第二导电端子是连接到所述第二电源线的MOSFET源极端子。
13.根据权利要求10所述的电路，其中所述第一触发电路包括耦合在所述第一电源线与所述第二电源线之间的第一电阻电容式ESD检测电路，并且其中所述第二触发电路包括耦合在所述第一电源线与所述第二电源线之间的第二电阻电容式ESD检测电路。
14.根据权利要求13所述的电路，
其中所述第一电阻电容式ESD检测电路包括具有连接到所述第二电源线的第一端子的第一电阻器、具有连接到所述第一电源线的第一端子的第一电容器，所述第一电阻器的第二端子和所述第一电容器的第二端子在第一中间节点处彼此连接；以及
其中所述第二电阻电容式ESD检测电路包括具有连接到所述第一电源线的第一端子的第二电阻器、具有连接到所述第二电源线的第一端子的第一电容器，所述第二电阻器的第二端子和所述第二电容器的第二端子在第二中间节点处彼此连接。
15.根据权利要求14所述的电路，进一步包括：
第一预驱动器电路，具有耦合到所述第一中间节点的输入和生成所述正触发信号的输出；以及
第二预驱动器电路，具有耦合到所述第二中间节点的输入和生成所述负触发信号的输出。
16.根据权利要求10所述的电路，其中所述第一触发电路和所述第二触发电路中的每个触发电路包括：
电阻电容式ESD检测电路；
第一反相器电路，具有耦合到所述电阻电容式ESD检测电路的输出的输入；以及
第二反相器电路，具有耦合到所述第一反相器电路的输出的输入和被配置为生成相应的正触发信号或负触发信号的输出。
17.根据权利要求16所述的电路，其中所述第一触发电路的所述电阻电容式ESD检测电路以第一极性耦合到所述第一电源线和所述第二电源线，并且所述第二触发电路以第二极性耦合到所述第一电源线和所述第二电源线，并且其中所述第一极性和所述第二极性相反。
CN201811401979.8A 2017-12-20 2018-11-22 用于静电放电保护的全摆幅正到负mosfet电源钳位 Active CN109950889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/848,288 US11081881B2 (en) 2017-12-20 2017-12-20 Full swing positive to negative MOSFET supply clamp for electrostatic discharge (ESD) protection
US15/848,288 2017-12-20

Publications (2)

Publication Number Publication Date
CN109950889A true CN109950889A (zh) 2019-06-28
CN109950889B CN109950889B (zh) 2022-06-24

Family

ID=66816432

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201821933656.9U Active CN209419212U (zh) 2017-12-20 2018-11-22 静电放电保护电路
CN201811401979.8A Active CN109950889B (zh) 2017-12-20 2018-11-22 用于静电放电保护的全摆幅正到负mosfet电源钳位

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201821933656.9U Active CN209419212U (zh) 2017-12-20 2018-11-22 静电放电保护电路

Country Status (2)

Country Link
US (1) US11081881B2 (zh)
CN (2) CN209419212U (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314177A (zh) 2017-03-29 2023-06-23 意法半导体国际有限公司 使用遂穿场效应晶体管和碰撞电离mosfet器件的静电放电保护电路
US11081881B2 (en) * 2017-12-20 2021-08-03 Stmicroelectronics International N.V. Full swing positive to negative MOSFET supply clamp for electrostatic discharge (ESD) protection
US11063429B2 (en) * 2018-04-12 2021-07-13 Stmicroelectronics International N.V. Low leakage MOSFET supply clamp for electrostatic discharge (ESD) protection
US11025054B2 (en) * 2018-04-18 2021-06-01 Ememory Technology Inc. Electrostatic discharge protection device
KR102501696B1 (ko) * 2018-06-18 2023-02-21 에스케이하이닉스 주식회사 전압 클램핑 회로, 이를 포함하는 반도체 장치 및 반도체 시스템
CN109193601B (zh) * 2018-09-25 2020-04-21 华为技术有限公司 一种esd保护电路
US11095286B2 (en) * 2019-06-12 2021-08-17 Skyworks Solutions, Inc. Electrostatic discharge clamp topology
CN114172137B (zh) * 2020-11-03 2024-06-28 台湾积体电路制造股份有限公司 用于静电放电保护的电路和方法
US12107416B2 (en) * 2021-12-17 2024-10-01 Gan Systems Inc. Integrated bidirectional ESD protection circuit for power semiconductor switching devices
US11929609B2 (en) * 2022-05-04 2024-03-12 Renesas Design Technology Inc. Surge protection circuit
US11923764B1 (en) * 2022-08-10 2024-03-05 Texas Instruments Incorporated Electrostatic discharge circuit for switching mode power supply

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412216A (zh) * 2013-07-31 2013-11-27 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN104638622A (zh) * 2013-11-13 2015-05-20 瑞昱半导体股份有限公司 静电放电保护电路
CN105449654A (zh) * 2014-08-27 2016-03-30 瑞昱半导体股份有限公司 静电放电保护电路
CN106505066A (zh) * 2015-09-03 2017-03-15 联咏科技股份有限公司 静电放电保护电路
CN209419212U (zh) * 2017-12-20 2019-09-20 意法半导体国际有限公司 静电放电保护电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5912494A (en) * 1996-04-02 1999-06-15 Winbond Electronics Corporation Internal ESD protection structure with contact diffusion
DE19750922C1 (de) * 1997-11-17 1998-12-17 Sgs Thomson Microelectronics Integrierte Schaltung mit geschaltetem Kondensator
US8144441B2 (en) * 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
US8730625B2 (en) * 2011-09-22 2014-05-20 Freescale Semiconductor, Inc. Electrostatic discharge protection circuit for an integrated circuit
US9214806B1 (en) * 2014-08-05 2015-12-15 Mediatek Inc. ESD protecting circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412216A (zh) * 2013-07-31 2013-11-27 格科微电子（上海）有限公司 静电放电检测电路及处理系统
CN104638622A (zh) * 2013-11-13 2015-05-20 瑞昱半导体股份有限公司 静电放电保护电路
CN105449654A (zh) * 2014-08-27 2016-03-30 瑞昱半导体股份有限公司 静电放电保护电路
CN106505066A (zh) * 2015-09-03 2017-03-15 联咏科技股份有限公司 静电放电保护电路
CN209419212U (zh) * 2017-12-20 2019-09-20 意法半导体国际有限公司 静电放电保护电路

Also Published As

Publication number Publication date
CN109950889B (zh) 2022-06-24
CN209419212U (zh) 2019-09-20
US11081881B2 (en) 2021-08-03
US20190190256A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
CN209419212U (zh) 静电放电保护电路
US10468870B2 (en) Electrostatic protection circuit
US6400540B1 (en) Clamp circuit to prevent ESD damage to an integrated circuit
CN107528304B (zh) 瞬态电压保护电路、装置和方法
KR100854008B1 (ko) 정전기 방전으로부터 전기 엘리먼트를 보호하는 방법 및 장치
CN108028251B (zh) 静电放电保护装置以及电路设备
US20140368958A1 (en) Electrostatic protection circuit
CN106505066A (zh) 静电放电保护电路
US8179647B2 (en) ESD power clamp for high-voltage applications
US20150214732A1 (en) Semiconductor circuit
CN101702508B (zh) 双向阻断型浪涌保护器件
CN105932657A (zh) 低导通电阻阻断型浪涌保护器件
US20200059228A1 (en) Fault tolerant low leakage switch
CN105957863A (zh) 静电保护电路
US20120307405A1 (en) Integrated circuit having electrostatic discharge protection
WO2023055823A1 (en) Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
CN102227808B (zh) 静电放电保护电路
US8116048B1 (en) ESD protection for differential output pairs
CN112821366A (zh) 双向静电防护电路
US11195825B2 (en) Multi-diode semiconductor device and method of operation therefor
JP2014241393A (ja) 半導体回路
US11303118B2 (en) Overvoltage protection
CN115955223A (zh) 具备静电放电保护的晶体管开关
WO2017143998A1 (zh) 晶体管的驱动电路
US7606013B2 (en) Electro-static discharge protection circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant