JP5771330B2

JP5771330B2 - 静電気放電保護用回路装置

Info

Publication number: JP5771330B2
Application number: JP2014523299A
Authority: JP
Inventors: ヴォルフガングラインプレヒト，
Original assignee: Ams AG
Current assignee: Ams Osram AG
Priority date: 2011-08-05
Filing date: 2012-07-30
Publication date: 2015-08-26
Anticipated expiration: 2032-07-30
Also published as: KR20140040279A; CN103765715B; CN103765715A; WO2013020853A1; JP2014523145A; DE102011109596A1; KR101606298B1; US9397495B2; US20140240877A1; DE102011109596B4

Description

本発明は、静電気放電保護用の回路装置に関する。

集積回路は、静電気放電によって重大な損傷を与えられ、あるいは破壊すらされてしまう。静電気放電（Electrostatic Discharge, ESD）によって、たとえば集積回路の接続端子で過電圧が生成されると、この回路を通る大電流が生じ得る。集積回路の個々の構成部分がこのような大電流に曝されない場合でも、この構成部分が損傷し、このため場合によっては集積回路全体が損傷され得る。

このため、集積回路にはますますＥＳＤ保護装置が使用される。この保護装置は静電気放電が生じた際に、放電をバイパスさせるための他の電流路を別に形成する。このような保護回路は、たとえば閾値電圧を越えるかまたはパルス状の過電圧が発生することによって起動される。

静電気放電に対する充分な保護を得るためには、高い感度を有する適合したトリガ回路が用いられる。しかしながら、ＥＳＤパルスの発生の際には、実際の過電圧パルスの前に、電圧上昇が発生し、これが保護回路の信頼性に影響を与える。このような電圧過上昇は、とりわけ集積回路のＥＳＤ耐性を調べる試験の際あるいは試験装置において発生し得る。これは、このような試験の有効性が制限される結果をもたらす。さらに、従来のＥＳＤ保護回路の応答特性は不十分であり、これによって集積回路は、静電気放電に対して制限された信頼性で保護されることになる。

本発明の課題は、静電気放電に対する信頼性のある手法を提供することである。

上記の課題は、独立請求項に記載の発明により解決される。実施形態例および変形例は、それぞれ従属項に記載されている。

たとえば静電気放電に対する保護のための回路装置の１つの実施形態は、第１の接続端子と第２の接続端子との間を迂回するのに適合したバイパス装置（Ableitvorrichtung）の他に、この第１および第２の接続端子の間に補償装置（Kompensationsvorrichtung）が追加で接続される。このバイパス装置は、たとえば独立した、あるいは組み込まれたトリガ部が接続されたバイパストランジスタを備える。補償装置は、たとえば上記の第１および第２の接続端子の間の電圧の振る舞いを監視し、静電気放電に先だって、たとえばチャージ（Ladungen）に基づいて過電圧をバイパスする。しかしながら、実際の静電気放電は、好ましくはバイパス装置でバイパスされる。とりわけこのバイパス装置の応答特性は、バイパスされたプリチャージ（Vor-Ladungen）によって改善される。

回路装置の１つの実施形態によれば、この補償装置は第１の抵抗と電界効果トランジスタとの直列回路を備え、この直列回路は第１の接続端子と第２の接続端子との間に接続されている。この第１の抵抗と電界効果トランジスタとの間の接続ノードは、第２の抵抗とコンデンサとを備えるＲＣ直列回路を介してこの電界効果トランジスタのゲート端子と接続されている。このＲＣ直列回路は、上記の接続ノードと電界効果トランジスタのゲート端子との間でローパスフィルタとして機能する。

この回路装置が動作しているときには、この電界効果トランジスタは、ゲート端子への適切な電圧によってＯＮ制御され（aufgesteuert）、たとえば第１の接続端子のプリチャージによる過電圧は、第１の抵抗およびこの電界効果トランジスタの制御経路を介して第２の接続端子に導かれてバイパスされる。特にバイパスはバイパス電流によって行われ、このバイパス電流は特に第１の抵抗の値によって決定されている。たとえば、この第１の抵抗の値を最大で１ｋΩに設定すると、電界効果トランジスタの電流制限を可能とし、また充分かつ信頼性のある、過電圧のバイパスも可能とすることができる。

過電圧または第１の接続端子のプリチャージに基づくプリチャージ電圧は、たとえば数十Ｖ程度である。好ましくない場合には、このプリチャージ電圧は、ＥＳＤ保護回路の絶縁破壊電圧のほとんどすぐ下まで上昇する。

電界効果トランジスタの制御経路の電流制限を行う、この第１の抵抗を介して、たとえば電界効果トランジスタのスナップバック（Spannungsruckschlag）が阻止される。

ＲＣ直列回路のコンデンサは、ミラーコンデンサのように作用し、第１の接続端子での低周波電圧は、電界効果トランジスタをＯＮ制御（aufsteuern）することができる。これに対し高周波信号は、フィルターすなわちフィルター除去され、これにより電界効果トランジスタのＯＮ制御には関与しない。とりわけ、たとえばプリチャージ電圧は、ＥＳＤパルスと比較すると、直流のように作用する。これはプリチャージは実際のＥＳＤパルスより長時間維持されるからである。

電界効果トランジスタのＯＮ制御の際には、たとえば第１の接続端子での電圧は、少なくともこの電界効果トランジスタの閾値電圧まで放電される。

様々な実施形態で、第１の接続端子での静電気放電のパルスが、電界効果トランジスタのゲート端子に対しては、フィルタあるいはフィルタ除去されるように、ＲＣ直列回路がスケーリングされる。たとえばＥＳＤパルスの立ち上がり時間は約２０ｎｓである。ここで、コンデンサおよび第２の抵抗は、ＲＣ直列回路の時定数が通常のＥＳＤパルスの立ち上がり時間より長くなるように、スケーリングされる。

他の実施形態では、このＲＣ直列回路は、特に電界効果トランジスタのゲート端子に対して、第１の接続端子での既知の立ち上がり時間を有する有効信号（Nutzsignal）のエッジ（Flanke）がフィルタあるいはフィルタ除去される。たとえば、第１の接続端子が入力／出力端子であると、これを介してパルス状の有効信号が伝搬される。このようなパルス状の有効信号の信号形状は、通常はある限界値で規定され、有効信号の信号エッジの立ち上がり時間はほぼ既知である。コンデンサおよび第２の抵抗は、パルス形状の有効信号が、エッジの急峻さに基づいて、電界効果トランジスタのゲート端子に到達しないように、またこれによりこの有効信号に基づく電界効果トランジスタのＯＮ制御が行われないように選択される。

ＲＣ直列回路のスケーリングは、とりわけローパスフィルタの遮断周波数に関して、とりわけＥＳＤパルスについても、またパルス形状の有効信号についても行われ、これら両者に対して所望の応答が得られるようにされる。

第２の接続端子は、回路装置の様々な実施形態で、基準電位端子または電源電位端子である。たとえば電界効果トランジスタがｎチャネル電界効果トランジスタで実装されると、この場合には第１の接続端子から第２の接続端子へのバイパスが行われ、この第２の接続端子は基準電位端子または接地電位端子として実装される。他の実施形態で、この電界効果トランジスタはｐチャネル電界効果トランジスタで実装されると、この場合には電源電位端子へのバイパスが行われる。

この電界効果トランジスタは、低電圧アプリケーションまたは高電圧アプリケーションに適用することができる。進歩する技術に関連して、低電圧アプリケーションは、たとえば電界効果トランジスタのゲート端子の最高電圧が５Ｖ，３．３Ｖ，または１．８Ｖとなっている。しかしながら一般的に高電圧領域は、低電圧領域とは逆に、とりわけ集積回路においては、要求されている動作電圧が電界効果トランジスタの酸化ゲートの絶縁破壊電圧を越えるように設定されかねない。これに対応して、この高電圧アプリケーションの場合には、電界効果トランジスタのゲート端子での電圧制限を行うことが望ましい。

これに対応して、回路装置の１つの実施形態では、補償装置は、電界効果トランジスタのゲート端子と第２の接続端子との間に、電圧リミッタを備える。この電圧リミッタは、電界効果トランジスタのゲート電圧を電界効果トランジスタのゲート絶縁破壊電圧より小さくするように設定されている。これによって、高電圧アプリケーションの場合でも、確実で信頼性の高い回路装置の動作を保証することができる。

たとえばこの電圧リミッタは、様々な実施形態例において複数のダイオードあるいはダイオードとして接続されたトランジスタを備える。ここでこれらのダイオードの各々あるいはダイオードとして接続されたトランジスタの各々は、規定の順方向電圧を有し、これによって、電界効果トランジスタのゲート端子での限界値は個々の順方向電圧の和で与えられる。この結果、要求された限界値と既知の順方向電圧とから、必要なダイオードの数あるいはダイオードとして接続されたトランジスタの数が求められる。

様々な実施形態で、この回路装置は、集積回路を、とりわけ組み込まれていない状態で保護する。ただし、集積回路は、組み込まれた状態では、このような保護は要求されておらず、あるいは必要でない。たとえば、人による接続端子への接触に基づく静電気放電に対する保護は、主に集積回路が組み込まれていない状態で必要である。

もう１つの実施形態では、この回路装置は、たとえば停止装置を備える。この停止装置は、停止信号に基づいて、電界効果トランジスタのゲート端子と第２の接続端子とを接続し、特に低抵抗で接続する。このゲート端子の第２の接続端子との接続によって、電界効果トランジスタのＯＮ制御およびこれによる第１および第２の接続端子間の導通チャネルの形成が阻止される。これに伴い、補償装置は、対応した停止信号によって停止される。

たとえば、この停止装置は、電界効果トランジスタのゲート端子を第２の接続端子に接続するトランジスタスイッチを備える。これにより、このトランジスタスイッチがＯＮ制御されると、補償装置は停止される。

様々な実施形態において、このトランジスタスイッチはバイアス電流によって制御可能である。たとえばこのバイアス電流はバイアス電流源から供給されるが、このバイアス電流源は保護される集積回路の一部であり得る。とりわけこのスイッチングトランジスタを制御するバイアス電流は、充分な駆動電圧が存在するという場合に供給される。

このトランジスタスイッチは、電源電位端子における電圧に基づいて制御することができる。たとえばパワーオンリセットすなわちＰＯＲスイッチが設けられ、このスイッチは充分な駆動電圧が存在する場合に、この回路の稼働状態を示すデジタル信号を供給する。このトランジスタスイッチは、このデジタル信号によって、上記の補償装置を停止するようにＯＮ制御される。

上記の様々な実施形態は、使用目的に適合した回路装置、とりわけ適合した補償装置を得るために任意に組み合わせることができる。

本発明は、複数の実施形態について図を参照して以下に詳細に説明される。機能あるいは作用が同等の要素はここでは同じ符号としている。以下の図において、同じ符号の要素について、図中の各要素の説明および定義は同様である。

静電気放電保護用の回路装置の実施形態を示す図である。静電気放電保護用の回路装置のもう１つの実施形態を示す図である。静電気放電保護用の回路装置のもう１つの実施形態を示す図である。静電気放電保護用の回路装置のもう１つの実施形態を示す図である。

図１は、静電気放電保護用の回路装置の１つの実施形態を示す。この実施形態では、第１の接続端子ＩＯと第２の接続端子ＶＳＳとの間にバイパス装置ＥＣＬが接続されている。この第１の接続端子は、たとえば入力／出力端子であるが、第２の接続端子ＶＳＳは、たとえば基準電位端子または接地電位端子である。さらに、これら第１および第２の接続端子ＩＯ，ＶＳＳの間には、補償装置１が接続されており、この補償装置は第１の抵抗ＲＳとｎチャネル電界効果トランジスタＴ１とを備える。ここでこの第１の抵抗が第１の接続端子ＩＯでの第１の端子と、トランジスタＴ１のドレイン端子での第２の端子とに接続されているが、このトランジスタＴ１のソース端子は、第２の接続端子ＶＳＳと接続されている。この第１の抵抗ＲＳとトランジスタＴ１との間の接続ノードＫ１は、第２の抵抗ＲＦとコンデンサＣＦとからなるＲＣ直列回路を介してこのトランジスタＴ１のゲート端子Ｇ１と接続されている。

バイパス装置ＥＣＬは、たとえば第１の接続端子ＩＯと第２の接続端子ＶＳＳとの間でのＥＳＤ発生による静電気放電をバイパスするように配設されている。このバイパス装置は、たとえばここでは一般的な電界効果トランジスタまたはバイポーラトランジスタを備え、あるいはより高電圧をバイパスするための他の公知の半導体素子を備える。さらに、様々な実施形態で、このようなバイパス装置は、第１の接続端子ＩＯでの適合した電圧の印加または適合したパルスの生成の際にバイパス素子を制御するように作用する、適合したトリガ装置を備える。

このバイパス装置ECLの動作信頼性試験の場合および実際のＥＳＤパルスが第１の接続端子ＩＯに生じる場合では、いわゆるこの第１の接続端子への、たとえば帯電源（geladenen Quelle）の近接によるプリチャージが起こり、これによりこの第１の接続端子ＩＯでのプリチャージ電圧が生成される。このようなプリチャージ電圧は、通常では高速に発生するＥＳＤパルスに比べ、低周波成分のみを含んでいる。ＲＣ直列回路ＲＦ，ＣＦは、この際このプリチャージ電圧の低い周波数成分が、ミラーコンデンサとして作用するコンデンサＣＦを介して、トランジスタＴ１のゲート端子Ｇ１に到達してこのトランジスタＴ１の制御経路をＯＮ制御するように、スケーリングされている。このプリチャージあるいはプリチャージ電圧は、次に第１の抵抗ＲＳおよびＯＮ制御されたトランジスタＴ１を介して第２の接続端子ＶＳＳに流れる。これに伴い、第１の接続端子での電圧は少なくともトランジスタＴ１の閾値電圧まで低下する。

実際のＥＳＤパルスのプリチャージのバイパスが行われた後、または行われる時に、このＥＳＤパルスが上記のバイパス装置によって良好に検知され、このＥＳＤパルスのバイパスが高い信頼性で行われる。さらに、このバイパス装置でのトリガー発生はより高速に行うことができ、ＥＳＤパルスによって起こり得る障害状態が速やかに解消される。ＥＳＤパルスによる電圧が、ＲＣ直列回路ＲＦ，ＣＦのフィルタ作用のためにゲート端子Ｇ１に到達せず、したがって実際のＥＳＤパルスの場合にはトランジスタＴ１の望ましくないＯＮ制御は行われない。

このＲＣ回路ＲＦ，ＣＦは、様々な実施形態においてとりわけ、第１の接続端子ＩＯでのＥＳＤパルスでも、パルス状の有効信号でもトランジスタＴ１がＯＮ制御されないようにスケーリングされる。このため、とりわけローパスフィルタとして作用するＲＣ直列回路ＲＦ，ＣＦの時定数は、適切な抵抗およびコンデンサのスケーリングにより、この時定数がパルスエッジあるいはＥＳＤパルスの予測される立ち上がり時間より長くなるように選択される。さらに、ＲＣ直列回路ＲＦ，ＣＦのスケーリングの際には、トランジスタＴ１のゲートとドレインとの間のコンデンサ容量も考慮されてよい。このＲＣ直列回路ＲＦ，ＣＦはこのように、第１の接続端子とゲート端子Ｇ１との間のローパスフィルタのように作用する。

このＲＣ回路ＲＦ，ＣＦを用いて、とりわけ第１の接続端子でのプリチャージ電圧の瞬時的な波形が、電界効果トランジスタＴ１をＯＮ制御し、プリチャージ電圧をバイパスするために、ゲート端子Ｇ１に入力されることができる。

たとえば、この第１の抵抗ＲＳの値を最大で１ｋΩに設定すると、電界効果トランジスタＴ１の電流制限を可能とし、また充分かつ信頼性のある、過電圧のバイパスも可能とすることができる。電界効果トランジスタの制御経路の電流制限を行う、この第１の抵抗ＲＳを介して、たとえば電界効果トランジスタＴ１のスナップバック（Spannungsruckschlag）が阻止される。

図２は、静電気放電保護用の回路装置のもう１つの実施形態を示し、特に図１に示す実施形態の変形例を形成する。図１に示す要素に追加されているものでは、補償装置１は、トランジスタＴ１のゲート端子Ｇ１と第２の接続端子ＶＳＳとの間に接続された電圧リミッタ２を備える。この電圧リミッタ２は複数の、ダイオードとして接続されたトランジスタＴ２，Ｔ３，Ｔ４を備える。これらのトランジスタＴ２，Ｔ３，Ｔ４は、たとえばｎチャネル電界効果トランジスタで実装されている。

補償装置１は、さらに停止装置３を備え、この停止装置は、そのゲート端子Ｇ１が第２の接続端子ＶＳＳと接続されたトランジスタＴ５を含む。トランジスタスイッチＴ５は、他のもう１つのカレントミラートランジスタＴ６に接続されており、この制御経路はバイアス電流源４から電源供給されている。このバイアス電流源４は、電源電位端子ＶＤＤと接続されている。

この電圧リミッタ２によって、トランジスタＴ２，Ｔ３，Ｔ４がそれぞれ、ゲート端子Ｇ１でのゲート電圧は所定の値に上昇することができる。この所定の値はトランジスタＴ２，Ｔ３，Ｔ４の順方向電圧に対応する。これによって、ゲート端子Ｇ１でのゲート電圧が、このトランジスタＴ１のゲート酸化層が損傷または破損される電圧である許容ゲート絶縁破壊電圧より上昇することを阻止することができる。したがって、この回路装置あるいは保護される集積回路の通常の動作においても、上記のトランジスタＴ１のゲート絶縁破壊電圧より高い電圧が発生する場合に、このような電圧リミッタはとりわけ望ましいものである。

ここでは３つのトランジスタＴ２、Ｔ３、Ｔ４のみが示されているが、この電圧制限を確定するためにダイオードとして接続されるトランジスタをさらに直列に接続して、所望の電圧制限を行ってよい。トランジスタＴ１の適切なスケーリングを行う場合は、特にそのゲート絶縁破壊電圧に関しては、この電圧リミッタ２は省いてもよい。

この停止装置３を用いて、トランジスタＴ５のＯＮ制御を行うことによって、ゲート端子Ｇ１と第２の接続端子ＶＳＳとの間に低抵抗接続を形成することができる。これにより、トランジスタＴ１のＯＮ制御および導通チャネルの形成を阻止される。これに伴い、補償装置１は、そのバイパス機能が停止される。

たとえば、保護される集積回路の動作中では、第１の接続端子ＩＯの電圧が他にバイパスされることを阻止することが望ましい。このため、適切な電源電圧の電源電位端子ＶＤＤへの印加の際には、バイアス電流源４を介して適切なバイアス電流が生成され、このバイアス電流は、トランジスタＴ６のＯＮ制御およびトランジスタＴ５のカレントミラー回路のために作用する。この結果、この補償装置１は、停止信号として適切なバイアス電流を供給することによって、あるいは適切な電源電圧を供給することによって停止される。

この停止装置３は、とりわけ補償装置２が、保護される回路が取付けられていない状態でのみ動作可能である場合に有利である。この取付けられていない状態では、すなわち電源電圧が無いために停止信号が供給されず、したがってこの補償装置１は動作中である。実際のＥＳＤパルスに先だって、プリチャージに基づく過電圧がバイパスされることができ、これに対しこの回路装置を有する集積回路の取付け後、あるいは動作中に、供給される電源電圧に基づいて補償装置１が自動停止される。

図３は、静電気放電保護用の回路装置のもう１つの実施形態を示し、図１に示す実施形態あるいは図２に示す実施形態の変形例である。図２に示す実施形態と異なり、停止装置３は、ゲート端子Ｇ１と第２の接続端子ＶＳＳとの間に接続されたトランジスタＴ５のみを備える。このトランジスタＴ５は、パワーオンリセット回路５によって駆動される。このパワーオンリセット回路は、電源電圧端子ＶＤＤに充分な電源電圧がある場合に、停止装置３あるいはトランジスタＴ５の停止信号として作用する適切な信号を生成する。その他、図３に示す実施形態での停止の原理は、図２で説明した原理の通りである。

上記に記載した実施形態では、第１の抵抗ＲＳおよび電界効果トランジスタＴ１の直列回路は、入力／出力端子と基準電位端子との間に接続されており、ここでトランジスタＴ１は、ｎチャネル電界効果トランジスタとして実装されている。しかしながら、様々な実施形態および変形例では、ｐチャネル電界効果トランジスタを用いることもでき、この際には極性の適切なマッチングが考慮される。

図４は、図１に示す実施形態の変形例である、静電気放電保護用の回路装置の１つの実施形態を示す。ここでこの電界効果トランジスタＴ１は、ｐチャネル電界効果トランジスタとして実装されており、そのソース端子は電源電位端子ＶＤＤに接続されている。この電源電位端子ＶＤＤは、同時に第２の接続端子を形成し、これに対し第１の接続端子ＩＯはここでも入力／出力端子によって形成されている。第１の抵抗ＲＳ、バイパス装置ＥＣＬおよびＲＣ直列回路ＲＦ，ＣＦは、それぞれ上記で説明した実施形態で示す要素に対応する。

これに対応して、図４に示す実施形態の動作および作用は、図１に示す実施形態で極性の変更を考慮したものと同じかまたは同様である。図２および図３に示す変形例あるいは応用例では、とりわけ電圧リミッタ２および停止装置３は、図４に示す実施形態を補完している。

Claims

第１の接続端子（ＩＯ）と第２の接続端子（ＶＤＤ，ＶＳＳ）との間での静電気放電のバイパスに適したバイパス装置（ＥＣＬ）と、
補償装置（１）であって、第１の抵抗（ＲＳ）および電界効果トランジスタ（Ｔ１）の直列回路が前記第１の接続端子（ＩＯ）と前記第２の接続端子（ＶＤＤ，ＶＳＳ）との間に接続され、前記第１の抵抗（ＲＳ）と前記電界効果トランジスタ（Ｔ１）との間の接続ノード（Ｋ１）がＲＣ直列回路（ＲＦ，ＣＦ）を介して前記電界効果トランジスタ（Ｔ１）のゲート端子（Ｇ１）に接続され、前記ＲＣ直列回路（ＲＦ，ＣＦ）は第２の抵抗（ＲＦ）とコンデンサ（ＣＦ）とを有し、前記接続ノード（Ｋ１）と前記ゲート端子（Ｇ１）との間でローパスフィルタとして作用し、前記ＲＣ直列回路（ＲＦ，ＣＦ）の時定数が前記第１の接続端子（ＩＯ）での静電気放電で予測されるパルスの立ち上がり時間より長くなるようにスケーリングされる補償装置と、
を備えることを特徴とする静電気放電保護用の回路装置。
請求項１に記載の回路装置において、
前記補償回路（１）は、電圧リミッタ（２）を備え、
前記電圧リミッタは、前記電界効果トランジスタ（Ｔ１）の前記ゲート端子（Ｇ１）と前記第２の接続端子（ＶＤＤ，ＶＳＳ）との間に接続され、前記電界効果トランジスタ（Ｔ１）のゲート電圧を前記電界効果トランジスタ（Ｔ１）のゲート絶縁破壊電圧より小さく維持することを特徴とする回路装置。
請求項２に記載の回路装置において、
前記電圧リミッタ（２）は複数の、ダイオードとして接続されたトランジスタ（Ｔ２，Ｔ３，Ｔ４）を備えることを特徴とする回路装置。
請求項１乃至３のいずれか１項に記載の回路装置において、
前記回路装置は、停止装置（３）を備え、
前記停止装置は、停止信号に基づいて、前記電界効果トランジスタ（Ｔ１）の前記ゲート端子（Ｇ１）と前記第２の接続端子（ＶＤＤ，ＶＳＳ）とを接続することを特徴とする回路装置。
請求項４に記載の回路装置において、
前記停止装置（３）は、前記電界効果トランジスタ（Ｔ１）の前記ゲート端子（Ｇ１）を前記第２接続端子（ＶＤＤ，ＶＳＳ）に接続するトランジスタスイッチ（Ｔ５）を備えることを特徴とする回路装置。
請求項５に記載の回路装置において、
前記トランジスタスイッチ（Ｔ５）は、バイアス電流によって制御可能であることを特徴とする回路装置。
請求項５または６に記載の回路装置において、
前記トランジスタスイッチ（Ｔ５）は、電源電位端子（ＶＤＤ）における電圧に基づいて制御可能であることを特徴とする回路装置。
請求項１乃至７のいずれか１項に記載の回路装置において、
前記第１の接続端子（ＩＯ）における静電気放電のパルスが、前記電界効果トランジスタ（Ｔ１）の前記ゲート端子（Ｇ１）に対してフィルタ除去されるように、前記ＲＣ直列回路（ＲＦ，ＣＦ）はスケーリングされていることを特徴とする回路装置。
請求項１乃至８のいずれか１項に記載の回路装置において、
前記第１の接続端子（ＩＯ）における有効信号のエッジが、前記電界効果トランジスタ（Ｔ１）の前記ゲート端子（Ｇ１）に対してフィルタ除去されるように、前記ＲＣ直列回路（ＲＦ，ＣＦ）はスケーリングされていることを特徴とする回路装置。
請求項１乃至９のいずれか１項に記載の回路装置において、
前記ＲＣ直列回路（ＲＦ，ＣＦ）の時定数が前記第１の接続端子（ＩＯ）での有効信号のエッジの立ち上がり時間より長くなるようにスケーリングされていることを特徴とする回路装置。
請求項１乃至１０のいずれか１項に記載の回路装置において、
前記第１の接続端子（ＩＯ）は、入力／出力端子であり、前記第２の接続端子は基準電位端子（ＶＳＳ）または電源電位端子（ＶＤＤ）であることを特徴とする回路装置。
請求項１乃至１１のいずれか１項に記載の回路装置おいて、
前記第１の抵抗（ＲＳ）は、最大で１ｋΩの値を有することを特徴とする回路装置。
請求項１乃至１２のいずれか１項に記載の回路装置おいて、
前記予測されるパルスの立ち上がり時間は、２０ｎｓであることを特徴とする回路装置。