KR20140040279A - 정전 방전 보호용 회로 장치 - Google Patents

정전 방전 보호용 회로 장치 Download PDF

Info

Publication number
KR20140040279A
KR20140040279A KR1020147004874A KR20147004874A KR20140040279A KR 20140040279 A KR20140040279 A KR 20140040279A KR 1020147004874 A KR1020147004874 A KR 1020147004874A KR 20147004874 A KR20147004874 A KR 20147004874A KR 20140040279 A KR20140040279 A KR 20140040279A
Authority
KR
South Korea
Prior art keywords
terminal
field effect
effect transistor
voltage
electrostatic discharge
Prior art date
Application number
KR1020147004874A
Other languages
English (en)
Other versions
KR101606298B1 (ko
Inventor
울프강 레인프레치
Original Assignee
에이엠에스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스 아게 filed Critical 에이엠에스 아게
Publication of KR20140040279A publication Critical patent/KR20140040279A/ko
Application granted granted Critical
Publication of KR101606298B1 publication Critical patent/KR101606298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명에 따른 정전 방전 보호용 회로 장치는
-제1단자(IO)와 제2단자(VDD, VSS) 사이에서의 정전 방전을 전환하는 가감분류기(ECL) 뿐만 아니라 보상 장치(1)를 포함한다. 보상 장치(1)는 상기 제1단자(IO)와 제2단자(VDD, VSS) 사이에 접속되는 제1저항(RS)과 전계효과 트랜지스터(T1)의 직렬 회로를 포함하고, 제1저항(RS)과 전계효과 트랜지스터(T1) 사이의 접합부(K1)는 저역 필터로서 작용하는 RC 직렬 회로(RF, CF)를 개재하여 전계효과 트랜지스터(T1)의 게이트 단자(G1)에 접속된다.

Description

정전 방전 보호용 회로 장치{CIRCUIT ASSEMBLY FOR PROTECTING AGAINST ELECTROSTATIC DISCHARGES}
본 발명은 정정 방전 보호용 회로 장치에 관한 것이다.
집적 회로는 정전 방전에 의해 심각하게 파손되거나 심지어 파괴될 수도 있다. 정전 방전, 즉 ESD는 예를 들면 집적 회로의 단자에 과전압의 발생을 야기하며, 상기 과전압은 회로를 통과하는 고전류의 흐름을 야기할 수 있다. 직접 회로의 개별 부품이 이러한 고전류의 흐름에 대비하여 설계되지 않으면, 해당 부품 및 그에 따른 집적 회로 전체가 손상을 받을 수 있다.
이것이 정전 방전이 발생할 때 이 방전을 다른 곳으로 전환시키기 위해 집적 회로에 별도의 전류 경로를 형성하는 ESD 보호 기어가 점점더 설치되는 이유이다. 이러한 보호 기어는 예를 들면 드레숄드 전압을 초과시키는 것에 의해 또는 펄스형 과전압을 발생시키는 것에 의해 트리거 된다.
정전 방전에 대하여 충분한 보호를 달성하기 위해, 높은 감도를 가진 대응 트리거 회로가 사용된다. 그러나, ESD 펄스가 발생할 때, 실질적 과전압 펄스에 앞서 전압 상승이 발생하여 보호 기어의 신뢰성이 손상된다. 이러한 전압 상승은 또한 특히 테스트 중에, 또는 직접 회로의 ESD 신뢰성을 테스트하는데 사용되는 테스트 장치에서 각각 발생될 수도 있으며, 그 결과 이러한 테스트의 타당성이 낮아지는 결과를 초래한다. 더욱이 종래 ESD 보호 기어의 응답 특성이 불충분하여 직접 회로가 정전 방전에 대해 보호되는 것에 있어 신뢰성이 낮아질 수도 있다.
본 발명의 목적은 정전 방전 보호에 대해 더욱 신뢰성 있는 개념을 가진 기술을 제공하는 것이다.
본 발명의 목적은 독립 청구항의 요지를 통해 달성된다. 실시예 및 그 개량은 종속 청구항의 요지를 구성한다.
예를 들면, 정정 방전 보호용 회로 장치의 일실시예는 제1단자와 제2단자 사이에서의 정전 방전을 전환하기에 적합한 가감분류기(diverter) 외에도, 제1단자와 제2단자 사이에 접속되는 보상 장치를 또한 포함한다. 가감분류기는 예를 들면 개별적, 통합적 트리거 기능을 가진 바이패스 트랜지스터를 포함한다. 보상 장치는 예를 들면 제1단자와 제2단자 사이에서의 전압 진행을 감시하고 예를 들면 정전 방전에 앞선 충전으로 인해 발생하는 과전압을 전환하도록 구성된다. 그러나, 실질 정전 방전은 가감분류기에 의해 전환되는 것이 바람직하다. 특히, 가감분류기의 응답특성은 전환된 예비 충전으로 인해 향상된다.
회로 장치의 일실시예에 따르면, 보상 장치는 제1저항과 전계효과 트랜지스터의 직렬 회로를 포함하고, 이 직결 회로는 제1단자와 제2단자 사이에 접속된다. 제1저항과 전계효과 트랜지스터 사이의 접합부는 제2저항과 캐패시터를 포함하는 RC 직렬 회로를 개재하여 전계효과 트랜지스터의 게이트 단자에 접속된다. RC 직렬 회로는 상기 접합부와 전계효과 트랜지스터의 게이트 단자 사이에서 저역 필터로서 작용한다.
회로 장치의 동작 중에 게이트 단자의 대응 전압에 의해 전계효과 트랜지스터가 활성화될 때, 예를 들면, 제1단자의 예비 충전으로 인해 발생하는 과전압이 제1저항과 전계효과 트랜지스터의 제어 경로를 통해 제어된 형태로 제2단자에 전환될 수 있다. 전환은 특히 제1저항의 값에 의해 규정된 누설전류에 의해 실현된다. 예를 들면, 제1저항을 위해 1㏀ 이하의 값이 선택되어 전계효과 트랜지스터를 위해 전류 제한을 실현할 뿐만 아니라, 과전압의 충분하고도 신뢰성 있는 전환을 가능하게 한다.
예를 들면, 제1단자의 예비 충전에 의해 야기된 과전압 또는 예비 충전 전압은 수십 볼트 정도이다. 최악의 경우에도, 바이어스 전압은 ESD 보호 회로의 브레이크다운 전압보다 다소 작은 정도만큼 증가할 수 있다.
전계효과 트랜지스터의 제어 경로를 위한 전류 제한을 일으키는 제1저항은 또한 예를 들면 전계효과 트랜지스터의 전압 스냅 백(voltage snap-back)을 방지한다.
RC 직렬 회로의 캐패시터는 밀러 캐패시턴스(Miller capacitance)로서 작용하여 제1단자에서 전계효과 트랜지스터를 활성화하는 저주파 전압을 발생시키고, 한편으로 고주파 신호는 각각 여과되거나 여과 제거되어 전계효과 트랜지스터의 활성화를 도출할 수 없다. ESD 펄스와 비교할 때, 예를 들면, 시간이라는 관점에서 예비 충전 전압은 직류 전압과 같이 작용하는데, 그 이유는 예비 충전이 실질 ESD 펄스 보다 긴 지속시간을 가지기 때문이다.
전계효과 트랜지스터가 활성화될 때, 예를 들면, 제1단자에서의 전압은 적어도 전계효과 트랜지스터의 드레숄드 전압으로 방전된다.
다른 실시예로서, RC 직렬 회로는 제1단자에서의 정전 방전의 펄스가 전계효과 트랜지스터의 게이트 단자에 대해 여과 또는 여과 제거되도록 하는 크기를 가진다. 예를 들면, ESD 펄스의 상승 시간은 대략 20 nsec에 해당한다. 이 경우, 캐패시터와 제2저항은 RC 직렬회로의 결과적 시상수가 ESD 펄스의 종래 상승 시간 보다 길어지도록 하는 크기를 가질 수 있다.
다른 실시예로서, RC 직렬 회로는 특히 미리 알려진 상승율을 가진 유용 신호의 에지가 제1단자에서 전계효과 트랜지스터의 게이트 단자에 대해 여과 또는 여과 제거되도록 하는 크기를 가진다. 예를 들면, 제1단자는 펄스형 유용 신호가 전송될 수 있는 입력/출력 단자이다. 이러한 펄스형 유용 신호의 신호 형태는 일반적으로 특정한 한계 내에서 규정되며, 이 경우 유용 신호의 신호 에지의 상승 시간은 적어도 대략적으로 알려진다. 따라서, 에지 경사도에 기인하여 전계효과 트랜지스터의 게이트 단자에 펄스형 유용 신호가 도달하지 않도록 캐패시터와 제2저항이 선택될 수 있고, 유용 신호에 의한 전계효과 트랜지스터의 활성화가 그에 따라서 배제된다.
특히, 저역 필터의 한계 주파수의 관점에서 RC 직렬회로의 크기 결정이 특히 ESD 펄스에 대하여 뿐만 아니라 펄스형 유용 신호에 대하여 발생할 수 있으며, 그에 따라서 양쪽 경우에 대해 목표 동작을 달성하게 된다.
회로 장치의 다른 실시예로서, 제2단자는 기준 전위 단자 또는 전원 전압 단자이다. 예를 들면, 전계 효과 트랜지스터는 n-채널 전계효과 트랜지스터의 형태로 실현되고, 이 경우 전환은 제1단자로부터 제2단자로 수행되며, 여기서 제2단자는 기준 전위 단자 또는 접지 단자의 형태로 실현된다. 다른 실시예로서, 전계효과 트랜지스터는 p-채널 전계효과 트랜지스터의 형태로 실현되고, 이 경우 전원 전압 단자로의 전환이 발생한다.
전계효과 트랜지스터는 저전압 응용 또는 고전압 응용에 적합할 수 있다. 개발 기술에 따라서, 저전압 응용은 예를 들면, 전계효과 트랜지스터의 게이트 단자에서 최대 5V 또는 3.3V 또는 1.8V 등을 사용한다. 그러나, 저전압 범위와는 달리, 고전압 범위는 회로, 특히, 집적회로의 예상 동작 전압이 전계효과 트랜지스터의 게이트 산화물의 브레이크다운 전압보다 위에 있다. 고전압 응용의 경우, 따라서 전계효과 트랜지스터의 게이트 단자에서 전압 제한을 수행하는 것이 바람직할 수 있다.
회로 장치의 일실시예로서, 보상 장치는 따라서 전계효과 트랜지스터의 게이트 단자와 제2단자 사이에 접속되는 전압 리미터를 포함한다. 전압 리미터는 전계효과 트랜지스터의 게이트 브레이크다운 전압보다 낮은 전계효과 트랜지스터의 게이트 전압을 유지하도록 구성된다. 이 경우, 고전압 응용에서 회로 장치의 안전성과 신뢰성 있는 동작을 확보할 수 있다.
다른 실시예로서, 예를 들면, 전압 리미터는 이러한 목적을 위해, 복수의 다이오드, 또는 다이오드 형태로 배선된 트랜지스터의 직렬 회로를 포함한다. 이 경우, 다이오드 각각 또는 다이오드 형태로 배선된 트랜지스터 각각은 규정된 도전 상태 전압을 가지고 있어 전계효과 트랜지스터의 게이트 단자에서 결과적인 한계값이 개별 도전상태 전압의 합계가 된다. 따라서, 필요한 다이오드, 또는 다이오드 형태로 배선된 트랜지스터의 개수는 목표 한계 전압 및 기지의 도전 상태 전압에 기초하여 결정될 수 있다.
다른 실시예로서, 회로 장치는 특히 비설치 상태에서 집적 회로를 보호하도록 구성되어 있는 한편, 이러한 보호는 설치 상태에서는 요구되거나 필요하지 않다. 예를 들면, 단자와 접촉하는 사람에 의해 야기되는 정전 방전에 대한 보호가 집적 회로의 비설치 상태에서 주로 요구된다.
다른 실시예로서, 회로 장치는 예를 들면 불활성화 장치를 포함하며, 이 불활성화 장치는 특히 불활성 신호에 기초한 저저항 형태에서 예를 들면, 전계효과 트랜지스터의 게이트 단자와 제2단자를 접속하도록 구성된다. 제2단자에 게이트 단자를 접속하는 것으로 인해 전계효과 트랜지스터의 활성화, 및 그에 따라서 제1단자와 제2단자 사이의 도전 채널의 형성을 방지한다. 따라서, 보상 장치는 대응 불활성화 신호에 의해 불활성화될 수 있다.
예를 들면, 불활성화 장치는 전계효과 트랜지스터의 게이트 단자를 제2단자에 접속하는 스위칭 트랜지스터를 포함한다. 보상 장치는 따라서 스위칭 트랜지스터가 활성화될 때 불활성화된다.
다른 실시예로서, 스위칭 트랜지스터는 이러한 점에서 바이어스 전류에 의해 제어될 수 있다. 예를 들면, 이러한 바이어스 전류가 보호대상인 집적 회로의 일부를 형성할 수도 있는 바이어스 전류 소스에 의해 전달된다. 스위칭 트랜지스터를 활성화하는 바이어스 전류는 특히 충분한 작동 전압이 가용성을 가질 때 전달된다.
스위칭 트랜지스터는 또한 공급 전압 단자에서 전압에 기초하여 제어될 수 있다. 예를 들면, 파워-온-리세트(또는 POR) 회로가 제공되어 충분한 동작 전압이 가용성을 가질 때 회로의 동작 상태를 나타내는 대응 디지털 신호를 전달한다. 스위칭 트랜지스터는 보상 장치를 불활성화하기 위해 이 디지털 신호로 활성화될 수 있다.
상기 여러 실시예를 임의로 조합하여 의도하는 용도, 특히 채용된 보상 장치에 각각 적용할 수 있는 회로 장치를 달성할 수 있다.
이하, 본 발명의 여러 가지 실시예에 대하여 첨부도면을 참조하여 보다 상세히 설명한다. 첨부 도면에 있어, 동일 기능 또는 동작을 가진 구성 요소는 동일 부호를 병기하여 동일성을 표시한다. 한 도면에서의 구성 요소들의 기재 및 설명 또한 다음의 도면에서 동일 참조 부호를 병기하여 동일성을 표시한다.
도 1은 정전 방전 보호용 회로 장치의 일실시예를 도시한 도면이다.
도 2는 정전 방전 보호용 회로 장치의 다른 실시예를 도시한 도면이다.
도 3은 정전 방전 보호용 회로 장치의 다른 실시예를 도시한 도면이다.
도 4는 정전 방전 보호용 회로 장치의 다른 실시예를 도시한 도면이다.
도 1은 정전 방전 보호용 회로 장치의 일실시예를 도시한 도면으로서, 가감분류기(diverter)(ECL)가 제1단자(IO)와 제2단자(VSS) 사이에 접속된다. 예를 들면, 제1단자는 입력/출력 단자인 반면, 제2단자(VSS)는 기준 전위 단자 또는 접지 단자이다. 또한, 보상 장치(1)가 제1단자(IO)와 제2단자(VSS) 사이에 접속되며, 여기서 보상 장치(1)는 제1저항(RS)과 n-채널 전계효과 트랜지스터(T1)의 직렬회로를 포함한다. 이 경우, 제1저항의 제1단자는 제1단자(IO)에 접속되고, 제1저항의 제2단자는 트랜지스터(T1)의 드레인 단자에 접속되는 한편, 트랜지스터(T1)의 소스 단자는 제2단자(VSS)에 접속된다. 제1저항(RS)과 트랜지스터(T1)의 접합부(K1)는 제2저항(RF)과 캐패시터(CF)로 이루어진 RC 직렬회로를 통해 트랜지스터(T1)의 게이트 단자(G1)에 접속된다.
가감분류기(ECL)는 제1단자(I0)와 제2단자(VSS) 사이에서 예를 들면 ESD 이벤트에 기인하는 정전 방전을 전환(또는 우회)하도록 구성되어 있다. 이러한 목적을 위해, 가감분류기는 예를 들면, 전계효과 기법 또는 바이폴라 기법에 따라서 실현되는 종래의 바이패스 트랜지스터 또는 고전압을 전환하기 위한 다른 공지의 반도체 소자를 포함한다.
다른 실시예로서, 이러한 가감분류기는 대응 전압이 인가될 때 또는 대응 펄스가 제1단자(IO)에서 발생할 때 가감분류기의 활성화를 야기하는 대응 트리거 장치를 더 포함할 수도 있다.
가감분류기(ECL)의 동작성능을 테스트할 때뿐만 아니라, 실질 ESD 펄스가 제1단자(IO)에서 발생할 때에, 소위 예비충전이 제1단자(I0)에 발생하는데, 그 이유는 예를 들면 충전된 소스의 접근으로 인하여 예비 충전 전압이 제1단자(IO)에 형성되기 때문이다. 통상적으로 급속하게 발생하는 ESD 펄스와 비교할 때, 이러한 예비 충전 전압은 단지 낮은 주파수 성분을 가진다. RC 직렬회로(RF, CF)는 이 경우 예비 충전 전압의 낮은 주파수 성분이 밀러 캐패시턴스(Miller capacitance)로서 작용하는 캐패시터(CF)를 경유하여 트랜지스터(T1)의 게이트 단자(G1)에 도달하고, 트랜지스터(T1)의 제어 경로를 활성화시키는 방식으로 용량이 결정된다. 예비 충전, 또는 예비 충전 전압은 이후 제1저항(RS) 및 개방 트랜지스터(T1)를 경유하여 제2단자(VSS)로 흐를 수 있다. 제1단자에서의 전압은 따라서 적어도 트랜지스터(T1)의 드레쉬홀드 전압으로 감소된다.
예비 충전 전압의 전환(또는 우회) 이후 또는 전환과 동시에 실질 ESD 펄스가 발생하면, 가감분류기에 의해 더욱 잘 검출되어 ESD 펄스의 전환이 높은 신뢰성을 가지고 발생한다. 또한, 가감분류기에서의 트리거 동작이 더욱 신속하게 발생할 수 있어 ESD 펄스에 기인하는 전위차 에러 상태가 신속하게 제거된다. ESD 펄스에 의해 야기되는 전압은 RC 직렬 회로(RF, CF)의 여과 효과로 인해 게이트 단자(G1)에 도달할 수 없기 때문에, 트랜지스터(T1)의 바람직하지 않은 활성화가 실질 ESD 펄스에서 발생하지 않는다.
다른 실시예로서, RC 회로(RF, CF)는, 특히, 제1단자(IO)에서 ESD 펄스 또는 펄스형 유용 신호의 에지가 트랜지스터(T1)의 활성화를 유도하지 않는 방식으로 크기가 결정된다. 이러한 목적을 위해, 특히, 저역 필터로서 작용하는 RC 직렬회로(RF, CF)의 시상수는 저항과 커패시터의 크기를 결정하는 것에 의하여 이 시상수 각각이 클럭 펄스 에지 또는 ESD 펄스의 예상된 상승 시간보다 크거나 길도록 선택된다. 또한, 트랜지스터(T1)의 게이트와 드레인 사이의 캐패시턴스는 또한 RC 직렬 회로(RF, CF)의 크기 결정을 고려하여 정해질 수 있다. RF 직렬회로(RF, CF)는 따라서 특히 제1단자와 게이트 단자(G1) 사이에서 저역 필터로서 작용한다.
전계효과 트랜지스터(T1)를 활성화하고 예비 충전 전압을 전환(우회)하기 위해, RC 회로(RF, CF)는 특히 제1단자(IO)에 예비 충전 전압의 과도 성분을 게이트 단자(G1)로 라우트한다.
예를 들면, 1㏀ 또는 그 미만의 값을 제1저항(RS)을 위해 선택하여 전계효과 트랜지스터(T1)를 위한 전류 제한을 실현할 뿐만 아니라 과전압의 충분하고도 신뢰성 있는 전환을 가능하게 한다. 예를 들면, 전계효과 트랜지스터의 제어 경로를 위한 전류 제한을 발생시키는 제1저항(RS)은 또한 전계효과 트랜지스터(T1)의 전압 스냅 백(voltage snap-back)을 방지한다.
도 2는 정전 방전 보호용 회로 장치의 다른 실시예로서, 특히 도 1에 예시한 실시예의 개량을 나타낸다. 도 1에 예시한 구성요소에 대한 부가물로서, 보상 장치(1)는 트랜지스터(T1)의 게이트 단자(G1)와 제2단자(VSS) 사이에 접속되는 전압 리미터(2)를 포함한다. 전압 리미터(2)는 다이오드 형태로 배선된 여러 트랜지스터(T2, T3, T4)의 직렬회로를 포함한다. 트랜지스터(T2, T3, T4)는 예를 들면 n-채널 전계효과 트랜지스터의 형태로 실현된다.
보상 장치(1)는 스위칭 트랜지스터(T5)를 갖춘 불활성화 장치(1)를 더 포함하며, 스위칭 트랜지스터(T5)는 게이트 단자(G1)를 제2단자(VSS)로 연결한다. 스위칭 트랜지스터(T5)는 전류 미러(current mirror) 형태로 부가적 트랜지스터(T6)에 배선되고, 이들 트랜지스터들의 제어 경로에 바이어스 전류원(4)이 연결되어 전류가 공급된다. 바이어스 전류원(4)은 전원 전압 단자(VDD)에 접속되어 있다.
전류 리미터(2) 또는 트랜지스터(T2, T3, T4)는 게이트 단자(G1)에서 게이트 전압이 트랜지스터(T2, T3, T4)의 전도 상태(conducting state) 전압의 합계에 상당하는 값으로만 증가하는 것을 가능하게 한다. 이러한 방식으로, 게이트 단자(G1)에서 게이트 전압의 증가가 허용가능한 게이트 브레이크다운 전압을 초과하는 것을 방지할 수 있으며, 한편, 이 게이트 브레이크다운 전압에서 트랜지스터(T1)의 게이트 산화물이 손상 또는 파괴된다. 트랜지스터(T1)의 상기 게이트 브레이크다운 전압을 초과하는 전압이 보호 대상인 회로장치 또는 집적 회로의 정규 동작 중에 역시 발생할 수 있다면, 이러한 타입의 전압 제한이 특히 바람직하다.
본 실시예에서는 3개의 트랜지스터(T1, T2, T3)만이 예시되어 있지만, 목표 한계 전압에 도달하기 위해 다이오드 형태로 배선된 직렬의 추가 트랜지스터를 접속하여 전압 제한을 규정할 수도 있다. 또한, 트랜지스터(T1)가 특히 그 게이트 브레이크다운 전압에 따라서 크기가 결정되었다면, 전압 리미터(2)를 배제하는 것도 가능하다.
불활성화 장치(3)는 트랜지스터(T5)를 활성화하여 게이트 단자(G1)와 제2단자(VSS) 사이에서 낮은 저항 접속부를 생성하는 것을 가능하게 한다. 이 방식으로, 트랜지스터(T1)의 활성화와 전도성 선로의 형성을 방지한다. 보상 장치(1)는 따라서 전환능력에 대해서 불활성화 된다.
예를 들면, 보호대상인 집적 회로의 동작 중에 제1단자(IO)에서 전압의 전환을 방지하는 것이 바람직하다. 이러한 목적을 위해, 대응 전원 전압이 전원 전압 단자(VDD)에 인가될 때 바이어스 전류원(4)에 의해 대응 바이어스 전류가 생성되며, 여기서 상기 바이어스 전류는 전류 미러 회로에 기인하여 트랜지스터(T5) 뿐만 아니라 트랜지스터(T6)의 활성화를 일으킨다. 따라서, 대응 바이어스 전류가 불활성화 신호로서 가용화될 때 또는 대응 전원 전압이 가용화될 때 보상 장치(1)는 불활성화 된다.
특히, 보상 장치(3)가 보호대상 회로가 설치되지 않은 상태(비설치 상태)에서만 기능성을 가질 때 불활성화 장치(3)는 또한 이점을 가진다. 비설치 상태에서는 불활성화 신호가 전원 전압의 부재로 인해 가용성을 갖지 않기 때문에 보상 장치(1)가 활성화된다. 실질 ESD 펄스에 앞서 예비 충전에 의해 야기된 과전압은 따라서 전환될 수 있고, 한편으로 설치 이후 또는 집적 회로의 동작 중에, 가용 전원 전압으로 인해 보상 장치(1)의 자동적 불활성화가 회로 장치에 의해 각각 발생한다.
도 3은 정전 방전 보호용 회로 장치의 다른 실시예로서, 도 1에 예시한 실시예의 개량 및 도 2에 예시한 실시예의 변형을 나타낸다. 도 2에 예시한 실시예와는 달리, 불활성화 장치(3)는 게이트 단자(G1)와 제2단자(VSS) 사이에 접속된 스위칭 트랜지스터(T5) 만을 특징으로 한다. 전원 전압 단자(VDD)에서 충분한 전원 전압이 가용성을 가질 때 불활성화 장치(3)용 또는 스위칭 트랜지스터(T5)용 불활성화 신호의 형태로 대응 신호를 생성하는 파워 온 리세트 회로(5)에 의해 스위칭 트랜지스터(T5)가 제어된다. 그 밖의 부분과 관련하여, 도 3에 예시된 본 실시예의 불활성화 원리는 도 2를 참조하여 설명되는 원리에 대응한다.
상기 설명한 실시예에서, 저항(RS)과 전계효과 트랜지스터(T1)의 직렬 회로는 입력/출력 단자와 기준 전위 단자 사이에 접속되며, 여기서 트랜지스터(T1)는 n-채널 전계효과 트랜지스터의 형태로 실현된다. 그러나, p-채널 전계효과 트랜지스터는 또한 다른 실시예 및 변형예로서 사용될 수도 있으며, 이 경우, 상응하는 극성의 채용을 고려해야 한다.
도 4는 정전 방전 보호용 회로 장치의 일실시예로서, 도 1에 예시한 실시예의 변형을 나타낸다. 이 경우, 전계효과 트랜지스터(T1)는 p-채널 전계효과 트랜지스터의 형태로 실현되고, 그 소스 단자는 전원 전압 단자(VDD)에 접속된다. 전원 전압 단자(VDD)는 동시에 제2단자를 형성하고, 한편으로 제1단자(IO)는 다시 한번 입력/출력 단자의 형태로 실현된다. 제1저항(RS), 가감분류기(ECL), 및 RC 직렬 회로(RF, CF)는 상기 설명한 실시예들에서의 각 구성요소에 해당한다.
따라서, 도 4에 예시한 실시예의 기능 및 동작은 변경된 극성을 고려할 때 도 1에 예시한 실시예와 역시 동일 또는 유사하다. 도 2 및 도 3에 예시한 변형예 또는 확장예, 특히 전압 리미터(2) 및 불활성화 장치(3)도 역시 도 4에 예시한 실시예에 부가될 수 있다.

Claims (11)

  1. 정전 방전 보호용 회로 장치로서, 상기 회로 장치는:
    -제1단자(IO)와 제2단자(VDD, VSS) 사이에서의 정전 방전을 전환하는 가감분류기(ECL); 및
    - 제1저항(RS)과 전계효과 트랜지스터(T1)의 직렬 회로가 상기 제1단자(IO)와 제2단자(VDD, VSS) 사이에 접속되는 보상 장치(1);
    를 포함하고,
    상기 보상 장치(1)에는 상기 제1저항(RS)과 상기 전계효과 트랜지스터(T1) 사이의 접합부(K1)가 RC 직렬 회로(RF, CF)를 개재하여 상기 전계효과 트랜지스터(T1)의 게이트 단자(G1)에 접속되며, 상기 RC 직렬 회로(RF, CF)는 제2저항(RF) 및 캐패시터(CF)를 포함하고 상기 접합부(K1)와 상기 게이트 단자(G1) 사이에서 저역 필터로서 작용하는 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  2. 제1항에 있어서,
    상기 보상 장치(1)는 상기 전계효과 트랜지스터(T1)의 게이트 단자(G1)와 상기 제2단자(VDD, VSS) 사이에 접속된 전압 리미터(2)를 포함하고 상기 전계효과 트랜지스터(T1)의 게이트 브레이크다운 전압보다 낮은 전계효과 트랜지스터(T1)의 게이트 전압을 유지하도록 구성된 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  3. 제2항에 있어서,
    상기 전압 리미터(2)는 다이오드 형태로 배선된 복수의 트랜지스터(T2, T3, T4)의 직렬 회로를 포함하는 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    불활성화 신호에 기초하여, 특히 저저항 형태로 상기 전계효과 트랜지스터(T1)의 게이트 단자(G1)를 상기 제2단자(VDD, VSS)에 접속하도록 구성된 불활성화 장치(3)를 포함하는 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  5. 제4항에 있어서,
    상기 불활성화 장치(3)는 상기 전계효과 트랜지스터(T1)의 게이트 단자(G1)를 상기 제2단자(VDD, VSS)에 접속하는 스위칭 트랜지스터(T5)를 포함하는 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  6. 제5항에 있어서,
    상기 스위칭 트랜지스터(T5)는 바이어스 전류에 의해 제어될 수 있는 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  7. 제5항 또는 제6항에 있어서,
    상기 스위칭 트랜지스터(T5)는 전원 전압 단자(VDD)에서의 전압에 기초하여 제어될 수 있는 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 RC 직렬 회로(RF, CF)는 상기 제1단자(IO)에서의 정전 방전의 펄스가 상기 전계효과 트랜지스터(T1)의 게이트 단자(G1)에 대해 여과되도록 하는 크기를 가진 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 RC 직렬 회로(RF, CF)는 제1단자(IO)에서 특히 미리 알려진 상승율을 가진 유용 신호의 에지가 상기 전계효과 트랜지스터(T1)의 게이트 단자(G1)에 대해 여과되도록 하는 크기를 가진 것을 특징으로 정전 방전 보호용 회로 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 제1단자(IO)는 입력/출력 단자이고, 상기 제2단자는 기준 전위 단자(VSS) 또는 전원 전압 단자(VDD)인 것을 특징으로 하는 정전 방전 보호용 회로 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 제1저항(RS)은 1㏀ 크기 값을 가진 것을 특징으로 하는 정전 방전 보호용 회로 장치.
KR1020147004874A 2011-08-05 2012-07-30 정전 방전 보호용 회로 장치 KR101606298B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011109596.2A DE102011109596B4 (de) 2011-08-05 2011-08-05 Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
DE102011109596.2 2011-08-05
PCT/EP2012/064887 WO2013020853A1 (de) 2011-08-05 2012-07-30 Schaltungsanordnung zum schutz gegen elektrostatische entladungen

Publications (2)

Publication Number Publication Date
KR20140040279A true KR20140040279A (ko) 2014-04-02
KR101606298B1 KR101606298B1 (ko) 2016-04-01

Family

ID=46724356

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004874A KR101606298B1 (ko) 2011-08-05 2012-07-30 정전 방전 보호용 회로 장치

Country Status (6)

Country Link
US (1) US9397495B2 (ko)
JP (1) JP5771330B2 (ko)
KR (1) KR101606298B1 (ko)
CN (1) CN103765715B (ko)
DE (1) DE102011109596B4 (ko)
WO (1) WO2013020853A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449654B (zh) * 2014-08-27 2018-09-04 瑞昱半导体股份有限公司 静电放电保护电路
US9831666B2 (en) 2015-05-15 2017-11-28 Analog Devices, Inc. Apparatus and methods for electrostatic discharge protection of radio frequency interfaces
KR102397866B1 (ko) * 2015-12-28 2022-05-12 엘지디스플레이 주식회사 정전기 방전회로 및 이를 포함하는 표시장치
DE102017203001A1 (de) * 2017-02-24 2018-08-30 Robert Bosch Gmbh Schaltventil, Sensorbaugruppe oder Aktorbaugruppe mit Schutzbeschaltung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147068A (ja) 1982-02-24 1983-09-01 Mitsubishi Electric Corp 入力保護回路
US5255146A (en) * 1991-08-29 1993-10-19 National Semiconductor Corporation Electrostatic discharge detection and clamp control circuit
US5946177A (en) 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
US6844597B2 (en) 2003-02-10 2005-01-18 Freescale Semiconductor, Inc. Low voltage NMOS-based electrostatic discharge clamp
EP1714321B1 (de) 2004-02-13 2010-05-12 Austriamicrosystems AG Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102004007241A1 (de) 2004-02-13 2005-09-01 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
US7212387B2 (en) 2004-09-17 2007-05-01 Texas Instruments Incorporated Electrostatic discharge protection device including precharge reduction
US20060250732A1 (en) * 2005-05-06 2006-11-09 Peachey Nathaniel M Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement
US20070024772A1 (en) 2005-07-28 2007-02-01 Childers Winthrop D Display with sub-region backlighting
JP2007096150A (ja) 2005-09-30 2007-04-12 Toshiba Corp Ｅｓｄ保護回路
US20070247772A1 (en) * 2006-04-21 2007-10-25 Sarnoff Corporation Esd clamp control by detection of power state
JP2008251755A (ja) 2007-03-30 2008-10-16 Eudyna Devices Inc 半導体装置
US7876540B2 (en) * 2007-11-21 2011-01-25 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection of device interface for local interconnect network (LIN) bus and the like
JP2009152484A (ja) 2007-12-21 2009-07-09 Fujifilm Corp 電源保護回路及び集積回路
DE102008001368A1 (de) * 2008-04-24 2009-10-29 Robert Bosch Gmbh Flächenoptimierte ESD-Schutzschaltung
US8958184B2 (en) * 2010-12-28 2015-02-17 Infineon Technologies Ag ESD protection devices and methods

Also Published As

Publication number Publication date
US9397495B2 (en) 2016-07-19
JP5771330B2 (ja) 2015-08-26
JP2014523145A (ja) 2014-09-08
KR101606298B1 (ko) 2016-04-01
CN103765715A (zh) 2014-04-30
DE102011109596A1 (de) 2013-02-07
CN103765715B (zh) 2016-08-24
US20140240877A1 (en) 2014-08-28
DE102011109596B4 (de) 2018-05-09
WO2013020853A1 (de) 2013-02-14

Similar Documents

Publication Publication Date Title
US7760476B2 (en) Threshold voltage method and apparatus for ESD protection
US6690555B1 (en) Electrostatic discharge protection circuit with cascoded trigger-switch suitable for use with over-voltage tolerant CMOS input/output buffers
US9520716B2 (en) Electrostatic protection circuit and semiconductor integrated circuit apparatus
US9425616B2 (en) RC triggered ESD protection device
CN109841607B (zh) 具有控制钳位超时行为的电路的用于静电放电（esd）保护的电源钳位
US8059375B2 (en) Circuit arrangement and method for the protection of a circuit against electrostatic discharges
JP4723505B2 (ja) アクティブ保護回路装置
US10354991B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
US10320185B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
KR101606298B1 (ko) 정전 방전 보호용 회로 장치
JP2005093497A (ja) 保護回路を有する半導体装置
US20120075758A1 (en) Low Voltage Electrostatic Discharge Protection
KR101006098B1 (ko) 정전기 방전 회로
US9627885B2 (en) Electrostatic discharge protection circuit
JP2002261241A (ja) 静電気保護回路
JP6088894B2 (ja) 過電圧保護回路
JP3943109B2 (ja) 静電放電から集積回路を保護する回路構造
US9263882B2 (en) Output circuits with electrostatic discharge protection
US9762052B2 (en) Circuit and method of electrically decoupling nodes
US20230154919A1 (en) Protection of a domain of an integrated circuit against overvoltages
KR20170109234A (ko) 정전 방전 멤리스터 엘리먼트 스위칭
KR20150012771A (ko) 보호 회로 및 보호 회로를 포함하는 보호 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190307

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200305

Year of fee payment: 5