WO2013020853A1 - Schaltungsanordnung zum schutz gegen elektrostatische entladungen - Google Patents

Schaltungsanordnung zum schutz gegen elektrostatische entladungen Download PDF

Info

Publication number
WO2013020853A1
WO2013020853A1 PCT/EP2012/064887 EP2012064887W WO2013020853A1 WO 2013020853 A1 WO2013020853 A1 WO 2013020853A1 EP 2012064887 W EP2012064887 W EP 2012064887W WO 2013020853 A1 WO2013020853 A1 WO 2013020853A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
effect transistor
field effect
circuit arrangement
voltage
Prior art date
Application number
PCT/EP2012/064887
Other languages
English (en)
French (fr)
Inventor
Wolfgang Reinprecht
Original Assignee
Ams Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ams Ag filed Critical Ams Ag
Priority to US14/237,165 priority Critical patent/US9397495B2/en
Priority to KR1020147004874A priority patent/KR101606298B1/ko
Priority to CN201280037950.0A priority patent/CN103765715B/zh
Priority to JP2014523299A priority patent/JP5771330B2/ja
Publication of WO2013020853A1 publication Critical patent/WO2013020853A1/de

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/044—Physical layout, materials not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Definitions

  • the invention relates to a circuit arrangement for protection against electrostatic discharges.
  • An object to be solved is to specify a more reliable concept for protection against electrostatic discharges. This object is achieved by the subject matter of the independent Pa ⁇ tent threads. Embodiments and developments are the subject of the dependent claims.
  • an embodiment of a circuit arrangement for protection against electrostatic discharges in addition to a discharge device which is adapted to discharge an electrostatic ⁇ cal discharge between a first terminal contact and a second terminal contact additionally comprises a compensation device which is connected between the first and second terminal contact.
  • the discharge device has, for example, a discharge transistor with separate or integrated triggering.
  • the compensation device is configured, for example, to monitor a voltage curve between the first and the second terminal contact and to derive overvoltages, for example due to charges in the preliminary stage of an electrostatic discharge.
  • an actual electrostatic discharge is preferably discharged through the discharge device. In particular, that is Improved response of the diverter because of the derived pre-charges.
  • the compensation device has a series circuit of a first
  • a surge for example due to a pre-charge of the first connection contact, via the first resistor and the controlled path of Feldef ⁇ Anlagentransistors controlled to give ⁇ to the second terminal contact be directed.
  • a derivative via a leakage current which is determined in particular by a value of the first resistor. For example, a value of at most one kiloohm is selected for the first resistor in order to both achieve a current limit for the field effect transistor and to enable a sufficient and reliable Ablei ⁇ tion of the overvoltage.
  • the overvoltage or precharge voltage due to a pre-charge of the first terminal contact is on the order of a few tens of volts, for example. In the worst case In this case, the bias voltage can rise to just below the breakdown voltage of the ESD protection circuit.
  • the capacitor of the RC series circuit acts as a Miller capacity, which causes low-frequency voltages on the first terminal contact can control the field effect transistor, while higher-frequency signals are filtered out or filtered out and thereby do not lead to a Aufberichtn the field effect transistor.
  • a pre-charge voltage acts in time compared to a
  • the voltage at the first terminal contact is discharged to at least the threshold voltage of the field effect transistor.
  • the RC series circuit is dimensioned such that a pulse of an electrostatic discharge at the first connection contact with respect to the gate terminal of the field effect transistor is filtered out or filtered away.
  • the rise time of an ESD pulse is about 20 nanoseconds.
  • the capacitor and the second resistor can in this case be dimensioned such that a time constant of the RC series circuit results, which is longer than a usual rise time of an ESD pulse.
  • the RC series circuit is dimensioned such that an edge of a useful signal, in particular ⁇ special with a known rate of rise, filtered out at the first terminal contact with respect to the gate terminal of the field effect transistor or filtered away.
  • the first connecting terminal is an input / output port are on the pulsed useful signals übertra ⁇ gen.
  • the waveform of such pulse-shaped useful signals is usually defined within certain limits, so that the rise time of a signal edge of the useful signal is at least un ⁇ dangerous known.
  • the capacitor and the second resistor may be selected accordingly so that the pulsförmi ⁇ ge useful signal does not reach due to the slope of the Ga-th terminal of the field effect transistor, and thus a guard steering of the field effect transistor is excluded because of the useful signal.
  • the dimensioning of the RC series circuit in particular with regard to a cut-off frequency of the low-pass filter, can be carried out in particular both with respect to an ESD pulse and with respect to a pulse-shaped useful signal, so that the desired behavior is achieved for both cases.
  • the second connection contact is a reference potential connection or a supply potential connection.
  • the field effect transistor is designed as an n-channel field effect transistor, in which case a discharge from the first connection contact to a second connection contact is performed, which is designed as a reference potential terminal or ground terminal.
  • the field effect transistor is designed as a p-channel field effect transistor, in which case a derivation to a supply potential connection takes place.
  • the field effect transistor may be suitable for low voltage applications or for high voltage applications.
  • low-voltage applications involve maximum voltages at the gate terminal of the field effect transistor of 5 volts, 3.3 volts, or 1.8 volts.
  • a high-voltage range as opposed to the low-voltage range can be defined by the fact that an expected operating voltage of a circuit, in particular of an integrated circuit, lies above the breakdown voltage of the gate oxide of the field-effect transistor. In the case of a high-voltage application, it may therefore be desirable to make a voltage limitation at the gate terminal of the field effect Transis ⁇ sector.
  • the compensation device on a voltage limiter, which is connected between the gate terminal of the Feldef ⁇ Maschinentransistors and the second terminal contact.
  • the voltage limiter is adapted to maintain a gate voltage of the field effect transistor is smaller than a gate ⁇ breakdown voltage of the field effect transistor.
  • the voltage limiter has a series circuit of a plurality of diodes or transistors connected as a diode.
  • Each of these diodes or each of these diode-connected transistors has a defined throughput in this case. Lassbond, resulting in the sum of the individual forward voltages as limit value at the gate terminal of the field effect transistor. Consequently, on the basis of a desired limiting voltage and a known forward voltage, the number of necessary diodes or diode-connected transistors can be determined.
  • the circuit arrangement is adapted to protect an integrated circuit, in particular in the non-installed state, while in the installed state, no such protection is desired or necessary.
  • the circuit arrangement has, for example, a deactivation device which is set up to connect, in particular to connect in a low-impedance manner, the gate terminal of the field effect transistor and the second terminal contact on the basis of a deactivation signal.
  • a deactivation device which is set up to connect, in particular to connect in a low-impedance manner, the gate terminal of the field effect transistor and the second terminal contact on the basis of a deactivation signal.
  • the deactivation device on a transistor switch that connects the gate terminal of the Feldef ⁇ Anlagentransistors to the second terminal contact.
  • the compensation device is deactivated when the transistor switch is turned on.
  • the transistor switch can be controlled by a bias current.
  • a bias current is supplied by a bias current source, which may be part of an integrated circuit to be protected, for example.
  • the bias current that drives the switching transistor is provided when a sufficient operating voltage is present.
  • the transistor switch may also be controllable based on a voltage at a supply potential terminal.
  • a power-on-reset, POR circuit is vorgese ⁇ hen, which supplies a corresponding digital signal in the presence of a sufficient operating voltage, indicating that egg NEN operating state of the circuit.
  • the transistor switch can be controlled by this digital signal who ⁇ the to disable the compensation device.
  • Show it: 1 shows an embodiment of a circuit arrangement for protection against electrostatic discharges
  • FIG. 3 shows another embodiment of a circuit arrangement for protection against electrostatic discharge
  • FIG. 4 shows a further embodiment of a circuit arrangement for protection against electrostatic Entla ⁇ applications.
  • FIG. 1 shows an embodiment of a circuit arrangement for protection against electrostatic discharges, in which a discharge device ECL is connected between a first connection contact 10 and a second connection contact VSS.
  • the first connection contact is, for example, an input / output connection
  • the second connection contact VSS is, for example, a reference potential connection or ground connection.
  • a compensation device 1 is switched between the first and the second connection contact 10, VSS, which has a series connection of a first resistor RS and an n-channel field effect transistor Tl.
  • the first resistor is connected to a first connection to the first connection contact 10 and a second connection to the drain connection of the transistor Tl, while the source connection of the transistor Tl is connected to the second connection contact VSS.
  • a connecting node K1 between the first resistor RS and the transistor T1 is connected via a series connection RC from a second resistor.
  • the resistor RF and a capacitor CF connected to the gate terminal Gl of the transistor Tl.
  • the discharge device ECL is set up, an electrostatic discharge, for example due to an ESD
  • the discharge device has, for example, a conventional discharge transistor in field-effect or bipolar technology, or another known semiconductor element for deriving high voltages.
  • a discharge device may include a corresponding triggering device, which causes the discharge element to be actuated when a corresponding voltage is applied or when a corresponding pulse at the first connection contact 10 occurs.
  • a so-called pre-charge may occur at the first connection contact 10, for example by approaching a charged source, resulting in a precharge voltage at the first connection contact first terminal 10 is formed.
  • a pre-charge voltage in comparison to ei ⁇ nem commonly induce fast ESD pulse to only low frequency components.
  • the RC series circuit RF, CF is dimensioned such that the lower Fre ⁇ quenzanmaschine the precharge voltage via the capacitor CF, which acts as a Miller capacitance, get to the gate terminal of the Tran ⁇ transistor Tl and the controlled path of the transistor Tl open.
  • the pre-charge or the pre-charge voltage can then flow away via the first resistor RS and the open-controlled transistor Tl to the second terminal contact VSS. Accordingly, the voltage at the first Connection contact reduced at least to the threshold voltage of the transistor Tl.
  • the RC circuit RF, CF is dimensioned in various embodiments, in particular such that neither an ESD pulse nor an edge of a pulse-like information signal at ers ⁇ th terminal contact 10 leads to a supervisor control of the transistor Tl.
  • Low-pass filter RC series circuit RF, CF selected by appropriate dimensioning of the resistor and the capacitance so that this time constant is greater or longer than an expected rise time of a clock edge or an ESD pulse. Further, in the dimensioning of the RC series circuit RF, CF, a capacitance between gate and drain of transistor Tl can be into account Untitled ⁇ .
  • the RC series circuit RF, CF acts accordingly as a low-pass filter, in particular between the first connection contact and the gate connection Eq.
  • Figure 2 shows a further embodiment of a circuit arrangement ⁇ for protection against electrostatic discharges, which forms in particular a development of the Darge in Figure 1 ⁇ presented embodiment.
  • the compensation device 1 a voltage limiter 2, which is connected between the gate terminal Gl of the transistor Tl and the second Anschlußkon ⁇ clock VSS.
  • the voltage limiter 2 has a series connection of a plurality of diode-connected transistors T2, T3, T4.
  • the transistors T2, T3, T4 are designed, for example, as n-channel field-effect transistors.
  • the compensation device 1 further comprises a deactivation device 3 which comprises a transistor switch T5 which connects the gate connection G1 to the second connection contact VSS.
  • the transistor switch T5 is connected in a current mirror to a further transistor T6, the controlled path of which is controlled by a bias current source 4. is fed.
  • the bias current source 4 is connected to a supply potential terminal VDD.
  • the gate voltage at the gate terminal Gl can only increase to a value which corresponds to the sum of the forward voltages of the transistors T2, T3, T4.
  • the gate voltage at the gate terminal G1 can be prevented from rising higher than an allowable gate breakdown voltage at which a gate oxide layer of the transistor T1 is damaged or destroyed.
  • Such a voltage limitation may be desirable, in particular, if voltages can occur in the regular operation of the circuit arrangement or an integrated circuit to be protected which are higher than the said gate breakdown voltage of the transistor T1.
  • the compensation device 1 is deactivated with respect to Abieitschreib. For example, it is desired to prevent a discharge of voltages at the first terminal contact 10 during operation of the ⁇ to protect the integrated circuit. For this purpose, a corresponding bias current is generated when to put ⁇ a corresponding supply voltage at the VDD pensionable potential terminal via the bias current source 4 which causes a guard steering of transistor T6 and because of the current mirror circuit of the transistor T5. Consequently, the compensation device 1 in the presence of an appropriate bias current is deactivated activation signal or the presence of an ent ⁇ speaking supply voltage as the de.
  • the deactivation device 3 may also be advantageous, in particular, if the compensation device 2 is to be functional only in the non-installed state of a circuit to be protected. In the non-installed state, there is no deactivation signal because of the missing supply voltage, so that the compensation device 1 is active. Overvoltages due to pre-charges in the run-up to an actual ESD pulse can thus be dissipated, while after installation or during operation of the integrated circuit with the Wegungsanord ⁇ tion automatic deactivation of the compensation device 1 due to the present supply voltage.
  • the series connection of the first resistor RS and the field effect transistor Tl is connected between an input / output terminal and a reference potential terminal, wherein the transistor Tl is designed as an n-channel field effect transistor.
  • a p-channel field effect transistor may be used, taking into account a corresponding adjustment of the polarities.
  • FIG. 4 shows an embodiment of a circuit for protection against electrostatic discharges, which is a modification of the embodiment shown in FIG.
  • the field effect transistor Tl is designed as p-channel Feldef ⁇ maschinetransistor whose source terminal is connected to the supply potential terminal VDD.
  • the supply potential terminal VDD simultaneously forms the second connection contact, while the first connection contact 10 in turn is formed by an input / output connection.
  • the first resistor RS, the diverter ECL and the RC series circuit RF, CF correspond to the respective elements illustrated in the previously explained embodiments. Accordingly, the mode of operation and effect of the embodiment illustrated in FIG. 4 is the same or similar to the embodiment shown in FIG. 1, taking into account the changed polarity.
  • the modifications and extensions shown in Figure 2 and Figure 3, in particular the voltage limiter 2 and the deactivation device 3, can also be supplemented in the embodiment shown in Figure 4.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

Eine Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen umfasst eine Ableitvorrichtung (ECL), die geeignet ist, eine elektrostatische Entladung zwischen einem ersten Anschlusskontakt (IO) und einem zweiten Anschlusskontakt (VDD, VSS) abzuleiten, und eine Kompensationsvorrichtung (1). Die Kompensationsvorrichtung (1) weist eine Serienschaltung eines ersten Widerstands (RS) und eines Feldeffekttransistors (T1) auf, die zwischen dem ersten Anschlusskontakt (IO) und den zweiten Anschlusskontakt (VDD, VSS) geschaltet ist. Ein Verbindungsknoten (K1) zwischen dem ersten Widerstand (RS) und dem Feldeffekttransistor (T1) ist über eine als Tiefpassfilter wirkende RC-Serienschaltung (RF, CF) mit dem Gate-Anschluss (G1) des Feldeffekttransistors (T1) verbunden.

Description

Beschreibung
SCHALTUNGSANORDNUNG ZUM SCHUTZ GEGEN ELEKTROSTATISCHE ENTLADUNGEN
Die Erfindung betrifft eine Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen.
Integrierte Schaltungen können durch elektrostatische Entla- düngen ernsthaft beschädigt oder sogar zerstört werden. Durch eine elektrostatischen Entladung, englisch: Electrostatic Discharge, ESD, wird zum Beispiel an einem Anschlusskontakt der integrierten Schaltung eine Überspannung generiert, welche einen hohen Stromfluss durch die Schaltung bewirken kann. Wenn einzelne Bauteile der integrierten Schaltung nicht für einen solchen hohen Stromfluss ausgelegt sind, kann es zur Beschädigung dieses Bauteils und damit unter Umständen der gesamten integrierten Schaltung kommen. Aus diesem Grund werden vermehrt in integrierten Schaltungen ESD-Schutzeinrichtungen eingesetzt, die beim Auftreten einer elektrostatischen Entladung einen gesonderten Strompfad zur Ableitung der Entladung bilden. Solche Schutzschaltungen werden beispielsweise getriggert durch das Überschreiten einer Schwellspannung oder das Auftreten von pulsförmigen Überspannungen .
Um einen ausreichenden Schutz gegen elektrostatische Entladungen zu erhalten, werden entsprechende Triggerschaltungen mit hoher Empfindlichkeit eingesetzt. Jedoch können beim Auf¬ treten eines ESD-Pulses zeitlich vor dem eigentlichen Überspannungspuls Spannungserhöhungen auftreten, welche die Zuverlässigkeit der Schutzschaltung beeinträchtigen. Solche Spannungsüberhöhungen können auch insbesondere in Tests beziehungsweise bei Testgeräten auftreten, mit denen die ESD- Festigkeit einer integrierten Schaltung überprüft wird. Dies kann dazu führen, dass die Aussagekräftigkeit solcher Tests eingeschränkt ist. Weiterhin ist es möglich, dass das An¬ sprechverhalten einer herkömmlichen ESD-Schutzschaltung ungenügend ist und dadurch die integrierte Schaltung mit einge¬ schränkter Zuverlässigkeit gegen elektrostatische Entladungen geschützt ist.
Eine zu lösende Aufgabe besteht darin, ein zuverlässigeres Konzept zum Schutz gegen elektrostatische Entladungen anzugeben . Diese Aufgabe wird mit dem Gegenstand des unabhängigen Pa¬ tentanspruchs gelöst. Ausgestaltungsformen und Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Beispielsweise umfasst eine Ausführungsform einer Schaltungs- anordnung zum Schutz gegen elektrostatische Entladungen neben einer Ableitvorrichtung, die geeignet ist, eine elektrostati¬ sche Entladung zwischen einem ersten Anschlusskontakt und einem zweiten Anschlusskontakt abzuleiten, zusätzlich eine Kompensationsvorrichtung, die zwischen den ersten und zweiten Anschlusskontakt geschaltet ist. Die Ableitvorrichtung weist beispielsweise einen Ableittransistor mit separater oder integrierter Triggerung auf. Die Kompensationsvorrichtung ist beispielsweise eingerichtet, einen Spannungsverlauf zwischen dem ersten und dem zweiten Anschlusskontakt zu überwachen und Überspannungen, beispielsweise aufgrund von Ladungen im Vorfeld einer elektrostatischen Entladung abzuleiten. Eine eigentliche elektrostatische Entladung wird jedoch vorzugsweise durch die Ableitvorrichtung abgeleitet. Insbesondere ist das Ansprechverhalten der Ableitvorrichtung wegen der abgeleiteten Vor-Ladungen verbessert.
Gemäß einer Ausführungsform der Schaltungsanordnung weist die Kompensationsvorrichtung eine Serienschaltung eines ersten
Widerstands und eines Feldeffekttransistors auf, die zwischen dem ersten Anschlusskontakt und den zweiten Anschlusskontakt geschaltet ist. Ein Verbindungsknoten zwischen dem ersten Widerstand und dem Feldeffekttransistor ist über eine RC- Serienschaltung, die einen zweiten Widerstand und einen Kondensator umfasst, mit dem Gate-Anschluss des Feldeffekttran¬ sistors verbunden. Die RC-Serienschaltung wirkt als Tiefpassfilter zwischen dem genannten Verbindungsknoten und dem Gate- Anschluss des Feldeffekttransistors.
Wenn im Betrieb der Schaltungsanordnung der Feldeffekttransistor durch eine entsprechende Spannung am Gate-Anschluss aufgesteuert wird, kann eine Überspannung, beispielsweise aufgrund einer Vor-Ladung des ersten Anschlusskontakts, über den ersten Widerstand und die gesteuerte Strecke des Feldef¬ fekttransistors gesteuert zum zweiten Anschlusskontakt abge¬ leitet werden. Insbesondere erfolgt eine Ableitung über einen Ableitstrom, der insbesondere durch einen Wert des ersten Widerstands bestimmt ist. Beispielswiese wird für den ersten Widerstand ein Wert von höchstens einem Kiloohm gewählt, um sowohl eine Strombegrenzung für den Feldeffekttransistor zu erreichen als auch eine ausreichende und zuverlässige Ablei¬ tung der Überspannung zu ermöglichen. Die Überspannung oder Vor-Ladespannung aufgrund einer Vor- Ladung des ersten Anschlusskontakts liegt beispielsweise in der Größenordnung von einigen zehn Volt. Im ungünstigsten Fall kann die Vorspannung bis knapp unterhalb der Durchbruch- spannung der ESD Schutzschaltung ansteigen.
Durch den ersten Widerstand, welcher eine Strombegrenzung für die gesteuerte Strecke des Feldeffekttransistors bewirkt, wird beispielsweise auch ein Spannungsrückschlag, englisch Snap back, des Feldeffekttransistors verhindert.
Der Kondensator der RC-Serienschaltung wirkt wie eine Miller- kapazität, welche bewirkt, dass niederfrequente Spannungen am ersten Anschlusskontakt den Feldeffekttransistor aufsteuern können, während höherfrequente Signale herausgefiltert bzw. weggefiltert werden und dadurch nicht zu einem Aufsteuern des Feldeffekttransistors führen. Insbesondere wirkt beispiels- weise eine Vor-Ladespannung zeitlich im Vergleich zu einem
ESD-Puls wie eine Gleichspannung, da die Vor-Ladung eine hö¬ here Zeitdauer aufweist als der eigentliche ESD-Puls.
Beim Aufsteuern des Feldeffekttransistors wird beispielsweise die Spannung am ersten Anschlusskontakt bis wenigstens zur Schwellspannung des Feldeffekttransistors entladen.
In verschiedenen Ausführungsformen ist die RC-Serienschaltung derart dimensioniert, dass ein Puls einer elektrostatischen Entladung am ersten Anschlusskontakt bezüglich des Gate- Anschlusses des Feldeffekttransistors herausgefiltert bzw. weggefiltert wird. Beispielsweise beträgt die Anstiegszeit eines ESD-Pulses etwa 20 Nanosekunden . Der Kondensator und der zweite Widerstand können hierbei so dimensioniert werden, dass sich eine Zeitkonstante der RC-Serienschaltung ergibt, die länger ist als eine übliche Anstiegszeit eines ESD- Pulses . In weiteren Ausführungsformen ist die RC-Serienschaltung derart dimensioniert, dass eine Flanke eines Nutzsignals, insbe¬ sondere mit einer vorbekannten Anstiegsrate, am ersten Anschlusskontakt bezüglich des Gate-Anschlusses des Feldeffekt- transistors herausgefiltert bzw. weggefiltert wird. Bei¬ spielsweise ist der erste Anschlusskontakt ein Eingabe- /Ausgabeanschluss, über den pulsförmige Nutzsignale übertra¬ gen werden. Die Signalform solcher pulsförmiger Nutzsignale ist üblicherweise in gewissen Grenzen definiert, so dass die Anstiegszeit einer Signalflanke des Nutzsignals zumindest un¬ gefähr bekannt ist. Der Kondensator und der zweite Widerstand können dementsprechend so gewählt werden, dass das pulsförmi¬ ge Nutzsignal aufgrund der Flankensteilheit nicht an den Ga- te-Anschluss des Feldeffekttransistors gelangt und somit ein Aufsteuern des Feldeffekttransistors aufgrund des Nutzsignals ausgeschlossen wird.
Die Dimensionierung der RC-Serienschaltung insbesondere bezüglich einer Grenzfrequenz des Tiefpasses kann insbesondere sowohl hinsichtlich eines ESD-Pulses als auch hinsichtlich eines pulsförmigen Nutzsignals erfolgen, so dass für beide Fälle das gewünschte Verhalten erzielt wird.
Der zweite Anschlusskontakt ist in verschiedenen Ausführungs- formen der Schaltungsanordnung ein Bezugspotentialanschluss oder ein Versorgungspotentialanschluss . Beispielsweise ist der Feldeffekttransistor als n-Kanalfeldeffekttransistor ausgeführt, wobei in diesem Fall eine Ableitung vom ersten Anschlusskontakt zu einem zweiten Anschlusskontakt durchgeführt wird, der als Bezugspotentialanschluss oder Masseanschluss ausgeführt ist. In anderen Ausführungsformen ist der Feldeffekttransistor als p-Kanalfeldeffekttransistor ausgeführt, wobei in diesem Fall eine Ableitung zu einem Versorgungspo- tentialanschluss erfolgt.
Der Feldeffekttransistor kann für Niedervoltanwendungen oder für Hochvoltanwendungen geeignet sein. In Abhängigkeit der sich entwickelnden Technologien betreffen Niedervoltanwendungen beispielsweise maximale Spannungen am Gate-Anschluss des Feldeffekttransistors von 5 Volt, 3,3 Volt oder 1,8 Volt. Im Allgemeinen kann jedoch ein Hochvoltbereich als Gegensatz zum Niedervoltbereich dadurch definiert werden, dass eine zu erwartende Betriebsspannung einer Schaltung, insbesondere einer integrierten Schaltung über der Durchbruchspannung des Gateoxids des Feldeffekttransistors liegt. Für den Fall einer Hochvoltanwendung kann es demnach wünschenswert sein, eine Spannungsbegrenzung am Gate-Anschluss des Feldeffekttransis¬ tors vorzunehmen.
Dementsprechend weist bei einer Ausführungsform der Schal¬ tungsanordnung die Kompensationsvorrichtung einen Spannungs- begrenzer auf, der zwischen den Gate-Anschluss des Feldef¬ fekttransistors und den zweiten Anschlusskontakt geschaltet ist. Der Spannungsbegrenzer ist eingerichtet, eine Gatespannung des Feldeffekttransistors kleiner als eine Gate¬ durchbruchspannung des Feldeffekttransistors zu halten. Da- durch kann auch bei Hochvoltanwendungen ein sicherer und zuverlässiger Betrieb der Schaltungsanordnung gewährleistet werden .
Beispielsweise weist der Spannungsbegrenzer hierzu in ver- schiedenen Ausführungsformen eine Serienschaltung von mehreren Dioden oder als Diode verschalteten Transistoren auf. Jede dieser Dioden beziehungsweise jeder dieser als Diode verschalteten Transistoren weist hierbei eine definierte Durch- lassspannung auf, wodurch sich als Begrenzungswert am Gate- Anschluss des Feldeffekttransistors die Summe der einzelnen Durchlassspannungen ergibt. Folglich kann auf der Basis einer gewünschten Begrenzungsspannung und einer bekannten Durch- lassspannung die Zahl der notwendigen Dioden beziehungsweise als Diode verschalteter Transistoren ermittelt werden.
In verschiedenen Ausführungsformen ist die Schaltungsanordnung dafür eingerichtet, eine integrierte Schaltung insbeson- dere im nicht eingebauten Zustand zu schützen, während im eingebauten Zustand kein solcher Schutz gewünscht oder notwendig ist. Beispielsweise ist ein Schutz gegen elektrostati¬ sche Entladungen aufgrund von Berührung eines Anschlusskontakts durch einen Menschen vorwiegend im nicht eingebauten Zustand der integrierten Schaltung notwendig.
In einer weiteren Ausführungsform weist die Schaltungsanordnung beispielsweise eine Deaktivierungseinrichtung auf, die eingerichtet ist, auf der Basis eines Deaktivierungssignals den Gate-Anschluss des Feldeffekttransistors und den zweiten Anschlusskontakt zu verbinden, insbesondere niederohmig zu verbinden. Durch das Verbinden des Gate-Anschlusses mit dem zweiten Anschlusskontakt wird ein Aufsteuern des Feldeffekt¬ transistors und damit das Erzeugen eines leitenden Kanals zwischen dem ersten und dem zweiten Anschlusskontakt verhindert. Dementsprechend kann die Kompensationsvorrichtung durch ein entsprechendes Deaktivierungssignal deaktiviert werden.
Beispielsweise weist die Deaktivierungseinrichtung einen Transistorschalter auf, der den Gate-Anschluss des Feldef¬ fekttransistors mit dem zweiten Anschlusskontakt verbindet. Demnach wird die Kompensationsvorrichtung deaktiviert, wenn der Transistorschalter aufgesteuert wird. In verschiedenen Ausführungsformen ist der Transistorschalter hierbei durch einen Biasstrom steuerbar. Beispielsweise wird ein solcher Biasstrom von einer Biasstromquelle geliefert, welche beispielsweise Teil einer zu schützenden integrierten Schaltung sein kann. Insbesondere wird der Biasstrom, der den Schalttransistor aufsteuert, beim Vorliegen einer ausreichenden Betriebsspannung geliefert. Der Transistorschalter kann auch auf der Basis einer Spannung an einem Versorgungspotentialanschluss steuerbar sein. Bei¬ spielsweise ist eine Power-on-Reset , POR-Schaltung vorgese¬ hen, welche beim Vorliegen einer ausreichenden Betriebsspannung ein entsprechendes digitales Signal liefert, welches ei- nen Betriebszustand der Schaltung anzeigt. Der Transistorschalter kann durch dieses digitale Signal aufgesteuert wer¬ den, um die Kompensationsvorrichtung zu deaktivieren.
Die verschiedenen beschriebenen Ausführungsformen können be- liebig kombiniert werden, um eine jeweils an den Einsatzzweck angepasste Schaltungsanordnung, insbesondere eine angepasste Kompensationsvorrichtung zu erhalten.
Die Erfindung wird nachfolgend an mehreren Ausführungsbei- spielen anhand der Figuren näher erläutert. Funktions- bezie¬ hungsweise wirkungsgleiche Elemente tragen hierbei gleiche Bezugszeichen. Erläuterungen und Erklärungen für Elemente einer Figur gelten auch für Elemente mit gleichen Bezugszeichen in den nachfolgenden Figuren.
Es zeigen: Figur 1 eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen,
Figur 2 eine weitere Ausführungsform einer Schaltungsan- Ordnung zum Schutz gegen elektrostatische Entla¬ dungen,
Figur 3 eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entla- düngen, und
Figur 4 eine weitere Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entla¬ dungen .
Figur 1 zeigt eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, bei der zwischen einem ersten Anschlusskontakt 10 und einem zweiten Anschlusskontakt VSS eine Ableitvorrichtung ECL geschaltet ist. Der erste Anschlusskontakt ist beispielsweise ein Eingabe- /Ausgabeanschluss, während der zweite Anschlusskontakt VSS beispielsweise ein Bezugspotentialanschluss oder Massean- schluss ist. Ferner ist zwischen den ersten und den zweiten Anschlusskontakt 10, VSS eine Kompensationsvorrichtung 1 ge- schaltet, die eine Serienschaltung aus einem ersten Widerstand RS und einem n-Kanalfeldeffekttransistor Tl aufweist. Hierbei ist der erste Widerstand mit einem ersten Anschluss an dem ersten Anschlusskontakt 10 und mit einem zweiten Anschluss an den Drainanschluss des Transistors Tl angeschlos- sen, während der Sourceanschluss des Transistors Tl mit dem zweiten Anschlusskontakt VSS verbunden ist. Ein Verbindungs¬ knoten Kl zwischen dem ersten Widerstand RS und dem Transistor Tl ist über eine RC-Serienschaltung aus einem zweiten Wi- derstand RF und einem Kondensator CF mit dem Gate-Anschluss Gl des Transistors Tl verbunden.
Die Ableitvorrichtung ECL ist eingerichtet, eine elektrosta- tische Entladung, beispielsweise aufgrund eines ESD-
Ereignisses zwischen dem ersten Anschlusskontakt 10 und dem zweiten Anschlusskontakt VSS abzuleiten. Die Ableitvorrichtung weist hierzu beispielsweise einen üblichen Ableittransistor in Feldeffekt- oder Bipolartechnik, oder ein anderes bekanntes Halbleiterelement zum Ableiten hoher Spannungen auf. Ferner kann eine solche Ableitvorrichtung in verschiedenen Ausführungsformen eine entsprechende Triggervorrichtung umfassen, die ein Durchsteuern des Ableitelements beim Anlegen einer entsprechenden Spannung oder Auftreten eines ent- sprechenden Pulses am ersten Anschlusskontakt 10 bewirkt.
Sowohl beim Testen der Funktionsfähigkeit der Ableitvorrichtung ECL als auch beim Auftreten eines tatsächlichen ESD- Pulses am ersten Anschlusskontakt 10 kann es zu einer so ge- nannten Vor-Ladung am ersten Anschlusskontakt 10 kommen, beispielsweise durch Annähern einer geladenen Quelle, wodurch sich eine Vorladespannung am ersten Anschlusskontakt 10 ausbildet. Eine solche Vorladespannung weist im Vergleich zu ei¬ nem üblicherweise schnell auftretenden ESD-Puls lediglich niedrige Frequenzanteile auf. Die RC-Serienschaltung RF, CF ist dabei derart dimensioniert, dass die niedrigeren Fre¬ quenzanteile der Vorladespannung über den Kondensator CF, der als Millerkapazität wirkt, an den Gate-Anschluss Gl des Tran¬ sistors Tl gelangen und die gesteuerte Strecke des Transis- tors Tl aufsteuern. Die Vor-Ladung beziehungsweise die Vor- Ladespannung kann dann über den ersten Widerstand RS und den offen gesteuerten Transistor Tl zum zweiten Anschlusskontakt VSS abfließen. Dementsprechend wird die Spannung am ersten Anschlusskontakt mindestens auf die Schwellenspannung des Transistors Tl reduziert.
Wenn nach oder mit dem Ableiten der Vor-Ladespannung der ei- gentliche ESD-Puls auftritt, kann dieser von der Ableitvor¬ richtung besser erkannt werden, so dass eine Ableitung des ESD-Pulses mit hoher Zuverlässigkeit erfolgt. Zudem kann die Triggerung in der Ableitvorrichtung schneller erfolgen, so dass ein möglicher Fehlerzustand aufgrund des ESD-Pulses schnell beseitigt wird. Die Spannung aufgrund des ESD-Pulses kann wegen der Filterwirkung der RC-Serienschaltung RF, CF nicht an den Gate-Anschluss Gl gelangen, so dass es nicht zu einer unerwünschten Aufsteuerung des Transistors Tl beim eigentlichen ESD-Puls kommt.
Die RC-Schaltung RF, CF ist in verschiedenen Ausführungsformen insbesondere derart dimensioniert, dass weder ein ESD- Puls noch eine Flanke eines pulsförmigen Nutzsignals am ers¬ ten Anschlusskontakt 10 zu einer Aufsteuerung des Transistors Tl führt. Dazu ist insbesondere eine Zeitkonstante der als
Tiefpassfilter wirkenden RC-Serienschaltung RF, CF durch entsprechende Dimensionierung des Widerstands und der Kapazität so gewählt, dass diese Zeitkonstante größer beziehungsweise länger ist als eine zu erwartende Anstiegsdauer einer Takt- flanke beziehungsweise eines ESD-Pulses. Ferner kann bei der Dimensionierung der RC-Serienschaltung RF, CF auch eine Kapazität zwischen Gate und Drain des Transistors Tl berücksich¬ tigt werden. Die RC-Serienschaltung RF, CF wirkt dementsprechend wie ein Tiefpass insbesondere zwischen dem ersten An- schlusskontakt und dem Gate-Anschluss Gl.
Mit der RC-Schaltung RF, CF können insbesondere transiente Verläufe einer Vor-Ladespannung am ersten Anschlusskontakt an den Gate-Anschluss Gl geführt werden, um den Feldeffekt¬ transistor Tl aufzusteuern und die Vor-Ladespannung abzuleiten . Beispielswiese wird für den ersten Widerstand RS ein Wert von höchstens einem Kiloohm gewählt, um sowohl eine Strombegrenzung für den Feldeffekttransistor Tl zu erreichen als auch eine ausreichende und zuverlässige Ableitung einer Überspan¬ nung zu ermöglichen. Durch den ersten Widerstand RS, welcher eine Strombegrenzung für die gesteuerte Strecke des Feldef¬ fekttransistors bewirkt, wird beispielsweise auch ein Span¬ nungsrückschlag, englisch Snap back, des Feldeffekttransis¬ tors Tl verhindert.
Figur 2 zeigt eine weitere Ausführungsform einer Schaltungs¬ anordnung zum Schutz gegen elektrostatische Entladungen, welche insbesondere eine Weiterbildung der in Figur 1 darge¬ stellten Ausführungsform bildet. In Ergänzung zu den in Figur 1 dargestellten Elementen weist die Kompensationsvorrichtung 1 eine Spannungsbegrenzer 2 auf, der zwischen dem Gate- Anschluss Gl des Transistors Tl und dem zweiten Anschlusskon¬ takt VSS geschaltet ist. Der Spannungsbegrenzer 2 weist eine Serienschaltung von mehreren als Diode verschalteten Transistoren T2, T3, T4 auf. Die Transistoren T2, T3, T4 sind beispielsweise als n-Kanal Feldeffekttransistoren ausgeführt.
Die Kompensationsvorrichtung 1 umfasst ferner eine Deaktivie- rungseinrichtung 3, welche einen Transistorschalter T5 umfasst, der den Gate-Anschluss Gl mit dem zweiten Anschluss- kontakt VSS verbindet. Der Transistorschalter T5 ist in einem Stromspiegel mit einem weiteren Transistor T6 verschaltet, dessen gesteuerte Strecke von einer Biasstromquelle 4 ge- speist wird. Die Biasstromquelle 4 ist mit einem Versorgungs- potentialanschluss VDD verbunden.
Durch den Spannungsbegrenzer 2 beziehungsweise die Transisto- ren T2, T3, T4 wird erreicht, dass die Gatespannung am Gate- Anschluss Gl nur auf einen Wert ansteigen kann, der der Summe der Durchlassspannungen der Transistoren T2, T3, T4 entspricht. Dadurch kann verhindert werden, dass die Gatespannung am Gate-Anschluss Gl höher ansteigt als eine zulässige Gatedurchbruchspannung, bei der eine Gateoxidschicht des Transistors Tl beschädigt oder zerstört wird. Eine solche Spannungsbegrenzung kann insbesondere dann wünschenswert sein, wenn auch im regulären Betrieb der Schaltungsanordnung beziehungsweise einer zu schützenden integrierten Schaltung Spannungen auftreten können, die höher als die genannte Gatedurchbruchspannung des Transistors Tl sind.
Vorliegend sind lediglich drei Transistoren T2, T3, T4 darge¬ stellt, jedoch können zur Festlegung der Spannungsbegrenzung auch weitere Transistoren als Diode verschaltet in Serie ge¬ schaltet werden, um eine gewünschte Begrenzungsspannung zu erreichen. Bei entsprechender Dimensionierung des Transistors Tl, insbesondere mit Bezug auf dessen Gatedurchbruchspannung, kann auf den Spannungsbegrenzer 2 auch verzichtet werden.
Mit der Deaktivierungseinrichtung 3 kann durch Aufsteuern des Transistors T5 eine niederohmige Verbindung zwischen dem Ga¬ te-Anschluss Gl und dem zweiten Anschlusskontakt VSS herge¬ stellt werden. Dadurch wird ein Aufsteuern des Transistors Tl und das Ausbilden eines leitenden Kanals verhindert. Dement¬ sprechend wird die Kompensationsvorrichtung 1 bezüglich der Abieitfähigkeit deaktiviert. Beispielsweise ist es gewünscht, im Betrieb der zu schützen¬ den integrierten Schaltung ein Ableiten von Spannungen am ersten Anschlusskontakt 10 zu verhindern. Dazu wird beim An¬ legen einer entsprechenden Versorgungsspannung an den Versor- gungspotentialanschluss VDD über die Biasstromquelle 4 ein entsprechender Biasstrom erzeugt, welcher ein Aufsteuern des Transistors T6 und wegen der Stromspiegelschaltung des Transistors T5 bewirkt. Folglich wird die Kompensationsvorrichtung 1 beim Vorliegen eines entsprechenden Biasstroms als De- aktivierungssignal beziehungsweise beim Vorliegen einer ent¬ sprechenden Versorgungsspannung deaktiviert.
Die Deaktivierungseinrichtung 3 kann insbesondere auch dann vorteilhaft sein, wenn die Kompensationsvorrichtung 2 nur im nicht eingebauten Zustand einer zu schützenden Schaltung funktionsfähig sein soll. Im nicht eingebauten Zustand liegt nämlich wegen der fehlenden Versorgungsspannung kein Deakti- vierungssignal vor, so dass die Kompensationsvorrichtung 1 aktiv ist. Überspannungen aufgrund von Vor-Ladungen im Vorfeld eines eigentlichen ESD-Pulses können somit abgeleitet werden, während nach dem Einbau beziehungsweise während des Betriebs der integrierten Schaltung mit der Schaltungsanord¬ nung eine automatische Deaktivierung der Kompensationsvorrichtung 1 aufgrund der vorliegenden Versorgungsspannung erfolgt .
Figur 3 zeigt eine weitere Ausführungsform einer Schaltungs¬ anordnung zum Schutz gegen elektrostatische Entladungen, welche eine Weiterbildung der in Figur 1 dargestellten Ausfüh- rungsform beziehungsweise eine Abwandlung der in Figur 2 dargestellten Ausführungsform ist. Abweichend von der in Figur 2 dargestellten Ausführungsform weist die Deaktivierungseinrichtung 3 lediglich den Transistorschalter T5 auf, der zwi- sehen den Gate-Anschluss Gl und den zweiten Anschlusskontakt VSS geschaltet ist. Der Transistorschalter T5 wird von einer Power-on-Rest-Schaltung 5 gesteuert, welche beim Vorliegen einer ausreichenden Versorgungsspannung am Versorgungsspan- nungsanschluss VDD ein entsprechendes Signal erzeugt, welches als Deaktivierungssignal für die Deaktivierungseinrichtung 3 beziehungsweise den Transistorschalter T5 wirkt. Im Übrigen entspricht das Prinzip der Deaktivierung bei der in Figur 3 dargestellten Ausführungsform dem für die Figur 2 beschriebe- nen Prinzip.
In den zuvor beschriebenen Ausführungsformen ist die Serienschaltung des ersten Widerstands RS und des Feldeffekttransistors Tl zwischen einen Eingabe-/Ausgabeanschluss und einen Bezugspotentialanschluss geschaltet, wobei der Transistor Tl als n-Kanalfeldeffekttransistor ausgeführt ist. Jedoch kann in verschiedenen Ausführungsformen und Abwandlungen auch ein p-Kanalfeldeffekttransistor eingesetzt werden, wobei eine entsprechende Anpassung der Polaritäten zu berücksichtigen ist.
Figur 4 zeigt eine Ausführungsform einer Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen, welche eine Abwandlung der in Figur 1 dargestellten Ausführungsform ist. Hierbei ist der Feldeffekttransistor Tl als p-Kanal Feldef¬ fekttransistor ausgeführt, dessen Source-Anschluss mit dem Versorgungspotentialanschluss VDD verbunden ist. Der Versor- gungspotentialanschluss VDD bildet gleichzeitig den zweiten Anschlusskontakt, während der erste Anschlusskontakt 10 wie- derum durch einen Eingabe-/Ausgabeanschluss gebildet ist. Der erste Widerstand RS, die Ableitvorrichtung ECL und die RC- Serienschaltung RF, CF entsprechen den jeweiligen in den zuvor erläuterten Ausführungsformen dargestellten Elementen. Dementsprechend ist auch die Funktionsweise und Wirkung der in Figur 4 dargestellten Ausführungsform gleich oder ähnlich der in Figur 1 dargestellten Ausführungsform unter Berücksichtigung der veränderten Polarität. Die in Figur 2 und Figur 3 dargestellten Abwandlungen beziehungsweise Erweiterungen, insbesondere der Spannungsbegrenzer 2 und die Deaktivie rungseinrichtung 3, lassen sich auch bei der in Figur 4 gezeigten Ausführungsform ergänzen.

Claims

Patentansprüche
1. Schaltungsanordnung zum Schutz gegen elektrostatische
Entladungen, die Schaltungsanordnung umfassend
eine Ableitvorrichtung (ECL) , die geeignet ist, eine elektrostatische Entladung zwischen einem ersten Anschlusskontakt (10) und einem zweiten Anschlusskontakt (VDD, VSS) abzuleiten; und
eine Kompensationsvorrichtung (1), bei der eine Serienschaltung eines ersten Widerstands (RS) und eines Feldef¬ fekttransistors (Tl) zwischen den ersten Anschlusskontakt (10) und den zweiten Anschlusskontakt (VDD, VSS) geschal¬ tet ist, und bei der ein Verbindungsknoten (Kl) zwischen dem ersten Widerstand (RS) und dem Feldeffekttransistor (Tl) über eine RC-Serienschaltung (RF, CF) mit dem Gate- Anschluss (Gl) des Feldeffekttransistors (Tl) verbunden ist, wobei die RC-Serienschaltung (RF, CF) einen zweiten Widerstand (RF) und einen Kondensator (CF) umfasst und als Tiefpassfilter zwischen dem Verbindungsknoten (Kl) und dem Gate-Anschluss (Gl) wirkt.
2. Schaltungsanordnung nach Anspruch 1,
bei der die Kompensationsvorrichtung (1) einen Spannungsbegrenzer (2) aufweist, der zwischen den Gate-Anschluss (Gl) des Feldeffekttransistors (Tl) und den zweiten An¬ schlusskontakt (VDD, VSS) geschaltet ist, und der einge¬ richtet ist, eine Gate-Spannung des Feldeffekttransistors (Tl) kleiner als eine Gate-Durchbruchspannung des Feldeffekttransistors (Tl) zu halten.
3. Schaltungsanordnung nach Anspruch 2,
bei der der Spannungsbegrenzer (2) eine Serienschaltung von mehreren als Diode verschalteten Transistoren (T2, T3, T4) aufweist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, die eine Deaktivierungseinrichtung (3) aufweist, die eingerichtet ist, auf der Basis eines Deaktivierungssignals den Gate-Anschluss (Gl) des Feldeffekttransistors (Tl) und den zweiten Anschlusskontakt (VDD, VSS) zu verbinden, insbesondere niederohmig zu verbinden.
5. Schaltungsanordnung nach Anspruch 4,
bei der die Deaktivierungseinrichtung (3) einen Transistorschalter (T5) aufweist, der den Gate-Anschluss (Gl) des Feldeffekttransistors (Tl) mit dem zweiten Anschluss¬ kontakt (VDD, VSS) verbindet.
6. Schaltungsanordnung nach Anspruch 5,
bei der der Transistorschalter (T5) durch einen Bias- Strom steuerbar ist.
7. Schaltungsanordnung nach Anspruch 5 oder 6,
bei der der Transistorschalter (T5) auf der Basis einer Spannung an einem Versorgungspotentialanschluss (VDD) steuerbar ist.
8. Schaltungsanordnung nach einem der Ansprüche 1 bis 7, bei der die RC-Serienschaltung (RF, CF) derart dimensioniert ist, dass ein Puls einer elektrostatischen Entladung am ersten Anschlusskontakt (10) bezüglich des Gate- Anschlusses (Gl) des Feldeffekttransistors (Tl) weggefil¬ tert wird.
9. Schaltungsanordnung nach einem der Ansprüche 1 bis 8, bei der die RC-Serienschaltung (RF, CF) derart dimensioniert ist, dass eine Flanke eines Nutzsignals, insbeson¬ dere mit einer vorbekannten Anstiegsrate, am ersten Anschlusskontakt (10) bezüglich des Gate-Anschlusses (Gl) des Feldeffekttransistors (Tl) weggefiltert wird.
10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, bei der der erste Anschlusskontakt (10) ein Eingabe- /Ausgabeanschluss ist und der zweite Anschlusskontakt ein Bezugspotentialanschluss (VSS) oder ein Versorgungspoten- tialanschluss (VDD) ist.
11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, bei der der erste Widerstand (RS) einen Wert von höchs¬ tens 1 kQ aufweist.
PCT/EP2012/064887 2011-08-05 2012-07-30 Schaltungsanordnung zum schutz gegen elektrostatische entladungen WO2013020853A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/237,165 US9397495B2 (en) 2011-08-05 2012-07-30 Circuit arrangement for protecting against electrostatic discharges
KR1020147004874A KR101606298B1 (ko) 2011-08-05 2012-07-30 정전 방전 보호용 회로 장치
CN201280037950.0A CN103765715B (zh) 2011-08-05 2012-07-30 用于防止静电放电的电路装置
JP2014523299A JP5771330B2 (ja) 2011-08-05 2012-07-30 静電気放電保護用回路装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011109596.2 2011-08-05
DE102011109596.2A DE102011109596B4 (de) 2011-08-05 2011-08-05 Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen

Publications (1)

Publication Number Publication Date
WO2013020853A1 true WO2013020853A1 (de) 2013-02-14

Family

ID=46724356

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2012/064887 WO2013020853A1 (de) 2011-08-05 2012-07-30 Schaltungsanordnung zum schutz gegen elektrostatische entladungen

Country Status (6)

Country Link
US (1) US9397495B2 (de)
JP (1) JP5771330B2 (de)
KR (1) KR101606298B1 (de)
CN (1) CN103765715B (de)
DE (1) DE102011109596B4 (de)
WO (1) WO2013020853A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105449654B (zh) * 2014-08-27 2018-09-04 瑞昱半导体股份有限公司 静电放电保护电路
US9954356B2 (en) 2015-05-15 2018-04-24 Analog Devices, Inc. Electrostatic discharge protection circuits for radio frequency communication systems
KR102397866B1 (ko) * 2015-12-28 2022-05-12 엘지디스플레이 주식회사 정전기 방전회로 및 이를 포함하는 표시장치
DE102017203001A1 (de) * 2017-02-24 2018-08-30 Robert Bosch Gmbh Schaltventil, Sensorbaugruppe oder Aktorbaugruppe mit Schutzbeschaltung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060250732A1 (en) * 2005-05-06 2006-11-09 Peachey Nathaniel M Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement
US20090128969A1 (en) * 2007-11-21 2009-05-21 Philippe Deval Adaptive electrostatic discharge (esd) protection of device interface for local interconnect network (lin) bus and the like
DE102008001368A1 (de) * 2008-04-24 2009-10-29 Robert Bosch Gmbh Flächenoptimierte ESD-Schutzschaltung

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58147068A (ja) * 1982-02-24 1983-09-01 Mitsubishi Electric Corp 入力保護回路
US5255146A (en) * 1991-08-29 1993-10-19 National Semiconductor Corporation Electrostatic discharge detection and clamp control circuit
US5946177A (en) 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
TW410459B (en) * 1999-01-04 2000-11-01 Taiwan Semiconductor Mfg Gate-coupled electrostatic discharge protection circuit without transient leakage
US6249410B1 (en) * 1999-08-23 2001-06-19 Taiwan Semiconductor Manufacturing Company ESD protection circuit without overstress gate-driven effect
US6844597B2 (en) 2003-02-10 2005-01-18 Freescale Semiconductor, Inc. Low voltage NMOS-based electrostatic discharge clamp
DE102004007241A1 (de) 2004-02-13 2005-09-01 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
KR100914790B1 (ko) 2004-02-13 2009-09-02 오스트리아마이크로시스템즈 아게 반도체 집적 회로를 보호하기 위한 회로 장치 및 보호 방법
US7212387B2 (en) 2004-09-17 2007-05-01 Texas Instruments Incorporated Electrostatic discharge protection device including precharge reduction
US20070024772A1 (en) 2005-07-28 2007-02-01 Childers Winthrop D Display with sub-region backlighting
JP2007096150A (ja) * 2005-09-30 2007-04-12 Toshiba Corp Ｅｓｄ保護回路
WO2007124079A2 (en) * 2006-04-21 2007-11-01 Sarnoff Corporation Esd clamp control by detection of power state
JP2008251755A (ja) * 2007-03-30 2008-10-16 Eudyna Devices Inc 半導体装置
JP2009152484A (ja) 2007-12-21 2009-07-09 Fujifilm Corp 電源保護回路及び集積回路
US8958184B2 (en) * 2010-12-28 2015-02-17 Infineon Technologies Ag ESD protection devices and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060250732A1 (en) * 2005-05-06 2006-11-09 Peachey Nathaniel M Transient pulse, substrate-triggered biCMOS rail clamp for ESD abatement
US20090128969A1 (en) * 2007-11-21 2009-05-21 Philippe Deval Adaptive electrostatic discharge (esd) protection of device interface for local interconnect network (lin) bus and the like
DE102008001368A1 (de) * 2008-04-24 2009-10-29 Robert Bosch Gmbh Flächenoptimierte ESD-Schutzschaltung

Also Published As

Publication number Publication date
CN103765715B (zh) 2016-08-24
KR101606298B1 (ko) 2016-04-01
US20140240877A1 (en) 2014-08-28
KR20140040279A (ko) 2014-04-02
JP2014523145A (ja) 2014-09-08
CN103765715A (zh) 2014-04-30
JP5771330B2 (ja) 2015-08-26
DE102011109596A1 (de) 2013-02-07
DE102011109596B4 (de) 2018-05-09
US9397495B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
DE102007040875B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zum Betreiben einer solchen
DE102010030064B4 (de) Schutzschaltung
DE60130146T2 (de) Esd-schutzeinrichtungen
EP1714321A2 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
DE102017104522A1 (de) Vorrichtung und Verfahren für aktiv gesteuerten Schutz vor transienter Überlastung mit Falsch-Bedingung-Abschaltung
EP3021444B1 (de) Schaltung zum schutz vor überspannungen
DE102008054502A1 (de) ESD Schutzschaltung
DE102013103076B4 (de) Selektives strompumpen zum verbessern der niederspannungs-esd-begrenzung unter verwendung von hochspannungsbauelementen
DE102015101000A1 (de) Rauschtolerante aktive Klemmschaltung mit ESD-Schutzfähigkeit im Einschaltzustand
DE202009013825U1 (de) Fehlerschutz für optoelektronische Bauelemente
EP0401410B1 (de) Schaltungsanordnung zum Schutz elektronischer Schaltungen vor Überspannung
DE102011109596B4 (de) Schaltungsanordnung zum Schutz gegen elektrostatische Entladungen
EP1676350A2 (de) Aktive schutzschaltungsanordnung
DE102006021847B4 (de) Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen
DE102016108842A1 (de) Spannungsgesteuerter Stromweg, Spannungsbegrenzer und elektronische Komponente mit einem Spannungsbegrenzer
EP3098850B1 (de) Schutzschaltung und verfahren zum schutz einer schaltung
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE19852453A1 (de) Verfahren zum Schützen von Chips für gemischte Signale vor einer elektrostatischen Entladung
DE102004055057A1 (de) Ausgangsschaltung
DE102006029142B4 (de) Verfahren und Schutzschaltung gegen Überspannung
EP0349750A1 (de) Ausgleichs- und Überspannungsschutzschaltung für elektronische Geräte
DE102007018237A1 (de) Schaltung mit verbessertem ESD-Schutz bei repetierender Pulsbelastung
DE10200830B4 (de) Steuergerät mit Mitteln zur Erhöhung der Störfestigkeit
EP3794701B1 (de) Schaltungsanordnung zum schutz einer elektronischen baugruppe
DE10348446B4 (de) Anordnung für eine ESD-Schutzschaltung

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12750549

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
ENP Entry into the national phase

Ref document number: 2014523299

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20147004874

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14237165

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 12750549

Country of ref document: EP

Kind code of ref document: A1