DE19852453A1 - Verfahren zum Schützen von Chips für gemischte Signale vor einer elektrostatischen Entladung - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf den Schutz von elektronischen Schaltungen vor einer elektrosta­ tischen Entladung (ESD; ESD = Electro-Static Discharge) und insbesondere auf einen ESD-Schutz von integrierten Schaltun­ gen für gemischte digitale und analoge Signale.

Die elektrostatische Entladung (ESD) ist ein Phänomen, das bekannterweise elektronische Komponenten irreparabel zer­ stört. Ein ESD-Ereignis, das sich als elektrischer Anstieg mit hoher Spannung und hohem Strom manifestiert, wird all­ gemein zwischen dem menschlichen Körper und Masse erzeugt. Elektrostatische Potentiale von 4 kV sind nicht unüblich. Typischerweise tritt die Entladung innerhalb weniger 100 Na­ nosekunden auf und erzeugt Spitzenströme im Amperebereich. Bekannte Lösungen für den Schutz von elektronischen Kompo­ nenten vor einer ESD verwendeten typischerweise Si-Klemmdio­ den, Zener-Dioden und Silizium-gesteuerte Gleichrichter (SCRs; SCR = Silicon-Controlled Rectifier).

Eingabe- und Ausgabe- (I/O-)Anschlußflächen von integrier­ ten Schaltungen (ICs) sind aufgrund ihrer Verbindung zu in­ ternen Schaltungsanordnungen besonders für ein Ausgesetzt­ sein gegenüber einem ESD-Ereignis anfällig. Üblicherweise ist bei einem Halbleiterelement eine ESD-Schutzschaltung zwischen jede I/O-Anschlußfläche und den Leistungsversor­ gungsbus geschaltet. Wenn ein zerstörerisches ESD-Ereignis an einer I/O-Anschlußfläche des Halbleiterelements auftritt, leitet die ESD-Schutzschaltung den destruktiven ESD-Strom von der internen Schaltungsanordnung des Halbleiterelements zu dem Leistungsversorgungsbus weg, wodurch verhindert wird, daß der destruktive ESD-Strom auf einer I/O-Anschlußfläche das Halbleiterelement zerstört.

Eine typische ESD-Schutzschaltungsanordnung in einem Halb­ leiterelement umfaßt ein Paar Silizium-gesteuerter Gleich­ richter (SCR), die mit jedem Eingang oder Ausgang und mit dem Leistungsversorgungsbus in dem Halbleiterelement gekop­ pelt sind. Wenn eine Spannungsdifferenz auftritt, die größer als eine ESD-Durchbruchsspannung des SCR ist, zwischen einem Eingang oder Ausgang und dem Leistungsversorgungsbus auf­ tritt, bricht einer der SCRs durch und entlädt die ESD durch sich auf den Leistungsversorgungsbus. Für einen wirksamen ESD-Schutz muß die ESD-Durchbruchsspannung der SCRs niedri­ ger als die ESD-Durchbruchsspannung der Eingabe- oder Ausga­ beschaltungsanordnung in dem Halbleiterelement sein. Dies stellt sicher, daß die SCRs durchbrechen werden, bevor die Eingabe- oder Ausgabe-Schaltungsanordnung durch ein ESD-Er­ eignis, das auf der I/O-Anschlußfläche auftritt, zerstört wird.

Typischerweise ist der Leistungsversorgungsbus als Ring um die gesamte IC herum konfiguriert. Bei einer integrierten Schaltung (IC) für digitale und analoge Signale, d. h. bei einer integrierten Schaltung für gemischte Signale, wird der Leistungsversorgungsbus zu einem Punkt, der Rauschen von digitalen Schaltungsanordnungen in empfindlich analoge Komponenten koppelt. Dies ist aus Verhaltensgründen nicht akzeptabel.

Die Aufgabe der vorliegenden Erfindung besteht darin, einen wirksamen ESD-Schutz für Mischmodus-ICs zu schaffen, durch den das Koppeln von Digitalrauschen in die analogen Bereiche des Chips verhindert wird, und der keinen besonders großen Platz auf dem Chip benötigt.

Diese Aufgabe wird durch eine Vorrichtung nach Anspruch 1 gelöst.

Eine erfindungsgemäße ESD-Schutzvorrichtung für integrierte Schaltungen, die sowohl I/O-Anschlußflächen für digitale als auch für analoge Signale haben, umfaßt einen getrennten ESD-Leistungsversorgungsbus. Der getrennte ESD-Leistungsver­ sorgungsbus ist mit dem digitalen Leistungsversorgungsbus und mit dem analogen Leistungsversorgungsbus auf dem Chip kapazitiv gekoppelt. Eine ESD-Ereignistriggereinrichtung ist zwischen den ESD-Leistungsversorgungsbus und das analoge Massesubstrat der IC gekoppelt. Die ESD-Ereignistriggerein­ richtung erfaßt ESD-Ereignisse, die sich durch eine schnell ansteigende Spannungsspitze darstellen, die auf dem ESD-Lei­ stungsversorgungsbus vorhanden ist. Eine Nebenschlußeinrich­ tung ist zwischen den ESD-Leistungsversorgungsbus und das analoge Massesubstrat geschaltet und spricht auf die Erfas­ sung eines ESD-Ereignisses durch die ESD-Ereignistrigger­ einrichtung an, indem der ESD-Leistungsversorgungsbus und das analoge Massesubstrat elektrisch verbunden werden. Jede I/O-Anschlußfläche ist mit dem ESD-Leistungsversorgungsbus kapazitiv gekoppelt, um jedwede interne Schaltungsanordnung, die mit der I/O-Anschlußfläche gekoppelt ist, vor einer Be­ schädigung aufgrund von ESD-Ereignissen zu schützen. Ge­ schützte interne Schaltungsanordnungen sind entweder mit dem digitalen Leistungsversorgungsbus und dem digitalen Masse­ substrat oder mit dem analogen Leistungsversorgungsbus und dem analogen Massesubstrat gekoppelt. Dieselben sind jedoch von dem ESD-Leistungsversorgungsbus getrennt.

Die Verwendung eines getrennten ESD-Leistungsversorgungsbus­ ses erlaubt es, daß der digitale und der analoge Leistungs­ versorgungsbus nur entlang des Abschnitts der IC geführt werden, wo die jeweiligen digitalen und analogen I/O-An­ schlußflächen sitzen. Diese Konfiguration verhindert, daß Digitalrauschen, das auf dem digitalen Leistungsversorgungs­ bus getragen wird, in eine analoge Schaltungsanordnung ge­ koppelt wird, die von dem digitalen Abschnitt der IC ent­ fernt positioniert ist. Zusätzlich benötigt die ESD-Schutz­ vorrichtung gemäß der vorliegenden Erfindung keinen zusätz­ lichen Raum.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeich­ nungen detailliert erläutert. Es zeigen:

Fig. 1 ein Schaltbild eines ersten Ausführungsbeispiels einer bekannten ESD-Schutzvorrichtung;

Fig. 2 ein Schaltbild eines zweiten Ausführungsbeispiels einer bekannten ESD-Schutzvorrichtung; und

Fig. 3 ein Schaltbild einer ESD-Schutzvorrichtung gemäß der vorliegenden Erfindung.

Zum besseren Verständnis der vorliegenden Erfindung wird im nachfolgenden die Beschreibung zweier bekannter Lösungs­ ansätze für einen ESD-Schutz von I/O-Anschlußflächen von in­ tegrierten Schaltungen für gemischte Signale gegeben.

Fig. 1 ist ein Schaltbild einer ersten bekannten ESD-Schutz­ vorrichtung 100 für eine IC mit sowohl digitalen als auch analogen I/O-Anschlußflächen, d. h. mit Anschlußflächen für "gemischte Signale". Bei der ESD-Schutzvorrichtung 100 sind eine digitale I/O-Anschlußfläche 106 und eine analoge I/O-An­ schlußfläche 110 mittels jeweiliger Dioden zwischen einen Leistungsversorgungsbus 112 und eine Masse 114 geschaltet.

Eine interne digitale Schaltungsanordnung 130 ist über einen Widerstand 128 an einem internen Knoten 133 mit der digi­ talen I/O-Anschlußfläche 106 gekoppelt. Der Knoten 133 ist ferner mittels Dioden zwischen den Leistungsversorgungsbus 112 und die Masse 114 geschaltet. Auf ähnliche Art und Weise ist eine interne analoge Schaltungsanordnung 147, die zu schützen ist, über einen Widerstand 143 über eine Verbindung mit einem internen Knoten 145 mit der analogen I/O-Anschluß­ fläche 110 gekoppelt. Der interne Knoten 145 ist ferner mit­ tels Dioden zwischen den Leistungsversorgungsbus 112 und die Masse 114 geschaltet. Eine ESD-Ereignistriggereinrichtung 160 ist parallel zu einer ESD-Nebenschlußeinrichtung 158 zwischen den Leistungsversorgungsbus 112 und die Masse 114 geschaltet. Die ESD-Ereignistriggereinrichtung 160 dient zum Einschalten der ESD-Nebenschlußeinrichtung 158, um wirksam einen vorübergehenden Kurzschluß zwischen dem Leistungsver­ sorgungsbus 12 und der Masse 14 zu erzeugen, wenn auf dem Leistungsversorgungsbus 112 eine schnell ansteigende Span­ nung auftritt. Die ESD-Ereignistriggereinrichtung 160 ist über Dimensionieren der ESD-Ereignistriggerkomponenten ab­ stimmbar. Die ESD-Ereignistriggereinrichtung 160 umfaßt ei­ nen Widerstand 152, der an einem Zwischenknoten 151 seriell zu der Diode 150 zwischen dem Leistungsversorgungsbus 112 und der Masse 114 geschaltet ist. Die ESD-Ereignistrigger­ einrichtung 160 umfaßt ferner eine FET-Schalteinrichtung 153, die einen N-Typ-Feldeffekttransistor (NFET) 154 und ei­ nen P-Typ-Feldeffekttransistor (PFET) 156 aufweist, die an einem Ausgangsknoten 155 seriell zwischen den Leistungsver­ sorgungsbus 112 und die Masse geschaltet sind. Die Gates der FETs 154 und 156 werden über die Spannung an dem Eingangs­ knoten 151 gesteuert. Der Widerstand 152 und die Diode 155 sind derart dimensioniert, daß die Spannung an dem Eingangs­ knoten 151 unter normalen Bedingungen auf einem Pegel gehal­ ten wird, der hoch genug ist, damit der NFET 156 einge­ schaltet ist, während der PFET 154 ausgeschaltet ist. Dies resultiert darin, daß der Spannungspegel an dem Ausgangs­ knoten 155 niedrig genug ist, daß die ESD-Nebenschlußein­ richtung 158 aus ist, wodurch wirksam ein Leerlauf zwischen dem Leistungsversorgungsbus 112 und der Masse 114 erzeugt wird. Der PFET 154 ist allgemein viel größer als NFET 156 dimensioniert, um ein schnelles Einschalten der Nebenschluß­ einrichtung 158 zu schaffen, wenn ein ESD-Ereignis vorhanden ist. Der Widerstand 152 und die Diode 150 wirken als RC-Zeit­ konstante, die dimensioniert werden kann, um die Neben­ schlußeinrichtung 158 einzuschalten, wenn schnell anstei­ gende Leistungsversorgungsspannungen, die für ein ESD-Ereig­ nis charakteristisch sind, vorhanden sind. Es muß sorgfältig darauf geachtet werden, daß das RC-Filter nicht zu groß di­ mensioniert wird, damit kein Kurzschließen der Versorgungen bei einer regulären Leistungsversorgungsaktivierung auf­ tritt.

Wenn ein ESD-Ereignis zwischen zwei Anschlußflächen auf­ tritt, beispielsweise zwischen der digitalen I/O-Anschluß­ fläche 106 und der analogen I/O-Anschlußfläche 110, muß der ESD-Strom I_ESD dissipiert werden, oder es tritt ein Schaden an der internen Schaltungsanordnung 130 und/oder 147 (die an dem Knoten 153 bzw. 145 gekoppelt sind) auf. Dementsprechend verwendet die ESD-Schutzschaltung 100 den Leistungsversor­ gungsbus 112 und das Massesubstrat 114 als den ESD-Ereig­ nis-Triggerweg. Der ESD-Strom I_ESD tritt in die I/O-An­ schlußfläche 106 oder 110 ein und fließt durch die Dioden 120 bzw. 142 zu dem Leistungsversorgungsbus 112, wodurch die ESD-Ereignistriggereinrichtung 160 ausgelöst wird, um die Nebenschlußeinrichtung 158 einzuschalten, um einen Kurz­ schluß zwischen dem Leistungsversorgungsbus 112 und der Mas­ se 114 zu erzeugen. Der ESD-Strom I_ESD fließt dann durch die Nebenschlußeinrichtung 158 zu der Masse 114 und vollendet den Kreis durch Fließen durch jeweilige Dioden 122 oder 144 zurück zu der I/O-Anschlußfläche 106 oder 110. Um tatsäch­ lich die interne Schaltungsanordnung 130 oder 147 vor einer Beschädigung aufgrund eines ESD-Ereignisses zu schützen, muß der Spannungsabfall entlang des ESD-Ereignis-Trägerwegs un­ ter der Durchbruchsspannung V_Durchbruch der Siliziumüber­ gänge oder des CMOS-Gatters während des ESD-Ereignisses ge­ halten werden. Der Spannungsabfall ist die Summe der Schwel­ lenspannungen für die Eintrittsdiode 120 oder 142, die Aus­ trittsdiode 122 oder 144, den IR-Abfall über die Neben­ schlußeinrichtung 158, wenn die Nebenschlußeinrichtung 158 Ein ist, und den IR-Spannungsabfall über den Leistungsver­ sorgungsbus 112 und das Massesubstrat 114, wenn der ESD-Strom I_ESD über die parasitären Widerstände R_VDD und R_GND fließt. In CMOS-Chips ist der Leistungsversorgungsbus 112 typischerweise als Ring um den gesamten Chip konfiguriert. Diese Konfiguration plaziert den Leistungsversorgungsbus 112 sehr nahe bei jeder I/O-Anschlußfläche der IC, wodurch der parasitäre Widerstand des Leistungsbusses 112 verringert wird. Bei einer IC für gemischte digitale und analoge Signa­ le wird die digitale Leistungsversorgung typischerweise als ESD-Ereignis-Trägerweg sogar für analoge I/O-Anschlußflächen verwendet, da typischerweise mehr digitale I/O-Anschluß­ flächen als analoge I/O-Anschlußflächen vorhanden sind. Die­ ser Lösungsansatz für den ESD-Schutz in integrierten Schal­ tung für gemischte digitale und analoge Signale besitzt den Nachteil, daß Rauschen, das durch den digitalen Leistungs­ versorgungsbus 112 getragen wird, in den Analogbereich des Chips verteilt wird. Die Kombination aus PFET 132 und NFET 134, die in der digitalen Schaltungsanordnung 130 gezeigt ist, wird typischerweise in einer Ausgangstreiberschaltungs­ anordnung für digitale Ausgangsanschlußflächen verwendet. Wenn sich die Kombination aus PFET 132 und NFET 134 in einem stabilen Zustand befindet (d. h. entweder hoch "1" oder nie­ drig "0"), ist der statische Strom 0. Wenn die I/O-Anschluß­ fläche 106 von niedrig auf hoch umgeschaltet wird, oder von hoch auf niedrig, existiert eine Zeitdauer, zu der beide FETs 132 und 134 gleichzeitig Ein sind, was in einem großen Übergangkurzschlußstrom zusätzlich zu dem großen Ladungs- und Entladungsstrom an dem Knoten 133 und daher zu einer großen Stromspitze auf dem digitalen Leistungsversorgungsbus 112 führt. Die interne Digitalschaltungsanordnung ist ent­ worfen, um diese Spitzen zu tolerieren. Dieser Typ an Rau­ schen kann jedoch wesentlich das Verhalten von empfindlichen analogen Schaltungsanordnungen verschlechtern. Rauschen, das durch ein schnelles Umschalten von digitalen Ausgangstrei­ bern bewirkt wird, wird durch den digitalen Leistungsversor­ gungsbus 112 übertragen, wodurch es schwierig wird, empfind­ liche analoge Schaltungsanordnungen 8, die in der Nähe des Leistungsversorgungsbusses 112 positioniert sind, von diesem Rauschen abzuschirmen. Somit kann gesagt werden, daß, je nä­ her ein Element an der Rauschquelle ist, umso mehr Rauschen in die Signale des Elements gekoppelt werden. Dagegen tritt weniger Kopplung auf, je weiter ein Element von der Rausch­ quelle entfernt ist, und zwar bis zu einem bestimmten Punkt, an dem das Rauschen nahezu konstant wird, wobei dieser Punkt auf das Rauschen in dem Massesubstrat oder in diesem Teil der Schaltung zurückzuführen ist, das allen Elementen ge­ meinsam ist. Dementsprechend wird durch die ringförmige Füh­ rung des digitalen Leistungsversorgungsbusses 112 in der in­ tegrierten Schaltung Rauschen von dem Bus 112 in den analo­ gen Abschnitt der IC verteilt und gekoppelt. Somit ist die ESD-Schutzvorrichtung 100 für integrierte Schaltungen für gemischte Signale, die große Bereiche empfindlicher analoger Schaltungsanordnungen haben, wobei keine digitalen I/O-An­ schlußflächen neben denselben sind, die einen Zugriff auf den digitalen Leistungsversorgungsbus 112 erfordern, nicht attraktiv.

Wenn statt dessen der Leistungsversorgungsbus 112 zum Tragen von ESD-Ereignissen ausgewählt werden würde, um eine ge­ trennte, jedoch reine analoge Leistungsversorgung zu sein, würde die Direktverteilung von digitalem Rauschen auf die analoge Schaltungsanordnung über den digitalen Leistungsver­ sorgungsbus eliminiert werden. Bei einer solchen Anwendung würde jedoch die analoge Leistungsversorgung durch jede di­ gitale I/O-Anschlußfläche 106 der Mischmodusschaltung lau­ fen, wodurch sie als wesentlicher Kopplungspunkt für digita­ les Rauschen, das auf den digitalen I/O-Anschlußflächen vor­ handen ist, in den analogen Leistungsversorgungsbus 112 ar­ beiten würde.

Fig. 2 ist ein Schaltbild für eine alternative bekannte ESD-Schutzvorrichtung 200 für I/O-Anschlußflächen einer in­ tegrierten Schaltung für gemischte Signale. Die ESD-Schutz­ vorrichtung 200 verwendet ein aufgeteiltes Bussystem, um zu verhindern, daß digitales Rauschen, das durch ein schnelles Umschalten von Ausgangstreibern erzeugt wird und über den digitalen Leistungsversorgungsbus übertragen wird, in die analogen Abschnitte der Schaltung gekoppelt wird, die von digitalen I/O-Anschlußflächen entfernt angeordnet sind. Bei der ESD-Schutzvorrichtung 200 ist die digitale I/O-Anschluß­ fläche 200 mittels Dioden zwischen den Leistungsversorgungs­ bus 214 und die Masse 216 geschaltet. Eine interne digitale Schaltungsanordnung 232 ist über einen Widerstand 230 über eine Verbindung zu einem internen Knoten 231 mit der digita­ len I/O-Anschlußfläche 206 gekoppelt. Der Knoten 231 ist ferner mittels Dioden zwischen den digitalen Leistungsver­ sorgungsbus 214 und die Masse 216 geschaltet. Eine ESD-Er­ eignistriggereinrichtung 241 ist parallel zu einer ESD-Ne­ benschlußeinrichtung 248 zwischen dem digitalen Leistungs­ versorgungsbus 214 und der Masse 216 geschaltet. Die ESD-Er­ eignistriggereinrichtung 241 umfaßt ähnliche Komponenten und arbeitet ähnlich zu der ESD-Ereignistriggereinrichtung 160 von Fig. 1.

Im Gegensatz zu der ESD-Schutzvorrichtung 100 von Fig. 1 ist jedoch die analoge I/O-Anschlußfläche 212 mittels Dioden zwischen einen getrennten reinen analogen Leistungsversor­ gungsbus 276 und die Masse 216 geschaltet. Die zu schützende analoge Schaltungsanordnung ist über einen Widerstand 213 über eine Verbindung zu einem internen Knoten 261 mit der analogen I/O-Anschlußfläche 212 gekoppelt. Der Knoten 261 ist ebenfalls zwischen den analogen Leistungsversorgungsbus 276 und die Masse 216 mittels Dioden geschaltet. Eine ge­ trennte ESD-Ereignistriggereinrichtung 263 ist parallel zu einer ESD-Nebenschlußeinrichtung 274 zwischen dem analogen Leistungsversorgungsbus 276 und der Masse 216 geschaltet. Die ESD-Ereignistriggereinrichtung 263 umfaßt ähnliche Kom­ ponenten und arbeitet ähnlich zu der ESD-Ereignistrigger­ einrichtung 160 von Fig. 1.

Wenn zwischen einer digitalen I/O-Anschlußfläche 206 und ei­ ner analogen I/O-Anschlußfläche 212 ein ESD-Ereignis auf­ tritt, verwendet die ESD-Schutzschaltung 200 den digitalen Leistungsversorgungsbus 214 und das Massesubstrat 216 als ESD-Ereignisträgerweg. Der ESD-Strom I_ESD tritt in die I/O-An­ schlußfläche 206 und fließt durch die Diode 222 zu dem Leistungsversorgungsbus 214, wodurch die ESD-Ereignistrig­ gereinrichtung 241 getriggert wird, um die Nebenschlußein­ richtung 248 einzuschalten, um den digitalen Leistungsver­ sorgungsbus 214 und die Masse 216 kurz zu schließen. Der ESD-Strom I_ESD fließt dann durch die Nebenschlußeinrichtung 248 zu der Masse 216 und vollendet den Kreis durch Fließen durch die Diode 258 zu der analogen I/O-Anschlußfläche 212.

Wenn ein ESD-Ereignis zwischen einer analogen I/O-Anschluß­ fläche 212 und einer digitalen Anschlußfläche 206 auftritt, verwendet die ESD-Schutzschaltung 200 den analogen Lei­ stungsversorgungsbus 276 und das Massesubstrat 216 als ESD-Er­ eignisträgerweg. Der ESD-Strom I_ESD tritt in die analoge I/O-Anschlußfläche 212 ein und fließt durch die Diode 256 zu dem analogen Leistungsversorgungsbus 276, wodurch die ESD-Er­ eignistriggereinrichtung 263 getriggert wird, um die Ne­ benschlußeinrichtung 274 einzuschalten, um den analogen Lei­ stungsversorgungsbus 276 und die Masse 216 kurz zu schließen. Der ESD-Strom I_ESD fließt dann durch die Neben­ schlußeinrichtung 274 zu der Masse 216 und vollendet den Kreis durch Fließen durch die Diode 224 zu der digitalen I/O-Anschlußfläche 206.

Der Lösungsansatz der ESD-Schutzvorrichtung 200 mit aufge­ teilten Bussen erfordert, daß die Anzahl der ESD-Ereignis­ triggereinrichtungen und der Nebenschlußeinrichtungen für den gleichen IR-Abfall in dem Kreis verdoppelt wird, und insbesondere, da die Kernnebenschlußeinrichtungen im Ver­ gleich zur Größe anderer Schaltungsanordnungen relativ groß sind, resultiert eine wesentliche Zunahme der Fläche der IC. Während des Entwurfs und des Tests einer IC, die die ESD-Schutz­ vorrichtung 200 aufweist, zwingt das Konzept der auf­ geteilten Busse den Entwicklungsingenieur ferner dahinge­ hend, zwei getrennte ESD-Netze zu bewerten, die einem ge­ meinsamen Massesubstrat zugeordnet sind. Während der Chip­ layoutstufe der Herstellung müssen die Stichleitungen, die durch die Trennung des digitalen und des analogen ESD-Lei­ stungsversorgungsbusses bewirkt werden, bezüglich ihres IR-Ab­ falls aufgrund der Einzelrichtungsstromwege sorgfältig analysiert werden.

Die vorliegende Erfindung beseitigt den Bedarf nach einer getrennten digitalen und analogen Nebenschlußversorgung, während eine gute Trennung des digitalen Rauschens von emp­ findlichen analogen Schaltungsanordnungen beibehalten wird, die von den digitalen Treibern und dem Kern entfernt sind, indem ein getrennter Leistungsversorgungsbus für den oberen ESD-Leistungsversorgungsbus verwendet wird. Der getrennte ESD-Leistungsversorgungsbus ist nicht mit irgendeiner in­ ternen Schaltungsanordnung verbunden, sondern nur mit ESD-Schutz­ einrichtungen.

Fig. 3 ist ein Schaltbild einer ESD-Schutzvorrichtung 300 gemäß der vorliegenden Erfindung. Bei der ESD-Schutzvorrich­ tung 300 sind eine digitale I/O-Anschlußfläche 306 und eine analoge I/O-Anschlußfläche 314 jeweils mittels Dioden zwi­ schen einen getrennten ESD-Leistungsversorgungsbus 316 und eine Masse 318 geschaltet. Eine interne digitale Schaltungs­ anordnung 334 ist über einen Widerstand 332 über eine Ver­ bindung zu einem internen Knoten 384 mit der digitalen I/O-An­ schlußfläche 306 gekoppelt. Der Knoten 384 ist ferner mit­ tels Dioden zwischen den ESD-Leistungsversorgungsbus 316 und die Masse 318 geschaltet. Die interne digitale Schaltungsan­ ordnung 334 wird über eine Kopplung zu dem digitalen Lei­ stungsversorgungsbus (als digitale Leistungsversorgungsan­ schlußfläche 310 gezeigt) mit Leistung versorgt bzw. über eine digitale Masse (als digitale Masseanschlußfläche 308) auf Masse gelegt. Auf ähnliche Art und Weise ist die analoge Schaltungsanordnung, die zu schützen ist, über einen Wider­ stand 315 über eine Verbindung zu einem internen Knoten 382 mit der analogen I/O-Anschlußfläche 314 gekoppelt. Die in­ ternen Knoten 332 und 382 sind ferner mittels Dioden zwi­ schen den ESD-Leistungsversorgungsbus 316 und die Masse 318 gekoppelt. Die interne analoge Schaltungsanordnung, die an dem Knoten 382 angeschlossen ist, wird über eine Kopplung zu einem getrennten analogen Leistungsversorgungsbus (als Ana­ logleistungsversorgungsanschlußfläche 312) und über eine analoge Masse 318 (die als Teil des ESD-Trägerwegs verwendet wird) auf Masse gelegt. Eine ESD-Ereignistriggereinrichtung 390 ist parallel zu einer ESD-Nebenschlußeinrichtung 380 zwischen dem ESD-Leistungsversorgungsbus 316 und der Masse 318 parallel geschaltet. Die ESD-Ereignistriggereinrichtung 390 arbeitet, um eine ESD-Nebenschlußeinrichtung 380 einzu­ schalten, um wirksam einen vorübergehenden Kurzschluß zwi­ schen dem ESD-Leistungsversorgungsbus 316 und der Masse 318 zu erzeugen, wenn eine schnell ansteigende Spannung an dem ESD-Leistungsversorgungsbus 316 auftritt. Die ESD-Ereignis­ triggereinrichtung 390 ist mittels der Dimensionierung der Komponenten der ESD-Ereignistriggereinrichtung 390 abstimm­ bar, welche einen Widerstand 370, der seriell zu der Diode 372 an einem Knoten 371 zwischen dem ESD-Leistungsversor­ gungsbus 316 und der Masse 318 gekoppelt ist, und eine FET-Schalt­ einrichtung 374 umfassen, die einen NFET 373 und einen PFET 376 umfaßt, die an dem Ausgangsknoten 377 zwischen dem ESD-Leistungsversorgungsbus 316 und der Masse 318 seriell geschaltet sind, wobei jedes Gate mit dem Knoten 371 gekop­ pelt ist. Die ESD-Ereignistriggereinrichtung 390 arbeitet ähnlich wie die ESD-Ereignistriggereinrichtung 160 von Fig. 1, die bereits beschrieben worden ist.

Alle Leistungsversorgungsbusse sind kapazitiv miteinander gekoppelt. Dementsprechend sind sowohl der digitale Lei­ stungsversorgungsbus 310 als auch der analoge Leistungsver­ sorgungsbus 312 über Rücken-an-Rücken-Dioden 350 und 352 bzw. 356 und 358 in den ESD-Leistungsversorgungsbus 316 ge­ schaltet. Im Normalbetrieb ist der ESD-Leistungsversorgungs­ bus 316 auf dem gleichen Spannungspotential wie sowohl der digitale Leistungsversorgungsbus 310 als auch der analoge Leistungsversorgungsbus 312. Eine beliebige Spannungsdif­ ferenz oder Schwankung, die durch Laden und Entladen der di­ gitalen Schaltungsanordnung bewirkt wird, wird kapazitiv auf den ESD-Leistungsversorgungsbus 316 gekoppelt. Die Diode 350 arbeitet jedoch als kapazitives Kopplungselement, wodurch die Schwankungsmenge, die der ESD-Leistungsversorgungsbus 316 sieht, gedämpft wird. Da der ESD-Leistungsversorgungsbus 316 kapazitiv mit dem analogen Leistungsversorgungsbus 312 gekoppelt ist, wird jede Schwankung, die der analoge Lei­ stungsversorgungsbus 312 sieht, die durch eine Schwankung des ESD-Leistungsversorgungsbus 316 bewirkt wird, gedämpft. Somit wird über die kapazitive Kopplung auf den ESD-Lei­ stungsversorgungsbus 316 und die kapazitive Kopplung von der analogen Leistungsversorgung 312 jedwedes Versorgungsrau­ schen gedämpft. Entsprechend wird jedes kapazitive Rauschen über die kapazitive Kopplung hoch zu dem ESD-Leistungsver­ sorgungsbus 316 und über die kapazitive Kopplung herunter zu der analogen Leistungsversorgung 312 ebenfalls gedämpft.

Bei dem bevorzugten Ausführungsbeispiel der Erfindung ist der digitale Leistungsversorgungsbus 310 konfiguriert, um in einer Nachbarschaft lediglich zu den digitalen I/O-Anschluß­ flächen angeordnet zu sein. Ein reiner analoger Leistungs­ versorgungsbus ist derart konfiguriert, um in enger Nachbar­ schaft lediglich zu den analogen I/O-Anschlußflächen ange­ ordnet zu sein. Weder der digitale Leistungsversorgungsbus 310 noch der analoge Leistungsversorgungsbus 312 sind in dem ESD-Ereignisträgerweg enthalten, d. h. der ESD-Strom I_ESD fließt niemals durch entweder die Leistungsversorgung 310 oder die Leistungsversorgung 312. Ferner trägt der analoge Leistungsversorgungsbus 312 kein digitales Rauschen, das durch einen Ladungs- und Entladungsstrom von digitalen I/O-Trei­ bern und einer digitalen internen Schaltungsanordnung bewirkt wird. Statt dessen wird das gesamte Rauschen in dem digitalen Leistungsversorgungsbus 310 getragen, der vorzugs­ weise sehr weit von empfindlichen analogen Schaltungsanord­ nungen entfernt ist.

Ein getrenntes analoges Massesubstrat 318 ist allen I/O-An­ schlußflächen gemeinsam, um eine Diodenverbindung zurück zu den I/O-Anschlußflächensignalen zu liefern, um die Schaltung für den ESD-Ereignisträgerweg zu vollenden. Dies ist prozeß­ abhängig. Bei einer grabenisolierten Silizium-auf-Isolator- Technologie (SOI-Technologie) könnte diese Technik dahinge­ hend erweitert werden, um eine getrennte niedrigere ESD-Span­ nungsschiene neben dem Massesubstrat AGND 318 zu haben.

Wenn ein ESD-Ereignis zwischen den I/O-Anschlußflächen 306 oder 314 auftritt, verwendet die ESD-Schutzschaltung 300 den ESD-Leistungsversorgungsbus 316 und das Massesubstrat 318 als den ESD-Ereignisträgerweg. Der ESD-Strom I_ESD tritt in die I/O-Anschlußfläche 306 oder 314 ein, fließt durch die Dioden 324 bzw. 362 zu dem ESD-Leistungsversorgungsbus 316, wodurch die ESD-Triggereinrichtung 390 getriggert wird, um die Nebenschlußeinrichtung 380 einzuschalten, und um den ESD-Leistungsversorgungsbus 316 und die analoge Masse 318 kurzzuschließen. Der ESD-Strom I_ESD fließt dann durch die Nebenschlußeinrichtung 380 zu der analogen Masse 318 und vollendet den Kreis durch Fließen durch jeweilige Dioden 326 oder 364 zurück zu der I/O-Anschlußfläche 306 oder 314. Der Spannungsabfall in der Schleife wird unter dem Durchbruch (V_Durchbruch) während des ESD-Ereignisses gehalten, um die internen Schaltungen zu schützen.

Aus der obigen Beschreibung und aus einer Untersuchung der ESD-Schutzvorrichtung 300 ist zu sehen, daß, da die Kern­ nebenschlußeinrichtungen Einzelschienen sind, ein niedri­ gerer Nebenschlußwiderstand für eine gegebene Fläche des IC, die den Nebenschlußeinrichtungen gewidmet ist, möglich ist. Der Mangel an Treibern an dem ESD-Leistungsversorgungsbus 316 beseitigt die großen Strompulse, die benötigt werden, um die Lastkapazitäten zu laden und zu entladen. Die einzigen Ströme, die über den ESD-Leistungsversorgungsbus 316 fließen, während der Chip in Betrieb ist, sind die Ströme, die durch Koppeln der Signale über die Aus-Kapazität der Schutzdioden bewirkt wird, welche um Größenordnungen kleiner als die oben erwähnten Ladeströme sind. Die Verwendung eines einzigen ESD-Leistungsversorgungsbusses erlaubt ferner die Verwendung eines üblichen Zellen-basierten Lösungsansatzes für eine Anschlußflächenrahmenentwicklung ("Pad-Frame"-Ent­ wicklung). Der ESD-Leistungsversorgungsbus 316 ist ringmäßig durchgehend um den Chip herum angeordnet und ist nicht un­ terbrochenen Stichleitungen unterworfen, die einen höheren ESD-Pfadwiderstand aufgrund der großen Entfernung einer Stichleitung zu der Nebenschlußeinrichtung haben. Dieses durchgehende Merkmal ist beim Entwurf eines Anschlußflächen­ rahmens wünschenswert. Die internen Leistungsversorgungen können zum Erreichen einer Rauschtrennung unterbrochen werden, ohne daß dies einen größeren Einfluß auf den ESD-Schutz hat. Dies erlaubt es, daß die analogen und die digi­ talen Schaltungsanordnungen abgesehen von einer kapazitiven Kopplung zum Massesubstrat 318 und zum ESD-Leistungsversor­ gungsbus 316 getrennt werden können.

Claims (10)

1. Vorrichtung (300) zum Schutz vor einer elektrostati­ schen Entladung (ESD) für eine integrierte Schaltung (IC), die sowohl digitale Eingangs- und/oder Ausgangs- Anschlußflächen (I/O-Anschlußflächen) (306) als auch analoge I/O-Anschlußflächen (314), einen digitalen Lei­ stungsversorgungsbus (310), einen analogen Leistungs­ versorgungsbus (312) und ein Massesubstrat (318) auf­ weist, mit folgenden Merkmalen:
einem ESD-Leistungsversorgungsbus (316), der mit dem digitalen Leistungsversorgungsbus (310) und mit dem analogen Leistungsversorgungsbus (312) kapazitiv ge­ koppelt ist;
einer ESD-Ereignistriggereinrichtung (390), die zwi­ schen den ESD-Leistungsversorgungsbus (316) und das Massesubstrat (318) geschaltet ist, zum Erfassen eines ESD-Ereignisses, wobei das ESD-Ereignis durch eine schnell ansteigende Spitze definiert ist, die auf dem ESD-Leistungsversorgungsbus (316) vorhanden ist;
einer Nebenschlußeinrichtung (380), die durch das Er­ zeugen einer elektrischen Verbindung des ESD-Leistungs­ versorgungsbusses (316) und des Massesubstrats (318) darauf anspricht, daß die ESD-Ereignistriggereinrich­ tung das ESD-Ereignis erfaßt;
einer I/O-Anschlußfläche (306, 314), die mit dem ESD-Lei­ stungsversorgungsbus (316) und mit dem Massesubstrat (318) kapazitiv gekoppelt ist; und
einer geschützten Schaltungsanordnung (334, 383), die mit der I/O-Anschlußfläche (306, 314) und nicht mit dem ESD-Leistungsversorgungsbus (316) gekoppelt ist.

2. Vorrichtung nach Anspruch 1, bei der die ESD-Triggereinrichtung (390) einen CMOS-Invertierer (374) mit einem Invertierereingang (371), der mit dem ESD-Leistungsversorgungsbus (316) gekoppelt ist, und mit einem Ausgang (377) aufweist, der gekoppelt ist, um die Nebenschlußeinrichtung (380) zu steuern.

3. Vorrichtung nach Anspruch 2, bei der der Invertierer­ eingang (371) kapazitiv mit dem Massesubstrat (318) ge­ koppelt ist.

4. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der die I/O-Anschlußfläche eine digitale I/O-An­ schlußfläche (306) aufweist, und bei der die geschützte Schaltungsanordnung eine digitale Schaltungsanordnung (334) aufweist, die mit dem digitalen Leistungsversor­ gungsbus (310) und mit dem Massesubstrat (318) gekop­ pelt ist.

5. Vorrichtung nach einem der Ansprüche 1 bis 3, bei der die I/O-Anschlußfläche eine analoge I/O-Anschlußfläche (314) aufweist, und bei der die geschützte Schaltungs­ anordnung eine analoge Schaltungsanordnung (383) auf­ weist, die mit dem analogen Leistungsversorgungsbus (312) und dem Massesubstrat (318) gekoppelt ist.

6. Vorrichtung nach einem der vorhergehenden Ansprüche, die zumindest eine weitere I/O-Anschlußfläche (314, 306) aufweist, die kapazitiv mit dem ESD-Leistungsver­ sorgungsbus (316) und mit dem Massesubstrat (318) ge­ koppelt ist.

7. Vorrichtung nach Anspruch 6, bei der die zumindest eine weitere I/O-Anschlußfläche eine digitale I/O-Anschluß fläche (314) aufweist, und bei der die geschützte Schaltungsanordnung eine digitale Schaltungsanordnung (334) aufweist, die mit dem digitalen Leistungsversor­ gungsbus (310) und mit dem Massesubstrat (318) gekop­ pelt ist.

8. Vorrichtung nach Anspruch 6, bei der die zumindest eine weitere I/O-Anschlußfläche eine analoge I/O-Anschluß­ fläche (314) aufweist, und bei der die geschützte Schaltungsanordnung eine analoge Schaltungsanordnung (383) aufweist, die mit dem analogen Leistungsversor­ gungsbus (312) und mit dem Massesubstrat (318) gekop­ pelt ist.

9. Vorrichtung nach Anspruch 6, bei der
die I/O-Anschlußfläche eine digitale I/O-Anschlußfläche (306) aufweist, und die geschützte Schaltungsanordnung eine digitale Schaltungsanordnung (334) aufweist, die mit dem digitalen Leistungsversorgungsbus (310) und mit dem Massesubstrat (318) gekoppelt ist; und
die zumindest eine weitere I/O-Anschlußfläche eine ana­ loge I/O-Anschlußfläche (314) aufweist, und die ge­ schützte Schaltungsanordnung eine analoge Schaltungs­ anordnung (383) aufweist, die mit dem analogen Lei­ stungsversorgungsbus (312) und mit dem Massesubstrat (318) gekoppelt ist.

10. Vorrichtung nach einem der vorhergehenden Ansprüche, bei der
das Massesubstrat (318) ein digitales Massesubstrat (308) und ein analoges Massesubstrat (318) aufweist, wobei das digitale Massesubstrat (318) kapazitiv mit dem analogen Massesubstrat (318) gekoppelt ist;
die ESD-Ereignistriggereinrichtung (390) zwischen den ESD-Leistungsversorgungsbus (316) und das analoge Mas­ sesubstrat (318) geschaltet ist; und
die Nebenschlußeinrichtung (380) wirksam ist, um den ESD-Leistungsversorgungsbus (316) und das analoge Mas­ sesubstrat (318) elektrisch zu verbinden.