DE69622465T2

DE69622465T2 - Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme

Info

Publication number: DE69622465T2
Application number: DE69622465T
Authority: DE
Inventors: Raymond A. Kjar; Chilan T. Nguyen; Mark R. Tennyson; Eugene R. Worley
Original assignee: Conexant Systems LLC
Current assignee: Conexant Systems LLC
Priority date: 1995-04-24
Filing date: 1996-04-19
Publication date: 2003-05-08
Anticipated expiration: 2016-04-20
Also published as: EP0740344A2; EP0740344A3; DE69622465D1; US5654862A; EP0740344B1; JPH08306873A

Description

GEBIET DER ERFINDUNG

Die vorliegende Erfindung bezieht sich auf Schutzschaltungen gegen elektrostatische Entladung (electrostatic discharge (ESD)) für integrierte Schaltkreise (IC) und insbesondere auf ESD-Vorrichtungen für ICs für Mischsignalanwendungen bzw. verschiedene Signalanwendungen.

HINTERGRUND DER TECHNIK

Die jüngsten Fortschritte in der VLSI-Technik haben ICs mit immer kleinerer Geometrie Wirklichkeit werden lassen. Dadurch dass die Vorrichtungen miniaturisierter werden, werden sie jedoch auch anfälliger gegenüber Schäden durch elektrostatische Entladungen (ESD). Wenn diese nicht auf geeignete Weise entschärft werden, kann ESD eine Vorrichtung zerstören oder die Funktionssicherheit beeinträchtigen und eventuell sich im Endergebnis eines Herstellers von elektronischen Vorrichtungen widerspiegeln.
Das Schützen einer Vorrichtung gegenüber den Folgen von ESD stellt eine gewisse Herausforderung für die Fachwelt dar. Integrierte Schaltkreise werden heutzutage mit vielen Schichten aus dünnen Filmmaterialien, wie zum Beispiel thermischen Oxiden, dielektrischen Schichten, polykristallinem Silizium und Metallfilmen hergestellt. Das Zufügen einer jeden Schicht verkompliziert das ESD-Problem.
Um die Wirkung von ESD auf integrierte Schaltkreise zu minimieren wurden Schutzvorrichtungen für die Eingabe- und Ausgabepads an der Vorrichtung konstruiert mit dem Zweck den plötzlichen Stromstoß von ESD zu absorbieren. Herkömmliche ESD-Schutzstrukturen sind jedoch primär in Vorrichtungen effektiv die eine einzelne Vdd-Strom- bzw. Spannungszufuhr für digitale Signale haben.
Für ICs mit Mischsignalen, d. h. Digital- und Analogsignale sind mehrere unabhängige Vdd-Stromzufuhrbusse nötig um der Bedingung nach einer Isolation zwischen verschiedenen Schaltkreisfunktionen genüge zu leisten. Um einen adäquaten ESD-Schutz vorzusehen, ist es nötig eine Kernklemmschaltung bzw. Kernklammerschaltung (core clamp circuit) vorzusehen, um einen robusten Entladungsweg von einem Pad durch eine P&spplus;/Well- bzw. Wannendiode, zur und durch die Klemme von jeder Vdd zur Substraterdung bzw. Masse vorzusehen, und zwar für positive ESD-Stromstöße (surges).
Leider benötigt die Klemmschaltung (clamp circuit) einen signifikanten Flächenbetrag unter der Annahme dass eine kumulative Minimum-NFET-(n- Kanalfeld-Effekttransistor)-Breite von 6400 u im Allgemeinen benötigt wird, um eine Verbindung zwischen Vdd und dem Substrat für jede Busklemme herzustellen. Für Chips mit verschiedenen Vdd-Bussen bzw. Sammelleitungen steigt die Fläche auf ein unerlaubtes Maß an, wenn Klemmen für jeden Vdd- Bus vorgesehen werden.
Weiterhin wird auf die Druckschrift WO-A-95 010 855 hingewiesen, die eine Vorrichtung offenbart zum Schutz eines integrierten Schaltkreises gegen elektrostatische Entladung. Die Vorrichtung umfasst einen "self-triggered silicon controlled rectifier" (STSCR), der über die internen Zufuhrpotentiale der integrierten Schaltkreise gekoppelt ist. Der STSCR erzeugt ein "snap-back" in seiner Strom-zu-Spannungs-Charakteristik, was bei einer vorbestimmten Spannung während eines ESD-Ereignisses ausgelöst wird. Wenn sich große Spannungen über die Chip Kapazität aufbauen, wird die vorbestimmte Spannung des SCR bei einem Potential ausgelöst, das niedrig genug ist, um die internen Sperrschichten der integrierten Schaltung gegenüber einem destruktiven Durchbrechen in Sperrrichtung zu schützen. Der STSCR weist eine pnpn-Halbleiterstruktur auf, die eine n-Wanne beinhaltet die sich in einem p- Substrat befindet. Ein erster n+ Bereich und ein p- Bereich sind beide in der n-Wanne angeordnet. Die n+ und der p-Bauartregionen sind voneinander beabstandet und elektrisch so angeschlossen, dass sie die Anode des SCR bilden. Die Vorrichtung zum Schutz vor elektrostatischer Entladung beinhaltet ebenfalls Diodenklemmen bzw. -klammern zwischen der Peripherie und internen Stromzufuhrleitungen und einen neuen Wannenwiderstand der einen verteilten Widerstand vorsieht, was empfindliche Ausgabebufferschaltungen weiterhin schützt.
Weiterhin wird auf das Dokument "IRW" Final Report, "Whole Chip Protection, PP 124 8" aufmerksam gemacht, das ein anomales Phänomen bezüglich elektrostatischer Entladungsversagung in CMOS integrierten Schaltungen mit mehreren VDD- und VSS-Stromzufuhrpins offenbart. Des Weiteren wird ein Verfahren zum Schutz vor elektrostatischer Ladung des Gesamtchips in dem Dokument vorgeschlagen um das anomale elektrostatische Entladungsversagen zu überwinden.
Gemäss der vorliegenden Erfindung wird ein Schutznetzwerk gegen elektrostatische Entladungen für integrierte Schaltungen mit einer Vielzahl von Stromzufuhren bzw. Versorgungsquellen, gemäss Anspruch 1 vorgesehen. Bevorzugte Ausführungsbeispiele der Erfindung werden in den Unteransprüchen offenbart.

ZUSAMMENFASSUNG DER ERFINDUNG

Daher ist es ein Ziel der vorliegenden Erfindung um einen ESD-Schutz für ICs mit mehrfachen Vdd-Stromzufuhren vorzusehen.
Es ist ein weiteres Ziel der vorliegenden Erfindung einen ESD-Schutz für ICs mit mehreren Vdd-Stromzufuhren für Mischsignalanwendungen vorzusehen.
Es ist ein weiteres Ziel der vorliegenden Erfindung einen ESD-Schutz für ICs mit mehreren Vdd-Stromzufuhren für Mischsignalanwendungen vorzusehen, während die Siliziumflächeneffizienz maximiert wird.
Es ist ein anderes weiteres Ziel der vorliegenden Erfindung einen ESD-Schutz für ICs mit einer Pad-Spannung, die in der Lage ist die Zufuhrspannung und/oder die Verarbeitungsgrenze der Transistoren zu überschreiten, vorzusehen.
Es wird daher vorgeschlagen, dass eine einzelne Klemmschaltung bzw. Klammerschaltung eingesetzt wird für ICs mit mehreren Vdd-Klemmen, und zwar durch Koppeln der verschiedenen Vdd-Busse an einen ESD-geklemmten Vdd-Bus oder Pseudo- Vdd-Bus über Dioden. Die Dioden sehen eine Kopplung von jedem Vdd-Bus zu der Klemmschaltung während eines positiven ESD- Störimpulses bzw. Transienten vor. Eine Diode für jeden Vdd-Bus und eine einzelne Klemmschaltung ("BIGFET") kann viel flächeneffizienter sein als eine einzelne BIGFET-Klemmschaltung für jeden Vdd-Bus. Während des normalen Betriebes werden Dioden schwach in Vorwärtsrichtung betrieben aufgrund des Leckstromes der Klemmschaltung. Geringes Signalrauschen wird tendenziell nicht von einem Bus zu einem anderen gekoppelt aufgrund der hohen Impedanz der Dioden. Bei einem großen Störimpuls auf einem Bus wird die andere Busdiode in Sperrrichtung betrieben, wodurch das Signal von den anderen Bussen entkoppelt wird. Ein großer negativer Rauschstörimpuls auf einem Bus wird bewirken, dass dessen Diode in Sperrrichtung betrieben wird, wodurch er von anderen Bussen entkoppelt wird. Um dabei zu helfen kleineres Signalrauschen zu filtern, und um einen weiteren zusätzlichen CDM- Entladungsweg (CDM charged device model) vorzusehen, wird ein Kondensator vom Pseudo- oder ESD Vdd zu der Substratmasse hinzugefügt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Weitere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden für den Fachmann aus der vorliegenden Beschreibung offensichtlich, wobei die Figuren folgendes zeigen:
Fig. 1 zeigt ein vereinfachtes Schaltungsdiagramm einer Schutzschaltung für mehrere Versorgungsbusse mit einer gemeinsam benutzten Störimpulsklemme (shared transient clamp) gemäß der vorliegenden Erfindung.
Fig. 2 zeigt ein weiteres Schaltdiagramm eines Schutznetzwerkes für mehrere Versorgungsbusse mit einer gemeinsam benutzten Störimpulsklemme gemäß der vorliegenden Erfindung:
Fig. 3 zeigt ein verallgemeinertes Diagramm der "BIGFET"-Störimpulsklammer für Anwendungen wo die I/O-Pad-Spannung die Zufuhrspannung überschreitet.
Fig. 4 zeigt ein verallgemeinertes Diagramm der Störimpulsklemme für Anwendungen wo die Vesd-Busspannung die Prozessgrenzspannung überschreitet.
Fig. 5 zeigt ein weiteres bevorzugtes Ausführungsbeispiel der Schutzschaltung gemäß der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG DER ZEICHNUNGEN

1. ESD SCHUTZNETZWERK FÜR INTEGRIERTE SCHALTUNGEN MIT MEHREREN VERSORGUNGEN BZW. ZUFUHREN

Fig. 1 zeigt ein vereinfachtes Schaltdiagramm eines ESD-Schutzes für mehrere Stromzufuhren gemäss der vorliegenden Erfindung. Bei mehreren Zufuhren, d. h. Vdd1 120, Vdd2 160 bis VddN 190 wird eine Störimpulsklemme bzw. Klammer ("BIGFET"-Klemme) 100 eingesetzt, um einen Störimpulsstromweg vorzusehen. Die gemeinsame Verbindung zwischen den verschiedenen Versorgungen ist ein "Bus", d. h. Vesd 140, der über eine Kopplungsdiode 110, 150, 191 mit jeder Versorgung verbunden ist. Es ist anzumerken, dass die Dioden 131, 171 normale P&spplus;/Wannen-Pad-Dioden sind, und die Dioden 132, 172 normale N&spplus;/Substrat-Pad-Dioden, sind, die an die I/O-Pads 130, 170 gekoppelt sind, was leicht durch Fachmänner in dem Fachgebiet erkannt wird. Das I/O-Pad, kann, wie es für einen Fachmann auf dem Fachgebiet leicht ersichtlich ist, ein nur-Eingabe-Pad, ein nur-Ausgabe-Pad oder ein Eingabe/Ausgabe-Pad sein. Weiterhin ist anzumerken, dass ein Stromweg für Störimpulsströme (transient currents) von jedem I/O-Pad zu Vdd-Pad 120, 160 oder 190 über dessen Kopplungsdiode 110, 150 oder 191, Vesd-Bus 140 und die "BIGFET"-Klemme 110 zur Substratmasse 102 geschaffen wird.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel eines Schutznetzwerkes für mehrere Stromversorgungen mit einer einzelnen miteinander geteilten "BIGFET"-Klemme 200 gemäss der vorliegenden Erfindung. Es ist anzumerken, dass die "BIGFET"-Klemme eine Störimpuls- bzw. Transientenklemme ist. Es ist anzumerken, dass es die Funktion der Störimpulsklemme ist, nur dann anzuschalten, wenn die Spannung sich sehr schnell verändert. Fachmänner auf dem Fachgebiet können jedoch leicht ihre eigenen Störimpulsklemmen basierend auf ihren jeweiligen Anwendungen und Prozessen konstruieren um die Vorteile der Lehren der vorliegenden Erfindung einzusetzen. Eine andere mögliche Implementierung einer Störimpulsklemme kann in der Veröffentlichung mit dem Titel "ESD Design Methodology", Seite 233, ELECTRICAL/OVERSTRESS ELECTROSTATIC DISCHARGE SYMPOSIUM, 1993 gefunden werden.
Während die Störimpulsklemme, d. h. "BIGFET"-Klemme im Zusammenhang mit einer Konstruktion und Implementierung mit MOSFET-Vorrichtungen beschrieben wurde, und wird, wie es in der Fig. 3, 300, gezeigt ist, sollte es für den Fachmann ersichtlich sein, dass sie ebenfalls in bipolaren Vorrichtungen implementiert werden kann, so dass die Störimpulsklemme auch auf bipolare Schaltungen angewendet werden kann.
Es ist zu verstehen, dass das Substrat 202 von den verschiedenen VSS- Versorgungspads bzw. Zufuhrpads 280, 285 separiert ist. Die Kopplung der Vdd 220, 260, 290 an die gemeinsame Klemme wird mittels P&spplus;/Wannendioden 210, 250, 291 jeweils erreicht. Es ist anzumerken, dass diese Anordnung keinerlei Beschränkung auf Stromversorgungssequenzen oder den Betrag der Stromversorgungsspannungen, wie sie an den VddS erscheinen, auferlegt. Vesd 240 wird eine Spannung erreichen, die gleich einem Diodenabfall unterhalb des höchsten Stromversorgungswertes ist. Die Klemme 200 hat das Ziel einen Störimpulsstromweg von Vesd 240 zu der Substratmasse 202 vorzusehen.
Andere Schaltungselemente weisen folgendes auf: Dioden 221, 261, die die Wannen-zu-Substrat-Dioden darstellt, die kollektiv den inhärenten PFET- Wannen der Kernschaltung, die es zu schützen gilt, zugeordnet sind, Dioden 282, 283, die die N&spplus; zu Substrat Dioden darstellen, die kollektiv den inhärenten Quellen bzw. Sources der Kernschaltung NFETs zugeordnet sind, und Dioden 232, 231, 272, 271, die die typischen Paddioden sind, was für den Fachmann ersichtlich ist. Es ist anzumerken, dass direktionale Stromschleifen gebildet werden, wie zum Beispiel die, die den Dioden 272, 271, 250 und der Klemme 200 zugeordnet sind. Dioden 281 sind Vss-zu-Substrat Kopplungsdioden, die für positive Entladungen in die Vss-Pads 280, 285 nötig sein können. Diese Dioden werden mittels P&spplus;/Wannendioden hergestellt. In dem hier gezeigten Fall wird eine Gruppe aus drei seriellen Dioden 281 eingesetzt, um eine Isolationsspannung von ungefähr 1,5 V zwischen Vss 280 und Vsub 205 zur erzeugen. Es ist anzumerken, dass die Verbindung zwischen dem lokalen Substrat der N&spplus;/Substratdiode (232, 272) und der "BIGFET"-Klemme 200 durch eine Direktmetallverbindung hergestellt wird anstatt durch das Substrat. Wenn Massen- oder tiefimplantierte Wafer eingesetzt werden, kann diese Verbindung absolut notwendig werden. Ein Kondensator 251 wird eingesetzt, um Hochgeschwindigkeitsniedrigenergiepulse, die Maschinenentladungen zugeordnet sind, zu dämpfen und hat eine spezifische Zeitkonstante von nicht mehr als 100 PS.
Aus der Fig. 2 ist zu erkennen, dass ein robuster Strompfad bzw. -weg von einem jeden Pad, I/O-Pad oder Vdd-Pad zu jedem anderen Pad oder zu dem Substrat 202 existiert. Somit kann diese Konfiguration jede Entladungspolarität zu jedem Pin oder zwischen beliebigen Pins der Vorrichtung handhaben.
Das I/O-Pad 292 das den Dioden 293, 294 zugewiesen ist, kann ein Pad sein, dessen Eingangsspannung über jede Vdd steigen kann. In diesem Fall wird Vesd 240 durch die maximale Spannung auf diesem Pad minus einem Diodenabfall, erzeugt durch die Diode 293, bestimmt. Es ist anzumerken, dass die Padquelle zumindest einen gewissen Ladestrom für die Kapazität von Vesd 240 vorsehen sollte. Es ist möglich eine Ladungspumpen-Spannungsquelle auf Vesd 240 anzuordnen, wenn diese Anordnung nicht zufriedenstellend ist, wie es für den Fachmann ersichtlich sein wird. Die Ladungspumpe muss nur groß genug sein um den Leckstrom, der der Klemmschaltung 200 zugeordnet ist, zu liefern (einige uA im schlimmsten Fall). Die Ladungspumpe wird in dem folgenden Abschnitt beschrieben.
Der Fachmann wird ebenfalls erkennen, dass ESD-Entladungen als Stromquellen angesehen werden können, dessen Spitzenströme im Bereich von Amperen liegt. Typische Entladungszeiten liegen im Bereich von weniger als 1 ns für Entladungen des Maschinentyps und über 100 ns für Entladungen des Menschentyps. Aufgrund der großen Ströme sind große Dioden und breite Metallleitungen nötig. Die Größe der Ableitungsvorrichtungen (shunt devices) ist so, dass Spannungsabfälle, die aufgrund von großen ESD- Entladungsströmen entstehen, nicht bewirken, dass Sperrschichten oder Transistoren einen Spannungs- bzw. Lawinendurchbruch erfahren. Für einen typischen Sub-Mikron-Prozess ist dies ungefähr 12 V für einen NFET. Durchbruch einer Silizid-Sperrschicht erzeugt fast ausnahmslos einen Bruch (leckage). Glücklicherweise sind Dioden die in Vorwärtsrichtung betrieben werden extrem robust. Für Designs wo eine Isolierung kritisch ist, kann es nötig sein die Durchspeisungseffekte der Kapazität der Kopplungsdioden zu simulieren.

2. ESD-SCHUTZ-PADS MIT MAXIMALSPANNUNG, DIE DIE SPANNUNGSVERSORGUNG BZW. STROMVERSORGUNG ÜBERSCHREITET

Bezug wird genommen auf die Fig. 3, wo eine verallgemeinerte ESD- Klemme mit I/O-Pads gezeigt ist. Zur Linken der gestrichelten Linie ist das Pad-Element 30 des ESD-Schutznetzwerkes, während die andere Seite das Klemmschaltelement 31 ist. Fig. 3 zeigt ein verallgemeinertes Diagramm einer "BIGFET"-Strömversorgungsklemme, die für Anwendungen eingesetzt wird, in welchen die I/O-Pad-330-Spannung die Vdd 341 überschreiten kann.
Zu diesem Zweck lädt Vdd 341 einen zugewiesenen Bus, Vesd 340 auf Vdd minus einem Diodenabfall über eine Diode 342 auf. Ohne die Ladungspumpe 370, wie gezeigt, müsste gegebenenfalls eine externe Schaltung, die das I/O- Pad 330 betreibt, den Vesd-Bus 340 von dieser Spannung von (Vdd - Vdiode) auf eine Spannung von VI/O (Max) minus eines Diodenabfalls über eine Diode 331 laden. Wenn die Ladung erfolgt ist, wird nur ein geringer Leckstrom fließen (einige wenige uA im schlimmsten Fall). Wenn es erwünscht wird dass die externe Schaltung, die das I/O-Pad 330 betreibt, nicht den Vesd-Bus 340 auf (Vin(Max) - Vdiode) laden oder den Bus auf dieser Spannung aufgrund des Leckstromes halten soll, dann kann eine kleine Ladungspumpe 370 hinzugefügt werden um beides zu erreichen, nämlich Vesd 340 auf diese Spannung zu laden und diese Spannung beizubehalten.
Die BIGFET-Klemme 300 bietet einen Niedrigimpedanzweg von Vesd 340 zur Masse 301, wenn diese durch einen der beiden Detektoren 350, 360 aktiviert wird. Anderenfalls ist die BIGFET-Klemme 300 ausgeschaltet und bietet einen Hochimpedanzweg zwischen dem Vesd-Knoten 340 und dem Erdungs- bzw. Masseknoten 301. Der Störimpulsdetektor 350 schaltet die BIGFET-Klemme 300 vorübergehend "AN" wenn sich die Spannung schnell aufgrund einer ESD-Entladung in den Vesd-Knoten 340 über das I/O-Pad 330 und Diode 331 verändert. Typischerweise kann der Störimpulsdetekor 350 realisiert werden mittels eines RC-Geschwindigkeitsdetektors und möglicherweise einen durch Inverter, der das BIGFET-Gate betreibt. Wenn die BIGFET-Klemme 300 angeschaltet ist, muss sie einen Strom in der Größenordnung von Amperen zur Masse ableiten, so dass Spannungsabfälle innerhalb des Chips nicht die Sperrschichtdurchbruchsspannungen überschreitent.
Der Schwellenwertdetektor 360 kann optional sein und wird eingesetzt um die Spannung auf dem Vesd-Bus 340 zu begrenzen. Störimpulse können an dem I/O-Pad 330 auftauchen, wie zum Beispiel durch Wellenform in Überschwingung (wave form overshoot) aufgrund von Übertragungsleitungseffekten. Die Überspannung kann auf dem Vesd-Bus 340 erscheinen. Es ist zu bemerken, dass die Annahme gemacht wird, dass die Transistoren, die der BIGFET- Klemme 300 zugeordnet sind, zuverlässig die normale Maximumpadspannung minus einen Dioderiabfalls tolerieren können, jedoch nicht eine große Störimpulsüberschwingung oder -spitze auf dem I/O-Pad 330 tolerieren, was Vesd 340 auf einem viel höheren Pegel belässt. Dadurch schaltet, wenn eine vorbestimmte Spannung oder Schwellenwert auf Vesd 340 aufgrund einer Störimpulsspitze auf dem I/O-Pad 330 überschritten wird, der Schwellenwertdetektor 360 die BIGFET-Klemme 300 "AN" was wiederum die Spannung auf dem Vesd- Bus 340 auf dem Schwellenwert hält. Eines der zugefügten Vorteile dieses Detektors 360 ist es, Signalreflektionen an dem I/O-Pad 330 zu reduzieren, und zwar aufgrund des Dämpfungseffektes des Anstellens der BIGFET- Klemme 300 während eines Signalüberschwingungszustandes.
Ein Kondensator 371 kann implementiert werden, um dabei zu helfen einen CDM-("charge device model")-ESD-Störimpuls (so wie in der zuvor erwähnten verwandten Patentanmeldung beschrieben) zu dämpfen. Aufgrund der schnellen Anstiegszeit einer CDM-Entladung sollte die Zeitkonstante des Kondensators und dessen zugeordneter parasitärer Widerstand geringer als 100 ps sein.

3. ESD-SCHUTZSCHALTUNG, WOBEI DIE MAXIMALE PADSPANNUNG DIE PROZESSMAXI MALSPANNUNG ÜBERSCHREITET

Bezugnehmend auf die Fig. 4, werden verallgemeinerte Vesd- Busklemmvorrichtungen 401, 402 für Anwendungen gezeigt, in welchen die normale Vesd-Bus-440-Spannung die Prozessspannungsbegrenzung, die einem Gateoxid eines Transistors auferlegt ist, überschreitet. Es gibt zum Beispiel Prozesse die es zulassen, dass eine Spannung von 3,6 V über ein Gateoxid zulässt, aber Chipanforderungen es zufassen, dass eine Schnittstelle mit 5 V Signalen gebildet wird. Bei diesem Fall kann eine BIGFET-Klemme, wie zuvor beschrieben, mittels zweier großer serieller MOSFETs 401, 402 realisiert werden. Das Vorspann- bzw. Biasnetzwerk 410 kann so konstruiert sein, dass während eines normalen Chipbetriebs keine Spannung die größer ist als 3,6 V, oder was immer die Prozessbegrenzung ist, über ein Oxid erscheint, obwohl ein 5,5 V Amplitudensignäl (Maximum für ein 5 Volt System) über ein I/O-Pad (nicht dargestellt) auftreten kann. Somit teilt das Biasnetzwerk 410 Spannungen auf die zwei großen MOSFETs 401, 402 auf, um die Prozesszuverlässigkeitsbegrenzungen einzuhalten, während sie in dem "AUS"-Zustand gehalten werden. Eine mögliche Implementierung des Bias- Netzwerks wird in der Fig. 5 unten beschrieben.
Wie im zuvor beschriebenen Fall, werden ein Störimpulsdetektor 450 und ein Schwellenwertdetektor 460 dafür eingesetzt um MOSFETs 401, 402 anzuschalten. Eine Diode 470 ist eine große "robuste Diode" und kann als ein CDM-Dämpfkondensator (CDM attenuation capacitor) eingesetzt werden. Ein Gate-Oxidkondensator kann nicht eingesetzt werden, da angenommen wird, dass die Spannung auf Vesd 440 die Zuverlässigkeitsbegrenzung des Gateoxids überschreitet.

4. EIN WEITERES BEVORZUGTES AUSFÜHRUNGSBEISPIEL

Bezugnehmend auf die Fig. 5 wird ein weiteres Ausführungsbeispiel der Vesd-Busklemmschaltung gezeigt. Zwei serielle Transistoren 501 und 502 fungieren als die "BIGFET"-Klemme bzw. Klammer und sind zwischen Vesd 540 und VSS 572 oder der Masse verbunden. Eine Diode 521 wird eingesetzt um Vesd 540 auf einen Spannungspegel von (Vdd - Vdiode) zu laden. Ein Widerstand 55 und PFET 552 fungieren als Störimpulsdetektor und PFETs 560 und 561 fungieren als Schwellenwertdetektor. Während des Normalbetriebs ist das Gate von PFET 502 auf Vdd und das Gate des PFET 501 auf Vesd gesetzt. Für Darstellungszwecke wird angenommen, dass das Vdd auf 3,3 V und das Vesd auf 5,0 V durch ein Pad-Signal gesetzt wird. Weiterhin wird angenommen, dass die PFET-Schwellenwertspannung (Vtp) minus 1,0 V ist. Die Ruhespannungen (quiescent voltages) auf dem PFET 501 Drain (Knoten 1), Gate (Knoten 3), Source (Vesd) und Körper (Wanne) sind (Vdd minus Vtp) oder 4,3 V, 5 V, 5 V bzw. 5 V. Für PFET 502 sind die Drain-, Gate-, Source- und Körperspannungen 0 V, 3,3 V, 4,3 V (Vdd - Vtp) bzw. 5 V. Somit sind für den PFET 501 die Gate-zu-Drain, Gate-zu-Source und die Gate-zu-Körperspannungen 0,7 V, 0 V bzw. 0 V. Für PFET 502 sind sie 3,3 V, 1,0 V und 1,0 V. Beide Transistoren sind im nicht leitenden Zustand, und nur Leckströme fließen von Vesd zu Vss. Es ist anzumerken, dass keine Spannung die größer ist als 3,6 V (die maximal zugelassene Spannung für diesen Prozess) über dem Gateoxid einer der beiden Klemmen-MOS-PFETs 501, 502 auftritt.
Die Schaltung der Fig. 5 schützt wie folgt gegen eine ESD-Entladung. Angenommen dass der Chip nicht angetrieben ist bzw. nicht mit Leistung versorgt wird, wird ein schneller positiver Störimpuls der an Vesd 540 koppelt, nicht bewirken, dass Vdd viel über VSS steigt aufgrund der großen Schaltungskapazität zwischen Vdd und VSS. Der MOSFET 552, der als Kondensator eingesetzt wird, wird zeitlich begrenzt die Gatespannung des PFET 501 auf der Vdd halten. Somit werden beide PFETs 501 und 502, in dem "AN"-Zustand sein, da ihre beiden Gatespannungen in der Nähe von VSS 572 sind, während deren Sources hochgezogen werden durch Vesd 540. Der Zeitraum und der Grad zu dem PFETS 501 und 502 "AN" sind, kann durch die RC-Zeitkonstante des Widerstandes 550 und die PFET 552 Kapazität bestimmt werden. Das Schwellenwertklemmen (threshold clamping) wird bestimmt durch PFETs 560 und 561. PFET 501 beginnt damit sich "AN" zu schalten sobald Vesd 540 größer ist als Vdd, und zwar um drei Vtp-Abfälle oder, für das obige Beispiel, ungefähr 6,3 V. Sobald PFET 501 "AN" schaltet, wird es die Sourcesspannung von PFET 502 in der Richtung Vesd 540 ziehen, was PFET 502 anschaltet. PFETs 501 und 502 bieten daher einen stabilen Leitungsweg zwischen Vesd 540 und VSS 572 wenn Vesd 540 viel über 6,3 V steigt, wodurch Vesd 540 abgeklemmt wird.
Obwohl nur einige wenige beispielhafte Ausführungsformen dieser Erfindung im Detail oben beschrieben wurden, wird der Fachmann leicht viele Modifikationen erkennen, die möglich sind in den beispielhaften Ausführungsbeispielen ohne dabei materiell von den neuen Lehren und Vorteilen dieser Erfindung, wie sie in den Ansprüchen definiert sind, abzuweichen.

Claims

1. Ein Schutznetzwerk gegen elektrostatische Entladungen (electrostatic discharge (ESD)) für integrierte Schaltkreise (integrated circuits (IC)) mit einer Vielzahl von Spannungs- bzw. Stromversorgungen, das Folgendes aufweist:

eine Vielzahl von Leistungszufuhr-Rads (120, 160, 190), die die Vielzahl der Stromversorgungen des IC aufnehmen;

eine Störimpulsklemme (transient clamp) (100), wobei die Störimpulsklemme einen Niedrigimpedanzweg erzeugt, um einen ESD Störimpuls bzw. Transiente zu erden;

einen Bus (140) mit einer Vielzahl von Anschlüssen, wobei zumindest einer seiner Anschlüsse mit der Störimpulsklemme (100) verbunden ist;

eine Vielzahl von Dioden (110, 140, 150, 191), wobei jede der Dioden zwischen einer der Vielzahl von Leistungszufuhr-Pads und einem anderen Terminal des Busses ausgebildet ist, um einen in Vorwärtsrichtung geschalteten (forward-biased) Weg von jedem der Leistungszufuhr- Pads zu der Störimpulsklemme durch jede der Dioden und den Bus vorzusehen, wobei zumindest eine der Vielzahl von Dioden in Sperrichtung geschaltet wird, um einen ESD Störimpuls zu klemmen.

2. Ein Netzwerk gemäß Anspruch 1, wobei die Störimpulsklemme (100) Folgendes aufweist:

zumindest einen Transistor (300), wobei der zumindest eine Transistor eine niedrige Impedanz hat, wenn er eingeschaltet ist;

einen Störimpulsdetektor (350), der an den zumindest einen Transistor (300) gekoppelt ist, wobei der Transistordetektor den zumindest einen Transistor anschaltet, wenn ein schneller Spannungsanstieg über einen vorbestimmten Pegel entlang dessen Verlauf auf dem Bus (140) auftritt.

3. Ein Netzwerk gemäß Anspruch 2, wobei der zumindest eine Transistor (300) seriell mit dem Bus (140) verbunden ist.

4. Netzwerk gemäß Anspruch 2, wobei der Störimpulsdetektor (350) ein RC-Netzwerk mit einer vorbestimmten Zeitkonstante ist.

5. Netzwerk gemäß Anspruch 2, das weiterhin eine Ladungspumpe gekoppelt an den Bus aufweist, wobei die Ladungspumpe den Bus (140) auf einer vorbestimmten Spannung hält, die gleich ist mit der höchsten Spannung an einem der Vielzahl von Pads.

6. ESD-Schutznetzwerk gemäß Anspruch 1 für den Gebrauch in einer integrierten Schaltung (integrated circuit (IC)) mit einem vorbestimmten Substrat (102), wobei die IC an die zumindest eine Stromversorgung (120) mit einem vorbestimmten Spannungspegel gekoppelt ist und die IC zumindest ein Eingabepad hat, das eine Eingabe aufnimmt, wobei

die Störimpulsklemme (100) an das Substrat (102) gekoppelt ist, wobei die Störimpulsklemme (100) einen Niedrigimpedanzweg zu dem Substrat (102) vorsieht, wenn der Spannungspegel der Eingabe den vorbestimmten Spannungspegel der Stromversorgung (120) überschreitet;

wobei die Vielzahl von Dioden in Sperrrichtung geschaltet werden, um einen ESD Störimpuls abzuklemmen, sodass die IC es der zumindest einen Eingabe ermöglicht, über der zumindest einen Stromversorgung (120) mit der vorbestimmten Spannung betrieben zu werden.

7. Ein ESD-Schutznetzwerk gemäß einem der vorhergehenden Ansprüche, wobei die Vielzahl von Dioden eine P&spplus;/Well- bzw. Wannendiode aufweist.

8. ESD Schutznetzwerk gemäß Anspruch 1 für den Einsatz in einer integrierten Schaltung (integrated circuit (IC)) mit einem vorbestimmten Substrat (102), wobei die IC mit der zumindest einen Stromzufuhr bzw. -versorgung (120) mit einem vorbestimmten Spannungspegel gekoppelt ist und die IC zumindest ein Eingabepad, das eine Eingabe bzw. Eingangsgröße aufnimmt, aufweist, wobei die Eingabe eine Eingangsspannung hat, wobei

die Störimpulsklemme (100) an das vorbestimmte Substrat (102) gekoppelt ist, wobei die Störimpulsklemme (100) einen Niedrigimpedanzweg zu dem Substat (102) erzeugt, wenn die Eingabespannung eine vorbestimmte Maximalprozessspannung überschreitet, wobei die Störimpulsklemme (100) zwei seriell verbundene Transistoren (401, 402) aufweist;

der Bus (140) ein erstes Ende gekoppelt an die Störimpulsklemme (101) hat, wobei der Bus (140) elektrisch von der zumindest einen Stromzufuhr (120) isoliert ist;

und wobei das Netzwerk weiterhin ein Bias-Netzwerk (410) aufweist, das mit den seriell verbundenen Transistoren (401, 402) und dem Eingabepad (130) gekoppelt ist, wobei das Netzwerk die Transistoren in einem ersten Modus "AN" vorschaltet (biased) und in einem zweiten Modus die Transistoren "AUS" vorschaltet, basierend darauf, ob jeweils die Eingangsspannung die vorbestimmte maximale Prozessspannung überschreitet.

9. ESD-Schutznetzwerk gemäß Anspruch 8, wobei das Bias-Netzwerk die seriell verbundenen Transistoren "AUS" hält und auf Spannungspegeln hält, die nicht größer sind als die vorbestimmte maximale Prozessspannung, und zwar während die IC normal betrieben wird.

10. ESD-Schutznetzwerk gemäß Anspruch 8, das weiterhin einen Störimpuldetektor (450) gekoppelt an das Bias-Netzwerk (410) aufweist, wobei der Störimpulsdetektor (450) das Bias-Netzwerk (410) aktiviert, wenn ein Störimpuls detektiert wird, und zwar bewirkt durch das Überschreiten der vorbestimmten maximalen Prozessspannung durch die Eingangsspannung.

11. ESD-Schutznetzwerk gemäß Anspruch 8, wobei die zwei seriell verbundenen Transistoren p-Kanalfeldeffekttransistoren sind.

12. ESD-Schutznetzwerk gemäß Anspruch 8, wobei die zwei seriell verbundenen Transistoren n-Kanalfeldeffekttransistoren sind.

13. Schaltung gemäß Anspruch 8, wobei die zwei seriell verbundenen Transistoren weiterhin in einem dritten Modus betrieben werden, in dem die zwei Transistoren "AN" geschaltet werden, wenn der Bus (140) eine Spannung erfährt, die eine zweite vorbestimmte Spannung von der Eingabe bzw. dem Eingang überschreitet.

14. Netzwerk gemäß einem der vorhergehenden Ansprüche, wobei die Störimpulsklemme (100) durch bipolare Vorrichtungen konstruiert wird.

15. Netzwerk gemäß einem der vorhergehenden Ansprüche, wobei die Störimpulsklemme (100) durch MOSFET Vorrichtungen konstruiert wird.